專利名稱：半導(dǎo)體集成電路和系統(tǒng)lsi的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠容易地進(jìn)行測試的半導(dǎo)體集成電路和系統(tǒng)LSI的 結(jié)構(gòu)。
背景技術(shù)：
一般來說，半導(dǎo)體集成電路中的功能測試按如下的步驟進(jìn)行。首 先，對(duì)作為測試對(duì)象的半導(dǎo)體集成電路輸入測試輸入信號(hào)，并用LSI 測試裝置對(duì)響應(yīng)該輸入而輸出的測試輸出信號(hào)進(jìn)行接收。然后，在該 LSI測試裝置中，通過對(duì)從該半導(dǎo)體集成電路輸出的測試輸出信號(hào)和 表示正常動(dòng)作時(shí)的輸出狀態(tài)的測試期望值信號(hào)進(jìn)行比較判定來測試 該半導(dǎo)體集成電路是否在正常動(dòng)作。在此，為了進(jìn)行上述那樣的功能測試，需要預(yù)先設(shè)置能夠?qū)Ρ粶y 試電路直接輸入測試輸入信號(hào)，并且能夠直接輸出測試輸出信號(hào)那樣 的測試專用端子或兼作LSI的外部端子的測試兼用端子(以下稱為測 試專用/測試兼用端子)。但是，隨著半導(dǎo)體集成電路的大規(guī)?；蛷?fù)雜化，測試信號(hào)的輸 入輸出所需要的上述測試專用/測試兼用端子的數(shù)量逐漸增加。作為針 對(duì)這樣的測試端子數(shù)量增加的現(xiàn)有對(duì)策，公知有BIST (Built in Self Test)這樣的測試方法(參照專利文獻(xiàn)1 )。所謂BIST是指如下的測 試方法使被測試電路的內(nèi)部產(chǎn)生用LSI測試裝置進(jìn)行功能測試所需 要的上述測試輸入信號(hào)和測試期望值信號(hào)，并在設(shè)于電路內(nèi)部的期望 值判定裝置中進(jìn)行比較判定，且僅使其判定結(jié)果從半導(dǎo)體集成電路中 輸出。據(jù)此，因?yàn)椴辉傩枰箿y試信號(hào)從LSI外部直接對(duì)被測試電路進(jìn) 行輸入和輸出，所以能通過在實(shí)施上述BIST時(shí)僅將所需最低限度的 端子作為測試端子來抑制觀'H式端子數(shù)量的增加。專利文獻(xiàn)1:日本特開2004-93421號(hào)公報(bào) 發(fā)明內(nèi)容在現(xiàn)有的BIST方法中，不需要使測試信號(hào)從LSI外部直接輸入 到被測試電路，因而能夠大幅度地減少測試端子數(shù)量。然而隨著近年 來系統(tǒng)LSI化而安裝高速接口和高精度的模擬器等電路，這樣一來會(huì) 出現(xiàn)如下問題當(dāng)兼用LSI外部端子和測試用端子時(shí)會(huì)容易受到噪聲 或負(fù)載的影響，進(jìn)而可用作測試端子的外部端子受到限制。另外，隨 著電路規(guī)模逐漸增加，出現(xiàn)了使用期望值生成電路和輸入值生成電路 這樣的BIST方法時(shí)所需要的電路規(guī)模增加的問題。另一方面，近年來，將多個(gè)半導(dǎo)體集成電路作為一個(gè)系統(tǒng)LSI封 裝的技術(shù)的開發(fā)不斷取得進(jìn)展，作為這樣的系統(tǒng)級(jí)封裝(以下稱為 SIP),例如具有在一個(gè)基片上構(gòu)成多個(gè)半導(dǎo)體集成電路的類型和貼 合多個(gè)半導(dǎo)體集成電路、在每一級(jí)上層疊而成的類型。當(dāng)進(jìn)行這樣的SIP的功能測試時(shí)，在存在構(gòu)成該SIP的多個(gè)半導(dǎo) 體集成電路中的任何一個(gè)都不具備自我診斷功能的電路的情況下，將 無法使用BIST方法，結(jié)果就又會(huì)出現(xiàn)需要具備測試專用/測試兼用端 子，導(dǎo)致測試端子數(shù)量增加的問題。進(jìn)而，隨著近年來LSI電路的高速化，當(dāng)想要以與實(shí)際動(dòng)作相同 的速度對(duì)被測試電路進(jìn)行功能測試時(shí)，會(huì)出現(xiàn)難以進(jìn)行用于以實(shí)際動(dòng) 作對(duì)測試專用/測試兼用端子和被測試電路進(jìn)行功能測試的物理定時(shí) 設(shè)計(jì)。另外，當(dāng)在作為構(gòu)成對(duì)象的半導(dǎo)體集成電路中產(chǎn)生了供給問題時(shí) 而用其他的半導(dǎo)體集成電路來替代的情況下，需要變更用于測試的輸 入值和期望值，因此出現(xiàn)了當(dāng)不進(jìn)行半導(dǎo)體集成電路自身的硬件修正 時(shí)就無法進(jìn)行測試這樣的問題。本發(fā)明是鑒于上述問題而完成的，其目的在于提供一種半導(dǎo)體集 成電路，能夠解決當(dāng)進(jìn)行LSI的功能測試時(shí)用于從外部輸入所需信號(hào)
的煩U試專用/測試兼用端子數(shù)量增加這樣的問題。進(jìn)而，本發(fā)明的另一目的在于提供一種半導(dǎo)體集成電路，用于解 決在由多個(gè)半導(dǎo)體集成電路構(gòu)成的SIP類型的系統(tǒng)LSI中至少有一個(gè) 不具備自我診斷功能的半導(dǎo)體集成電路時(shí)產(chǎn)生的測試端子數(shù)量增加 的問題。為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種半導(dǎo)體集成電路，內(nèi)置有作 為測試對(duì)象的被測試電路，具有測試期望值編程裝置，用于生成用來 與上述被測試電路中的測試結(jié)果進(jìn)行比較的測試期望值信號(hào)，上述測試期望值編程裝置具有輸入/輸入輸出接片，用于從連接在上述半導(dǎo)體集成電路上的接地端子或電源端子輸入測試所需要的預(yù)定的輸入信號(hào)；切換開關(guān)，連接在上述輸入/輸入輸出接片上，用于選擇性地切 換經(jīng)由該輸入/輸入輸出接片而輸入的上述信號(hào)的輸出狀態(tài)；以及期望 值生成電路，用于根據(jù)從上述開關(guān)輸出的輸出信號(hào)而生成上述測試期 望值信號(hào)。如上所述，在本發(fā)明中，能夠不使用測試專用/測試兼用端子而使 用電源端子或接地端子將BIST時(shí)所需要的輸入信號(hào)從LSI外部輸入。按照本發(fā)明的半導(dǎo)體集成電路，能夠在功能測試中降低例如BIST 時(shí)所需要的測試專用/測試兼用端子的數(shù)量。進(jìn)而，即便不具備在現(xiàn)有的BIST電路的半導(dǎo)體集成電路內(nèi)所具 有的測試期望值的 一 部分也能夠進(jìn)行測試，因此能夠抑制電路面積的 增力口。


圖1是表示本發(fā)明實(shí)施方式1中的半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。圖2是表示本發(fā)明實(shí)施方式1中測試期望值編程電路的結(jié)構(gòu)的框圖。圖3是表示本發(fā)明實(shí)施方式2中測試期望值編程電路的結(jié)構(gòu)的框圖。圖4是表示本發(fā)明實(shí)施方式3中測試期望值編程電路的結(jié)構(gòu)的框圖。圖5是表示本發(fā)明實(shí)施方式3中移位寄存電路的結(jié)構(gòu)的框圖。 圖6是表示本發(fā)明實(shí)施方式3中移位寄存電路的動(dòng)作的時(shí)序圖。 圖7是表示本發(fā)明實(shí)施方式4中半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。 圖8是表示本發(fā)明實(shí)施方式4中測試期望值編程電路的結(jié)構(gòu)的框圖。圖9是表示本發(fā)明實(shí)施方式4中半導(dǎo)體集成電路的動(dòng)作的時(shí)序圖。圖IO是表示本發(fā)明實(shí)施方式5中測試期望值編程電路的結(jié)構(gòu)的 框圖。圖11是表示本發(fā)明實(shí)施方式5中測試期望值編程電路的結(jié)構(gòu)的 時(shí)序圖。圖12是表示本發(fā)明實(shí)施方式6中半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。 圖13是表示本發(fā)明實(shí)施方式6中測試期望值編程電路的結(jié)構(gòu)的 框圖。圖14是表示本發(fā)明實(shí)施方式7中半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。 圖15是表示本發(fā)明實(shí)施方式8中半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。 圖16是表示本發(fā)明實(shí)施方式9中半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。 圖17是表示本發(fā)明實(shí)施方式10中半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。圖18是表示本發(fā)明實(shí)施方式11中半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。圖19是表示本發(fā)明實(shí)施方式12中半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。圖20是表示本發(fā)明實(shí)施方式12中半導(dǎo)體集成電路的結(jié)構(gòu)的剖視圖。圖21是表示本發(fā)明實(shí)施方式13中半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。
圖22是表示本發(fā)明實(shí)施方式13中半導(dǎo)體集成電路的結(jié)構(gòu)的剖視圖。
具體實(shí)施方式
以下，4艮據(jù)附圖詳細(xì)說明本發(fā)明的實(shí)施方式。以下對(duì)優(yōu)選實(shí)施方 式的說明從本質(zhì)上來說只不過是例示而已，并不意味著對(duì)本發(fā)明、其 適用品及其用途進(jìn)行限制?！磳?shí)施方式1 〉圖l是表示本發(fā)明實(shí)施方式1中半導(dǎo)體集成電路的整體結(jié)構(gòu)的框 圖。在圖1中，IO是半導(dǎo)體集成電路封裝，ll是被封裝在半導(dǎo)體集 成電路封裝10內(nèi)的半導(dǎo)體集成電路A。在該半導(dǎo)體集成電路A 11中 內(nèi)置有BIST控制電路12和成為測試對(duì)象的被測試電路16，其中， 上述BIST控制電路12用于控制BIST的模式發(fā)生、測試輸入值發(fā)生、 測試期望值的發(fā)生以及內(nèi)部CLK發(fā)生。從LSI測試裝置1對(duì)上述BIST控制電路12輸入進(jìn)行測試所需要 的信息，即CLK信號(hào)2、測試模式確定用的模式信號(hào)3、以及測試輸 入值的發(fā)生所需要的輸入值數(shù)據(jù)4。在該BIST控制電路12中，根據(jù) CLK信號(hào)2生成CLK信號(hào)23,根據(jù)模式信號(hào)3生成期望值控制信號(hào) 102，根據(jù)模式信號(hào)3和輸入值數(shù)據(jù)4生成輸入值控制信號(hào)17。而且，在上述BIST控制電路12中生^i的CLK信號(hào)23被分別輸 入到期望值比較電路14、輸入值生成電路15、測試期望值編程電路 100內(nèi)部的期望值生成電路13中。并且，在上述期望值生成電路13 中與CLK信號(hào)23同步地輸入期望值控制信號(hào)102、并與CLK信號(hào) 23同步地對(duì)上述輸入值生成電路15輸入輸入值控制信號(hào)17。上述期望值生成電路13、期望值比較電路14、以及輸入值生成 電路15分別與所輸入的CLK信號(hào)23同步地動(dòng)作，能夠以與上述CLK 信號(hào)23同步的頻率來實(shí)施上述被測試電路16的測試。在輸入值生成電路15中，根據(jù)上述輸入值控制信號(hào)17而生成測 試輸入信號(hào)18,該信號(hào)被輸入到上述被測試電路16中。在上述被測
試電路16中生成響應(yīng)了所輸入的測試輸入信號(hào)18的輸出結(jié)果，該輸出結(jié)果作為測試輸出信號(hào)20輸出到上述期望值比較電路14。上述測試期望值編程電路100,如圖2所示，包括用于從半導(dǎo)體 集成電路封裝10的接地端子30或電源端子31輸入信號(hào)的輸入/輸入 輸出接片103、選擇性地切換經(jīng)由該輸入/輸入輸出接片103所輸入的 信號(hào)的輸出的開關(guān)105、輸出用于控制開關(guān)105的開關(guān)控制信號(hào)110 的開關(guān)控制電路109、以及上述期望值生成電路13。接地/電源信號(hào)104從上述接地端子30或電源端子31經(jīng)由上述輸 入/輸入輸出接片103輸入到上述開關(guān)105。上述開關(guān)105還接收從上 述開關(guān)控制電路109輸出的開關(guān)控制信號(hào)110，并根據(jù)該開關(guān)控制信 號(hào)IIO切換開關(guān)105的連接狀態(tài)。具體而言，這樣切換其連接狀態(tài)， 在測試沖莫式以外106時(shí)為開關(guān)105不與期望值生成電路13連接的狀 態(tài)，在測試模式107時(shí)將對(duì)開關(guān)105的輸入直接作為開關(guān)輸出信號(hào)122 輸入到期望值生成電路13。在上述期望值生成電路13中生成測試期 望值信號(hào)21,該信號(hào)被輸出到上述期望值比較電路14。在上述期望值比較電路14中，進(jìn)行上述測試輸出信號(hào)20與測試 期望值信號(hào)21的比較，作為這兩個(gè)信號(hào)的比較結(jié)果的比較結(jié)果信號(hào) 22被輸出到上述BIST控制電路12。然后，從該BIST控制電路12 向上述LSI測試裝置1輸出表示根據(jù)比較結(jié)果信號(hào)22來判斷的產(chǎn)品 的優(yōu)劣的BIST結(jié)果6。-如上所述，根據(jù)本實(shí)施方式1的半導(dǎo)體集成電路，能夠不經(jīng)由LSI 外部端子而從接地端子或電源端子直接輸入進(jìn)行BIST測試所需要的 信號(hào)，并能夠降低在LSI外部設(shè)置測試專用/測試兼用端子的數(shù)量。另外，上述被測試電路16的測試本身可以與上述CLK信號(hào)23 同步進(jìn)行，因此，只要將上述被測試電路16實(shí)際動(dòng)作的頻率與上述 CLK信號(hào)23取為同一頻率，就能進(jìn)行實(shí)際動(dòng)作速度下的測試。 〈實(shí)施方式2〉圖3是表示本實(shí)施方式2的半導(dǎo)體集成電路的測試期望值編程電 路的結(jié)構(gòu)的框圖。與上述實(shí)施方式1的不同僅在于測試期望值編程電
路100的電路結(jié)構(gòu)，因此，以下僅說明不同點(diǎn)，對(duì)與實(shí)施方式l相同的部分給予相同標(biāo)號(hào)。如圖3所示，上述測試期望值編程電路100中的開關(guān)111構(gòu)成為 可選擇測試模式以外(other-than-test-mode time ) 106、第一測試模式 107、第二測試模式108這樣三個(gè)模式。在此，當(dāng)上述開關(guān)111選擇了測試才莫式以外106時(shí)，該開關(guān)111 內(nèi)的連接被斷開，從上述輸入/輸入輸出接片103輸入的接地/電源信 號(hào)104不被輸出到期望值生成電路13。另外，當(dāng)上述開關(guān)111選擇了第一測試模式107時(shí)，對(duì)該開關(guān)11 的輸入被直接輸出到期望值生成電路13。而且，當(dāng)上述開關(guān)111選擇了第二測試模式108時(shí)，對(duì)該開關(guān)111 的輸入被倒相后輸出到期望值生成電路13。此后的動(dòng)作與上述實(shí)施方 式1相同。如上所述，根據(jù)本實(shí)施方式2的半導(dǎo)體集成電路，能夠不經(jīng)由LSI 外部端子而與CLK信號(hào)同步地從接地端子或電源端子直接輸入進(jìn)行 BIST測試所需要的高電平或低電平信號(hào)，并能夠降低在LSI外部設(shè) 置測試專用/測試兼用端子的數(shù)量。 〈實(shí)施方式3〉圖4是表示本實(shí)施方式3的半導(dǎo)體集成電路的測試期望值編程電 路的結(jié)構(gòu)的框圖。與上述實(shí)施方式2的不同僅在于在開關(guān)111與期望 值生成電路13之間設(shè)置了移位寄存器電路120這一點(diǎn)，因此，以下 僅說明不同點(diǎn)，對(duì)與實(shí)施方式2相同的部分給予相同標(biāo)號(hào)。如圖4所示，上述測試期望值編程電路10 0包括用于將從開關(guān)111 輸出的開關(guān)輸出信號(hào)122分成多個(gè)信號(hào)的移位寄存器電路120。圖5是表示上述移位寄存器電路120的結(jié)構(gòu)的框圖。在移位寄存 器電路120中，接收從上述開關(guān)111輸出的開關(guān)輸出信號(hào)122,并同 步地接收從BIST控制電路12輸出的期望值控制信號(hào)102和CLK信 號(hào)23。如圖6的時(shí)序圖所示，通過由一個(gè)輸入信號(hào)產(chǎn)生多個(gè)輸出信號(hào)， 使得將開關(guān)輸出信號(hào)122分成多個(gè)移位寄存器輸出信號(hào)121，并將該 移位寄存器輸出信號(hào)121輸入到上述期望值生成電路13。此后的動(dòng)作 與上述實(shí)施方式2相同。如上所述，根據(jù)本實(shí)施方式3的半導(dǎo)體集成電路，能夠不經(jīng)由LSI 外部端子而與CLK信號(hào)同步地從接地端子或電源端子直接輸入進(jìn)行 BIST測試所需要的高電平或低電平的多個(gè)信號(hào)，并能夠降低在LSI 外部設(shè)置測試專用/測試兼用端子的數(shù)量。另外，根據(jù)本實(shí)施方式3的半導(dǎo)體集成電路由于能夠產(chǎn)生測試期 望值，所以不用作為內(nèi)部電路而具有 一部分測試期望值就可以進(jìn)行測 試，從而能取得減少電路面積這樣的效果。 〈實(shí)施方式4〉圖7是表示本發(fā)明的實(shí)施方式4的半導(dǎo)體集成電路的結(jié)構(gòu)的框 圖，圖8是表示本實(shí)施方式4的測試期望值編程電路的結(jié)構(gòu)的框圖。 與上述實(shí)施方式2的不同僅在于設(shè)置了多個(gè)用于輸入接地/電源信號(hào) 的輸入/輸入輸出接片這一點(diǎn)，因此，以下僅說明不同點(diǎn)，對(duì)與實(shí)施方 式2相同的部分給予相同標(biāo)號(hào)。如圖8所示，上述測試期望值編程電路100包括用于輸入半導(dǎo)體 集成電路封裝10的接地/電源信號(hào)104的多個(gè)輸入/輸入輸出接片103、 切換從該多個(gè)輸入/輸入輸出接片103輸入的信號(hào)的輸出的多個(gè)開關(guān) 111、用于集中控制該開關(guān)111的開關(guān)控制電路119、以及上述期望值 生成電路13。上述多個(gè)開關(guān)111分別從接地端子30或電源端子31經(jīng)由上述多 個(gè)輸入/輸入輸出接片103接收接地/電源信號(hào)104。該多個(gè)開關(guān)111 還分別接收從上述開關(guān)控制電路119輸出的開關(guān)控制信號(hào)112，根據(jù) 該開關(guān)控制信號(hào)112同時(shí)集中控制開關(guān)111的連接狀態(tài)。分別從上述多個(gè)開關(guān)111輸出的開關(guān)輸出信號(hào)122被輸入到期望 值生成電^各13。此后的動(dòng)作與上述實(shí)施方式2相同。如上所述，根據(jù)本實(shí)施方式4的半導(dǎo)體集成電路，能夠不經(jīng)由LSI 外部端子，而與CLK信號(hào)同步地從接地端子或電源端子集中直接輸 入進(jìn)行BIST測試所需要的高電平或低電平的多個(gè)信號(hào)，并能夠降低
在L SI外部設(shè)置測試專用/測試兼用端子的數(shù)量。另外，如圖9的時(shí)序圖所示，在本實(shí)施方式4的半導(dǎo)體集成電路中，由于能夠產(chǎn)生復(fù)雜的測試期望值，因此不用作為內(nèi)部電路而具有 一部分測試期望值就可以進(jìn)行測試，從而能取得減少電路面積這樣的 效果?！磳?shí)施方式5〉圖10是表示本實(shí)施方式5的半導(dǎo)體集成電路的測試期望值編程 電路的結(jié)構(gòu)的框圖。與上述實(shí)施方式4的不同僅在于設(shè)置了該測試期 望值編程電路100的電路結(jié)構(gòu)，因此，以下僅說明不同點(diǎn)，對(duì)與實(shí)施 方式4相同的部分給予相同標(biāo)號(hào)。如圖IO所示，上述測試期望值編程電路100包括用于分別單獨(dú) 控制多個(gè)開關(guān)111的開關(guān)控制電路215。此外與實(shí)施方式4相同。上述多個(gè)開關(guān)111分別從接地端子30或電源端子31經(jīng)由上述多 個(gè)輸入/輸入輸出接片103接收接地/電源信號(hào)104。該多個(gè)開關(guān)111 還分別接收從上述開關(guān)控制電路215輸出的開關(guān)控制信號(hào)113、 114, 根據(jù)該開關(guān)控制信號(hào)113、 114分別單獨(dú)控制多個(gè)開關(guān)111的連接狀 態(tài)。分別從上述多個(gè)開關(guān)lll輸出的開關(guān)輸出信號(hào)122被輸入到期望 值生成電路13。此后的動(dòng)作與上述實(shí)施方式4相同。如上所述，根據(jù)本實(shí)施方式5的半導(dǎo)體集成電路，能夠不經(jīng)由LSI 外部端子而與CLK信號(hào)同步地從接地端子或電源端子分別單獨(dú)地直 接輸入進(jìn)行BIST測試所需要的高電平或低電平的多個(gè)信號(hào)，并能夠 降低在LSI外部設(shè)置測試專用/測試兼用端子的數(shù)量。另外，如圖11的時(shí)序圖所示，在本實(shí)施方式5的半導(dǎo)體集成電 路中，由于能夠產(chǎn)生復(fù)雜的測試期望值，因此不用作為內(nèi)部電路而具 有一部分測試期望值就可以進(jìn)行測試，從而能取得減少電路面積這樣 的效果?！磳?shí)施方式6〉圖12是表示本實(shí)施方式6的半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。與上述實(shí)施方式5的不同僅在于代替測試期望值編程電路而設(shè)置了該測 試輸入值編程電^各這一點(diǎn)，因此，以下僅說明不同點(diǎn)，對(duì)與實(shí)施方式 5相同的部分給予相同標(biāo)號(hào)。如圖12所示，BIST控制電路12從LSI測試裝置1接收進(jìn)行測試 所需要的信息，即CLK信號(hào)2、測試模式確定用的模式信號(hào)3、以及 測試期望值發(fā)生所需要的期望值數(shù)據(jù)5。在該BIST控制電路12中， 根據(jù)CLK信號(hào)2生成CLK信號(hào)23,根據(jù)模式信號(hào)3生成輸入值控制 信號(hào)202,根據(jù)模式信號(hào)3和期望值數(shù)據(jù)5生成期望值控制信號(hào)19。在上述BIST控制電路12中生成的CLK信號(hào)23被分別輸入到期 望值生成電路13、期望值比較電路14、測試輸入值編程電路200內(nèi) 部的輸入值生成電路15。并且，在上述期望值生成電路13中與CLK 信號(hào)23同步地輸入期望值控制信號(hào)19、在上述輸入值生成電路15 中與CLK信號(hào)23同步地輸入輸入值控制信號(hào)202。在期望值生成電路13中根據(jù)上述期望值控制信號(hào)19生成測試期 待信號(hào)21,該信號(hào)被輸出到期望值比較電路14。如圖13所示，上述測試輸入值編程電路200,包括用于從半導(dǎo)體 集成電路封裝10的接地端子30或電源端子31輸入信號(hào)的多個(gè)輸入/ 輸入輸出接片103、切換從該多個(gè)輸入/輸入輸出接片103所輸入的信 號(hào)的輸出的多個(gè)開關(guān)111、用于分別單獨(dú)控制開關(guān)111的開關(guān)控制電 路209、以及上述輸入值生成電路15。接地/電源信號(hào)104從接地端子30或電源端子31經(jīng)由上述多個(gè)輸 入/輸入輸出接片103輸入到上述多個(gè)開關(guān)111。上述多個(gè)開關(guān)lll， 還接收從上述開關(guān)控制電路215輸出的開關(guān)控制信號(hào)213、 214,并根 據(jù)該開關(guān)控制信號(hào)213、 214分別單獨(dú)控制多個(gè)開關(guān)111的連接狀態(tài)。具體而言，在上述開關(guān)111選擇了測試模式以外106時(shí)，該開關(guān) 111內(nèi)的連接被斷開，從上述輸入/輸入輸出接片103輸入的接地/電 源信號(hào)104被輸出到輸入值生成電路15。另外，在上述開關(guān)111選擇了第一測試模式107時(shí)，對(duì)該開關(guān)111 的輸入被直接輸出到輸入值生成電路15。
在上述開關(guān)111選擇了第二測試模式108時(shí)，對(duì)該開關(guān)111的輸 入一皮倒相后輸出到輸入值生成電路15。在上述輸入值生成電路15中，根據(jù)所輸入的信號(hào)而生成測試輸 入信號(hào)18,該測試輸入信號(hào)18被輸出到被測試電路16中。在上述被 測試電路16生成響應(yīng)了所輸入的測試輸入信號(hào)18的輸出結(jié)果，該輸 出結(jié)果作為測試輸出信號(hào)20輸出到上述期望值比較電路14中。在上述期望值比較電路14中，進(jìn)行上述測試輸出信號(hào)20與測試 期望值信號(hào)21的比較，作為這兩個(gè)信號(hào)的比較結(jié)果的比較結(jié)果信號(hào) 22被輸出到上述BIST控制電路12。然后，從該BIST控制電路12 向上述LSI測試裝置1輸出表示根據(jù)比較結(jié)果信號(hào)22來判斷的產(chǎn)品 的優(yōu)劣的BIST結(jié)果6。如上所述，根據(jù)本實(shí)施方式6的半導(dǎo)體集成電路，能夠不經(jīng)由LSI 外部端子，而與CLK信號(hào)同步地從接地端子或電源端子分別單獨(dú)地 直接輸入進(jìn)行BIST測試所需要的高電平或低電平的多個(gè)信號(hào)，并能 夠降低在LSI外部設(shè)置測試專用/測試兼用端子的數(shù)量。另外，本實(shí)施方式6的半導(dǎo)體集成電路，與上述實(shí)施方式5的情 況相同，由于能夠產(chǎn)生復(fù)雜的測試輸入值，因此不用作為內(nèi)部電路而 具有一部分測試期望值就可以進(jìn)行測試，/人而能取得減少電路面積這 樣的效果。在本實(shí)施方式6中，作為從接地端子和電源端子輸入輸入值的局 部技術(shù)特征，采用了與上述實(shí)施方式5的測試期望值編程電路結(jié)構(gòu)相 同的電路，但并不特別限定于此方式，也可以采用與上述實(shí)施方式1-4 的測試期望值編程電路結(jié)構(gòu)相同的電路。 <實(shí)施方式7〉圖14是表示本實(shí)施方式7的半導(dǎo)體集成電路的結(jié)構(gòu)的框圖。與 上述實(shí)施方式6的不同僅在于同時(shí)設(shè)置了測試期望值編程電路和該測 試輸入值編程電路這一點(diǎn)，因此，以下僅說明不同點(diǎn)，對(duì)與實(shí)施方式 6相同的部分給予相同標(biāo)號(hào)。如圖14所示，BIST控制電路12從LSI測試裝置1接收進(jìn)行測試所需要的信息，即CLK信號(hào)2和測試模式確定用的模式信號(hào)3。在該 BIST控制電路12中，根據(jù)CLK信號(hào)2生成CLK信號(hào)23，根據(jù)模式 信號(hào)3生成期望值控制信號(hào)102和輸入值控制信號(hào)202。在上述BIST控制電路12中生成的CLK信號(hào)23被分別輸入到期 望值比較電路14、測試期望值編程電路100內(nèi)部的期望值生成電路 13、測試輸入值編程電路200內(nèi)部的輸入值生成電路15。并且，在上 述期望值生成電路13中與CLK信號(hào)23同步地輸入期望值控制信號(hào) 102、在上述輸入值生成電路15中與CLK信號(hào)23同步地輸入輸入值 控制信號(hào)202。在上述測試期望值編程電路100中，根據(jù)上述期望值控制信號(hào)102 生成測試期望值信號(hào)21，該信號(hào)被輸出到期望值比較電路14。此時(shí) 的動(dòng)作與上述實(shí)施方式5相同，因此省略其詳細(xì)i兌明。在上述測試輸入值編程電路200中，根據(jù)上述輸入值控制信號(hào)202 生成測試輸入信號(hào)18,該信號(hào)被輸出到被測試電路14。此時(shí)的動(dòng)作 與上述實(shí)施方式6相同，因此省略其詳細(xì)說明。在上述被測試電路16生成響應(yīng)了所輸入的測試輸入信號(hào)18的輸 出結(jié)果，該輸出結(jié)果作為測試輸出信號(hào)20輸出到上述期望值比較電 路14中。在上述期望值比較電路14中，進(jìn)行上述測試輸出信號(hào)20與測試 期望值信號(hào)21的比較，作為這兩個(gè)信號(hào)的比較結(jié)果的比較結(jié)果信號(hào) 22被輸出到上述BIST控制電路12。然后，從該BIST控制電路12 向上述LSI測試裝置1輸出表示根據(jù)比較結(jié)果信號(hào)22來判斷的產(chǎn)品 的優(yōu)劣的BIST結(jié)果6。如上所述，根據(jù)本實(shí)施方式7的半導(dǎo)體集成電路，能夠不經(jīng)由LSI 外部端子，而與CLK信號(hào)同步地從接地端子或電源端子分別單獨(dú)地 直接輸入進(jìn)行BIST測試所需要的高電平或低電平的多個(gè)信號(hào)，并能 夠降低在LSI外部設(shè)置測試專用/測試兼用端子的數(shù)量。另外，本實(shí)施方式7的半導(dǎo)體集成電路，由于能夠產(chǎn)生復(fù)雜的測 試期望值和測試輸入值，因此不用作為內(nèi)部電路而具有一部分測試期
望值就可以進(jìn)行測試，從而能取得減少電路面積這樣的效果。在本實(shí)施方式7中，作為從接地端子和電源端子輸入輸入值的局 部技術(shù)特征，采用了與上述實(shí)施方式5的測試期望值編程電路和與上述實(shí)施方式6的測試輸入值編程電^各結(jié)構(gòu)相同的電路，^旦并不特別限 定于此方式，也可以采用與實(shí)施方式1-4的測試期望值編程電路和測試輸入值編程電路結(jié)構(gòu)相同的電路。〈實(shí)施方式8〉圖15是表示本發(fā)明的實(shí)施方式8的半導(dǎo)體集成電路的結(jié)構(gòu)的框 圖。與上述實(shí)施方式5的不同僅在于在一個(gè)半導(dǎo)體集成電路封裝中內(nèi) 置有兩個(gè)半導(dǎo)體集成電路這一點(diǎn)，因此，以下僅說明不同點(diǎn)，對(duì)與實(shí) 施方式5相同的部分給予相同標(biāo)號(hào)。如圖15所示，半導(dǎo)體集成電路封裝10中內(nèi)置有半導(dǎo)體集成電路 A 11和半導(dǎo)體集成電路B60。在此，假設(shè)半導(dǎo)體集成電路A 11是具 有自我診斷功能的電路，半導(dǎo)體集成電路B 60是沒有自我診斷功能 的電路。上述半導(dǎo)體集成電路A 11除了例如上述實(shí)施方式5中說明名的技 術(shù)特征以外，還包括選擇所輸入的信號(hào)并輸出的選擇器82、和接收來 自與LSI測試裝置1連接的外部端子的輸入的內(nèi)部電路83。上述選擇器82從外部端子經(jīng)由上述內(nèi)部電路83接收第一輸入信 號(hào)80，另一方面，作為第二輸入信號(hào)81接收從輸入值生成電路15 輸出的測試輸入信號(hào)18。在此，半導(dǎo)體集成電路A 11和半導(dǎo)體集成電路B 60這樣連接， 即上述選擇器82的輸出成為半導(dǎo)體集成電路B60的輸入。另外，半 導(dǎo)體集成電路B60內(nèi)部的4皮測試電路61的輸出結(jié)果，作為測試輸出 信號(hào)20被輸入到半導(dǎo)體集成電路A 11的期望值比較電路14。在此，除了進(jìn)行自我診斷時(shí)以外，輸入到上述選擇器82的第一 輸入信號(hào)80從該選擇器82輸出，進(jìn)而輸入到半導(dǎo)體集成電路B60。 由于經(jīng)由上述內(nèi)部電路83 ，所以利用外部輸入進(jìn)行直接測試半導(dǎo)體集 成電路B 60這樣的輸入4艮困難。
另一方面，在進(jìn)行自我診斷時(shí)，輸入到上述選擇器82的第二輸入信號(hào)81從該選擇器82輸出，進(jìn)而輸入到半導(dǎo)體集成電路B 60。在 此，第二輸入信號(hào)81是用于測試上述半導(dǎo)體集成電路B 60的上述被 測試電路61的輸入信號(hào)，在上述^皮測試電路61中，生成響應(yīng)了該第 二輸入信號(hào)81的輸出結(jié)果，該輸出結(jié)果作為測試輸出信號(hào)20輸入到 上述半導(dǎo)體集成電路A 11的期望值比較電路14。此后的動(dòng)作與上述 實(shí)施方式5相同。如上所述，根據(jù)本實(shí)施方式8的半導(dǎo)體集成電路，由于在具有自 我診斷功能的半導(dǎo)體集成電路中設(shè)置了選擇來自外部的輸入和自我 診斷時(shí)的輸入并輸出的選擇器，所以能夠容易進(jìn)行對(duì)不具有自我診斷 功能的半導(dǎo)體集成電路的測試。由此，以往由于在一個(gè)半導(dǎo)體集成電 路封裝中內(nèi)置多個(gè)半導(dǎo)體集成電路時(shí)難以進(jìn)行沒有自我診斷功能的 半導(dǎo)體集成電路一側(cè)的測試，因此本實(shí)施方式有利于解決需要在LSI 外部設(shè)置測試專用/測試兼用端子這樣的問題。并且，能夠不經(jīng)由LSI外部端子，而與CLK信號(hào)同步地從接地 端子或電源端子分別單獨(dú)地直接輸入進(jìn)行BIST測試所需要的高電平 或低電平的多個(gè)信號(hào)，并能夠降低在LSI外部設(shè)置測試專用/測試兼用 端子的數(shù)量。另外，由于不需要利用外部端子進(jìn)行測試，因此能夠以用戶實(shí)際 使用的經(jīng)歷和速度進(jìn)行測試。由此，有利于解決以下問題，即伴隨著 近年來的LSI電路的高速化，當(dāng)要以與實(shí)際動(dòng)作時(shí)相同的速度對(duì)被測 試電路進(jìn)行功能測試時(shí)用于能夠通過實(shí)際動(dòng)作對(duì)測試專用/測試兼用 端子至被測試電路進(jìn)行功能測試的物理時(shí)序設(shè)計(jì)很困難。并且，由于在外部產(chǎn)生并輸入了測試用的期望值，因此不需要將 期望值保存于內(nèi)部電路，能夠不進(jìn)行硬件修正地進(jìn)行測試。由此，有 利于解決當(dāng)作為結(jié)構(gòu)對(duì)象的半導(dǎo)體集成電路發(fā)生供給問題由別的半 導(dǎo)體集成電路來代替使用時(shí)需要變更測試用的期望值不進(jìn)行半導(dǎo)體 集成電路本身的硬件修正就不能測試這樣的問題。在本實(shí)施方式8的半導(dǎo)體集成電路中，采用了僅具備測試期望值
編程電路的上述實(shí)施方式5的結(jié)構(gòu)，但并不特別限定于此方式，也可以是例如上述實(shí)施方式4或6所示的具備測試輸入值編程電路的結(jié)構(gòu)?！磳?shí)施方式9〉圖16是表示本發(fā)明的實(shí)施方式9的半導(dǎo)體集成電路的結(jié)構(gòu)的框 圖。與上述實(shí)施方式8的不同僅在于在一個(gè)半導(dǎo)體集成電路封裝中內(nèi) 置有N個(gè)半導(dǎo)體集成電路這一點(diǎn)，因此，以下僅說明不同點(diǎn)，對(duì)與實(shí) 施方式8相同的部分給予相同標(biāo)號(hào)。如圖16所示，半導(dǎo)體集成電路封裝10中內(nèi)置有半導(dǎo)體集成電路 A 11、半導(dǎo)體集成電路B60、以及半導(dǎo)體集成電路N70。在此，假設(shè) 僅半導(dǎo)體集成電路A 11是具有自我診斷功能的電路，半導(dǎo)體集成電 路B 60和半導(dǎo)體集成電路N70是沒有自我診斷功能的電路。另外， 假設(shè)上述半導(dǎo)體集成電路B 60和半導(dǎo)體集成電路N70是相互沒有直 接連接的結(jié)構(gòu)。省略了圖示，但半導(dǎo)體集成電路封裝10中應(yīng)內(nèi)置有N個(gè)半導(dǎo)體 集成電路。上述半導(dǎo)體集成電路A 11除了上述實(shí)施方式8中說明名的技術(shù)特 征以外，還包括選擇器N85。該選擇器N85，從外部端子經(jīng)由上述 內(nèi)部電路83接收第一輸入信號(hào)80,另一方面，作為第三輸入信號(hào)86 接收從輸入值生成電路15輸出的測試輸入信號(hào)18。在此，半導(dǎo)體集成電路A 11和半導(dǎo)體集成電路N70這樣連接， 即上述選擇器N85的輸出成為半導(dǎo)體集成電路N70的輸入。另外， 半導(dǎo)體集成電路N70內(nèi)部的被測試電路71的輸出結(jié)果，作為測試輸 出信號(hào)20被輸入到半導(dǎo)體集成電路All的期望值比較電路14。在此，除了進(jìn)行自我診斷時(shí)以外，分別輸入到上述選擇器82和 選擇器N85的第一輸入信號(hào)80從該選擇器82和選擇器N85輸出， 進(jìn)而輸入到半導(dǎo)體集成電路B 60和半導(dǎo)體集成電路N 70。由于經(jīng)由 上述內(nèi)部電路8 3,所以利用外部輸入進(jìn)行直接測試半導(dǎo)體集成電路B60、 N70這樣的輸入很困難。
另一方面，在進(jìn)行自我診斷時(shí)，輸入到上述選擇器82的第二輸入信號(hào)81和輸入到上述選擇器N85的第三輸入信號(hào)86被分別輸出， 該第二輸入信號(hào)81被輸入到上述半導(dǎo)體集成電路B 60,第三輸入信 號(hào)86^皮輸入到上述半導(dǎo)體集成電路N70。在此，第二輸入信號(hào)81是用于測試上述半導(dǎo)體集成電路B 60的 輸入信號(hào)，第三輸入信號(hào)86是用于測試上述半導(dǎo)體集成電路N70的 上述被測試電路71的輸入信號(hào)。在上述被測試電路61中，生成響應(yīng) 了該第二輸入信號(hào)81的輸出結(jié)果，在上述被測試電路71中，生成響 應(yīng)了該第三輸入信號(hào)86的輸出結(jié)果。該輸出結(jié)果作為測試輸出信號(hào) 20輸入到上述半導(dǎo)體集成電路A 11的期望值比較電路14。此后的動(dòng) 作與上述實(shí)施方式5相同。如上所述，根據(jù)本實(shí)施方式9的半導(dǎo)體集成電路，當(dāng)存在多個(gè)沒 有自我診斷功能的半導(dǎo)體集成電路、且具有該沒有自我診斷功能的半 導(dǎo)體集成電路相互不連接的結(jié)構(gòu)時(shí)，能夠容易進(jìn)行測試，其他的效果 與實(shí)施方式8相同?！磳?shí)施方式10〉圖17是表示本發(fā)明的實(shí)施方式IO的半導(dǎo)體集成電路的結(jié)構(gòu)的框 圖。與上述實(shí)施方式9的不同僅在于沒有自我診斷功能的半導(dǎo)體集成 電路B和半導(dǎo)體集成電路N相互連接著這一點(diǎn)，因此，以下僅說明 不同點(diǎn)，對(duì)與實(shí)施方式9相同的部分給予相同標(biāo)號(hào)。如圖17所示，半導(dǎo)體集成電路封裝10中內(nèi)置有半導(dǎo)體集成電路 A 11、半導(dǎo)體集成電路B60、以及半導(dǎo)體集成電路N70。在此，假設(shè) 僅半導(dǎo)體集成電路A 11是具有自我診斷功能的電路，半導(dǎo)體集成電 路B 60和半導(dǎo)體集成電路N70是沒有自我診斷功能的電路。另外， 假設(shè)上述半導(dǎo)體集成電路B 60和半導(dǎo)體集成電路N70是相互直接連 接，它們的電路之間能夠進(jìn)行信號(hào)的交換。省略了圖示，但半導(dǎo)體集成電路封裝IO中應(yīng)內(nèi)置有N個(gè)半導(dǎo)體 集成電路。在此，除了進(jìn)行自我診斷時(shí)以外，分別輸入到上述選擇器82和
選擇器N 85的第一輸入信號(hào)80從該選擇器82和選擇器N 85輸出， 進(jìn)而輸入到半導(dǎo)體集成電路B 60和半導(dǎo)體集成電路N 70。由于經(jīng)由 上述內(nèi)部電路83,所以利用外部輸入進(jìn)行直接測試半導(dǎo)體集成電路B 60、 N70這樣的輸入很困難。另一方面，在進(jìn)行自我診斷時(shí)，輸入到上述選擇器82的第二輸 入信號(hào)81和輸入到上述選擇器N85的第三輸入信號(hào)86被分別輸出， 從上述選擇器82輸出的第二輸入信號(hào)81被輸入到上述半導(dǎo)體集成電 路B60,并且從選擇器N85輸出的第三輸入信號(hào)86被作為第四輸入 信號(hào)87而輸入到上述半導(dǎo)體集成電路B60。另外，從選擇器N70輸 出的第三輸入信號(hào)86被輸入到上述半導(dǎo)體集成電路N70。而且，利用用戶使用狀態(tài)下連接的路徑，從上述半導(dǎo)體集成電路 B 60的被測試電路61向半導(dǎo)體集成電路N 70的被測試電路71輸入 常態(tài)輸入信號(hào)90。在上述被測試電路71中生成響應(yīng)了常態(tài)輸入信號(hào) 90的輸出結(jié)果。上述被測試電路71的輸出結(jié)果作為測試輸出信號(hào)20 經(jīng)由半導(dǎo)體集成電路B60輸入到上述半導(dǎo)體集成電路A 11的期望值 比津交電路14。此后的動(dòng)作與上述實(shí)施方式5相同。如上所述，根據(jù)本實(shí)施方式10的半導(dǎo)體集成電路，當(dāng)存在多個(gè) 沒有自我診斷功能的半導(dǎo)體集成電路、且具有該沒有自我診斷功能的 半導(dǎo)體集成電路相互連接的結(jié)構(gòu)時(shí)，能夠容易進(jìn)行測試。其他的效果 與實(shí)施方式8相同。 〈實(shí)施方式11〉圖18是表示本發(fā)明的實(shí)施方式11的半導(dǎo)體集成電路的結(jié)構(gòu)的框 圖。與上述實(shí)施方式9的不同僅在于設(shè)置了輸出老化輸出信號(hào)的內(nèi)部 電路這一點(diǎn)，因此，以下僅說明不同點(diǎn)，對(duì)與實(shí)施方式9相同的部分 給予相同標(biāo)號(hào)。如圖18所示，半導(dǎo)體集成電路封裝10中內(nèi)置有半導(dǎo)體集成電路 A 11、半導(dǎo)體集成電路B60、以及半導(dǎo)體集成電路N70。在此，假設(shè) 僅半導(dǎo)體集成電路A 11是具有自我診斷功能的電路，半導(dǎo)體集成電 路B 60和半導(dǎo)體集成電路N70是沒有自我診斷功能的電路。另外，
假設(shè)上述半導(dǎo)體集成電路B 60和半導(dǎo)體集成電路N70是相互沒有直 接連接的結(jié)構(gòu)。省略了圖示，但半導(dǎo)體集成電路封裝10中應(yīng)內(nèi)置有N個(gè)半導(dǎo)體 集成電路。上述半導(dǎo)體集成電路A 11除了上述實(shí)施方式9中說明的結(jié)束特征 以外還包括內(nèi)部電路88,在這樣構(gòu)成的半導(dǎo)體集成電路A 11中，當(dāng) 選擇了老化的模式時(shí)，從輸入值生成電路15向內(nèi)部電路83、 88分別 輸出用于實(shí)施老化動(dòng)作的第五輸入信號(hào)89。響應(yīng)上述第五輸入信號(hào)89分別從內(nèi)部電路83、 88輸出的老化輸 出信號(hào)92輸入到期望值比較電路14。而關(guān)于自我診斷功能的動(dòng)作， 與上述實(shí)施方式9相同，因此省略i兌明這樣的對(duì)上述內(nèi)部電路83、 88的老化動(dòng)作和上述自我診斷功能 可以分別并行處理。在上述期望值比較電路14中，對(duì)老化動(dòng)作和自 我診斷動(dòng)作的結(jié)果進(jìn)行比較，并將該比較結(jié)果作為比較結(jié)果信號(hào)22 輸出。此后的動(dòng)作與實(shí)施方式9相同。如上所述，根據(jù)本實(shí)施方式11的半導(dǎo)體集成電路，在內(nèi)置有多 個(gè)半導(dǎo)體集成電路的半導(dǎo)體集成電路封裝中，在沒有自我診斷功能的半導(dǎo)體集成電路一側(cè)老化(burn in)困難，但通過同時(shí)進(jìn)行具有自我 診斷功能的半導(dǎo)體集成電路本身的老化動(dòng)作和其他半導(dǎo)體集成電路 的自我診斷動(dòng)作，能夠容易地實(shí)現(xiàn)所有的半導(dǎo)體集成電路的觸發(fā) (toggling)動(dòng)作，并能夠容易監(jiān)視老化時(shí)的動(dòng)作。并且，不經(jīng)由LSI外部端子而從接地端子或電源端子直接輸入進(jìn) 行老化動(dòng)作所需要的信號(hào)，從而能夠降低在LSI外部設(shè)置測試專用/ 測試兼用端子的數(shù)量。另外，在本實(shí)施方式11中，能夠同時(shí)觸發(fā)所有的半導(dǎo)體集成電 路，因此有利于縮短老化時(shí)間。 〈實(shí)施方式12〉圖19是表示本發(fā)明的實(shí)施方式12的半導(dǎo)體集成電路的結(jié)構(gòu)的框 圖?；窘Y(jié)構(gòu)與上述實(shí)施方式5相同，因此，以下僅說明不同點(diǎn)，對(duì)
與實(shí)施方式5相同的部分給予相同標(biāo)號(hào)。如圖19所示，半導(dǎo)體集成電路基片40中內(nèi)置有半導(dǎo)體集成電路 A 11。該半導(dǎo)體集成電路基片40在由圖20所示的多層構(gòu)成的基片中 包括電源層46和接地層47，在與上述半導(dǎo)體集成電路A連接的面上 形成有電源連接盤(land)45和接地連接盤43。通過使電源接片(pad) 33與電源連接盤45連接，并使接地接片32與接地連接盤43連接， 從而使上述半導(dǎo)體集成電路A與上述半導(dǎo)體集成電路基片40電連接。在上述測試期望值編程電路100中，在組裝時(shí)上述輸入/輸入輸出 接片103選擇與上述電源連接盤45或與上述接地連接盤43連接，從 而能夠生成測試期望值。此后的動(dòng)作與實(shí)施方式5相同。如上所述，根據(jù)本實(shí)施方式12的半導(dǎo)體集成電路，例如在芯片 尺寸封裝(以下稱為CSP)這樣的封裝中使用已有的電源連接盤45 或接地連接盤43，從而能夠容易實(shí)現(xiàn)對(duì)被測試電路16的功能測試。 其他效果與實(shí)施方式5相同。在本實(shí)施方式12中，說明了 CSP這樣的由一個(gè)半導(dǎo)體集成電路 構(gòu)成的情況，但不限于這種方式，即使是由多個(gè)半導(dǎo)體集成電路構(gòu)成 的情況，例如像多芯片模塊(以下稱為MCM)等那樣，采用半導(dǎo)體 集成電路基片構(gòu)成的類型的封裝，也可以實(shí)現(xiàn)本發(fā)明。 〈實(shí)施方式13〉圖21是表示本發(fā)明的實(shí)施方式13的半導(dǎo)體集成電路的結(jié)構(gòu)的框 圖。與上述實(shí)施方式5的不同在于用金屬布線(wire line)進(jìn)行接地 端子或電源端子與輸入/輸入輸出接片(pad)的連接，因此，以下僅 說明不同點(diǎn)，并對(duì)與實(shí)施方式5相同的部分給予相同標(biāo)號(hào)。如圖21所示，半導(dǎo)體集成電路封裝51由半導(dǎo)體集成電路A 11 和陰線框54(參照?qǐng)D22)構(gòu)成，二者由金屬布線50連接。具體而言， 電源端子31與電源接片33、接地端子30與接地接片32分別經(jīng)由引 線框54的內(nèi)部引線連接。在上述測試期望值編程電路100中，在組裝時(shí)上述輸入/輸入輸出 接片103選擇與上述電源端子31或與上述接地端子30連接，從而能 夠生成測試期望值。此后的動(dòng)作與實(shí)施方式5相同。如上所述，根據(jù)本實(shí)施方式13的半導(dǎo)體集成電路，例如在方形 扁平封裝(以下稱為QFP)這樣的封裝中從已有的電源端子31或接 地端子30布線金屬布線50,從而能夠容易實(shí)現(xiàn)對(duì)被測試電路16的功 能測試。其他效果與實(shí)施方式5相同。在本實(shí)施方式13中，說明了 QFP這樣的由一個(gè)半導(dǎo)體集成電路 構(gòu)成的情況，但不限于這種方式，即使是由多個(gè)半導(dǎo)體集成電路構(gòu)成 的情況，例如由半導(dǎo)體集成電路相互之間貼合而構(gòu)成且使用金屬布線 構(gòu)成的類型的封裝也可以實(shí)現(xiàn)本發(fā)明。而且，雖然使用具有自我診斷功能的例子對(duì)實(shí)施方式1-13中的半 導(dǎo)體集成電路A進(jìn)行了說明，但即使是沒有自我診斷功能的半導(dǎo)體集 成電路也能實(shí)現(xiàn)本發(fā)明。工業(yè)可利用性在本發(fā)明的半導(dǎo)體集成電路中，通過使用電源和接地端子而能夠 減少功能測試所需要的端子數(shù)且容易進(jìn)行測試，取得了不用使用昂貴 的LSI測試裝置就能進(jìn)行測試這樣的實(shí)用性很高的效果，因此非常有 用，其工業(yè)上的可利用性很高。另外，還能用于對(duì)用戶使用的安裝后的配置進(jìn)行測試。
權(quán)利要求
1.一種半導(dǎo)體集成電路，內(nèi)置有作為測試對(duì)象的被測試電路，其特征在于其具有用于生成用來與上述被測試電路的測試結(jié)果進(jìn)行比較的測試期望值信號(hào)的測試期望值編程裝置，其中，上述測試期望值編程裝置具有輸入/輸入輸出接片，用于從連接在上述半導(dǎo)體集成電路上的接地端子或電源端子輸入測試所需要的預(yù)定的輸入信號(hào)；切換開關(guān)，連接在上述輸入/輸入輸出接片上，用于選擇性地切換經(jīng)由該輸入/輸入輸出接片而輸入的上述信號(hào)的輸出狀態(tài)；以及期望值生成電路，用于根據(jù)從上述開關(guān)輸出的輸出信號(hào)來生成上述測試期望值信號(hào)。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于 上述測試期望值編程裝置還具有使上述輸入信號(hào)反相后將其輸出的輸出反相裝置。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上述測試期望值編程裝置還具有將從上述開關(guān)輸出的一個(gè)輸出信號(hào)分割為多個(gè)信號(hào)的信號(hào)分割裝置。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上述測試期望值編程裝置分別具有多個(gè)上述輸入/輸入輸出接片和與該輸入/輸入輸出接片連接的上述開關(guān)，并且具有同時(shí)控制上述多個(gè)開關(guān)的切換動(dòng)作的開關(guān)控制電路。
5. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上述測試期望值編程裝置分別具有多個(gè)上述輸入/輸入輸出接片和與該輸入/輸入輸出接片連接的上述開關(guān)，并且具有對(duì)上述多個(gè)開關(guān)的切換動(dòng)作分別單獨(dú)地進(jìn)行控制的開關(guān)控 制電路。
6. —種半導(dǎo)體集成電路，內(nèi)置有作為測試對(duì)象的被測試電路，其特征在于其具有用于生成用來對(duì)上述被測試電路進(jìn)行測試的測試輸入信 號(hào)的測試輸入值編程裝置，其中， 上述測試輸入值編程裝置具有輸入/輸入輸出接片，用于從連接在上述半導(dǎo)體集成電路上的接地 端子或電源端子輸入測試所需要的預(yù)定的輸入信號(hào)；切換開關(guān)，連接在上述輸入/輸入輸出接片上，用于選擇性地切換 經(jīng)由該輸入/輸入輸出接片而輸入的上述信號(hào)的輸出狀態(tài)；以及輸入值生成電路，用于根據(jù)從上述開關(guān)輸出的輸出信號(hào)來生成上 述測試輸入信號(hào)。
7. —種半導(dǎo)體集成電路，其特征在于，具有 根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo)體集成電路中的測試期望值編程裝置；和用于生成用來對(duì)上述被測試電路進(jìn)行測試的測試輸入信號(hào)的測 試輸入值編程裝置，其中，上述測試輸入值編程裝置具有輸入/輸入輸出接片，用于從連接在上述半導(dǎo)體集成電路上的接地 端子或電源端子輸入測試所需要的預(yù)定的輸入信號(hào)；切換開關(guān)，連接在上述輸入/輸入輸出接片上，用于選擇性地切換 經(jīng)由該輸入/輸入輸出接片而輸入的上述信號(hào)的輸出狀態(tài)；以及輸入值生成電路，用于根據(jù)從上述開關(guān)輸出的輸出信號(hào)來生成上 述測試輸入信號(hào)。
8. —種系統(tǒng)LSI,包括具有自我診斷功能的第一半導(dǎo)體集成電路 和不具有自我診斷功能的第二半導(dǎo)體集成電路，其特征在于上述第一半導(dǎo)體集成電路具有測試期望值編程裝置和測試輸入 值編程裝置中的至少一個(gè)，其中，上述測試期望值編程裝置是權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo) 體集成電路中的測試期望值編程裝置；上述測試輸入值編程裝置具有 輸入/輸入輸出接片，用于從連接在上述半導(dǎo)體集成電路上的接地端子或電源端子輸入測試所需要的預(yù)定的輸入信號(hào)；切換開關(guān)，連接在上述輸入/輸入輸出接片上，用于選擇性地切換 經(jīng)由該輸入/輸入輸出接片而輸入的上述信號(hào)的輸出狀態(tài)；以及輸入值生成電路，用于根據(jù)從上述開關(guān)輸出的輸出信號(hào)來生成用 來對(duì)上述被測試電路進(jìn)行測試的測試輸入信號(hào)，上述第一半導(dǎo)體集成電路還具有選擇器，該選擇器被分別輸入從 上述第一半導(dǎo)體集成電路的外部端子所輸入的第一輸入信號(hào)和從用 于生成測試輸入信號(hào)的輸入值生成電路所輸出的第二輸入信號(hào)，上述選擇器被構(gòu)成為在自我診斷時(shí)間之外輸出上述第一輸入信 號(hào)，而在自我診斷時(shí)輸出上述第二輸入信號(hào)并將該輸出的信號(hào)輸入到 上述第二半導(dǎo)體集成電路，上述第二半導(dǎo)體集成電路根據(jù)上述輸出信號(hào)來進(jìn)行測試，并將表 示其測試結(jié)果的測試輸出信號(hào)輸出到內(nèi)置在上述第一半導(dǎo)體集成電 路中的期望值比較電路。
9. 根據(jù)權(quán)利要求8所述的系統(tǒng)LSI，其特征在于 上述第一半導(dǎo)體集成電路被構(gòu)成為將從上述輸入值生成電路輸出的第二輸入信號(hào)輸入到上述第一半導(dǎo)體集成電路的內(nèi)部電路，并將響應(yīng)該輸入而從該內(nèi)部電路輸出的輸出信號(hào)輸入到上述第 一半導(dǎo)體 集成電路的期望值比較裝置來進(jìn)行老化動(dòng)作。
10. —種系統(tǒng)LSI，包括具有自我診斷功能的第一半導(dǎo)體集成電 路和不具有自我診斷功能的第二半導(dǎo)體集成電路至第N半導(dǎo)體集成 電路，其中N為自然數(shù)，其特征在于上述第一半導(dǎo)體集成電路具有測試期望值編程裝置和測試輸入 值編程裝置中的至少一個(gè)，其中，上述測試期望值編程裝置是權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo) 體集成電路中的測試期望值編程裝置；上述測試輸入值編程裝置具有輸入/輸入輸出接片，用于從連接在上述半導(dǎo)體集成電路上的接地 端子或電源端子輸入測試所需要的預(yù)定的輸入信號(hào)；切換開關(guān)，連接在上述輸入/輸入輸出接片上，用于選擇性地切換 經(jīng)由該輸入/輸入輸出接片而輸入的上述信號(hào)的輸出狀態(tài)；以及輸入值生成電路，用于根據(jù)從上述開關(guān)輸出的輸出信號(hào)來生成用 來對(duì)上述被測試電路進(jìn)行測試的測試輸入信號(hào)，上述第一半導(dǎo)體集成電路還具有多個(gè)選擇器，該選擇器被分別輸 入從上述第一半導(dǎo)體集成電路的外部端子輸入的第一輸入信號(hào)和從 用于生成測試輸入信號(hào)的輸入值生成電路所輸出的第二輸入信號(hào)，上述多個(gè)選擇器被構(gòu)成為在自我診斷時(shí)間之外輸出上述第一輸 入信號(hào)，而在自我診斷時(shí)輸出上述第二輸入信號(hào)并將該輸出的信號(hào)輸 入到分別對(duì)應(yīng)的上述第二半導(dǎo)體集成電路至上述第N半導(dǎo)體集成電 路，上述第二半導(dǎo)體集成電路至上述第N半導(dǎo)體集成電路被構(gòu)成為 根據(jù)上述輸出信號(hào)來分別進(jìn)行測試，并將表示其測試結(jié)果的多個(gè)測試 輸出信號(hào)分別輸出到內(nèi)置在上述第一半導(dǎo)體集成電路中的期望值比 較電路。
11. 根據(jù)權(quán)利要求IO所述的系統(tǒng)LSI，其特征在于 上述第二半導(dǎo)體集成電路至上述第N半導(dǎo)體集成電路被構(gòu)成為使其相互之間電連接，且在自我診斷時(shí)能夠在上述第二半導(dǎo)體集成電 路至上述第N半導(dǎo)體集成電路之間進(jìn)行測試所需要的信號(hào)的輸入輸 出。
12. 根據(jù)權(quán)利要求IO所述的系統(tǒng)LSI,其特征在于 上述第一半導(dǎo)體集成電路被構(gòu)成為將從上述輸入值生成電路輸出的第二輸入信號(hào)輸入到上述第一半導(dǎo)體集成電路的內(nèi)部電路，并將響應(yīng)該輸入而從該內(nèi)部電路輸出的輸出信號(hào)輸入到上述第一半導(dǎo)體 集成電路的期望值比較裝置來進(jìn)行老化動(dòng)作。
13. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于 作為上述電源端子或接地端子而分配的連接盤和上述輸入/輸入輸出」接片通過封裝的至少 一 層電布線而電連接。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于 作為上述電源端子或接地端子而分配的引線框的內(nèi)部引線和上 述輸入/輸入輸出接片通過金屬布線而電連接。
全文摘要
將具有輸入/輸入輸出接片(103)、開關(guān)(105)、期望值生成電路(13)的測試期望值編程電路(100)設(shè)于半導(dǎo)體集成電路(11)的內(nèi)部，其中輸入/輸入輸出接片(103)從連接在半導(dǎo)體集成電路(11)上的接地端子(30)或電源端子(31)輸入接地/電源信號(hào)(104)；開關(guān)(105)選擇性地切換經(jīng)由該輸入/輸入輸出接片(103)所輸入的接地/電源信號(hào)(104)的輸出；測試期望值生成電路(13)根據(jù)從開關(guān)(105)所輸出的開關(guān)輸出信號(hào)(122)生成測試期望值信號(hào)(21)。
文檔編號(hào)G01R31/28GK101111776SQ20058004736
公開日2008年1月23日 申請(qǐng)日期2005年9月27日 優(yōu)先權(quán)日2005年1月27日
發(fā)明者前田俊則, 前田恭輝 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社