專利名稱：緩沖電路、驅(qū)動電路、半導體測試裝置及半導體集成電路的制作方法
技術領域：
本發(fā)明涉及一種緩沖電路，驅(qū)動電路，半導體測試裝置以及半導體集成電路。本發(fā)明特別是涉及一種可對應于電壓振幅大的輸入信號和輸出信號的緩沖電路和驅(qū)動電路，且本發(fā)明另亦涉及一種具備該驅(qū)動電路的半導體測試裝置以及半導體集成電路。
通過參照以下申請案所記載的內(nèi)容，則由參照文件的組成所確認的指定圖成為本案的組成及本案的記載的一部份。
特愿2003-410115 申請日 西元2003年12月9日背景技術請參閱圖1顯示先前的緩沖電路100的構成，該緩沖電路100具備輸入端101，電晶體102，蕭特基(Schottky)二極管104，定電流源106，定電流源108，蕭特基二極管110，電晶體112，電晶體114，蕭特基二極管116，蕭特基二極管118，電晶體120以及輸出端122。
電晶體102是npn型電晶體，其基極連接至輸入端101，集極連接至正的電源電壓(Vcc)，射極連接至蕭特基二極管104的陽極。蕭特基二極管104的陽極連接至電晶體102的射極，陰極則連接至電晶體120的基極和定電流源106。定電流源106連接至蕭特基二極管104的陰極和負的電源電壓(Vee)之間。正的電源電壓和負的電源電壓之間一定的電流流過電晶體102和蕭特基二極管104。
電晶體112是pnp型電晶體，其基極連接至輸入端101，集極連接至負的電源電壓，射極連接至蕭特基二極管110的陰極。蕭特基二極管110的陽極連接至定電流源，陰極則連接至電晶體112的射極。定電流源108連接至正的電源電壓和蕭特基二極管110的陽極之間，正的電源電壓和負的電源電壓之間一定的電流流過電晶體112和蕭特基二極管110。
電晶體114是npn型電晶體，其基極連接至定電流源108和蕭特基二極管110的陽極，集極連接至正的電源電壓，射極連接至蕭特基二極管116。蕭特基二極管116的陽極連接至電晶體114的射極，陰極則連接至輸出端122。蕭特基二極管118的陽極連接至輸出端122，其陰極則連接至電晶體120的射極。電晶體120是pnp型電晶體，其基極連接至定電流源106和蕭特基二極管104的陰極，集極連接至負的電源電壓，射極連接至蕭特基二極管118的陰極。又，定電流源106和定電流源108流過大約相同的電流。因此，電晶體114，蕭特基二極管116，蕭特基電晶體118以及電晶體120中經(jīng)常有一定的電流流過。
在以上述方式構成的緩沖電路100中，當正的電源電壓是+19V，負的電源電壓是-6.5V，輸入信號和輸出信號的電壓范圍是由-3V至+15V時，若由電晶體中所下降的電壓是0.8V，由蕭特基二極管中所下降的電壓是0.5V，則電晶體114的基極電壓的范圍由-1.7V成為+16.3V，電晶體120的基極電壓的范圍由-4.3V成為+13.7V。
請參閱圖2顯示先前的緩沖電路200的構成，該緩沖電路200具備輸入端201，電晶體202，蕭特基(Schottky)二極管204，電阻206，蕭特基二極管208，定電流源210，定電流源212，蕭特基二極管214，電阻216，蕭特基二極管218，電晶體220，電晶體222，電晶體224，蕭特基二極管226，蕭特基二極管228，電晶體230，電晶體232以及輸出端234。
電晶體202是npn型電晶體，其基極連接至輸入端201，集極連接至正的電源電壓(Vcc)，射極連接至蕭特基二極管204的陽極。蕭特基二極管204的陽極連接至電晶體202的射極，陰極則連接至電晶體230的基極和電阻206。電阻206連接至蕭特基二極管204的陰極和蕭特基二極管208的陽極之間。蕭特基二極管208的陽極連接至電阻206，陰極則連接至電晶體232的基極和定電流源210。定電流源210連接至蕭特基二極管208的陰極和負的電源電壓(Vee)之間。正的電源電壓和負的電源電壓之間一定的電流流過電晶體202，蕭特基二極管204，電阻206以及蕭特基二極管208。
電晶體220是pnp型電晶體，其基極連接至輸入端201，集極連接至負的電源電壓，射極連接至蕭特基二極管218的陰極。蕭特基二極管218的陰極連接至電晶體220的射極，陽極則連接至電晶體224的基極和電阻216。電阻216連接至蕭特基二極管214的陰極和蕭特基二極管218的陽極之間。蕭特基二極管214的陰極連接至電阻216，其陽極連接至電晶體222的基極和定電流源212。定電流源212連接至正的電源電壓和蕭特基二極管214的陽極之間，正的電源電壓和負的電源電壓之間一定的電流流過蕭特基二極管214，電阻216，蕭特基二極管218以及電晶體220。
電晶體222是npn型電晶體，其基極連接至定電流源212和蕭特基二極管214的陽極，集極連接至正的電源電壓(Vcc)，射極連接至電晶體224的集極。電晶體224是npn型電晶體，其基極連接至電阻216和蕭特基二極管218的陽極，集極連接至電晶體222的射極，射極連接至蕭特基二極管226的陽極。蕭特基二極管226的陽極連接至電晶體224的射極，陰極則連接至輸出端234和蕭特基二極管228的陽極。蕭特基二極管228的陽極連接至蕭特基二極管226陰極和輸出端，陰極連接至電晶體230的射極。電晶體230是pnp型電晶體，其基極連接至蕭特基二極管204的陰極和電阻206，射極連接至蕭特基二極管228的陰極，集極連接至電晶體232的射極。電晶體232是pnp型電晶體，其基極連接至蕭特基二極管208的陰極和定電流源210，射極連接電晶體230的集極，集極連接至負的電源電壓。又，定電流源210和定電流源212中流過大約相同的電流。因此，電晶體222，電晶體224，蕭特基二極管226，蕭特基二極管228，電晶體230以及電晶體232中經(jīng)常流過一定的電流。
在以上述方式構成的緩沖電路200中，當正的電源電壓是+19V，負的電源電壓是-6.5V，輸入信號和輸出信號的電壓范圍是由-3V至+15V時，若由電晶體中所下降的電壓是0.8V，由蕭特基二極管中所下降的電壓是0.5V，則電晶體224的基極電壓的范圍由-1.7V成為+16.3V，電晶體230的基極電壓的范圍由-4.3V成為+13.7V，電晶體222的基極電壓的范圍由-0.9V成為+17.1V，電晶體232的基極電壓的范圍由-5.1V成為+12.9V。
由于現(xiàn)在尚未得知先前技術文獻的存在，此處因此省略先前技術文獻的相關的記載。

發(fā)明內(nèi)容
近年伴隨著半導體裝置的高速化，半導體測試裝置中供給半導體裝置的測試信號所用的驅(qū)動電路中所使用的緩沖電路需要高速化。又，由于緩沖電路的晶片化的進展，加上高速化，則緩沖電路中所使用的電晶體的基極電壓的高耐壓化的實現(xiàn)變成較困難。
在圖1所示的緩沖電路100中，由于輸入信號的電壓振幅保持原狀地追加至電晶體114和120的基極電壓，則輸入信號的電壓振幅不可變大。因此，不能輸出電壓振幅大的輸出信號。又，在圖2所示的緩沖電路200中，通過追加一種追蹤電路，電晶體224和230的集極-射極間的電壓雖然可保持一定，但由于輸入信號的電壓振幅保持原狀地追加至電晶體222和232的基極電壓，則輸入信號的電壓振幅仍不可變大。因此，不能輸出電壓振幅大的輸出信號。
本發(fā)明的目的是提供一種可解決上述問題的緩沖電路，驅(qū)動電路，半導體測試裝置以及半導體集成電路。該目的以申請專利范圍獨立項中所記載的特征的組合來達成。又，申請專利范圍各附屬項規(guī)定了本發(fā)明的更有利的具體實施例。
解決上述問題用的手段在本發(fā)明的第1形式中，對應于輸入信號的輸出信號輸出時所用的緩沖電路具備輸出電路，其使輸出阻抗維持一定，且輸出一種輸出電壓大約與輸入信號的輸入電壓相同的輸出信號；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體。
在輸入電壓小于第1基準值時，第1基極電壓控制單元供給一預定的一定電壓至第1電晶體以作為基極電壓。輸入電壓是在第1基準值以上時，由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓。
在輸入電壓大于第2基準值時，第2基極電壓控制單元供給一預定的一定電壓至第2電晶體以作為基極電壓。輸入電壓是在第2基準值以下時，由輸入電壓所預定的第2所定電壓已升壓后的較預定的一定電壓還小的電壓供給至第2電晶體以作為基極電壓。
更具備該輸入信號輸入時所用的輸入電路，該輸入電路亦可具有輸入端，可輸入該輸入信號；第3電晶體，其是npn型電晶體，基極連接至輸入端，集極連接至正的電源電壓；第1二極管，其陽極連接至第3電晶體的射極；第1定電流源，其連接至第1二極管的陰極，且使一定的電流流過第3電晶體和第1二極管；第4電晶體，其是pnp型電晶體，基極連接至輸入端，集極連接至負的電源電壓；第2二極管，其陰極連接至第4電晶體的射極；第2定電流源，其連接至第2二極管的陽極且使一定的電流流過第4電晶體和第2二極管。
輸出電路更可具有輸出端，用來使輸出信號輸出；第5電晶體，其是pnp型電晶體，基極連接至第1二極管的陰極，集極連接至第1電晶體的射極；第3二極管，其陽極連接至輸出端，陰極連接至第5電晶體的射極；第6電晶體，其是npn型電晶體，基極連接至第2二極管的陽極，集極連接至第2電晶體的射極；第4二極管，其陽極連接至第6電晶體的射極，陰極連接至輸出端。
第1電晶體是pnp型電晶體，其集極可連接至負的電源電壓，射極可連接至輸出電路；第2電晶體是npn型電晶體，其集極可連接至正的電源電壓，射極可連接至輸出電路。
第1基極電壓控制單元亦可具有第1定電壓源，其在輸入電壓較第1基準值更小時，供給一預定的一定電壓至第1電晶體以作為基極電壓。
第1基極電壓控制單元亦可具有第7電晶體，其是pnp型電晶體，且輸入信號是供應至基極；第5二極管，其陰極連接至第7電晶體的射極；第1電壓降電路，其使正的電源電壓下降以供應至第5二極管的陽極；第3定電流源，其連接在正的電源電壓和第1電壓降電路之間，且使一定的電流流過第1電壓降電路，第5二極管和第7電晶體；第8電晶體，其是npn型電晶體，且輸入信號是供應至基極；第6二極管，其陽極連接至第8電晶體的射極；第2電壓降電路，其連接至第6二極管的陰極，使由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓；以及第4定電流源，其連接在第2電壓降電路和負的電源電壓之間，且使一定的電流流過第8電晶體，第6二極管和第2電壓降電路。
第2基極電壓控制單元亦可具有第2定電壓源，其在輸入電壓較第2基準值更大時，供給一預定的一定電壓至第2電晶體以作為基極電壓。
第2基極電壓控制單元亦可具有第9電晶體，其是npn型電晶體，且輸入信號是供應至基極；第7二極管，其陽極連接至第9電晶體的射極；第3電壓降電路，其使負的電源電壓上升以供應至第7二極管的陰極；第5定電流源，其連接在負的電源電壓和第3電壓降電路之間，且使一定的電流流過第3電壓降電路，第7二極管和第9電晶體；第10電晶體，其是pnp型電晶體，且輸入信號是供應至基極；第8二極管，其陰極連接至第10電晶體的射極；第4電壓降電路，其連接至第8二極管的陽極，使由輸入電壓所預定的第2所定電壓已上升后的較預定的一定電壓還小的電壓供給至第2電晶體以作為基極電壓；以及第6定電流源，其連接在第4電壓降電路和正的電源電壓之間，且使一定的電流流過第10電晶體，第8二極管和第4電壓降電路。
在本發(fā)明的第2形式中，對應于輸入信號的輸出信號輸出時所用的緩沖電路具備輸出電路，其使輸出阻抗維持一定，且輸出一種輸出電壓大約與輸入信號的輸入電壓相同的輸出信號；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體。
在輸入電壓大于第2基準值時，第2基極電壓控制單元供給一預定的一定電壓至第2電晶體以作為基極電壓。輸入電壓是在第2基準值以下時，由輸入電壓所預定的第2所定電壓已升壓后的較預定的一定電壓還小的電壓供給至第2電晶體以作為基極電壓。
在本發(fā)明的第3形式中，使測試信號供給至半導體裝置中所用的驅(qū)動電路具備輸出電路，其使輸出阻抗維持一定，且供給一種輸出電壓大約與測試信號的輸入電壓相同的測試信號至半導體裝置；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體。
在輸入電壓小于第1基準值時，第1基極電壓控制單元供給一預定的一定電壓至第1電晶體以作為基極電壓。輸入電壓是在第1基準值以上時，由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓。
本發(fā)明的第4形式中，半導體裝置測試時所用的半導體測試裝置具備圖樣產(chǎn)生部，其產(chǎn)生各測試信號以輸入至半導體裝置中；驅(qū)動電路，其使各測試信號供給至半導體裝置中；比較電路，其將半導體裝置中所輸出的測試信號與一種門限值相比較；以及判定部，其以該比較電路的比較結果為基準來判定半導體裝置的良否。該驅(qū)動電路具有輸出電路，其使輸出阻抗維持一定，且供給一種輸出電壓大約與測試信號的輸入電壓相同的測試信號至半導體裝置；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體。在輸入電壓小于第1基準值時，第1基極電壓控制單元供給一預定的一定電壓至第1電晶體以作為基極電壓。輸入電壓是在第1基準值以上時，由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓。
在本發(fā)明的第5形式中具備輸出電路，其使輸出阻抗維持一定，且輸出一種輸出電壓大約與輸入信號的輸入電壓相同的輸出信號；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體。
在輸入電壓小于第1基準值時，第1基極電壓控制單元供給一預定的一定電壓至第1電晶體以作為基極電壓。輸入電壓是在第1基準值以上時，由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓。
又，上記的發(fā)明概要并不是本發(fā)明中所列舉的必要的特征的全部，這些特征群的下位組合(sub-combination)亦屬本發(fā)明。
發(fā)明的效果通過本發(fā)明，則可提供一種可與電壓振幅大的輸入信號和輸出信號相對應的緩沖電路和驅(qū)動電路，以及具備該驅(qū)動電路的半導體測試裝置和半導體集成電路。
為讓本發(fā)明的上述及其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。


圖1是繪示先前的緩沖電路100的構成圖。
圖2是繪示先前的緩沖電路200的構成圖。
圖3是半導體測試裝置300的構成的一例。
圖4是驅(qū)動電路306的構成的一例。
圖5是第1控制電路420的構成的一例。
圖6是第2控制電路422的構成的一例。
圖7是電晶體434的基極電壓的推移的一例。
圖8是電晶體424的基極電壓的推移的一例。
300半導體測試裝置 302圖樣產(chǎn)生部304波形整形部 306驅(qū)動電路308判定部 310比較電路312半導體裝置 400輸入端401電晶體 402蕭特基二極管404，406定電流源 408蕭特基二極管410至418電晶體 420第1控制電路422第2控制電路 424，426電晶體428，430蕭特基二極管 432，434電晶體436輸出端 450輸入電路452輸出電路454第1基極電壓控制單元456第2基極電壓控制單元 500輸入端502定電流源504電晶體506蕭特基二極管508至514電晶體516蕭特基二極管518，520電晶體522定電流源524蕭特基二極管526定電壓源528，530輸出端600輸入端 602定電流源604電晶體 606蕭特基二極管608至614電晶體 616蕭特基二極管618，620電晶體 622定電流源
624蕭特基二極管626定電壓源628，630輸出端具體實施方式
以下將依據(jù)本發(fā)明的實施形式來說明本發(fā)明。以下的實施形式不是用來限定各項申請專利范圍中相關的發(fā)明。又，實施形式中所說明的特征的組合的全部不限于本發(fā)明的解決手段中所必需者。
請參閱圖3是本發(fā)明的一實施形式中半導體測試裝置300的構成的一例。半導體測試裝置300半導體測試裝置300具備圖樣產(chǎn)生部302，波形整形部304，驅(qū)動電路306，判定部308以及比較電路310。圖樣產(chǎn)生部302產(chǎn)生一種輸入至該半導體裝置(DUT)312中的測試信號且供應至波形整形部304。又，圖樣產(chǎn)生部302產(chǎn)生一種與該輸入至該半導體裝置312中的測試信號相對應的期待值信號，且供給至該判定部308。然后，波形整形部304對由圖樣產(chǎn)生部302所供給的測試信號進行整形。之后，該驅(qū)動電路306使由波形整形部304所整形的測試信號供給至半導體裝置312。其次，比較電路310使該由半導體裝置312所輸出的測試信號與一門限值電壓相比較，且將該比較結果供給至該判定部308。該判定部308將由圖樣產(chǎn)生部302所供給的期待值信號與由比較電路所供給的比較結果作比較，以判定半導體裝置312的良否。
在與本實施形式相關的半導體測試裝置300中，驅(qū)動電路306由于具有追蹤電路，則可使測試信號的電壓振幅增大。因此，可對應于各種特性的半導體裝置312來作測試。
圖4是本實施形式的驅(qū)動電路306的構成的一例。該驅(qū)動電路306具備輸入端400，電晶體401，蕭特基二極管402，定電流源404，406，蕭特基二極管408，電晶體410，412，414，416，418，第1控制電路420，第2控制電路422，電晶體424，426，蕭特基二極管428，430，電晶體432，434以及輸出端436。又，驅(qū)動電路306是本發(fā)明中緩沖電路的一例。又，蕭特基二極管是本發(fā)明中二極管的一例。本發(fā)明中的二極管亦可為蕭特基二極管以外的二極管。
又，輸入電路450具有輸入端400，電晶體401，蕭特基二極管402，定電流源404，電晶體410，蕭特基二極管408以及定電流源406。又，第1基極電壓控制單元454具有電晶體412，414以及第1控制電路420。又，第2基極電壓控制單元456具有電晶體416，418以及第2控制電路422。又，輸出電路452具有電晶體426，蕭特基二極管428，430，電晶體432以及輸出端436。該輸出電路452使輸出阻抗保持一定，且使一種輸出電壓大約與由輸入端400所輸入的輸入信號的輸入電壓相同的輸出信號由輸出端436輸出。又，輸入電路450，輸出電路452，第1基極電壓控制單元454以及第2基極電壓控制單元456亦可具有如圖4所示的電路構成以外的電路構成。
電晶體434和424以直列方式分別連接至電晶體432和426，通過分別施加一種與輸入電壓或輸出電壓的大小相對應的供給電壓至電晶體432和426，則可使電晶體432和426各別中的消耗電力下降以保護該電晶體432和426。又，電晶體432和426是與本發(fā)明有關的輸出電路的二端的一例。
在輸入電壓小于第1基準值時，第1控制電路420供給一預定的一定電壓至電晶體434以作為基極電壓。輸入電壓是在第1基準值以上時，由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至電晶體434以作為基極電壓。又，在輸入電壓大于第2基準值時，第2控制電路422供給一預定的一定電壓至電晶體424以作為基極電壓。輸入電壓是在第2基準值以下時，由輸入電壓所預定的第2所定電壓已升壓后的較預定的一定電壓還小的電壓供給至電晶體424以作為基極電壓。
以下將說明具體的電路構成。電晶體401是npn型電晶體，其基極連接至輸入端400，集極經(jīng)由電晶體412的射極所連接的電晶體412而連接至正的電源電壓(Vcc)，射極連接至蕭特基二極管402的陽極。蕭特基二極管402的陽極連接至電晶體401的射極，陰極經(jīng)由電晶體416的集極所連接的電晶體416而連接至定電流源404。定電流源404經(jīng)由電晶體416而連接至蕭特基二極管402的陰極，且連接在蕭特基二極管402和負的電源電壓(Vee)之間，一定的電流在正的電源電壓和負的電源電壓之間流過電晶體412，401，蕭特基二極管402以及電晶體416。
電晶體410是pnp型電晶體，其基極連接至輸入端400，集極經(jīng)由電晶體418的射極所連接的電晶體418而連接至負的電源電壓，射極連接至蕭特基二極管408的陰極。蕭特基二極管408的陰極連接至電晶體410的射極，陰極連接至電晶體414的集極且經(jīng)由電晶體414而連接至定電流源406。定電流源406經(jīng)由電晶體414而連接至蕭特基二極管408的陽極，且連接在蕭特基二極管408和正的電源電壓之間，一定的電流在正的電源電壓和負的電源電壓之間流過電晶體414，蕭特基二極管408，電晶體410以及電晶體418。
又，電晶體412是npn型電晶體，其基極連接至第2控制電路422的輸出端，集極連接至正的電源電壓，射極連接至電晶體401的集極。電晶體414是pnp型電晶體，其基極連接至第2控制電路422的輸出端，射極連接至定電流源406，集極連接至蕭特基二極管408的陽極，電晶體426的基極以及第2控制電路422的輸入端。電晶體416是npn型電晶體，其基極供給至第1控制電路420的輸出端，集極連接至蕭特基二極管402的陰極和電晶體432的基極，射極連接至定電流源404。電晶體418是pnp型電晶體，其基極供給至第1控制電路420的輸出端，射極連接至電晶體410的集極，集極連接至負的電源電壓。
又，電晶體432是pnp型電晶體，其基極連接至蕭特基二極管402的陰極和電晶體416的集極，射極連接至蕭特基二極管430的陰極，集極連接至電晶體434的射極。蕭特基二極管430的陽極連接至輸出端436和蕭特基二極管428的陰極，其陰極連接至電晶體432的射極。電晶體426是npn型電晶體，其基極連接至蕭特基二極管408的陽極和電晶體414的集極，集極連接至電晶體424的射極，射極連接至蕭特基二極管428的陽極。蕭特基二極管428的陽極連接至電晶體426的射極，陰極連接至輸出端436和蕭特基二極管430的陽極。
又，電晶體434是pnp型電晶體，其基極供給至第1控制電路420的輸出端(out2)，集極連接至負的電源電壓，射極連接至電晶體432的集極。電晶體424是npn型電晶體，其基極連接至第2控制電路422的輸出端(out1)，集極連接至正的電源電壓，射極連接至電晶體426的集極。
又，定電流源404和定電源流406中流過大約相同的電流。因此，電晶體424，426，蕭特基二極管428，430，電晶體432以及電晶體434中經(jīng)常流過一定的電流，該驅(qū)動電路306的輸出阻抗可維持一定。又，電晶體424，426，432和434之間通過基極電壓的分散，則一方面可確保電晶體424，426，432和434的容許耐壓，且另可對應于電壓振幅大的輸入信號和輸出信號。
請參閱圖5是本實施形式的第1控制電路420的構成的一例。第1控制電路420具有輸入端500，定電流源502，至少一個電晶體504，蕭特基二極管506，電晶體508，510，512，514，蕭特基二極管516，至少一個電晶體518，520，定電流源522，蕭特基二極管524，定電壓源526，輸出端528(out1)以及輸出端530(out2)。
又，第1控制電路420是本發(fā)明第1控制電路的一例。本發(fā)明的第1控制電路亦可由第1控制電路420以外的電路來實現(xiàn)。又，至少一個電晶體504和至少一個電晶體518是與本發(fā)明有關的電壓下降電路的一例。與本發(fā)明有關的電壓下降電路亦可通過電晶體以外的元件來構成。
電晶體508是pnp型電晶體，其基極連接至輸入端500，射極連接至蕭特基二極管506的陰極，集極連接至電晶體510的射極。電晶體508的基極是由驅(qū)動電路306的輸入端400來進行輸入，通過電晶體401和蕭特基二極管402使來自輸入電壓的已降壓后的輸入信號供給至電晶體508的基極。蕭特基二極管506的陰極連接至電晶體508的射極，陽極連接至最下一級的電晶體504。至少一個電晶體504使正的電源電壓(Vcc)下降且供給至蕭特基二極管506的陽極。至少一個電晶體504是npn型電晶體，且以直列方式連接至定電流源502和蕭特基二極管506的陽極之間。最上一級的電晶體504的基極和集極連接至定電流源502，射極則連接至下一級的電晶體504的基極和集極。最下一級的電晶體504的基極和集極連接至前一級電晶體504的射極，射極則連接至蕭特基二極管506的陽極。電晶體510的基極連接至輸出端528，最下一級電晶體518的射極，蕭特基二極管524的陰極以及電晶體520的基極和集極，射極連接至電晶體508的集極，集極連接至負的電源電壓(Vee)。又，在本實施形式中，雖然有11級的電晶體504以直列方式相連接，但通過電晶體504的級數(shù)的變更，則顯然可自由地調(diào)整電壓下降量。
定電流源502連接在正的電源電壓和至少一個電晶體504之間，正的電源電壓和負的電源電壓之間一定的電流流過至少一個電晶體504，蕭特基二極管506，電晶體508以及電晶體510。
又，電晶體514是npn型電晶體，其基極連接至輸入端500，射極連接至蕭特基二極管516的陽極，集極連接至電晶體512的射極。由驅(qū)動電路306的輸入端400所輸入且通過電晶體401和蕭特基二極管402使由該輸入電壓降壓后的輸入信號供給至電晶體514的基極。蕭特基二極管516的陽極連接至電晶體514的射極，陰極連接至最上一級的電晶體518的基極和集極。至少一個電晶體518經(jīng)由輸出端530使由驅(qū)動電路306的輸入端400所輸入的輸入信號的輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至電晶體434以作為基極電壓。至少一個電晶體518是npn型電晶體，其以直列方式連接在蕭特基二極管516的陰極和定電流源522之間。最上一級的電晶體518的基極和集極連接至蕭特基二極管516的陰極，射極連接至下一級的電晶體518的基極和集極。最下一級的電晶體518的基極和集極連接至前一級的電晶體518的射極，射極則連接至電晶體510的基極，電晶體520的基極和集極，蕭特基二極管524的陰極以及輸出端528。又，在本實施形式中，雖然以直列方式連接13級電晶體518，但明顯地可通過電晶體518的級數(shù)的變更來自由地調(diào)整第1所定電壓。
電晶體520的基極和集極連接至電晶體510的基極，最下一級的電晶體518的射極，蕭特基二極管524的陰極以及輸出端528，射極連接至輸出端530和定電流源522。定電流源522連接在至少一個電晶體518和負的電源電壓之間，且使一定的電流流過電晶體512，電晶體514，蕭特基二極管516，至少一個電晶體518以及電晶體520。
又，由輸入端400所輸入的輸入信號的輸入電壓較第1基準值還小時，則定電壓源526由輸出端530輸出一預定的一定電壓且供給至電晶體434以作為基極電壓。在本實施例中，定電壓源526連接至蕭特基二極管524的陽極，由定電壓源526所產(chǎn)生的電壓經(jīng)由蕭特基二極管524所造成的壓降以及由電晶體520降壓后的一定電壓由輸出端530輸出。又，定電壓源526使由定電壓源526所產(chǎn)生的電壓經(jīng)由蕭特基二極管524降壓后的電壓由輸出端528輸出。因此，在輸入電壓較第1基準值小時，作為電晶體434的基極電壓而輸出的該一定電壓較佳是一種對電晶體401，蕭特基二極管402，408，電晶體410，426，蕭特基二極管428，430，電晶體432等等的基本緩沖電路的高頻特性不會使其受損的值。
請參閱圖6是本實施形式第2控制電路422的構成的一例。第2控制電路422具有輸入端600，定電流源602，至少一個電晶體604，蕭特基二極管606，電晶體608，610，612，614，蕭特基二極管616，至少一個電晶體618，620，定電流源622，蕭特基二極管624，定電壓源626，輸出端628(out2)以及輸出端630(out1)。
又，第2控制電路422是本發(fā)明第2控制電路的一例。本發(fā)明的第2控制電路亦可由第2控制電路422以外的電路來實現(xiàn)。又，至少一個電晶體604和至少一個電晶體618是與本發(fā)明有關的電壓下降電路的一例。與本發(fā)明有關的電壓下降電路亦可通過電晶體以外的元件來構成。
電晶體608是npn型電晶體，其基極連接至輸入端600，射極連接至蕭特基二極管606的陽極，集極連接至電晶體610的射極。電晶體608的基極是由驅(qū)動電路306的輸入端400來進行輸入，通過電晶體410和蕭特基二極管408使來自輸入電壓的已升壓后的輸入信號供給至電晶體608的基極。蕭特基二極管606的陽極連接至電晶體608的射極，陰極連接至最上一級的電晶體604。至少一個電晶體604是npn型電晶體，且以直列方式連接在定電流源602和蕭特基二極管606的陰極之間。最上一級的電晶體604的基極和集極連接至蕭特基二極管606的陰極，射極連接至下一級電晶體604的基極和集極。最下一級的電晶體604的基極和集極連接至上一級電晶體604的射極，射極連接至定電流源602。電晶體610的基極連接至輸出端628，最上一級的電晶體618的基極和集極，蕭特基二極管624的陽極以及電晶體620的射極，射極連接至電晶體608的集極，集極連接至正的電源電壓(Vcc)。又，在本實施形式中，雖然有11級的電晶體604以直列方式相連接，但通過電晶體604的級數(shù)的變更，則顯然可自由地調(diào)整電壓上升量。
定電流源602連接在負的電源電壓(Vee)和至少一個電晶體604之間，正的電源電壓和負的電源電壓之間一定的電流流過至少一個電晶體604，蕭特基二極管606，電晶體608以及電晶體610。
又，電晶體614是pnp型電晶體，其基極連接至輸入端600，射極連接至蕭特基二極管616的陰極，集極連接至電晶體612的射極。由驅(qū)動電路306的輸入端400所輸入且通過電晶體410和蕭特基二極管408使由該輸入電壓降壓后的輸入信號供給至電晶體614的基極。蕭特基二極管616的陰極連接至電晶體614的射極，陽極連接至最下一級的電晶體618的射極。至少一個電晶體618經(jīng)由輸出端630使由驅(qū)動電路306的輸入端400所輸入的輸入信號的輸入電壓所預定的第2所定電壓已升壓后的較預定的一定電壓還小的電壓供給至電晶體424以作為基極電壓。至少一個電晶體618是npn型電晶體，其以直列方式連接在蕭特基二極管616的陽極和定電流源622之間。最下一級的電晶體618的射極連接至蕭特基二極管616的陽極，基極和集極連接至上一級的電晶體618的射極。最上一級的電晶體618的射極連接至下一級的電晶體618的基極和集極，基極和集極則連接至電晶體610的基極，電晶體620的射極，蕭特基二極管624的陽極以及輸出端628。又，在本實施形式中，雖然以直列方式連接13級電晶體618，但明顯地可通過電晶體618的級數(shù)的變更來自由地調(diào)整第2所定電壓。
電晶體620的射極連接至電晶體610的基極，最上一級的電晶體618的基極和集極，蕭特基二極管624的陽極以及輸出端628，基極和集極連接至輸出端630和定電流源622。定電流源622連接在至少一個電晶體618和正的電源電壓之間，且使一定的電流流過電晶體612，電晶體614，蕭特基二極管616，至少一個電晶體618以及電晶體620。
又，由輸入端400所輸入的輸入信號的輸入電壓較第2基準值還大時，則定電壓源626由輸出端630輸出一預定的一定電壓且供給至電晶體434以作為基極電壓。在本實施例中，定電壓源626連接至蕭特基二極管624的陰極，由定電壓源626所產(chǎn)生的電壓經(jīng)由蕭特基二極管624所造成的電壓上升以及由電晶體620升壓后的一定電壓由輸出端630輸出。又，定電壓源626使由定電壓源626所產(chǎn)生的電壓經(jīng)由蕭特基二極管624升壓后的電壓由輸出端628輸出。
請參閱圖7是本實施形式的電晶體434的基極電壓的推移的一例。在圖7中，橫軸是由輸入端400而輸入的輸入信號的輸入電壓，縱軸是由第1控制電路420的輸出端(out2)530而來的輸出且供給至電晶體434的電晶體434基極電壓。又，在由圖4至圖6所示的驅(qū)動電路306中，正的電源電壓是+19V，負的電源電壓是-6.5V，輸入信號和輸出信號的電壓范圍是由-3V至+15V，由電晶體中所下降的電壓是0.8V，由蕭特基二極管中所下降的電壓是0.5V，定電壓源526的電位是-4.1V。
若輸入信號的輸入電壓較第1基準值所在的+8.4V還小時，則由第1控制電路420供給至電晶體434的基極電壓成為預定的一定電壓所在的-5.4V。又，若輸入信號的輸入電壓是在第1基準值所在的+8.4V以上時，則較預定的一定電壓所在的-5.4V還大的電壓成為由第1控制電路420供給至電晶體434的基極電壓。因此，設計一種定電流源526，在輸入信號的輸入電壓較第1基準值的范圍還小時，則使電晶體434的基極電壓成為一定值，第1控制電路420對輸入電壓的變動即不必作追蹤的動作。其結果是使該驅(qū)動電路306可高速地動作。又，若輸入電壓較第1基準值還小時，則由定電壓源526供給一定值的基極電壓至電晶體434。若輸入電壓在第1基準值以上時，通過至少一個電晶體518使輸入電壓下降且將該基極電壓供給至電晶體434，則由于輸入信號的電壓振幅保持原狀而不會追加至電晶體434的基極-集極間的電壓，于是一方面可確保電晶體434的容許耐壓，且另一方面輸入信號和輸出信號的電壓振幅可較大。
請參閱圖8是本實施例的電晶體424的基極電壓的推移的一例。在圖8中，橫軸是由輸入端400而輸入的輸入信號的輸入電壓，縱軸是由第2控制電路422的輸出端(out1)630而來的輸出且供給至電晶體424的電晶體424基極電壓。又，在由圖4至圖6所示的驅(qū)動電路306中，正的電源電壓是+19V，負的電源電壓是-6.5V，輸入信號和輸出信號的電壓范圍是由-3V至+15V，由電晶體中所下降的電壓是0.8V，由蕭特基二極管中所下降的電壓是0.5V，定電壓源626的電位是+16.6V。
若輸入信號的輸入電壓較第2基準值所在的+4.1V還大時，則由第2控制電路422供給至電晶體424的基極電壓成為預定的一定電壓所在的+17.9V。又，若輸入信號的輸入電壓是在第2基準值所在的+4.1V以下時，則較預定的一定電壓所在的+17.9V還小的電壓成為由第2控制電路422供給至電晶體424的基極電壓。因此，設計一種定電流源626，在輸入信號的輸入電壓較第2基準值的范圍還大時，則使電晶體424的基極電壓成為一定值，第2控制電路422對輸入電壓的變動即不必作追蹤的動作。又，若輸入電壓較第2基準值還大時，則由定電壓源626供給一定值的基極電壓至電晶體424。若輸入電壓在第2基準值以下時，通過至少一個電晶體618使輸入電壓上升且將該基極電壓供給至電晶體424，則由于輸入信號的電壓振幅保持原狀而不會追加至電晶體424的基極-集極間的電壓，于是一方面可確保電晶體424的容許耐壓，且另一方面輸入信號和輸出信號的電壓振幅可較大。
又，在由圖4至圖8所示的構成和條件的驅(qū)動電路306中，如圖4所示，電晶體412和414的基極電壓范圍成為+10V至+17.1V，電晶體416和418的基極電壓范圍成為-4.6V至+2V。電晶體424的基極電壓范圍成為+10.8V至+17.9V，電晶體426的基極電壓范圍成為-1.7V至+16.3V，電晶體432的基極電壓范圍成為-4.3V至+13.7V，電晶體434的基極電壓范圍成為-5.4V至+1.2V。于是，通過包含第1控制電路420和第2控制電路422的追蹤電路的設計，由于電晶體424，426，432和434之間基極電壓的分散，則可使輸入電壓和輸出電壓的電壓振幅較大。因此，本實施例中的驅(qū)動電路306可適當?shù)貙陔妷赫穹蟮妮斎胄盘柡洼敵鲂盘杹韯幼鳌?br> 以上雖然使用實施例來說明本發(fā)明，但本發(fā)明的技術范圍不限于上述實施例中所記載的范圍?？蓪σ陨系膶嵤├鞫鄻拥淖兏蚋牧?。此種變更或改良后的形式亦包含在本發(fā)明的技術范圍中，由申請的范圍的記載即可明白。
又，本發(fā)明的半導體集成電路亦可為一種SOC(System On Chip)，其所具備的構成和機能是與參照圖4至圖8所說明的驅(qū)動電路306相同。即，本發(fā)明的半導體集成電路具備輸出電路452，其使輸出阻抗維持一定，且輸出一種輸出電壓大約與輸入信號的輸入電壓相同的輸出信號；第1電晶體434和第2電晶體424，其以直列方式分別連接至該輸出電路452的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路452的二端，使輸出電路452中的消耗電力減低以保護該輸出電路452；第1基極電壓控制單元454，其供給基極電壓至第1電晶體434以控制第1電晶體434；以及第2基極電壓控制單元456，其供給基極電壓至第2電晶體424以控制第2電晶體424。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視前述的申請專利范圍所界定的為準。
權利要求
1.一種緩沖電路，其輸出一與輸入信號相對應的輸出信號，其特征在于其包括輸出電路，其使輸出阻抗維持一定，且輸出一種輸出電壓大約與輸入信號的輸入電壓相同的輸出信號；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體，在輸入電壓小于第1基準值時，第1基極電壓控制單元供給一預定的一定電壓至第1電晶體以作為基極電壓，若輸入電壓是在第1基準值以上時，由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓。
2.根據(jù)權利要求1所述的緩沖電路，其特征在于其中在輸入電壓大于第2基準值時，第2基極電壓控制單元供給一預定的一定電壓至第2電晶體以作為基極電壓，若該輸入電壓是在第2基準值以下時，由輸入電壓所預定的第2所定電壓已升壓后的較預定的一定電壓還小的電壓供給至第2電晶體以作為基極電壓。
3.根據(jù)權利要求1所述的緩沖電路，其特征在于其中更具備一種使輸入信號輸入用的輸入電路，該輸入電路具有輸入端，可輸入該輸入信號；第3電晶體，其是npn型電晶體，基極連接至輸入端，集極連接至正的電源電壓；第1二極管，其陽極連接至第3電晶體的射極；第1定電流源，其連接至第1二極管的陰極，且使一定的電流流過第3電晶體和第1二極管；第4電晶體，其是pnp型電晶體，基極連接至輸入端，集極連接至負的電源電壓；第2二極管，其陰極連接至第4電晶體的射極；以及第2定電流源，其連接至第2二極管的陽極且使一定的電流流過第4電晶體和第2二極管。
4.根據(jù)權利要求3所述的緩沖電路，其特征在于其中所述的輸出電路更具有輸出端，用來使輸出信號輸出；第5電晶體，其是pnp型電晶體，基極連接至第1二極管的陰極，集極連接至第1電晶體的射極；第3二極管，其陽極連接至輸出端，陰極連接至第5電晶體的射極；第6電晶體，其是npn型電晶體，基極連接至第2二極管的陽極，集極連接至第2電晶體的射極；以及第4二極管，其陽極連接至第6電晶體的射極，陰極連接至輸出端。
5.根據(jù)權利要求1所述的緩沖電路，其特征在于其中第1電晶體是pnp型，其集極連接至負的電源電壓，射極連接至輸出電路；以及第2電晶體是npn型電晶體，其集極連接至正的電源電壓，射極連接至輸出電路。
6.根據(jù)權利要求1所述的緩沖電路，其特征在于其中第1基極電壓控制單元具有第1定電壓源，其在輸入電壓較第1基準值更小時，供給一預定的一定電壓至第1電晶體以作為基極電壓。
7.根據(jù)權利要求1所述的緩沖電路，其特征在于其中第1基極電壓控制單元亦可具有第7電晶體，其是pnp型電晶體，且輸入信號是供應至基極；第5二極管，其陰極連接至第7電晶體的射極；第1電壓降電路，其使正的電源電壓下降以供應至第5二極管的陽極；第3定電流源，其連接在正的電源電壓和第1電壓降電路之間，且使一定的電流流過第1電壓降電路，第5二極管和第7電晶體；第8電晶體，其是npn型電晶體，且輸入信號是供應至基極；第6二極管，其陽極連接至第8電晶體的射極；第2電壓降電路，其連接至第6二極管的陰極，使由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓；以及第4定電流源，其連接在第2電壓降電路和負的電源電壓之間，且使一定的電流流過第8電晶體，第6二極管和第2電壓降電路。
8.根據(jù)權利要求2所述的緩沖電路，其特征在于其中第2基極電壓控制單元具有第2定電壓源，其在輸入電壓較第2基準值更大時，供給一預定的一定電壓至第2電晶體以作為基極電壓。
9.根據(jù)權利要求2所述的緩沖電路，其特征在于其中第2基極電壓控制單元具有第9電晶體，其是npn型電晶體，且輸入信號是供應至基極；第7二極管，其陽極連接至第9電晶體的射極；第3電壓降電路，其使負的電源電壓上升以供應至第7二極管的陰極；第5定電流源，其連接在負的電源電壓和第3電壓降電路之間，且使一定的電流流過第3電壓降電路，第7二極管和第9電晶體；第10電晶體，其是pnp型電晶體，且輸入信號是供應至基極；第8二極管，其陰極連接至第10電晶體的射極；第4電壓降電路，其連接至第8二極管的陽極，使由輸入電壓所預定的第2所定電壓已上升后的較預定的一定電壓還小的電壓供給至第2電晶體以作為基極電壓；以及第6定電流源，其連接在第4電壓降電路和正的電源電壓之間，且使一定的電流流過第10電晶體，第8二極管和第4電壓降電路。
10.一種使對應于輸入信號的輸出信號輸出時所用的緩沖電路，其特征在于其具備輸出電路，其使輸出阻抗維持一定，且輸出一種輸出電壓大約與輸入信號的輸入電壓相同的輸出信號；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體，在輸入電壓大于第2基準值時，第2基極電壓控制單元供給一預定的一定電壓至第2電晶體以作為基極電壓，該輸入電壓是在第2基準值以下時，由輸入電壓所預定的第2所定電壓已升壓后的較預定的一定電壓還小的電壓供給至第2電晶體以作為基極電壓。
11.一種使測試信號供給至半導體裝置中所用的驅(qū)動電路，其特征在于其具備輸出電路，其使輸出阻抗維持一定，且供給一種輸出電壓大約與測試信號的輸入電壓相同的測試信號至半導體裝置；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體，在輸入電壓小于第1基準值時，第1基極電壓控制單元供給一預定的一定電壓至第1電晶體以作為基極電壓，該輸入電壓是在第1基準值以上時，由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓。
12.一種半導體裝置測試時所用的半導體測試裝置，其特征在于其具備圖樣產(chǎn)生部，其產(chǎn)生各測試信號以輸入至半導體裝置中；驅(qū)動電路，其使各測試信號供給至半導體裝置中；比較電路，其將半導體裝置中所輸出的測試信號與一種門限值相比較；以及判定部，其以該比較電路的比較結果為基準來判定半導體裝置的良否，該驅(qū)動電路具有輸出電路，其使輸出阻抗維持一定，且供給一種輸出電壓大約與測試信號的輸入電壓相同的測試信號至半導體裝置；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體，在輸入電壓小于第1基準值時，第1基極電壓控制單元供給一預定的一定電壓至第1電晶體以作為基極電壓，該輸入電壓是在第1基準值以上時，由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓。
13.一種半導體集成電路，其特征在于其具備輸出電路，其使輸出阻抗維持一定，且輸出一種輸出電壓大約與輸入信號的輸入電壓相同的輸出信號；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體，在輸入電壓小于第1基準值時，第1基極電壓控制單元供給一預定的一定電壓至第1電晶體以作為基極電壓，該輸入電壓是在第1基準值以上時，由輸入電壓所預定的第1所定電壓已降壓后的較預定的一定電壓還大的電壓供給至第1電晶體以作為基極電壓。
全文摘要
本發(fā)明的緩沖電路具備輸出電路，其使輸出阻抗維持一定，且輸出一種輸出電壓大約與輸入信號的輸入電壓相同的輸出信號；第1電晶體和第2電晶體，其以直列方式分別連接至該輸出電路的二端，通過使與輸入電壓或輸出電壓的大小相對應的供給電壓分別施加至該輸出電路的二端，使輸出電路中的消耗電力減低以保護該輸出電路；第1基極電壓控制單元，其供給基極電壓至第1電晶體以控制第1電晶體；以及第2基極電壓控制單元，其供給基極電壓至第2電晶體以控制第2電晶體。
文檔編號G01R31/28GK1890573SQ200480036800
公開日2007年1月3日 申請日期2004年12月7日 優(yōu)先權日2003年12月9日
發(fā)明者松本直木 申請人:愛德萬測試株式會社