專(zhuān)利名稱(chēng)：模擬電路自動(dòng)調(diào)整系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使模擬電路輸出的信號(hào)質(zhì)量最佳化的控制技術(shù)。
背景技術(shù)：
模擬電路是難以使質(zhì)量保持一定的電路。這是因?yàn)槟M電路不僅受構(gòu)成電路的晶體管特性的絕對(duì)離差的影響，而且還受各個(gè)晶體管之間的特性的相對(duì)離差的影響。就是說(shuō)，模擬電路的特性直接受到構(gòu)成它的晶體管的特性分布的影響。所以，在模擬電路和數(shù)字電路混在的系統(tǒng)LSI中，因制造工藝中無(wú)法預(yù)料的變動(dòng)，致使晶體管的特性分布出現(xiàn)較大變動(dòng)時(shí)，就會(huì)使LSI的合格率大幅度下降。另外，模擬電路還深受使用環(huán)境的影響。即在當(dāng)動(dòng)作電壓、使用環(huán)境溫度等的影響下，電路特性發(fā)生很大的變化，所以使用模擬電路的整個(gè)系統(tǒng)往往要受到嚴(yán)重的影響。
因此，自動(dòng)調(diào)整模擬電路的系統(tǒng)，已廣為人知。作為這種系統(tǒng)，通常有在啟動(dòng)電路時(shí)進(jìn)行最佳化，然后不進(jìn)行最佳化的系統(tǒng)，或每隔一定的時(shí)間進(jìn)行最佳化的系統(tǒng)。
相關(guān)的技術(shù)，例如有《450kHz CMOS Gm-C帶通濾波器的高精度中心頻率同步方式(An Accurate Center Frequency Tuning Scheme for 450-kHzCMOS Gm-C Bandpass Filters)》，(美國(guó))，IEEE Journal of Solid-StateCircuits，1999年12月，第34卷，第12號(hào)，pp.1691-1697中公開(kāi)的內(nèi)容。
可是，這種系統(tǒng)，存在著下述問(wèn)題當(dāng)因溫度變動(dòng)及電源電壓變動(dòng)使調(diào)整對(duì)象的模擬電路中出現(xiàn)特性變化時(shí)，其后的電路特性就不能成為最佳特性。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供自動(dòng)調(diào)整模擬電路的系統(tǒng)，以便始終以最佳的特性進(jìn)行動(dòng)作。
為了解決上述課題，本發(fā)明之1的發(fā)明采取的單元是調(diào)整特性按照輸入的設(shè)定值變化的模擬電路——調(diào)整對(duì)象電路的模擬電路自動(dòng)調(diào)整系統(tǒng)，包括存放值，作為所述設(shè)定值，向所述調(diào)整對(duì)象電路輸出的設(shè)定值存放部；檢測(cè)所述調(diào)整對(duì)象電路的特性后輸出的特性檢測(cè)部；求出所述設(shè)定值后輸出，以便使所述調(diào)整對(duì)象電路的特性最佳化的第1特性變更部；使用與所述第1特性變更部不同的算法，求出更新所述設(shè)定值的值后輸出，以便維持所述調(diào)整對(duì)象電路的特性的第2特性變更部；選擇所述第1及第2特性變更部的輸出中的某一個(gè)，將其存放到所述設(shè)定值存放部的選擇器。
這樣，可以利用第1特性變更部，使調(diào)整對(duì)象電路的特性成為最佳；利用第2特性變更部，維持調(diào)整對(duì)象電路的特性。由于選擇器可以按照需要，選擇第1及第2特性變更部的輸出，所以即使?fàn)顟B(tài)發(fā)生變化后，也能使調(diào)整對(duì)象電路的特性最佳，以后也能維持那種最佳狀態(tài)。就是說(shuō)，可以使調(diào)整對(duì)象電路始終具有最佳的特性。
本發(fā)明之2的發(fā)明，是在本發(fā)明之1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)中，所述第1特性變更部，使用大范圍的探索算法，求出所述設(shè)定值；所述第2特性變更部，使用最速下降算法，進(jìn)行局部的探索，求出更新所述設(shè)定值的值。
這樣，使用大范圍的探索算法，進(jìn)行大范圍的探索，使調(diào)整對(duì)象電路的特性最佳，然后，使用最速下降算法，進(jìn)行局部的探索，就可以維持那種最佳狀態(tài)。
本發(fā)明之3的發(fā)明，是在本發(fā)明之1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)中，還包括檢測(cè)所述調(diào)整對(duì)象電路產(chǎn)生的異常，輸出表示檢測(cè)情況的信號(hào)的異常事態(tài)檢測(cè)部；控制所述選擇器，以便在所述異常事態(tài)檢測(cè)部檢測(cè)到所述調(diào)整對(duì)象電路產(chǎn)生的異常時(shí)選擇所述第1特性變更部的輸出而在其它情況時(shí)選擇所述第2特性變更部的輸出的控制部。
這樣，在調(diào)整對(duì)象電路產(chǎn)生的異常時(shí)，利用第1特性變更部求出設(shè)定值，可以使調(diào)整對(duì)象電路的特性成為最佳。所以，即使環(huán)境出現(xiàn)較大變化等時(shí)，也能使調(diào)整對(duì)象電路始終具有最佳的特性。
本發(fā)明之4的發(fā)明，是在本發(fā)明之1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)中，還包括控制所述選擇器，以便在所述調(diào)整對(duì)象電路起動(dòng)時(shí)，選擇所述第1特性變更部的輸出；在所述第1特性變更部求出所述調(diào)整對(duì)象電路輸出的設(shè)定值后，選擇所述第2特性變更部的輸出的控制部。
這樣，在調(diào)整對(duì)象電路起動(dòng)時(shí)，利用第1特性變更部求出設(shè)定值，一定能夠使調(diào)整對(duì)象的特性成為最佳。
本發(fā)明之5的發(fā)明，是在本發(fā)明之1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)中，所述第2特性變更部，在所述特性檢測(cè)部檢測(cè)的特性滿(mǎn)足所定的開(kāi)始條件時(shí)，開(kāi)始所述設(shè)定值的更新，然后在滿(mǎn)足所定的結(jié)束條件時(shí)，結(jié)束所述設(shè)定值的更新。
這樣，可以避免在不需要進(jìn)行設(shè)定值的變更時(shí)卻進(jìn)行變更，因此使調(diào)整對(duì)象電路的特性惡化。
本發(fā)明之6的發(fā)明，是在本發(fā)明之1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)中，所述調(diào)整對(duì)象電路，其特性按照多個(gè)設(shè)定值變化；所述第1特性變更部，從分別具有多個(gè)值的、多個(gè)值的組中，選擇給予所述調(diào)整對(duì)象電路后可以使所述調(diào)整對(duì)象電路的特性成為最佳的值的組后輸出。
這樣，即使調(diào)整對(duì)象電路的特性按照多個(gè)設(shè)定值變化時(shí)，也能使其特性成為最佳。
本發(fā)明之7的發(fā)明，是在本發(fā)明之1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)中，所述調(diào)整對(duì)象電路，其特性按照多個(gè)設(shè)定值變化；所述第2特性變更部，從具有與所述多個(gè)設(shè)定值對(duì)應(yīng)的多個(gè)成分的多個(gè)向量中，選擇給所述多個(gè)設(shè)定值的每一個(gè)加上與其對(duì)應(yīng)的成分后最接近最佳特性的向量，通過(guò)加上被選擇的向量的對(duì)應(yīng)成分，更新所述多個(gè)設(shè)定值。
這樣，即使調(diào)整對(duì)象電路的特性按照多個(gè)設(shè)定值變化時(shí)，也能求出變更多個(gè)設(shè)定值的最好的向量，以便維持其特性。
本發(fā)明之8的發(fā)明，是在本發(fā)明之1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)中，其特征在于所述調(diào)整對(duì)象電路，是相位同步電路。
這樣，可以將相位同步電路作為對(duì)象，使其特性成分最佳。
本發(fā)明之9的發(fā)明，是在本發(fā)明之8所述的模擬電路自動(dòng)調(diào)整系統(tǒng)中，所述調(diào)整對(duì)象電路，具有電壓控制振蕩器；所述特性檢測(cè)部，將所述電壓控制振蕩器的抖動(dòng)，作為所述調(diào)整對(duì)象電路的特性檢測(cè)。
這樣，可以使電壓控制振蕩器的抖動(dòng)減少。
本發(fā)明之10的發(fā)明，是在本發(fā)明之9所述的模擬電路自動(dòng)調(diào)整系統(tǒng)中，所述特性檢測(cè)部，按照給予所述調(diào)整對(duì)象電路的基準(zhǔn)時(shí)鐘脈沖，對(duì)所述電壓控制振蕩器中的多個(gè)點(diǎn)的邏輯電平取樣，根據(jù)得到的邏輯電平，求出所述電壓控制振蕩器的抖動(dòng)。
這樣，可以只根據(jù)基準(zhǔn)時(shí)鐘脈沖的時(shí)刻中的邏輯電平的變化，求出電壓控制振蕩器的抖動(dòng)。
采用本發(fā)明后，因?yàn)榭梢园凑諣顩r，從2個(gè)不同的算法中，選擇1個(gè)后使用，所以可以提供使模擬電路的特性始終最佳的模擬電路自動(dòng)調(diào)整系統(tǒng)。


圖1是表示本發(fā)明的第1實(shí)施方式涉及的模擬電路自動(dòng)調(diào)整系統(tǒng)的結(jié)構(gòu)示例的方框圖。
圖2是表示圖1的系統(tǒng)中的計(jì)算方法的應(yīng)用的時(shí)序圖。
圖3是表示圖1的第2特性變更部存放的寄存器值增減表的示例的說(shuō)明圖。
圖4是在圖1的系統(tǒng)中采用最速下降算法時(shí)的時(shí)序圖。
圖5是表示圖1的模擬電路自動(dòng)調(diào)整系統(tǒng)中的控制流程示例的流程圖。
圖6表示進(jìn)行圖5的控制時(shí)，調(diào)整對(duì)象電路的特性變化示例的曲線(xiàn)圖。
圖7是表示本發(fā)明的第2實(shí)施方式涉及的模擬電路自動(dòng)調(diào)整系統(tǒng)的結(jié)構(gòu)示例的方框圖。
圖8是表示圖7的供給泵電路及濾波器的結(jié)構(gòu)示例的電路圖。
圖9是表示圖7的電壓控制振蕩器的結(jié)構(gòu)示例的電路圖。
圖10是表示圖7的抖動(dòng)檢測(cè)部的結(jié)構(gòu)示例的方框圖。
圖11(a)是表示反相器鏈接電路的狀態(tài)和與各反相器的對(duì)應(yīng)關(guān)系的說(shuō)明圖。(b)是關(guān)于反相器鏈接電路中的波形和與該電路的狀態(tài)的關(guān)系的說(shuō)明圖。
圖12是表示圖7的開(kāi)啟檢測(cè)部的結(jié)構(gòu)示例的方框圖。
圖13是表示圖7的第1特性變更部中的處理流程的流程圖。
圖14是表示圖7的第2特性變更部中的處理流程的流程圖。
具體實(shí)施例方式
下面，參照附圖，講述本發(fā)明的實(shí)施方式。
(第1實(shí)施方式)圖1是表示本發(fā)明的第1實(shí)施方式涉及的模擬電路自動(dòng)調(diào)整系統(tǒng)的結(jié)構(gòu)示例的方框圖。圖1的模擬電路自動(dòng)調(diào)整系統(tǒng)，包括調(diào)整對(duì)象電路2，特性檢測(cè)部12，異常事態(tài)檢測(cè)部14，第1及第2特性變更部16、18，控制部22，選擇器24和設(shè)定值存放部26。
調(diào)整對(duì)象電路2，是電路的特性按照設(shè)定值存放部26輸出的多個(gè)設(shè)定值而變化的模擬電路，是圖1的模擬電路自動(dòng)調(diào)整系統(tǒng)中的成為調(diào)整對(duì)象的電路。特性檢測(cè)部12，檢測(cè)調(diào)整對(duì)象電路2的特性(例如抖動(dòng))，將其結(jié)果向第1及第2特性變更部16、18輸出。
異常事態(tài)檢測(cè)部14，根據(jù)調(diào)整對(duì)象電路2的輸出，檢測(cè)該電路中是否出現(xiàn)異常事態(tài)，在檢測(cè)到出現(xiàn)異常事態(tài)時(shí)，將異常事態(tài)檢測(cè)信號(hào)向第1及第2特性變更部16、18及控制部22輸出。所謂異常事態(tài)，是指電路的狀態(tài)與正常狀態(tài)出現(xiàn)較大的差異，例如在調(diào)整對(duì)象電路2是相位同步電路(PLL)時(shí)，成為不同步的狀態(tài)，或相位誤差大于所定值時(shí)的情況。
控制部22，對(duì)選擇器24下達(dá)應(yīng)該選擇第1及第2特性變更部16、18的輸出中的哪一個(gè)的指令。選擇器24，選擇第1及第2特性變更部16、18的輸出中的某一個(gè)，輸出到設(shè)定值存放部26。設(shè)定值存放部26，例如擁有寄存器A、B、C。寄存器A、B、C，存放選擇器24輸出的值，作為設(shè)定值，向調(diào)整對(duì)象電路2輸出。
將模擬電路等的特性作為函數(shù)表現(xiàn)時(shí)，探素旨在獲得所需特性的輸入變量的計(jì)算方法，大致可以分為2種1種是大范圍探素算法，另一種是最速下降算法。
所謂“大范圍探素算法”，是探素函數(shù)的輸入變量形成的解空間的幾乎全部區(qū)域，并選擇能使函數(shù)的值盡量接近最佳值的變量的計(jì)算方法。該算法的特點(diǎn)是雖然耗費(fèi)時(shí)間，但作為函數(shù)值，卻一定能發(fā)現(xiàn)可以獲得最佳值的變量的組。
而最速下降算法(最速下降法)，是在解空間中，使變量向量向斜率成為最大的方向(函數(shù)值最接近最佳值的方向)移動(dòng)，用較少的步驟求出函數(shù)的最佳值的手法。該算法是進(jìn)行局部性探索的計(jì)算方法，采用它往往可在短時(shí)間內(nèi)求出函數(shù)的最佳值，但卻存在著在函數(shù)值陷入極小值時(shí)，函數(shù)的值會(huì)以該極小值收斂，求不出最佳值的問(wèn)題。
在圖1的模擬電路自動(dòng)調(diào)整系統(tǒng)中，對(duì)于成為特性調(diào)整對(duì)象的調(diào)整對(duì)象電路2，具有第1及第2特性變更部16、18。第1特性變更部16，使用大范圍探索算法，求出調(diào)整對(duì)象電路2輸出的設(shè)定值后輸出，以便使調(diào)整對(duì)象電路2的特性成為最佳。第2特性變更部18，使用最速下降算法，求出更新調(diào)整對(duì)象電路2輸出的設(shè)定值的值后輸出，以便維持調(diào)整對(duì)象電路2的特性。換言之，第2特性變更部18，以調(diào)整對(duì)象電路2已經(jīng)被輸出的設(shè)定值作為基準(zhǔn)，求出應(yīng)該被調(diào)整對(duì)象電路2輸出的設(shè)定值后輸出，以便改善調(diào)整對(duì)象電路2的特性，在調(diào)整的時(shí)刻使之成為最佳的狀態(tài)。該系統(tǒng)由于按照狀況，選擇2個(gè)特性變更部16、18的輸出中的一個(gè)后使用，所以可以始終將調(diào)整對(duì)象電路2的特性調(diào)整成最佳的特性。
圖2是表示應(yīng)用圖1的系統(tǒng)中的計(jì)算方法的時(shí)序圖。在起動(dòng)時(shí)，首先，最初控制部22使選擇器24選擇第1特性變更部16的輸出。于是，在圖1的系統(tǒng)中，使用大范圍探索算法，作為調(diào)整對(duì)象電路2的設(shè)定值，探索最佳的值。
具體地說(shuō)，第1特性變更部16，存放著具有多個(gè)包含應(yīng)該存放在設(shè)定值存放部26的寄存器A、B、C的每一個(gè)中的3個(gè)值的組的、寄存器值設(shè)定表。第1特性變更部16，從設(shè)定表中選擇由特性檢測(cè)部12輸出的使調(diào)整對(duì)象電路2的輸出特性成為最佳特性的值的組，作為最佳寄存器向量輸出。寄存器A、B、C存放最佳寄存器向量的各成分，作為調(diào)整對(duì)象電路2的設(shè)定值輸出。
接著，控制部22使選擇器24選擇第2特性變更部18的輸出。于是，在圖1的系統(tǒng)中，使用最速下降算法，變更寄存器A、B、C存放的值，并作為設(shè)定值給予調(diào)整對(duì)象電路2。以后也反復(fù)進(jìn)行采用最速下降算法的控制，以便跟蹤電路特性的變化。
在采用最速下降算法控制電路特性時(shí)，由異常事態(tài)檢測(cè)部14輸出異常事態(tài)檢測(cè)信號(hào)后，控制部22使選擇器24選擇第1特性變更部16的輸出。于是，在圖1的系統(tǒng)中，再次使用大范圍探索算法，作為調(diào)整對(duì)象電路2的設(shè)定值，探索最佳的值。
然后，控制部22使選擇器24選擇第2特性變更部18的輸出，圖1的系統(tǒng)，反復(fù)進(jìn)行采用最速下降算法的控制。通過(guò)使用這種時(shí)序，圖1的系統(tǒng)可以進(jìn)行始終實(shí)現(xiàn)調(diào)整對(duì)象電路2的最佳特性的自動(dòng)調(diào)整。
圖3是表示圖1的第2特性變更部18存放的寄存器值增減表的示例的說(shuō)明圖。圖4是在圖1的系統(tǒng)中，采用最速下降算法時(shí)的時(shí)序圖。在此，詳細(xì)講述采用最速下降算法對(duì)最佳值的探索。
在采用最速下降算法之際，例如，只使寄存器A、B、C各自的值增加或減少1后，增減值的組合，如圖3所示，有8組。將8組的組合的每一個(gè)，稱(chēng)作“地址0～7的方向向量?！辈捎么蠓秶剿魉惴▽?duì)最佳值進(jìn)行探索，假設(shè)這時(shí)在設(shè)定值存放部26的寄存器A、B、C中，最佳值已經(jīng)設(shè)定。第2特性變更部18，存放寄存器A、B、C的現(xiàn)在的設(shè)定值。
首先，第2特性變更部18，將地址0的方向向量加到寄存器A、B、C的值上。即由于地址0的方向向量的成分，如圖3所示是(1，1，1)，所以第2特性變更部18，給存放的寄存器A、B、C的值的每一個(gè)加上1后，存放在寄存器A、B、C中。寄存器A、B、C新的值，作為設(shè)定值，給予調(diào)整對(duì)象電路2，特性檢測(cè)部12檢測(cè)這時(shí)的調(diào)整對(duì)象電路2的特性(例如抖動(dòng))，向第2特性變更部18輸出。第2特性變更部18，存放該特性。
同樣，第2特性變更部18，給存放的寄存器A、B、C的值的每一個(gè)加上地址1的方向向量的各成分，存放這時(shí)的調(diào)整對(duì)象電路2的特性。然后，對(duì)地址2～7的方向向量也進(jìn)行同樣的處理。
接著，第2特性變更部18，選擇地址0～7的方向向量中，最能使調(diào)整對(duì)象電路2的特性得到提高的方向向量，將其作為最速下降向量決定。然后，第2特性變更部18，給存放的寄存器A、B、C的各個(gè)值加上最速下降向量的各成分，更新存放的值后輸出，使寄存器A、B、C的值更新，等待一定時(shí)間。以后也同樣反復(fù)進(jìn)行采用最速下降算法的最佳值的探索。
在這里，講述了往寄存器A、B、C的值上加方向向量的情況。但也可以加將方向向量乘以所定步值后的向量。但需要保證即使變更寄存器的值，也不會(huì)使調(diào)整對(duì)象電路2陷于異常狀態(tài)。所以，步值通常是1。
這樣，通過(guò)反復(fù)進(jìn)行圖4的時(shí)序，就能實(shí)現(xiàn)采用最速下降算法的調(diào)整對(duì)象電路2的自動(dòng)調(diào)整。此外，既可以在除了采用大范圍探索算法的時(shí)候之外，一直反復(fù)進(jìn)行最速下降算法，也可以在除了采用大范圍探索算法的時(shí)候之外，每隔一定時(shí)間進(jìn)行最速下降算法。另外，還可以采用下述方法，限定使用最速下降算法更新設(shè)定值的期間。
圖5是表示圖1的模擬電路自動(dòng)調(diào)整系統(tǒng)中的控制流程示例的流程圖。在步驟S2中，控制部22使選擇器24選擇第1特性變更部16的輸出。第1特性變更部16，使用大范圍探索算法，求出由調(diào)整對(duì)象電路2輸出的設(shè)定值后輸出，以便使調(diào)整對(duì)象電路2的特性成為最佳。
在步驟S4中，特性檢測(cè)部12，檢測(cè)作為調(diào)整對(duì)象電路2的特性例如抖動(dòng)后輸出。在步驟S5中，第2特性變更部18，判斷得到的特性是否滿(mǎn)足所定的開(kāi)始條件？例如，求得的抖動(dòng)是否超過(guò)臨界值？滿(mǎn)足所定的開(kāi)始條件時(shí)，進(jìn)入步驟S6，其它情況時(shí)返回步驟S4。
在步驟S6中，第2特性變更部18，使用最速下降算法求出更新由調(diào)整對(duì)象電路2輸出的設(shè)定值的值后輸出，以便維持調(diào)整對(duì)象電路2的特性。在步驟S7中，第2特性變更部18，判斷是否滿(mǎn)足所定的結(jié)束條件？滿(mǎn)足所定的結(jié)束條件時(shí)，返回步驟S4，其它情況時(shí)，返回步驟S6。作為結(jié)束條件，可以采用抖動(dòng)的微分值小于所定值，抖動(dòng)小于所定的臨界值，使用最速下降算法對(duì)設(shè)定值的更新進(jìn)行到所定的次數(shù)等。
圖6表示進(jìn)行圖5的控制時(shí)，調(diào)整對(duì)象電路2的特性變化示例的曲線(xiàn)圖。在圖6中，抖動(dòng)增大，在時(shí)刻t1中，例如斷定抖動(dòng)超過(guò)臨界值L1時(shí)(步驟S5)，第2特性變更部18使用最速下降算法進(jìn)行局部性的探索，更新設(shè)定值(步驟S6)。在時(shí)刻t2中，例如直到斷定抖動(dòng)的微分值小于所定值為止(步驟S7)，反復(fù)進(jìn)行步驟S6的處理，然后返回步驟S4。
采用圖5的控制后，由于在未滿(mǎn)足開(kāi)始條件之前，不進(jìn)行使用最速下降算法對(duì)設(shè)定值的更新，所以可以避免在不需要進(jìn)行設(shè)定值的更新時(shí)卻進(jìn)行更新所造成的調(diào)整對(duì)象電路2的特性惡化。
(第2實(shí)施方式)在第2實(shí)施方式中，講述將相位同步電路(PLL)作為調(diào)整對(duì)象電路的具體示例。圖7是表示發(fā)明的第2實(shí)施方式涉及的模擬電路自動(dòng)調(diào)整系統(tǒng)的結(jié)構(gòu)示例的方框圖。圖7的模擬電路自動(dòng)調(diào)整系統(tǒng)，包括作為調(diào)整對(duì)象電路的相位同步電路100，作為特性檢測(cè)部的抖動(dòng)檢測(cè)部40，作為異常事態(tài)檢測(cè)部的開(kāi)啟檢測(cè)部50，第1及第2特性變更部72、74，控制部82，選擇器84和作為設(shè)定值存放部26的寄存器組86。
相位同步電路100，包括相位比較器110，供給泵電路120，濾波器130，電壓控制振蕩器140和分頻器150。寄存器組86包括寄存器A、B、C，各自的輸出RA、RB、RC分別給予供給泵電路120、濾波器130和電壓控制振蕩器140。分頻器150，將電壓控制振蕩器140的輸出分頻，將輸出SFD向相位比較器110及開(kāi)啟檢測(cè)部50輸出。相位比較器110，比較分頻器輸出SFD和基準(zhǔn)時(shí)鐘脈沖RCLK的相位，將相位比較結(jié)果SC1、SC2向輸出供給泵電路120。
圖8是表示圖7的供給泵電路120及濾波器130的結(jié)構(gòu)示例的電路圖。供給泵電路120，包括電流源121A、121B、121C、121D、126A、126B、126C、126D和開(kāi)關(guān)122A、122B、122C、122D、123、124、125A、125B、125C、125D。
開(kāi)關(guān)122A～122D，分別與電流源121A～121D串聯(lián)，受寄存器A的輸出RA的對(duì)應(yīng)的比特的值控制。同樣，開(kāi)關(guān)125A～125D，分別與電流源126A～126D串聯(lián)，受寄存器A的輸出RA的對(duì)應(yīng)的比特的值控制。
開(kāi)關(guān)123、124分別受相位比較結(jié)果SC1、SC2控制。開(kāi)關(guān)123成為ON狀態(tài)時(shí)，由電源VDD供給，通過(guò)開(kāi)關(guān)122A～122D的電流之和，作為供給泵輸出SCP向?yàn)V波器130流出。另外，開(kāi)關(guān)124成為ON狀態(tài)時(shí)，由濾波器130流入，通過(guò)開(kāi)關(guān)125A～125D的電流之和，流入電源VDD。由于按照寄存器A的輸出RA，作為供給泵輸出SCP而流過(guò)的電流大小變化，按照相位比較結(jié)果SC1、SC2，作為供給泵輸出SCP而流過(guò)的電流方向變化，所以可以使相位同步電路100的響應(yīng)頻率變化。
濾波器130，包括電容器131、134，開(kāi)關(guān)132A、132B、132C、132D和電阻器133A、133B、133C、133D。開(kāi)關(guān)132A～132D分別由寄存器B的輸出RB的對(duì)應(yīng)的比特的值控制。
電容器131的一端，與供給泵輸出SCP連接。該端子的電壓，作為濾波器輸出SFL，被給予電壓控制振蕩器140。開(kāi)關(guān)132A～132D和電阻器133A～133D分別串聯(lián)而成的4個(gè)電路，在電容器131的另一端和電源VSS之間連接。這樣，濾波器130的特性，可以按照寄存器B的輸出RB變化，使相位同步電路100的阻尼因子變化。
圖9是表示圖7的電壓控制振蕩器140的結(jié)構(gòu)示例的電路圖。電壓控制振蕩器140包括開(kāi)關(guān)141A、141B、141C、141D，NMOS晶體管142A、142B、142C、142D，PMOS晶體管143，電流源144和反相器鏈接電路160。反相器鏈接電路160，包括環(huán)狀連接的反相器161、162、163。
開(kāi)關(guān)141A～141D，分別與NMOS晶體管142A～142D的柵極連接，從而能按照寄存器C的輸出RC的對(duì)應(yīng)的比特的值，給予濾波器輸出SFL。NMOS晶體管142A～142D，漏極都與PMOS晶體管143的柵極及漏極連接，源極都與電源VSS連接。PMOS晶體管143的源極與電源VDD連接，漏極的電壓作為其控制電壓被給予電流源144。所以，與濾波器輸出SFL相對(duì)而言的電流源144的電流的大小——增蓋，按照寄存器C的輸出RC變化。
電流源144，將電流作為反相器161～163的控制信號(hào)給予它們。由于按照寄存器C的輸出RC，在這些反相器中產(chǎn)生的延遲變化，所以可以使電壓控制振蕩器140輸出的信號(hào)INV1、INV2、INV3的頻率變化。例如，反相器162的輸出的信號(hào)INV2，被分頻器150輸出。
圖10是表示圖7的抖動(dòng)檢測(cè)部40的結(jié)構(gòu)示例的方框圖。抖動(dòng)檢測(cè)部40，包括雙穩(wěn)態(tài)多諧振蕩器41、42、43、44、45、46和抖動(dòng)計(jì)算部48。雙穩(wěn)態(tài)多諧振蕩器41～43，被分別輸入反相器161～163的輸出信號(hào)INV1～I(xiàn)NV3。雙穩(wěn)態(tài)多諧振蕩器41～43的輸出，被分別輸入雙穩(wěn)態(tài)多諧振蕩器44～46。雙穩(wěn)態(tài)多諧振蕩器41～46的輸出，被給予抖動(dòng)計(jì)算部48。雙穩(wěn)態(tài)多諧振蕩器41～46與同一的基準(zhǔn)時(shí)鐘脈沖RCLK同步動(dòng)作。
抖動(dòng)計(jì)算部48，可以根據(jù)雙穩(wěn)態(tài)多諧振蕩器41、44的輸出，檢測(cè)信號(hào)INV1的電平變化。同樣，抖動(dòng)計(jì)算部48，可以根據(jù)雙穩(wěn)態(tài)多諧振蕩器42、45的輸出，檢測(cè)信號(hào)INV2的電平變化；可以根據(jù)雙穩(wěn)態(tài)多諧振蕩器43、46的輸出，檢測(cè)信號(hào)INV3的電平變化。抖動(dòng)計(jì)算部48，根據(jù)信號(hào)INV1～I(xiàn)NV3的電平變化的檢測(cè)結(jié)果，求出反相器鏈接電路160的整體的狀態(tài)。
圖11(a)是表示反相器鏈接電路160的狀態(tài)和與各反相器的輸出的對(duì)應(yīng)關(guān)系的說(shuō)明圖。圖11(b)是關(guān)于反相器鏈接電路160中的波形和與該電路的狀態(tài)的關(guān)系的說(shuō)明圖。
作為反相器161～163的各自的輸出信號(hào)INV1～I(xiàn)NV3的組合，如圖11(a)的狀態(tài)0～5那樣，存在6種組合。在這里，“H”表示高邏輯電平，“L”表示低邏輯電平，狀態(tài)0～5表示反相器鏈接電路160整體的狀態(tài)。由于在信號(hào)INV1～I(xiàn)NV3的1個(gè)周期之間，反相器鏈接電路160依次成為狀態(tài)0～5的狀態(tài)，所以例如信號(hào)INV2和反相器鏈接電路160的狀態(tài)的關(guān)系，就成為圖11(b)。
抖動(dòng)計(jì)算部48，例如用反相器162的輸出信號(hào)INV2對(duì)反相器鏈接電路160整體的狀態(tài)進(jìn)行取樣，求出狀態(tài)變化了幾個(gè)階段后積分，作為抖動(dòng)SJD輸出。假設(shè)分頻器150的分頻比是24，那么反相器鏈接電路160在基準(zhǔn)時(shí)鐘脈沖RCLK的1個(gè)周期之間，將狀態(tài)0～5反復(fù)進(jìn)行24次。就是說(shuō)，狀態(tài)0～5中的1個(gè)狀態(tài)的期間，成為基準(zhǔn)時(shí)鐘脈沖RCLK的周期的1/(24×6)倍。由于相位同步電路通常在抖動(dòng)在1％以下時(shí)可以使用，所以能夠利用圖10的電路，計(jì)測(cè)抖動(dòng)，可以使相位同步電路100最佳化。
圖12是表示圖7的開(kāi)啟檢測(cè)部50的結(jié)構(gòu)示例的方框圖。開(kāi)啟檢測(cè)部50，包括雙穩(wěn)態(tài)多諧振蕩器51、52、53、54、55、56和NAND閘門(mén)電路57、AND閘門(mén)電路58。
雙穩(wěn)態(tài)多諧振蕩器51、53、54、56的輸入，被給予電壓VDD。雙穩(wěn)態(tài)多諧振蕩器51、54的輸出，分別被輸入雙穩(wěn)態(tài)多諧振蕩器52、55。雙穩(wěn)態(tài)多諧振蕩器52、55的輸出，分別被作為時(shí)鐘脈沖給予雙穩(wěn)態(tài)多諧振蕩器53、56?；鶞?zhǔn)時(shí)鐘脈沖RCLK，作為時(shí)鐘脈沖被給予雙穩(wěn)態(tài)多諧振蕩器51、52；分頻器輸出SFD，作為時(shí)鐘脈沖被給予雙穩(wěn)態(tài)多諧振蕩器54、55。雙穩(wěn)態(tài)多諧振蕩器53的輸出UL1及雙穩(wěn)態(tài)多諧振蕩器56的輸出UL2，被作為開(kāi)啟信號(hào)UL輸出。
在圖12中，復(fù)位信號(hào)RST，除了復(fù)位時(shí)外，都是“H”。雙穩(wěn)態(tài)多諧振蕩器51和54的輸出都成為“H”后，NAND閘門(mén)電路57的輸出及AND閘門(mén)電路58的輸出，就成為“L”。于是，由于雙穩(wěn)態(tài)多諧振蕩器51～56被復(fù)位，所以雙穩(wěn)態(tài)多諧振蕩器53、56的輸出UL1、UL2保持“L”，檢測(cè)不到開(kāi)啟。
即在基準(zhǔn)時(shí)鐘脈沖RCLK及分頻器輸出SFD中，一方的信號(hào)上升邊緣未被輸入的期間，另一方的信號(hào)上升邊緣被連續(xù)輸入2次時(shí)，開(kāi)啟檢測(cè)部50使雙穩(wěn)態(tài)多諧振蕩器53、56的輸出UL1、UL2中的一方成為“H”，表示在2個(gè)輸入信號(hào)中存在頻率差。
換言之，在用相位比較器比較的基準(zhǔn)時(shí)鐘脈沖RCLK及分頻器輸出SFD之間存在頻率差時(shí)，由于是相位同步電路的同步錯(cuò)開(kāi)的狀態(tài)，所以開(kāi)啟檢測(cè)部50將其視作異常狀態(tài)，利用開(kāi)啟信號(hào)UL，將檢測(cè)到的異常狀態(tài)情況，通知第1及第2特性變更部72、74，控制部82。
圖7的系統(tǒng)中的2個(gè)算法的適用的時(shí)序，與參照?qǐng)D2講述的內(nèi)容一樣。在此，對(duì)圖7的第1特性變更部72使用的大范圍探索算法加以詳細(xì)講述。
圖13是表示圖7的第1特性變更部72中的處理流程的流程圖。第1特性變更部72，采用大范圍探索算法，求出在寄存器組86中設(shè)定的值，以便使由抖動(dòng)檢測(cè)部40輸出的相位同步電路100的輸出特性成為最佳的特性?？刂撇?2，使選擇器84選擇第1特性變更部72的輸出。
和第1實(shí)施方式一樣，第1特性變更部72存放寄存器值設(shè)定表。寄存器值設(shè)定表，具有多個(gè)寄存器組86的寄存器A、B、C分別應(yīng)該存放的3個(gè)值的組(寄存器向量)。寄存器值設(shè)定表，例如，完全具有寄存器A～C可以設(shè)定的值的組合。在寄存器值設(shè)定表中，給各寄存器向量賦予地址。表示寄存器向量的地址的設(shè)定表的指針，在寄存器值設(shè)定表的前頭表示。
在圖13的步驟S12中，第1特性變更部72，從寄存器值設(shè)定表中選擇表示設(shè)定表的指針的寄存器向量，將其各成分，作為寄存器組86的寄存器A～C的值設(shè)定。在步驟S14中，第1特性變更部72，等待一定時(shí)間。
在步驟S16中，第1特性變更部72，根據(jù)開(kāi)啟檢測(cè)部50輸出的開(kāi)啟信號(hào)UL判斷相位同步電路100是否鎖住？如果鎖住，就進(jìn)入步驟S18；如果沒(méi)有鎖住，就進(jìn)入步驟S24。在步驟S18中，第1特性變更部72，接收抖動(dòng)檢測(cè)部40計(jì)測(cè)的抖動(dòng)SJD。
在步驟S20中，第1特性變更部72判斷抖動(dòng)SJD是否是圖13的流程開(kāi)啟后計(jì)測(cè)到的抖動(dòng)信號(hào)中的最小值？如果是最小值，就進(jìn)入步驟S22；如果不是，就進(jìn)入步驟S24。在步驟S22中，第1特性變更部72，將現(xiàn)在寄存器A～C設(shè)定的值、即現(xiàn)在選擇的寄存器向量，作為注冊(cè)。
在步驟S24中，第1特性變更部72判斷指針是否達(dá)到設(shè)定表的最后？如果達(dá)到，就進(jìn)入步驟S26；如果沒(méi)有達(dá)到，就進(jìn)入步驟S30。在步驟S26中，第1特性變更部72，在寄存器組86的寄存器A～C中設(shè)定注冊(cè)的最佳寄存器向量的各成分，結(jié)束處理。在步驟S30中，第1特性變更部72使表示設(shè)定表的指針的地址前進(jìn)一個(gè)后，返回步驟S12。
以上的流程，使用被寄存器值設(shè)定表注冊(cè)的所有寄存器向量進(jìn)行，最終在寄存器組的寄存器A～C中設(shè)定最佳寄存器向量的各成分。
下面，詳細(xì)講述圖7的第2特性變更部74使用的最速下降算法。
圖14是表示圖7的第2特性變更部74中的處理流程的流程圖。如圖2所示，第2特性變更部74在由第1特性變更部72在寄存器組86中設(shè)定值后，采用最速下降算法，求出在寄存器組86中設(shè)定的最佳值，以便使由抖動(dòng)檢測(cè)部40輸出的相位同步電路100的輸出特性成為最佳的特性?？刂撇?2，使選擇器84選擇第2特性變更部74的輸出。
和第1實(shí)施方式一樣，第2特性變更部74存放寄存器值增減表。寄存器值增減表，具有多個(gè)應(yīng)該給寄存器組86的寄存器A、B、C的每一個(gè)存放的3個(gè)值的每一個(gè)上加的3個(gè)值的組(方向向量)。寄存器值增減表，例如，具有圖3那樣的方向向量。在寄存器值增減表中，給各方向向量賦予地址。表示方向向量的地址的增減表的指針，在寄存器值增減表的前頭表示。另外，第2特性變更部74，在圖14的流程開(kāi)始之前，存放寄存器組86的寄存器A～C的設(shè)定值。
在圖14的步驟S42中，第2特性變更部74，從寄存器值增減表中選擇表示增減表的指針的方向向量，將其各成分，加到寄存器組86的寄存器A～C的值上。寄存器A～C的值，按照方向向量增減。在步驟S44中，第2特性變更部74，等待一定時(shí)間。在步驟S48中，第2特性變更部74，接收接收抖動(dòng)檢測(cè)部40計(jì)測(cè)的抖動(dòng)SJD。
在步驟S50中，第2特性變更部74判斷抖動(dòng)SJD是否是圖14的流程開(kāi)啟后計(jì)測(cè)到的抖動(dòng)信號(hào)中的最小值？如果是最小值，就進(jìn)入步驟S52；如果不是，就進(jìn)入步驟S54。在步驟S52中，第2特性變更部74，將現(xiàn)在寄存器A～C的增減值、即現(xiàn)在選擇的方向向量，作為最速下降向量注冊(cè)。
在步驟S54中，第2特性變更部74判斷指針是否達(dá)到增減表的最后？如果達(dá)到，就進(jìn)入步驟S56；如果沒(méi)有達(dá)到，就進(jìn)入步驟S60。在步驟S56中，第2特性變更部74，往存放的寄存器A～C的設(shè)定值上加上注冊(cè)的最速下降向量的各成分，更新寄存器A～C的值。
在步驟S58中，第2特性變更部74將增減表的指針?lè)祷爻跏嫉刂?增減表的前頭的地址)，返回步驟S42。在步驟S60中，第2特性變更部74使表示增減表的指針的地址前進(jìn)一個(gè)后，返回步驟S42以上的流程，使用被寄存器值增減表注冊(cè)的所有方向向量進(jìn)行，最終求出最速下降向量。在寄存器組的寄存器A～C中，設(shè)定被最速下降向量增減的值。
這樣，通過(guò)組合采用大范圍探索算法和最速下降算法，可以控制寄存器組的輸出，使相位同步電路的抖動(dòng)始終成為最小。
此外，在以上的實(shí)施方式中，對(duì)設(shè)定值存放部及寄存器組有3個(gè)寄存器的情況，進(jìn)行了講述，但按照調(diào)整對(duì)象電路，也可以擁有其它數(shù)量的寄存器。
另外，還可以將1個(gè)的輸出，分割成多個(gè)字段，將每一個(gè)作為設(shè)定值使用。
綜上所述，本發(fā)明涉及的模擬電路自動(dòng)調(diào)整系統(tǒng)，尤其在需要使用始終將特性調(diào)整成最佳的模擬電路的裝置中有用。
權(quán)利要求
1.一種模擬電路自動(dòng)調(diào)整系統(tǒng)，是對(duì)特性按照輸入的設(shè)定值而變化的模擬電路即調(diào)整對(duì)象電路進(jìn)行調(diào)整的模擬電路自動(dòng)調(diào)整系統(tǒng)，包括存放值，并向所述調(diào)整對(duì)象電路輸出作為所述設(shè)定值的設(shè)定值存放部；檢測(cè)所述調(diào)整對(duì)象電路的特性后輸出的特性檢測(cè)部；求出所述設(shè)定值后輸出，以便使所述調(diào)整對(duì)象電路的特性最佳化的第1特性變更部；使用與所述第1特性變更部不同的算法，求出更新所述設(shè)定值的值后輸出，以便維持所述調(diào)整對(duì)象電路的特性的第2特性變更部；以及選擇所述第1及第2特性變更部的輸出中的某一個(gè)，將其存放到所述設(shè)定值存放部的選擇器。
2.如權(quán)利要求1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)，其特征在于所述第1特性變更部，使用大范圍的探索算法，求出所述設(shè)定值；所述第2特性變更部，使用最速下降算法，求出更新所述設(shè)定值的值。
3.如權(quán)利要求1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)，其特征在于，還包括檢測(cè)所述調(diào)整對(duì)象電路產(chǎn)生的異常，并輸出表示檢測(cè)情況的信號(hào)的異常事態(tài)檢測(cè)部；和控制所述選擇器，以便在所述異常事態(tài)檢測(cè)部檢測(cè)到所述調(diào)整對(duì)象電路產(chǎn)生的異常時(shí)選擇所述第1特性變更部的輸出，而在其它情況時(shí)選擇所述第2特性變更部的輸出的控制部。
4.如權(quán)利要求1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)，其特征在于，還包括控制所述選擇器，以便在所述調(diào)整對(duì)象電路起動(dòng)時(shí)，選擇所述第1特性變更部的輸出；而在所述第1特性變更部求出所述調(diào)整對(duì)象電路輸出的設(shè)定值后，選擇所述第2特性變更部的輸出的控制部。
5.如權(quán)利要求1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)，其特征在于所述第2特性變更部，在所述特性檢測(cè)部檢測(cè)的特性滿(mǎn)足所定的開(kāi)始條件時(shí)，開(kāi)始所述設(shè)定值的更新，然后在滿(mǎn)足所定的結(jié)束條件時(shí)，結(jié)束所述設(shè)定值的更新。
6.如權(quán)利要求1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)，其特征在于所述調(diào)整對(duì)象電路，其特性按照多個(gè)設(shè)定值變化；所述第1特性變更部，從分別具有多個(gè)值的、多個(gè)值的組中，選擇并輸出當(dāng)給予所述調(diào)整對(duì)象電路后可以使所述調(diào)整對(duì)象電路的特性成為最佳的值的組。
7.如權(quán)利要求1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)，其特征在于所述調(diào)整對(duì)象電路，其特性按照多個(gè)設(shè)定值變化；所述第2特性變更部，從具有與所述多個(gè)設(shè)定值對(duì)應(yīng)的多個(gè)成分的多個(gè)向量中，選擇當(dāng)給所述多個(gè)設(shè)定值的每一個(gè)加上與其對(duì)應(yīng)的成分后所述調(diào)整對(duì)象電路的特性會(huì)最接近最佳特性的向量，并通過(guò)加上被選擇的向量的對(duì)應(yīng)成分，更新所述多個(gè)設(shè)定值，并輸出。
8.如權(quán)利要求1所述的模擬電路自動(dòng)調(diào)整系統(tǒng)，其特征在于所述調(diào)整對(duì)象電路，是相位同步電路。
9.如權(quán)利要求8所述的模擬電路自動(dòng)調(diào)整系統(tǒng)，其特征在于所述調(diào)整對(duì)象電路，具有電壓控制振蕩器；所述特性檢測(cè)部，將所述電壓控制振蕩器的抖動(dòng)，作為所述調(diào)整對(duì)象電路的特性進(jìn)行檢測(cè)。
10.如權(quán)利要求9所述的模擬電路自動(dòng)調(diào)整系統(tǒng)，其特征在于所述特性檢測(cè)部，按照給予所述調(diào)整對(duì)象電路的基準(zhǔn)時(shí)鐘脈沖，對(duì)所述電壓控制振蕩器中的多個(gè)點(diǎn)的邏輯電平進(jìn)行取樣，并根據(jù)得到的邏輯電平，求出所述電壓控制振蕩器的抖動(dòng)。
全文摘要
一種模擬電路自動(dòng)調(diào)整系統(tǒng)，對(duì)特性按照輸入的設(shè)定值變化的模擬電路—調(diào)整對(duì)象電路(2)進(jìn)行調(diào)整，包括存放值，作為所述設(shè)定值，向所述調(diào)整對(duì)象電路(2)輸出的設(shè)定值存放部(26)；檢測(cè)所述調(diào)整對(duì)象電路(2)的特性后輸出的特性檢測(cè)部(12)；求出所述設(shè)定值后輸出，以便使所述調(diào)整對(duì)象電路2的特性最佳化的第1特性變更部(16)；使用與所述第1特性變更部(16)不同的算法，求出更新所述設(shè)定值的值后輸出，以便維持所述調(diào)整對(duì)象電路(2)的特性的第2特性變更部(18)；選擇所述第1及第2特性變更部(16、18)的輸出中的某一個(gè)，將其存放到所述設(shè)定值存放部(26)的選擇器(24)。可自動(dòng)調(diào)整模擬電路以便始終以最佳的特性動(dòng)作。
文檔編號(hào)G01R31/28GK1591246SQ20041006821
公開(kāi)日2005年3月9日 申請(qǐng)日期2004年8月25日 優(yōu)先權(quán)日2003年8月27日
發(fā)明者道正志郎, 柳澤直志, 外山正臣, 梅原啟二朗 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社