一種用于集成電路測試的fpga配置系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路測試領(lǐng)域，特別涉及一種用于集成電路測試的FPGA配置系統(tǒng)及方法。
【背景技術(shù)】
[0002]如ADC、DAC轉(zhuǎn)換器類的復(fù)雜集成電路測試具有測試品種多、測試參數(shù)多的特點，現(xiàn)代混合信號測試系統(tǒng)中多使用可編程邏輯器FPGA來實現(xiàn)復(fù)雜數(shù)字邏輯的控制。通常情況下，針對不同的測試品種需要使用不同的測試板卡以適應(yīng)不同的封裝、不同的管腳排列以及不同的控制時序。某些情況下，不同測試品種即便可以使用硬件相同的板卡進(jìn)行開發(fā)，但由于控制時序的不同，則需加載不同的FPGA配置文件，導(dǎo)致需要使用多個硬件板卡，這在很大程度上增加了硬件成本。同時，某些集成電路品種測試所需FPGA資源較多，因此無法使用一個配置文件完成所有參數(shù)測試。
[0003]目前，在集成電路測試領(lǐng)域的主要解決方法有增加板卡數(shù)量、選用資源多性能好的FPGA芯片、通過計算機對FPGA進(jìn)行動態(tài)配置。增加板卡數(shù)量以及選用高性能FPGA芯片的方法容易導(dǎo)致硬件成本過高，難以滿足實際產(chǎn)品化的要求；而通過計算機對FPGA進(jìn)行動態(tài)配置的方法需要通過通信總線將配置文件寫入FPGA，此方法雖然增加了配置的靈活性，但效率受通信總線傳輸速率及可靠性的限制。當(dāng)通信速率較慢時，配置時間較長，不滿足集成電路測試高效率的要求，也難以應(yīng)用到實際的產(chǎn)品化中。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提出一種用于集成電路測試的FPGA配置系統(tǒng)及方法，通過使用一個存儲器模塊解決測試不同的集成電路品種，需要使用多塊配置文件不同、硬件結(jié)構(gòu)相同板卡或需要使用高性能FPGA的問題。
[0005]為了實現(xiàn)上述目的，本發(fā)明的技術(shù)方案是:
一種用于集成電路測試的FPGA配置系統(tǒng)，包括通用控制模塊、含有FPGA的通用測試電路和待測集成電路接口電路，通用控制模塊控制連接測試電路；所述測試電路和待測集成電路接口電路分為兩個板卡，分別為含有FPGA的通用測試板卡和適配器板卡，所述待測集成電路接口電路設(shè)置在適配器板卡上；在所述適配器板卡上還設(shè)置有應(yīng)對待測集成電路接口配置不同測試方案的一個或多個存儲器，在通用測試板卡和適配器板卡之間設(shè)置有通路切換模塊，通路切換模塊上設(shè)置有應(yīng)對多個存儲器的多路時鐘信號通路和數(shù)據(jù)信號通路，通用測試板卡設(shè)置有時鐘信號和數(shù)據(jù)信號通道，所述時鐘信號和數(shù)據(jù)信號通道選擇性的經(jīng)通路切換模塊上的時鐘信號通路和數(shù)據(jù)信號通路與所述適配器板卡對應(yīng)所述通路的存儲器連接。
[0006]方案進(jìn)一步是:所述通用控制模塊和通路切換模塊之間設(shè)置有切換控制信號的連接，所述通用測試板卡設(shè)置有片選信號輸出端口，所述通用測試板卡和適配器板卡之間設(shè)置有經(jīng)通路切換模塊的存儲器片選信號的連接。
[0007]方案進(jìn)一步是:所述通用測試板卡片選信號與所述多個存儲器的片選信號端口采用分別連接方式或菊花鏈的方式連接。
[0008]方案進(jìn)一步是:所述通路切換模塊是一個獨立的通路切換模塊板卡，通路切換模塊板卡通過兩組插接件分別與通用測試板卡和適配器板卡連接。
[0009]方案進(jìn)一步是:所述通路切換模塊作為所述通用測試板卡電路的一部分通過印刷電路連接設(shè)置在所述通用測試板卡上，在通用測試板卡上所述通路切換模塊通過插接件與適配器板卡連接。
[0010]一種基于配置系統(tǒng)的集成電路測試方法，所述配置系統(tǒng)包括通用控制模塊、含有FPGA的通用測試板卡和適配器板卡，所述適配器板卡上設(shè)置了待測集成電路接口電路；在所述適配器板卡上還設(shè)置有應(yīng)對待測集成電路接口配置不同測試方案的多個存儲器，在通用測試板卡和適配器板卡之間設(shè)置有通路切換模塊，通路切換模塊上設(shè)置有應(yīng)對多個存儲器的多路時鐘信號通路和多路數(shù)據(jù)信號通路；所述方法是:首先通用控制模塊輸出通路切換模塊控制信號完成通路選擇，通用測試板卡連接一個程序編輯器針對不同的集成電路配置不同測試程序，然后啟動測試；其特征在于，
所述針對不同的集成電路配置不同測試程序是:
第一步:通用控制模塊輸出通路切換模塊控制信號將通路切換模塊中的一組通路與通用測試板卡的數(shù)據(jù)信號線和時鐘信號線接通，同時發(fā)出片選信號選中適配器板卡上多個存儲器中對應(yīng)的一個存儲器，將FPGA配置文件存入到所選中對應(yīng)的存儲器中；
第二步:重復(fù)第一步直至將待測集成電路所需使用的不同F(xiàn)PGA配置文件全部存入對應(yīng)的存儲器中；
所述啟動測試是:
第一步:待測集成電路接口電路連接一個測試監(jiān)控器，插入待測集成電路；
第二步:發(fā)出對通路切換模塊控制信號和對存儲器的片選信號，將適配器板卡對應(yīng)待測集成電路的一個存儲器的時鐘信號及數(shù)據(jù)信號分別與通用測試板卡上的時鐘信號及數(shù)據(jù)信號相連，并由通用控制模塊向通用測試板卡輸出重配置啟動信號；
第三步:通用測試板卡上的FPGA在接收到重配置啟動信號后，從第二步已經(jīng)接通的存儲器中接收相應(yīng)的配置文件，完成FPGA配置工作，然后通用測試板卡測試待測集成電路，測試監(jiān)控器輸出待測集成電路的測試信號。
[0011]方案進(jìn)一步是:所述通用測試板卡片選信號采用菊花鏈的方式選擇所述多個存儲器中所對應(yīng)的存儲器。
[0012]方案進(jìn)一步是:所述將FPGA配置文件存入到對應(yīng)的存儲器中，是通過通用測試板卡上的標(biāo)準(zhǔn)下載接口將FPGA配置文件存入到對應(yīng)的存儲器中。
[0013]方案進(jìn)一步是:所述標(biāo)準(zhǔn)下載接口是JTAG接口、AS接口以及PS接口中的一個。
[0014]本發(fā)明通過將通用測試板卡與適配器板卡設(shè)計成可連接、可拆卸；將配置存儲器和被測集成電路放置于適配器板卡上，且配置存儲器數(shù)量為一個或多個，通過通路切換模塊選通不同的配置存儲器的方法。解決了集成電路測試中需要增加硬件板卡數(shù)量或需要使用高性能FPGA導(dǎo)致硬件成本增加的問題，并解決了計算機對FPGA進(jìn)行動態(tài)配置時通信總線傳輸速率存在限制的問題。
[0015]下面結(jié)合附圖和實施例對發(fā)明作一詳細(xì)描述。
【附圖說明】
[0016]圖1是本發(fā)明的結(jié)構(gòu)框圖；
圖2是通路切換模塊對FPGA和配置存儲器的通路控制示意圖。
【具體實施方式】
[0017]實施例1:
一種用于集成電路測試的FPGA配置系統(tǒng)，如圖1所示，包括通用控制模塊、含有FPGA(可編程邏輯器)的通用測試電路和待測集成電路接口電路，通用控制模塊控制連接含有FPGA的通用測試電路，通用控制模塊(相當(dāng)于控制計算機)是目前測試設(shè)備的公知模塊用于控制含有FPGA的通用測試電路；所述測試電路和待測集成電路接口電路分為兩個板卡，分別為含有FPGA的通用測試板卡和適配器板卡，所述待測集成電路接口電路設(shè)置在適配器板卡上；在所述適配器板卡上還設(shè)置有應(yīng)對待測集成電路接口配置不同測試方案的一個或多個配置存儲器(如圖1中的N個配置存儲器)，在通用測試板卡和適配器板卡之間設(shè)置有通路切換模塊，通路切換模塊上設(shè)置有應(yīng)對多個配置存儲器的多路時鐘信號通路和數(shù)據(jù)信號通路(如圖1和圖2中所示的N組通路切換單元)，通用測試板卡設(shè)置有時鐘信號和數(shù)據(jù)信號通道，所述時鐘信號和數(shù)據(jù)信號通道選擇性的經(jīng)通路切換模塊上的時鐘信號通路和數(shù)據(jù)信號通路與所述適配器板卡對應(yīng)所述通路的存儲器連接。
[0018]其中:通用測試板卡上設(shè)置有測試程序的標(biāo)準(zhǔn)下載接口，其可以為標(biāo)準(zhǔn)JTAG接口、標(biāo)準(zhǔn)AS接口以及標(biāo)準(zhǔn)PS接口，并與FPGA相應(yīng)管腳相連。
[0019]實施例中:所述通用控制模塊和通路切換模塊之間設(shè)置有切換模塊控制信號的連接，所述通用測試板卡設(shè)置有片選信號輸出端口，所述通用測試板卡和適配器板卡之間設(shè)置有經(jīng)通路切換模塊的存儲器片選信號的連接；通用測試板卡上的FPGA端時鐘信號線和數(shù)據(jù)信號線通過一對多的方式接入通路切換模塊內(nèi)的各個通路切換單元，各個通路切換單元的輸出與各個配置存儲器的時鐘信號端和數(shù)據(jù)信號端分別相連；通用控制模塊向通路切換模塊發(fā)送控制位信號，控制位信號作為控制信號接入通路切換模塊中通路切換單元的控制信號端，如附圖2所示，通路切換模塊根據(jù)通用控制模塊所發(fā)送的控制位信號完成對各個時鐘信號線通路和數(shù)據(jù)信號線通路的通斷控制。
[0020]實施例中:所述通用測試板卡FPGA端的片選信號線與所述多個配置存儲器端的片選信號線可以按照附圖2中所示，采用菊花鏈的方式連接，也可以采用與時鐘信號線和數(shù)據(jù)信號線相同的采用分別連接方式分別與各個配置存儲器的片選信號端口相連。
[0021]配置存儲器位于適配器板卡上，且數(shù)量可以為一個或多個。被測集成電路位于適配器板卡上，在更換所測試的集成電路品種時，只需要更換適配器板卡即可。
[0022]實施例中:所述通路切換模塊是一個獨立的通路切換模塊板卡，通路切換模塊板卡通過兩