專利名稱：Fpga在線配置電路的制作方法
技術領域：
本實用新型涉及一種FPGA應用技術，尤其是一種具有遠程升級能力的 FPGA在線配置電路。
背景技術：
現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array),它是在PAL、 GAL、 EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。FPGA的使用非常靈活， 內(nèi)部可利用資源豐富，同一片F(xiàn)PGA通過不同的設計可以產(chǎn)生不同的電路功能。 FPGA在通信、數(shù)據(jù)處理、網(wǎng)絡、儀器、工業(yè)控制、LED、軍事和航空航天等眾 多領域得到了廣泛應用，例如在現(xiàn)代LED顯示屏的核心技術應用中，就大量采 用了FPGA芯片。
FPGA是基于SRAM的應用技術，程序不能保存，需在上電時對FPGA進 行配置。FPGA的配置方式一般有兩類 一是通過專用下載電纜由計算機直接對 其進行配置，并將程序保存在可讀寫的專用EEPROM中，以便FPGA在脫機上 電時通過內(nèi)嵌的配置模塊，以主動方式完成配置后開始工作；二是通過被動模 式采用外部微處理器對其進行配置，該方式可將專用EEPROM改為具有SPI串 行總線的FLASH,除在上電時完成對FPGA的配置外，還可利用串口實現(xiàn)在線 程序升級，將新程序代碼寫入指定的FLASH區(qū)域，同時還可在FLASH的非程 序代碼區(qū)存儲訪問用戶的數(shù)據(jù)、參數(shù)，該方式給FPGA的應用帶來了靈活性， 不足之處是增加了電路系統(tǒng)開銷。 發(fā)明內(nèi)容本實用新型的目的是提供一種FPGA在線配置電路，要解決的技術問題是 讓FPGA除了可以通過主動方式完成上電時的程序配置外，又可通過FPGA本身， 完成對程序的遠程升級，同時為提高遠程升級的可靠性，進一步提出了一種程 序冗余備份辦法。
為解決上述技術問題，本實用新型采用以下技術方案 一種FPGA在線配 置電路，包括FPGA芯片，所述FPGA芯片連接數(shù)據(jù)選擇器，所述數(shù)據(jù)選擇器 在上電和上電后將不同的控制信號輸出至FLASH芯片，以完成FLASH與FPGA 芯片間在不同狀態(tài)的數(shù)據(jù)傳送，所述FPGA芯片還分別連接遠程通訊模塊和插 座。
本實用新型FPGA芯片的主動編程管腳nCSO、 ASDO、 DCLK分別接入數(shù) 據(jù)選擇器的三個選通器A0、 B0、 CO的輸入端，所述FPGA芯片的三個I/O管 腳10—nCS、 IO—SO、 IO—SCK分別接入數(shù)據(jù)選擇器Al、 Bl、 CI的輸入端， CONF_DONE管腳接入數(shù)據(jù)選擇器的選通信號輸入端，所述FPGA芯片的 MSEL0、MSEL1管腳接地，nSTATE管腳通過上拉電阻R2接電源VCC、nCONFIG 管腳通過上拉電阻R1接電源VCC，所述FPGA芯片的電纜下載管腳連接插座， 1/0腳連接遠程通訊模塊。
本實用新型數(shù)據(jù)選擇器的信號輸出端Y0連接FLASH芯片的選通輸入端 /CS，信號輸出端Yl連接串行輸入數(shù)據(jù)端SI，信號輸出端Y2連接時鐘輸入端 口 SCK，所述FLASH芯片的串行數(shù)據(jù)輸出端SO分別連接FPGA芯片的主動編 程數(shù)據(jù)輸入管腳DATAO和I/O輸入管腳IO_SI。
本實用新型的數(shù)據(jù)選擇器為四二選一數(shù)據(jù)選擇器。
本實用新型的數(shù)據(jù)選擇器采用74HC157的數(shù)據(jù)選擇器
本實用新型的FLASH芯片采用具有ISP串行總線的非易失閃存芯片。本實用新型的FLASH芯片采用W25X系列芯片。
本實用新型與現(xiàn)有技術相比，在無需額外添加微處理器的情況下，既可通 過主動方式完成FPGA上電時的配置，又可通過FPGA本身完成對程序的遠程 升級，還可在FLASH的非程序代碼區(qū)存儲訪問用戶的數(shù)據(jù)、參數(shù)，增加了應用 的靈活性，降低了設計成本，實用新型同時提出了一種程序冗余備份辦法，提 高了遠程升級的可靠性和系統(tǒng)的穩(wěn)定性。

圖l為本實用新型的電路圖。
具體實施方式

以下結合附圖和實施例對本實用新型作進一步的描述。
如圖1所示，本實用新型FPGA在線配置電路包括FPGA芯片，所述FPGA 芯片的主動編程管腳的nCSO、 ASDO、 DCLK的輸出端分別與數(shù)據(jù)選擇器的三 個二選一選通器的A0、 B0、 C0的輸入端相連，F(xiàn)PGA芯片的數(shù)據(jù)輸入管腳 DATA0與FLASH芯片的數(shù)據(jù)輸出管腳SO相連，F(xiàn)PGA芯片的CONF—DONE 管腳與數(shù)據(jù)選擇器的選通信號輸入端相連，F(xiàn)PGA芯片的nSTATE腳通過上拉電 阻R2接電源VCC、FPGA芯片的nCONFIG管腳通過上拉電阻Rl接電源VCC， 編程模式選擇信號MSEL0、 MSEL1接地，所述FPGA芯片的三個I/O管腳 IO—nCS、 IO—SO、 IO—SCK分別與數(shù)據(jù)選擇器的三個二選一選通器的Al、 Bl、 CI輸入端相連， 一個I/O管腳IO—SI輸入端與FLASH芯片的數(shù)據(jù)輸出管腳SO 相連，F(xiàn)PGA芯片的電纜下載的相關管腳還和插座相連，部分I/0管腳和遠程通 迅接口相連，所述FLASH芯片選通輸入端口/CS 、串行輸入數(shù)據(jù)端口SI和時 鐘輸入端口 SCK分別接數(shù)據(jù)選擇器的三個二選一選通器的輸出信號端Y0、 Yl 和Y2。本實施例中，所述FPGA是現(xiàn)場可編程門陣列芯片，優(yōu)選例是ALTERA公 司的FPGA;所述FLASH芯片是具有ISP串行總線的非易失閃存芯片，優(yōu)選例 是W25X系列芯片；所述數(shù)據(jù)選擇器為四二選一數(shù)據(jù)選擇器，優(yōu)選例是 74HC157;所述遠程通訊接口類型無限制，分別與上位機和FPGA相連，承擔 FPGA芯片與上位機的通訊。
本實用新型FPGA在線配置電路的主要功能是，上電時由FPGA芯片的專 用管腳發(fā)出控制信號，將FLASH芯片中固化的程序?qū)懭隖PGA芯片中，上電 工作后，可由FPGA芯片接收上位機傳過來的升級程序，利用FPGA芯片的I/O 管腳將其寫入FLASH芯片中。
本實用新型的插座是FPGA芯片的電纜下載插座，連接方式采用通用模式， 主要作用是由計算機完成對FPGA芯片的配置、調(diào)試或?qū)⒊绦驅(qū)懭隖LASH芯片 中。
本實用新型的FPGA芯片模式選擇信號MSEL0、 MSEL1接地，設定FPGA 芯片上電配置方式為主動方式，即上電時由FPGA芯片的專用管腳nCSO、 ASDO、 DCLK發(fā)出控制信號，通過DATAO腳將FLASH芯片中的程序?qū)懭?FPGA芯片中。
為了實現(xiàn)上電時由FPGA芯片的專用管腳配置程序和上電后由FPGA芯片 的I/O管腳升級新程序及訪問用戶數(shù)據(jù)參數(shù)，本實用新型利用FPGA芯片的 CONF_DONE信號作為數(shù)據(jù)選擇器的選通信號，以此實現(xiàn)專用管腳和I/O管腳 控制信號的交換，F(xiàn)PGA芯片的CONF_DONE信號是FPGA芯片編程是否完畢 的指示信號，在上電編程期間為低，此時數(shù)據(jù)選擇器開通0端輸入，F(xiàn)PGA芯 片的專用片選輸出信號nCSO通過數(shù)據(jù)選擇器的Y0輸出到FLASH芯片的/CS 片選端，專用時鐘輸出信號DCLK通過數(shù)據(jù)選擇器的Y2輸出到FLASH芯片的時鐘信號SCK輸入端，專用數(shù)據(jù)輸出信號ASDO通過數(shù)據(jù)選擇器的Yl腳輸出 到FLASH芯片的數(shù)據(jù)SI輸入端，控制FLASH芯片的數(shù)據(jù)輸出口 SO輸出代碼 到FPGA芯片的專用數(shù)據(jù)輸入口 DATA0，完成FPGA芯片的配置，F(xiàn)PGA芯片 在上電編程期間，所有I/0為三態(tài)，定義為I/0數(shù)據(jù)輸入口的IO一SI對輸入配置 管腳DATA0無影響；上電編程完畢，F(xiàn)PGA芯片工作延遲一段時間后 CONF_DONE信號變高，此時數(shù)據(jù)選擇器開通1端輸入，F(xiàn)PGA芯片的I/O片選 輸出信號IO一nCS通過數(shù)據(jù)選擇器的YO輸出到FLASH芯片的/CS片選端，I/O 時鐘輸出信號IO一SCK通過數(shù)據(jù)選擇器的Y2輸出到FLASH芯片的時鐘信號 SCK輸入端，I/O數(shù)據(jù)輸出信號IO_SO通過數(shù)據(jù)選擇器的Y2輸出到FLASH芯 片的數(shù)據(jù)SI輸入端，F(xiàn)LASH芯片的數(shù)據(jù)輸出口 SO連到FPGA芯片的I/O數(shù)據(jù) 輸入口IO一SI，從而完成對FLASH芯片的在線讀寫控制；FPGA芯片可以通過 遠程通迅模塊接收上位機傳過來的升級程序或數(shù)據(jù)參數(shù)，將其寫入FLASH芯片 指定的BOOT程序區(qū)或數(shù)據(jù)區(qū)。FLASH芯片容量足夠大，除可寫入FPGA芯片 的配置程序外，還可利用其余空間讀寫設計所需的數(shù)據(jù)，例如LED顯示技術中 所需的像素校正數(shù)據(jù)、伽瑪曲線表、控制參數(shù)等。
同時，為提高遠程程序升級的可靠性，避免通訊誤碼造成升級失敗，本實 用新型進一步提出了一種程序冗余備份辦法，在FLASH芯片中另外開辟一個存 儲區(qū)，專門用于FPGA芯片向FLASH芯片寫入升級程序，僅當通訊無誤，升級 程序傳送驗證完畢，再將新程序代碼倒向FLASH芯片中的BOOT程序區(qū)。
權利要求1.一種FPGA在線配置電路，包括FPGA芯片，其特征在于所述FPGA芯片連接數(shù)據(jù)選擇器，所述數(shù)據(jù)選擇器在上電和上電后將不同的控制信號輸出至FLASH芯片，所述FPGA芯片還分別連接遠程通訊模塊和插座。
2. 根據(jù)權利要求1所述的FPGA在線配置電路，其特征在于所述FPGA芯片 的主動編程管腳nCSO、 ASDO、 DCLK分別接入數(shù)據(jù)選擇器的三個選通器 A0、 B0、 C0的輸入端，所述FPGA芯片的三個I/0管腳10—nCS、 10—SO、 10—SCK分別接入數(shù)據(jù)選擇器A1、 Bl、 Cl的輸入端，CONF—DONE管腳接 入數(shù)據(jù)選擇器的選通信號輸入端，所述FPGA芯片的MSELO、 MSEL1接地， 電源VCC通過電阻Rl接FPGA芯片的nCONFIG腳、電阻R2接FPGA芯 片的nSTATE腳，所述FPGA芯片的電纜下載管腳連接插座，I/O腳連接遠 程通訊模塊。
3. 根據(jù)權利要求2所述的FPGA在線配置電路，其特征在于所述數(shù)據(jù)選擇器 的信號輸出端Y0連接FLASH芯片的選通輸入端/CS，信號輸出端Yl連接 串行輸入數(shù)據(jù)端SI，信號輸出端Y2連接時鐘輸入端口 SCK，所述FLASH 芯片的串行數(shù)據(jù)輸出端SO分別連接FPGA芯片的主動編程數(shù)據(jù)輸入管腳 DATAO和I/O輸入管腳IO_SI。
4. 根據(jù)權利要求3所述的FPGA在線配置電路，其特征在于所述數(shù)據(jù)選擇器 為四二選一數(shù)據(jù)選擇器。
5. 根據(jù)權利要求4所述的FPGA在線配置電路，其特征在于所述數(shù)據(jù)選擇器 采用74HC157的數(shù)據(jù)選擇器。
6. 根據(jù)權利要求5所述的FPGA在線配置電路，其特征在于所述FLASH芯片采用具有ISP串行總線的非易失閃存芯片。
7.根據(jù)權利要求6所述的FPGA在線配置電路，其特征在于所述FLASH芯 片采用W25X系列芯片。
專利摘要本實用新型公開了一種FPGA在線配置電路，要解決的技術問題是讓FPGA通過FPGA本身，完成對程序的遠程升級。本實用新型FPGA在線配置電路中的FPGA芯片連接有數(shù)據(jù)選擇器，數(shù)據(jù)選擇器在上電和上電后將不同的控制信號輸出至FLASH芯片，F(xiàn)PGA芯片還分別與遠程通訊模塊和插座相連。本實用新型與現(xiàn)有技術相比，在無需額外添加微處理器的情況下，既可通過主動方式完成FPGA上電時的配置，又可通過FPGA本身完成對程序的遠程升級，還可在FLASH芯片中存儲用戶數(shù)據(jù)，增加了應用的靈活性，降低了設計成本，實用新型同時提出了一種程序冗余備份辦法，提高了遠程升級的可靠性和系統(tǒng)的穩(wěn)定性。
文檔編號G06F15/78GK201374062SQ20082021438
公開日2009年12月30日 申請日期2008年12月12日 優(yōu)先權日2008年12月12日
發(fā)明者魏洵佳 申請人:康佳集團股份有限公司