專利名稱：基于Nios軟核CPU的連斜數(shù)據(jù)采集裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種在FPGA芯片中集成Nios軟核CPU和RS232 串口 ，實(shí)現(xiàn)井下連斜數(shù)據(jù)采集的基于Nios軟核CPU的連斜數(shù)據(jù)采集 裝置。背聚技術(shù)石油測井領(lǐng)域井下連斜數(shù)據(jù)是測井?dāng)?shù)據(jù)的一部分，主要用于測量 井斜方位和井斜角，用以提供井眼狀況。目前在測井領(lǐng)域通常采用專 門儀器，使用獨(dú)立的CPU，完成連續(xù)測斜數(shù)據(jù)的采集功能。這樣就造成資源浪費(fèi)和成本增加，不利于系統(tǒng)集成，降低系統(tǒng)可靠性。為此我們將連斜數(shù)據(jù)采集功能集成到電纜傳輸短節(jié)中，通過構(gòu)造RS232接 口，由集成在FPGA中的Nios軟核CPU進(jìn)行采集。實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種在電纜傳輸短節(jié)中利用在FPGA芯 片中集成Nios軟核CPU和RS232串口 ，實(shí)現(xiàn)井下連斜數(shù)據(jù)采集的基 于Nios軟核的連斜數(shù)據(jù)采集裝置，其目的是通過該裝置可以大大提 高系統(tǒng)集成度和可靠性，降低硬件復(fù)雜度和成本。本實(shí)用新型所述的基于Nios軟核的連斜數(shù)據(jù)采集裝置，包括一 個(gè)FPGA芯片， 一個(gè)連斜數(shù)據(jù)測量探頭和一個(gè)連斜數(shù)據(jù)采集模塊， FPGA芯片中包括一個(gè)雙口 RAM， 一個(gè)Nios軟核CPU， 一個(gè)RS232接 口電路，雙口 RAM—端與主控CPU連接，另一端與Nios軟核CPU連 接，Nios軟核CPU與RS232接口電路連接，RS232接口電路與連斜 數(shù)據(jù)測量探頭的RS232串行總線連接，連斜數(shù)據(jù)測量探頭的RS232串 行總線連接連斜數(shù)據(jù)測量探頭，連斜數(shù)據(jù)采集模塊與Nios軟核CPU 相連。FPGA硬件電路是選用的Altera公司的Cyclone颶風(fēng)系列芯片， 雖然只有一個(gè)芯片，但其中卻集成了很多電路用以完成連斜數(shù)據(jù)的采 集功能。Altera公司的Nios軟核嵌入式處理器是一種可特許的通用RISC CPU,也就是說，Altera公司以IP核的方式將它提供給設(shè)計(jì)者?；?于Nios軟核的連斜數(shù)據(jù)采集裝置便是嵌入式技術(shù)與數(shù)據(jù)采集技術(shù)結(jié) 合的產(chǎn)物。它是利用井下數(shù)據(jù)傳輸短節(jié)中的FPGA芯片，構(gòu)造RS232 串口 ，并使用嵌入式的NIOS軟核，對(duì)由RS232串口來的連斜探頭數(shù) 據(jù)進(jìn)行采集。這樣可以省去原來獨(dú)立的連斜儀器，大大提高了系統(tǒng)的 集成度。連斜數(shù)據(jù)采集功能控制軟件，由Nios軟核CPU完成。由于連斜 數(shù)據(jù)總共28個(gè)字節(jié)，其軟件實(shí)現(xiàn)的步驟如下-a) 主程序等待RS232串口中斷。中斷到達(dá)，串口 (UART)數(shù)據(jù)采集 模塊開始，關(guān)串口中斷。b) 判斷UART計(jì)數(shù)器是否等于O。c) 如果UART計(jì)數(shù)器等于O，開始接收數(shù)據(jù)頭。然后判斷接收到的數(shù) 據(jù)頭是否為Oxffff。如果是，將Oxffff存入內(nèi)部緩存區(qū)，同時(shí)將 UART計(jì)數(shù)器置為26。完成上述工作后，跳出循環(huán)，等待下一次中斷。
如果數(shù)據(jù)頭不是Oxffff，直接跳出循環(huán)，等待下一次中斷。d)如果UART計(jì)數(shù)器不等于O， UART計(jì)數(shù)器先減1。然后存儲(chǔ)串口數(shù)據(jù)到內(nèi)部緩存區(qū)。接著判斷UART計(jì)數(shù)器是否等于0。如果為0,說明28字節(jié)的串行數(shù)據(jù)接收完畢，將內(nèi)部緩存區(qū)的數(shù)據(jù)移送到雙口 RAM，然后跳出循環(huán)，等待下一次中斷；如果不為0，直接跳出循環(huán)，等待下一次中斷。


圖l是本發(fā)明硬件結(jié)構(gòu)的方框圖。 圖2是井下連斜數(shù)據(jù)采集程序。
具體實(shí)施方式
如圖1所示，本實(shí)用新型所述的基于Nios軟核CPU的連斜數(shù)據(jù) 采集裝置包括一個(gè)FPGA芯片1， 一個(gè)連斜數(shù)據(jù)測量探頭2， 一個(gè)連斜 數(shù)據(jù)采集模塊，F(xiàn)PGA芯片1中集成包括 一個(gè)雙口 RAMll， 一個(gè)Nios 軟核CPU12， 一個(gè)RS232接口電路13，雙口 RAM11—端連接Nios軟 核CPU12，另一端和上位主機(jī)CPU連接，Nios軟核CPU12通過連斜 數(shù)據(jù)采集模塊控制連接的RS232接口電路13， RS232接口電路13連 接連斜數(shù)據(jù)測量探頭2的RS232串行總線，連斜數(shù)據(jù)測量探頭2連接 RS232串行總線，連斜數(shù)據(jù)測量探頭2用來采集傳感器送來的模擬信 號(hào)，DA轉(zhuǎn)換后再處理成RS232串行格式進(jìn)行發(fā)送。圖2是由Nios軟核CPU執(zhí)行的井下連斜數(shù)據(jù)采集控制軟件程序。 步驟21是主程序等待RS232串口中斷。中斷到達(dá)，步驟22進(jìn)入串口 (UART)數(shù)據(jù)釆集模塊，接著步驟23關(guān)串口中斷。步驟24判斷UART 計(jì)數(shù)器是否等于o。如果UART計(jì)數(shù)器等于O，開始步驟25接收數(shù)據(jù)頭。步驟26判 斷接收到的數(shù)據(jù)頭是否為0xffff 。如果是，步驟27將0xffff存入 內(nèi)部緩存區(qū)，接著步驟28將UART計(jì)數(shù)器置為26。完成上述工作后， 運(yùn)行步驟213跳出循環(huán)，等待下一次中斷；如果數(shù)據(jù)頭不是0xffff ， 直接運(yùn)行步驟213跳出循環(huán)，等待下一次中斷。如果UART計(jì)數(shù)器不等于0，步驟29將UART計(jì)數(shù)器先減1。然后 步驟210存儲(chǔ)本次接收的串口數(shù)據(jù)到內(nèi)部緩存區(qū)。接著步驟211判斷 UART計(jì)數(shù)器是否等于0。如果為0，說明28字節(jié)的串行數(shù)據(jù)接收完畢， 步驟212將內(nèi)部緩存區(qū)的數(shù)據(jù)移送到雙口 RAM,然后運(yùn)行步驟213跳 出循環(huán)，等待下一次中斷；如果不為O，直接運(yùn)行步驟213跳出循環(huán)， 等待下一次中斷。
權(quán)利要求1、一種基于Nios軟核CPU的連斜數(shù)據(jù)采集裝置，包括一個(gè)FPGA芯片，一個(gè)連斜數(shù)據(jù)測量探頭和一個(gè)連斜數(shù)據(jù)采集模塊，其特征在于FPGA芯片中包括一個(gè)雙口RAM，一個(gè)Nios軟核CPU，一個(gè)RS232接口電路，雙口RAM一端與主控CPU連接，另一端與Nios軟核CPU連接，Nios軟核CPU與RS232接口電路連接，RS232接口電路與連斜數(shù)據(jù)測量探頭的RS232串行總線連接，連斜數(shù)據(jù)測量探頭的RS232串行總線連接連斜數(shù)據(jù)測量探頭，連斜數(shù)據(jù)采集模塊與Nios軟核CPU相連。
專利摘要本實(shí)用新型涉及一種基于Nios軟核的連斜數(shù)據(jù)采集裝置，包括一個(gè)FPGA芯片，一個(gè)連斜數(shù)據(jù)測量探頭和一個(gè)連斜數(shù)據(jù)采集模塊，其特征在于FPGA芯片中包括一個(gè)雙口RAM，一個(gè)Nios軟核CPU，一個(gè)RS232接口電路，雙口RAM一端與主控CPU連接，另一端與Nios軟核CPU連接，Nios軟核CPU與RS232接口電路連接，RS232接口電路與連斜數(shù)據(jù)測量探頭的RS232串行總線連接，連斜數(shù)據(jù)測量探頭的RS232串行總線連接連斜數(shù)據(jù)測量探頭，連斜數(shù)據(jù)采集模塊與Nios軟核CPU相連，省去原來獨(dú)立的連斜數(shù)據(jù)測量儀器，大大提高了系統(tǒng)的集成度。
文檔編號(hào)E21B47/02GK201041030SQ20072010404
公開日2008年3月26日 申請(qǐng)日期2007年3月30日 優(yōu)先權(quán)日2007年3月30日
發(fā)明者侯宏偉, 劉付火, 煒 王, 飛 賀 申請(qǐng)人:中國石油天然氣集團(tuán)公司;中國石油集團(tuán)測井有限公司