本發(fā)明涉及微機電系統(tǒng)(mems)結構和其制造方法。

背景技術：

微機電系統(tǒng)(mems)裝置為微尺寸裝置，通常尺寸范圍為從小于1微米到數(shù)毫米。mems裝置包含形成于襯底(例如，晶片)上的機械元件(固定元件和/或可移動元件)以感測物理狀態(tài)，例如力、加速度、壓力、溫度或振動，以及電子元件以處理電信號。mems裝置廣泛用于例如音響系統(tǒng)(acousticsystem)、汽車系統(tǒng)(automotivesystem)、慣性引導系統(tǒng)(inertialguidancesystem)、家用電器(householdappliance)、許多裝置的保護系統(tǒng)之應用中，以及用于許多其它的產業(yè)、科學、與工程系統(tǒng)中。

隨著技術進展，由于尺寸與厚度越來越小，mems裝置與半導體裝置的設計變得越來越復雜。在此小且薄的裝置中，實施許多制造操作。以微小化規(guī)模制造mems裝置與半導體裝置變得更加復雜，制造復雜度的增加可能造成缺陷，例如產量下降、晶片破裂、以及其它問題。

技術實現(xiàn)要素：

本發(fā)明的一些實施例為提供一種制造結構的方法，其包括：接收裝置襯底，所述裝置襯底具有彼此對置的第一表面與第二表面；接收載體襯底，所述載體襯底具有彼此對置的第三表面與第四表面；在所述載體襯底的所述第三表面與所述裝置襯底的所述第二表面之間，形成中間層；將所述裝置襯底的所述第二表面附接到所述載體襯底的所述第三表面；從所述第一表面薄化所述裝置襯底；在所述裝置襯底的所述第一表面上方形成裝置；以及從所述第四表面圖案化所述載體襯底與所述裝置襯底，以在所述載體襯底、所述中間層、以及所述裝置襯底中形成空腔。

本發(fā)明的一些實施例為提供一種制造mems結構的方法，其包括：接收襯底，所述襯底具有載體襯底、裝置襯底、以及插于其間的中間層，其中所述中間層具有多個凹部；薄化所述裝置襯底；在所述裝置襯底上方形成mems裝置，其中所述mems裝置包括隔膜、重疊于所述隔膜上的板、以及包圍所述薄膜與所述板的至少一介電層；蝕刻所述襯底，以形成暴露所述介電層的空腔；以及蝕刻所述介電層的一部分以暴露所述隔膜與所述板，并且同時蝕刻所述中間層的一部分。

本發(fā)明的一些實施例為提供一種mems結構，其包括：襯底，其具有第一表面與第二表面；板，其位于所述襯底的所述第一表面上方；隔膜，其位于所述襯底的所述第一表面上方；空腔，其形成于所述襯底中并且暴露所述板與所述隔膜；以及凸塊，其位于所述襯底的所述第二表面上。

附圖說明

為協(xié)助讀者獲得最佳理解效果，建議在閱讀本發(fā)明的同時參考附圖和其詳細文字描述。應注意，為遵循業(yè)界標準作法，本專利說明書中的圖式不一定按照正確的比例繪制。在某些圖式中，尺寸可能刻意放大或縮小，以協(xié)助讀者清楚了解其中的討論內容。

圖1為根據(jù)本發(fā)明的各方面說明制造結構的方法的流程圖。

圖2a、2b、2c、2d、2e、2f、2g、2h、2i和2j為根據(jù)本發(fā)明的一些實施例說明制造結構的各種操作之一的橫截面圖。

圖3a、3b和3c為根據(jù)本發(fā)明的一些實施例說明制造結構的各種操作之一的橫截面圖。

圖4a和4b為根據(jù)本發(fā)明的一些實施例說明制造結構的各種操作之一的橫截面圖。

符號說明

10裝置襯底

10a通路孔

10c空腔

20載體襯底

20a溝槽

22中間層

22h開口

22t凹部

24凸塊

26薄膜

30裝置

31電介質層

32導電層

34連接墊

36蝕刻停止層

41第一板

41h通氣孔

42隔膜

42h孔洞

43第二板

43h通氣孔

50裝置結構

60裝置結構

70裝置結構

101第一表面

102第二表面

102h凹槽

203第三表面

204第四表面

204h凹槽

具體實施方式

本發(fā)明提供了數(shù)個不同的實施方法或實施例，可用于實現(xiàn)本發(fā)明的不同特征。為簡化說明起見，本發(fā)明也同時描述了特定零組件與布置的范例。應注意，提供這些特定范例的目的僅在于示范，而非予以任何限制。舉例來說，在以下說明第一特征如何在第二特征上或上方的敘述中，可能會包括某些實施例，其中第一特征與第二特征為直接接觸，而敘述中也可能包括其它不同實施例，其中第一特征與第二特征中間另有其它特征，以致于第一特征與第二特征并不直接接觸。此外，本發(fā)明中的各種范例可能使用重復的參考數(shù)字和/或文字注記，以使文件更加簡單化和明確，這些重復的參考數(shù)字與注記不代表不同的實施例與配置之間的關聯(lián)性。

另外，本發(fā)明在使用與空間相關的敘述詞匯，如“在...之下”，“低”，“下”，“上方”，“之上”，“下”，“頂”，“底”和類似詞匯時，為便于敘述，其用法均在于描述圖示中一個元件或特征與另一個(或多個)元件或特征的相對關系。除了圖示中所顯示的角度方向外，這些空間相對詞匯也用來描述所述裝置在使用中以及操作時的可能角度和方向。所述裝置的角度方向可能不同(旋轉90度或其它方位)，而在本發(fā)明所使用的這些空間相關敘述可以同樣方式加以解釋。

在本文中所使用的“第一”、“第二”、“第三”以及“第四”詞語為描述各種元件、組件、區(qū)域、層和/或區(qū)段，這些元件、組件、區(qū)域、層和/或區(qū)段應不受限于這些詞語。這些詞語可僅用于一元件、組件、區(qū)域、層、或區(qū)段與另一元件、組件、區(qū)域、層、或區(qū)段。除非內文中清楚指明，否則當于本文中使用例如“第一”、“第二”、“第三”以及“第四”詞語時，并非意指序列或順序。

在本文中，“裝置襯底”一詞為半導體材料或其它材料形成的晶片或襯底，其上形成裝置，例如半導體裝置、mems裝置、或其它裝置。

在本文中，“載體襯底”一詞是指由半導體材料或其它材料形成的晶片或襯底作為載體或支撐體，以于運送或制造過程中攜載或支撐裝置襯底。載體襯底的尺寸、材料或特性與裝置晶板的尺寸、材料或特性可相同或不同。在一些實施例中，載體襯底可重復使用。

在本文中，“附接”一詞為以直接接觸方式或間接接合方式，結合一物體到另一物體。在直接接觸方式中，所述物體彼此實體接觸。在間接接合方式中，可使用中間層結合所述物體。

在本發(fā)明中，提供制造結構的方法。將裝置襯底附接到載體襯底，而后將裝置襯底的厚度薄化到一預定厚度。而后，在薄化的裝置襯底上，形成包含mems裝置和/或半導體裝置的裝置。所述薄化的裝置襯底受到載體襯底支撐，因而可與標準的半導體工藝與設備相容。

圖1為根據(jù)本發(fā)明的各方面說明制造結構的方法的流程圖。所述方法100始于操作110，在操作110中接收具有彼此對置的第一表面和第二表面的裝置襯底。所述方法100繼續(xù)進行操作120，在操作120中接收具有彼此對置的第三表面和第四表面的載體襯底。所述方法100繼續(xù)進行操130，在操作130中，在載體襯底的第三表面與裝置襯底的第二表面之間，形成中間層。所述方法100繼續(xù)進行操作140，在操作140中，裝置襯底的第二表面附接到載體襯底的第三表面。所述方法100繼續(xù)進行操作150，其中從第一表面薄化裝置襯底。所述方法100繼續(xù)進行操作160，其中在裝置襯底的第一表面上方，形成裝置。所述方法100繼續(xù)進行操作170，其中從第四表面圖案化載體襯底與裝置襯底，以于載體襯底、中間層以及裝置襯底中形成空腔(cavity)。

所述方法100僅為一范例，且并非用于限制本發(fā)明超出記載于權利要求書的內容?？稍诜椒?00之前、期間、以及之后，提供其它操作，以及關于所述方法的其它實施例，可替換、排除、或移動所描述的一些操作。

圖2a、2b、2c、2d、2e、2f、2g、2h、2i和2j為根據(jù)本發(fā)明的一些實施例說明制造結構的各種操作之一的橫截面圖。如圖2a與圖1的操作100所示，方法100始于操作110，在操作110中，接收裝置襯底10，所述襯底10具有彼此對置的第一表面101和第二表面102。裝置襯底10為晶片或襯底，其上形成裝置，例如半導體裝置、mems裝置或其它裝置。在一些實施例中，裝置襯底10包含半導體襯底，例如塊狀半導體襯底。塊狀半導體襯底包含元素半導體，例如硅或鍺；化合物半導體，例如硅鍺、碳化硅、砷化鎵、磷化鎵、磷化銦、或砷化銦；或其組合物。在一些實施例中，襯底包含多層襯底，例如絕緣體上硅(silicon-on-insulator，soi)襯底，其包含底部半導體層、包埋的氧化物層(buriedoxidelayer，box)以及頂部半導體層。在其它的一些實施例中，襯底包含絕緣襯底，例如玻璃襯底、導電襯底、或任何其它合適的襯底。

在一些實施例中，裝置襯底10為具有標準直徑與厚度的晶片。例如，裝置襯底10為八英寸晶片、十二英寸晶片、或其它尺寸的晶片。例如，裝置襯底10的厚度為約725微米，但并不以此為限。

在一些實施例中，可從第二表面102任選地將裝置襯底10圖案化以形成凹槽(notch)120h?？赏ㄟ^蝕刻、激光鉆孔、或任何其它圖案化技術，形成凹槽102h。凹槽102h為第二表面102中的凹部、溝槽、或凹痕(indent)，并且不穿過裝置襯底10。在一些實施例中，凹槽102h位于預定的切割線，裝置襯底10沿著所述預定的切割線待切割。凹槽102h為用于確保在切割操作(也稱為單?；?singulation)操作)過程中，裝置襯底10基本沿著凹槽102h被切割而不沿著其它方向破裂。

如圖2b與圖1的操作120所示，方法100繼續(xù)進行操作120，在操作120中，接收載體襯底20，其具有彼此對置的第三表面203和第四表面204。載體襯底20為晶片或襯底作為載體或支撐體，以在運送或制造過程中攜載、支撐、或握持裝置襯底10。載體襯底20的尺寸、材料或特性與裝置襯底10的尺寸、材料或特性可相同或不同。在一些實施例中，載體襯底20可重復使用。

在一些實施例中，可從第四表面204任選地圖案化載體襯底20，以形成凹槽204h。在一些實施例中，形成對應于凹槽102h的凹槽204h，并且凹槽204h具有與凹槽102h相同的功能性。

如圖2c與圖1的操作130所示，方法100繼續(xù)進行操作130，在操作130中，在載體襯底20的第三表面203與裝置襯底10的第二表面102之間，形成中間層22。在一些實施例中，在將裝置襯底10的第二表面102附接到載體襯底20的第三表面203之前，在載體襯底20的第三表面203上方，形成中間層22。在一些其它的實施例中，在將裝置襯底10的第二表面102附接到載體襯底20的第三表面203之前，在裝置襯底10的第二表面102上，形成中間層22。在一些實施例中，中間層22為圖案化的中間層，其具有開口22h以暴露載體襯底20的第三表面203的一部分。在一些其它的實施例中，中間層22未被圖案化，并且基本覆蓋載體襯底20的整個第三表面203與裝置襯底10的第二表面102。

如圖2d與圖1的操作140所示，方法100繼續(xù)進行操作140，在操作140中，將裝置襯底10的第二表面102附接到載體襯底20的第三表面203。例如，通過熔融接合或任何其它合適的直接或間接接合技術，可接合裝置襯底10與載體襯底20。在一些實施例中，中間層22是有粘著性的，且通過中間層22接合裝置襯底10與載體襯底20。中間層22位于裝置襯底10與載體襯底20之間，并且作為載體襯底20與裝置襯底10之間的犧牲釋放層。犧牲釋放層暫時粘附于載體襯底20與裝置襯底10之間，因而裝置襯底10可受到載體襯底20支撐并且被薄化到預定厚度，以滿足所要形成的裝置的需求。在薄化裝置襯底10且在裝置襯底10上方形成裝置之后，接著將自載體襯底20和/或裝置襯底10脫離犧牲釋放層。在一些實施例中，中間層22為電介質材料，例如氧化硅、氮化硅、氮氧化硅、或任何其它合適的材料。在一些實施例中，中間層22的材料以及載體襯底20與裝置襯底10的材料具有不同的蝕刻選擇性。

如圖2e與圖1的操作150所示，方法100繼續(xù)進行操作150，在操作150中，從第一表面101薄化裝置襯底10。在一些實施例中，將裝置襯底10薄化到一預定厚度，以符合裝置的需求，所述裝置例如欲形成的mems裝置。在一些實施例中，薄化的裝置襯底10之預定厚度范圍大致為從約50微米到約400微米。如果沒有載體襯底20，那么在標準的半導體設備中，難以握持如此薄厚度的裝置襯底10，晶片破裂的風險增加。然而，由于受到載體襯底20支撐，裝置襯底10可與標準半導體設備與制造相容?？赏ㄟ^任何機械和/或化學薄化技術，例如研磨、拋光或蝕刻，薄化裝置襯底10。

如圖2f與圖1的操作160所示，方法100繼續(xù)進行操作160，在操作160中，在裝置襯底20的第一表面101上方，形成裝置30。裝置30可為mems裝置、半導體裝置、電子裝置、機械裝置、主動裝置、被動裝置、其組合、或任何其它的裝置。在一些實施例中，裝置30包含mems裝置，例如音響裝置(acousticdevice)。在一些實施例中，裝置30包含mems裝置，例如音響裝置(acousticdevice)，以及主動裝置，例如cmos裝置，以用于處理mems裝置產生的信號。例如，音響裝置為麥克風裝置或超音波裝置，其為用于感測聲波并且將聲波轉換為電子信號。

在一些實施例中，在裝置襯底10的第一表面101上方形成裝置30包含形成多個電介質層31與導電層32的薄膜堆疊。電介質層31與導電層32可交替形成。在一些實施例中，導電層32至少包含板與隔膜(diaphragm)，且板與隔膜之間由至少一電介質層31相隔。在本發(fā)明中，導電層32包含第一板41、隔膜42、以及第二板43，其中隔膜42插在第一板41與第二板43之間。第一板41與第二板43作為電極。在一些實施例中，可省略第一板41或第二板43其中之一。隔膜42也稱為膜(membrane)。

在一些實施例中，隔膜42為導電性或半導體性。例如，隔膜42由半導體材料形成，例如多晶硅或任何其它合適的半導體材料并且摻雜p型、n型摻質、或具導電性的類似者。在一些實施例中，隔膜42由電介質材料或以導電材料覆蓋之半導體材料形成。在一些實施例中，隔膜42包含孔洞42h以調節(jié)隔膜42的共振形式和/或防止隔膜42因過大的壓力而破裂。

第一板41與第二板43為導電性的或半導體性的。在一些實施例中，第一板41或第二板43由半導體材料形成，例如多晶硅與摻雜p型、n型摻質、或具導電性的類似者。在一些實施例中，第一板41或第二板43由電介質材料或導電材料覆蓋之半導體材料形成。在一些實施例中，第一板41或第二板43可為單層結構。在一些實施例中，第一板41或第二板43可為多層結構，其包含導電材料層與至少一絕緣層。例如，多層結構包含氮化硅層與硅層(sin/si)的薄膜堆疊，或氮化硅層、硅層、以及另一氮化硅層(sin/si/sin)的薄膜堆疊。

在一些實施例中，第一板41包含通氣孔41h，且/或第二板43包含通氣孔43h。通氣孔41h與43h用于調節(jié)隔膜42的共振形式和/或防止隔膜42因過大的壓力而破裂。

電介質層31用作犧牲結構層。犧牲結構層經形成以用以支撐或包圍包含隔膜42與板的導電層32，所述板例如第一板41和第二板43。犧牲結構層暫時形成于導電層32之間，因而在制造過程中，導電層32可受支撐。而后，移除各個犧牲結構層的一部分，因而隔膜42與第一板41和第二板43的各者之間存在空氣間隙。電介質層31的材料包含半導體氧化物(例如氧化硅)、半導體氮化物(例如氮化硅)、半導體氮氧化物(氮氧化硅)、或任何其它合適的電介質材料。在一些實施例中，電介質層31的材料以及載體襯底20與裝置襯底10的材料具有不同的蝕刻選擇性。在一些實施例中，電介質層31與中間層22可包含相同的電介質材料。

在一些實施例中，在薄膜堆疊上方，形成多個連接墊34與蝕刻停止層36。連接墊34用作裝置30外部或內部的連接部件。在一些實施例中，連接墊34分別電連接到第一板41與第二板43。連接墊34也可電連接到另一結構，例如防護環(huán)(guardring)。連接墊34的材料可包含金屬，例如金(au)、合金，例如鋁銅(alcu)、或任何其它導電材料。蝕刻停止層36用于當蝕刻電介質層31時，保護連接墊34免于受到蝕刻或破壞。在一些實施例中，蝕刻停止層36分別覆蓋連接墊34的橫側。

如圖2g與圖1的操作170所示，方法100繼續(xù)進行操作170，在操作170中，從第四表面204圖案化載體襯底20與裝置襯底10，以于載體襯底20、中間層22、以及裝置襯底10中形成空腔10c(也稱為背腔室)。在一些實施例中，裝置20包含電容式麥克風裝置或電容式超音波裝置，以及空腔10c用作共振腔室?？苫诓煌剂浚珈`敏性、信噪比、頻率響應以及其它因素，而修改形狀、尺寸與深度。在一些實施例中，空腔10c的側壁基本垂直于裝置襯底10的第二表面102，也就是說，載體襯底20中的空腔10c與裝置襯底10中的空腔10c具有相同尺寸。在一些其它的實施例中，空腔10c的側壁相對于裝置襯底10的第二表面102傾斜。例如，裝置襯底10中的空腔10c的尺寸小于載體襯底20中的空腔10c的尺寸?？赏ㄟ^蝕刻，例如干式蝕刻和/或濕式蝕刻，形成空腔10c。在一些實施例中，在相同的蝕刻操作中，蝕刻去除空腔10c所暴露的中間層22。

方法100可繼續(xù)進行以下操作。如圖2h所示，經由空腔10c以及經由裝置30的頂部表面(與空腔10c對置的表面)，蝕刻各個電介質層31的一部分以懸掛(suspend)隔膜42。在移除所述部分的電介質層31之后，在隔膜42與板41之間以及隔膜42與第二板43之間，形成空氣間隙。據(jù)此，隔膜42與第一板41和第二板43相隔，因而可相對于第一板41和/或第二板43移動。因此，隔膜42可受到聲壓而共振。在一些實施例中，沿著各個電介質層31的所述部分，同時蝕刻去除部分的中間層22。在此例子中，中間層22與載體襯底20之間的接觸面積減少，因而可輕易地從載體襯底20拾取裝置襯底10。

如圖2i所示，載體襯底20的第四表面204附接到薄膜(film)26。在一些實施例中，薄膜26為粘性膜，例如膠帶，其可粘附到載體襯底20。在一些實施例中，薄膜26為與載體襯底20的第四表面204基本齊平。而后，進行切割操作以沿著切割線切割裝置襯底10，因而裝置襯底10分為數(shù)片，而裝置襯底10的各片仍附接到載體襯底20而無散落。

在一些實施例中，未沿著裝置襯底10切割載體襯底20。在一些其它的實施例中，也沿著裝置襯底10切割載體襯底20，因而載體襯底20被分為數(shù)片。在一些實施例中，通過激光切割或任何合適的切割技術，達成裝置襯底10與載體襯底20的切割。裝置襯底10的凹槽102h與載體襯底20的凹槽204h為用于在切割操作中防止裝置襯底10與載體襯底20沿著其它橫向破裂。

如圖2j所示，裝置30與裝置襯底10的各片在載體襯底20被拾取并且與載體襯底20分隔。據(jù)此，制造出裝置結構50，例如mems結構。在一些實施例中，中間層22或部分的中間層22保留在裝置襯底10的第二表面102上，因而在裝置襯底10的第二表面102上形成凸塊24。凸塊24的圖案可規(guī)則或不規(guī)則分布。

本發(fā)明的制造結構的方法并不限于上述實施例，并且可具有其它不同的實施例。為了簡化說明并且便于比較本發(fā)明的各個實施例，以下實施例中相同的元件以相同的元件符號標示。為了使其更容易比較實施例之間的差異，以下說明將詳述不同實施例之間的相異之處，并且不再冗余描述相同的特征。

圖3a、3b和3c為根據(jù)本發(fā)明的一些實施例說明制造結構的各種操作中的一者的橫截面圖。如圖3a所示，不同于圖2a到2j的實施例，在附接裝置襯底10的第二表面102到載體襯底20的第三表面203之前，圖案化中間層22以形成凹部22t。凹部22t為用于預先調節(jié)中間層22與載體襯底20之間的接觸面積。

如圖3b所示，憑借凹部22t(未繪示)，隨著蝕刻電介質層31，中間層22與載體襯底20之間的接觸面積將會減少到所要值。據(jù)此，中間層22與載體襯底20之間的粘附降低到所要值以利于后續(xù)的脫膜(releasing)操作。而后，在裝置襯底10上，形成裝置30。

如圖3c所示，載體襯底20的第四表面204附接到薄膜26。接著，進行切割操作以切割裝置襯底10，因而裝置襯底10分為數(shù)片，而裝置襯底10的各片仍附接到載體襯底20而未散落。裝置30與裝置襯底10的各片從載體襯底20被拾取并且與載體襯底20分隔。據(jù)此，制造裝置結構60。在一些實施例中，中間層22或部分的中間層22保留在裝置襯底10的第二表面102上，因而在裝置襯底10的第二表面102上形成凸塊24。凸塊24的圖案可規(guī)則或不規(guī)則分布。

圖4a和4b為根據(jù)本發(fā)明的一些實施例說明制造結構的各種操作之一的橫截面圖。如圖4a所示，不同于圖2a到2j的實施例，圖案化載體襯底20以形成溝槽20a，以及圖案化裝置襯底10以形成通路孔10a。溝槽20a與通路孔洞10a一起形成空腔10c，并且溝槽20a的尺寸大于通路孔10a的尺寸。在一些實施例中，通過多階段蝕刻，形成溝槽20a與通路孔10a，以及各個蝕刻階段可為濕式蝕刻或干式蝕刻。溝槽20a的側壁可基本垂直于載體襯底20的第四表面204或相對于載體襯底20的第四表面204傾斜。通路孔10a的側壁可基本垂直于裝置襯底10的第二表面102或相對于裝置襯底10的第二表面102傾斜。

而后，載體襯底20附接到薄膜26。在一些實施例中，薄膜26的一部分附接到載體襯底20的第四表面204，以及薄膜26的另一部分附接到裝置襯底10的第二表面102。

如圖4b所示，進行切割操作以切割裝置襯底10，因而裝置襯底10分為數(shù)片，而裝置襯底10的各片仍附接到載體襯底20而未散落。裝置30與裝置襯底10的各片從載體襯底被拾取，并且與載體襯底20分隔。據(jù)此，制造裝置結構70。

在本發(fā)明的方法中，裝置結構受到載體襯底支撐，因而可被薄化到預定厚度，滿足一些裝置的需求，例如mems裝置和/或半導體裝置。受到載體襯底支撐的薄化的裝置襯底與標準半導體工藝與設備可相同，而不增加破裂風險。

在一例示方面，提供制造結構的方法。所述方法包含以下操作。接收具有彼此對置的第一表面與第二表面的裝置襯底。接收具有彼此對置的第三表面與第四表面的載體襯底。在載體襯底的第三表面與裝置襯底的第二表面之間，形成中間層。裝置襯底的第二表面附接到載體襯底的第三表面。從第一表面薄化裝置襯底。在裝置襯底的第一表面上方，形成裝置。從第四表面圖案化載體襯底與裝置襯底，以于載體襯底、中間層、以及裝置襯底中，形成空腔。

在另一例示方面，提供制造mems結構的方法。所述方法包含以下操作。提供襯底，所述襯底具有載體襯底、裝置襯底、以及插在其間的中間層。中間層具有多個凹部。薄化裝置襯底。在裝置襯底上方，形成mems裝置，其中mems裝置包括隔膜、重疊于所述隔膜的板、以及包圍所述隔膜與所述板的至少一電介質層。蝕刻所述襯底，以形成暴露所述電介質層的空腔。蝕刻所述電介質層的一部分以暴露所述隔膜與所述板，并且同時蝕刻所述中間層的一部分。

在另一方面，提供mems結構。mems裝置包含襯底、板、隔膜、空腔、以及凸塊。所述襯底具有第一表面與第二表面。所述板為位于所述襯底的第一表面上方。所述隔膜為位于襯底的第一表面上方。所述空腔為形成于襯底中并且暴露所述板與所述隔膜。所述凸塊為位于襯底的第二表面上。

前述內容概述一些實施方式的特征，因而熟知此技藝的人士可更好地理解本發(fā)明的各方面。熟知此技藝的人士應理解可輕易使用本發(fā)明作為基礎，用于設計或修飾其它工藝與結構而實現(xiàn)與本申請案所述的實施例具有相同目的和/或達到相同優(yōu)點。熟知此技藝的人士也應理解此均等架構并不脫離本發(fā)明揭示內容的精神與范圍，并且熟知此技藝的人士可進行各種變化、取代與替換，而不脫離本發(fā)明的精神與范圍。