形成基板兩側(cè)包括mems設(shè)備及集成電路的半導(dǎo)體結(jié)構(gòu)的方法以及相關(guān)結(jié)構(gòu)和設(shè)備的制作方法
【專利摘要】一種形成半導(dǎo)體設(shè)備的方法，該半導(dǎo)體設(shè)備包括集成電路以及與集成電路操作地聯(lián)接的微機(jī)電系統(tǒng)(MEMS)設(shè)備，該方法包括：形成導(dǎo)電通道，該導(dǎo)電通道從基板的第一主表面朝向基板的相反的第二主表面至少部分地延伸穿過基板；以及將集成電路的至少一部分制造在基板的第一主表面上。MEMS設(shè)備設(shè)置在基板的第二主表面上，并且使用至少一個(gè)導(dǎo)電通道將MEMS設(shè)備與集成電路操作地聯(lián)接。使用這種方法制造的結(jié)構(gòu)和設(shè)備。
【專利說明】形成基板兩側(cè)包括MEMS設(shè)備及集成電路的半導(dǎo)體結(jié)構(gòu)的 方法以及相關(guān)結(jié)構(gòu)和設(shè)備

【技術(shù)領(lǐng)域】
[0001] 本公開涉及制造半導(dǎo)體結(jié)構(gòu)的方法，該半導(dǎo)體結(jié)構(gòu)包括一個(gè)或多個(gè)微機(jī)電系統(tǒng) (MEMS)設(shè)備以及位于其中的導(dǎo)電通道，還涉及使用這種方法制造的半導(dǎo)體結(jié)構(gòu)。

【背景技術(shù)】
[0002] 半導(dǎo)體結(jié)構(gòu)是制造半導(dǎo)體設(shè)備中所使用或者形成的結(jié)構(gòu)。例如，半導(dǎo)體設(shè)備包括 電子信號(hào)處理器、電子內(nèi)存設(shè)備、光敏設(shè)備以及微機(jī)電系統(tǒng)（MEMS)設(shè)備。這些結(jié)構(gòu)以及材 料通常包括一個(gè)或多個(gè)半導(dǎo)體材料（例如，硅、鍺、III-V半導(dǎo)體材料等），并且可包括集成 電路的至少一部分。
[0003] MEMS設(shè)備是小型設(shè)備，其具有物理有源特征及電氣有源特征。MEMS設(shè)備的有源特 征可以具有微米尺寸和/或納米尺寸特征。例如，MEMS設(shè)備可以具有的有源特征的截面尺 寸為大約100ym或者更少。
[0004] MEMS設(shè)備通常包括換能器，該換能器將電能轉(zhuǎn)換為動(dòng)能（物理能量），或者將動(dòng)能 轉(zhuǎn)換為電能，電能呈例如電壓或者電流的形式，動(dòng)能呈例如機(jī)械偏轉(zhuǎn)或者振動(dòng)的形式。例 如，MEMS設(shè)備包括共振器，該共振器響應(yīng)于施加的電信號(hào)生成共振的機(jī)械振動(dòng)。MEMS設(shè) 備還包括傳感器，傳感器用以通過感測由物理現(xiàn)象所引起的電信號(hào)的變動(dòng)來感測物理現(xiàn)象 (例如，偏轉(zhuǎn)、壓力、振動(dòng)等）。一些MEMS設(shè)備的特征可以既是共振器又是傳感器。
[0005] 本領(lǐng)域中公知了許多類型的MEMS共振器例如包括板聲波共振器、撓曲型共振器、 體聲波（BAW)共振器、表面聲波（SAW)共振器以及薄膜體聲波共振器（FBAR)。


【發(fā)明內(nèi)容】

[0006] 提供該
【發(fā)明內(nèi)容】
來介紹簡化形式的構(gòu)思選擇。這些構(gòu)思在以下公開的示范實(shí)施例 中將進(jìn)一步詳細(xì)描述。該
【發(fā)明內(nèi)容】
不旨在識(shí)別所要求保護(hù)的主題的關(guān)鍵特征或者重要特 征，也不旨在用以限制所要求保護(hù)的主題的范圍。
[0007] 在一些實(shí)施例中，本公開包括形成半導(dǎo)體設(shè)備的方法，所述半導(dǎo)體設(shè)備包括集成 電路以及與所述集成電路操作地聯(lián)接的MEMS設(shè)備。根據(jù)這種方法，導(dǎo)電通道可以形成為從 所述基板的第一主表面朝向所述基板的相反的第二主表面至少部分地延伸穿過所述基板。 集成電路的至少一部分制造在所述基板的第一主表面上。MEMS設(shè)備設(shè)置在所述基板的第二 主表面上，使用所述至少一個(gè)導(dǎo)電通道將MEMS設(shè)備與所述集成電路操作地聯(lián)接。
[0008] 在其他實(shí)施例中，本公開包括半導(dǎo)體結(jié)構(gòu)，其具有：形成在基板的第一主表面上的 集成電路的至少一部分；位于所述基板的第二主表面上的包括換能器的MEMS設(shè)備；以及導(dǎo) 電通道，其延伸穿過所述基板并且將所述MEMS設(shè)備電聯(lián)接至所述集成電路的所述至少一 部分。所述基板的第二主表面布置在所述基板的與所述基板的第一主表面相反的一側(cè)。
[0009] 在又一實(shí)施例中，本公開包括電子設(shè)備，其包括：基板，該基板具有有源表面以及 相對的背面；集成電路的有源部件，其位于所述基板的有源表面上；MEMS換能器，其位于所 述基板的背面；以及導(dǎo)電通道，其延伸穿過所述基板并且將所述MEMS換能器電聯(lián)接至位于 所述基板的有源表面上的所述集成電路的有源部件。

【專利附圖】

【附圖說明】
[0010] 盡管說明書附帶權(quán)利要求書，權(quán)利要求書尤其指出并獨(dú)特地陳述了本發(fā)明的實(shí)施 例，但是，結(jié)合附圖，本公開的實(shí)施例的優(yōu)勢可以很容易地從本公開實(shí)施例的特定例子的說 明獲得，其中：
[0011] 圖1至圖8圖示了可以用以形成半導(dǎo)體設(shè)備的方法的例子，半導(dǎo)體設(shè)備包括集成 電路的至少一部分以及與集成電路操作地聯(lián)接的MEMS設(shè)備，其中，MEMS設(shè)備與基板單獨(dú)制 造，隨后結(jié)合至基板，基板上形成有集成電路；
[0012] 圖1是圖不出基板的簡化截面圖；
[0013] 圖2圖示了導(dǎo)電通道，它們從基板的第一主表面朝向基板的第二主表面部分地延 伸穿過圖1的基板；
[0014] 圖3圖示了晶體管，其形成在基板的第一主表面處；
[0015] 圖4圖示了導(dǎo)電特征部，它們制造在圖3的晶體管上，并且與晶體管和導(dǎo)電通道電 通信；
[0016] 圖5圖示了凹槽，其形成在基板的第二主表面中；
[0017] 圖6圖示了MEMS設(shè)備，其至少部分地布置在圖5示出的基板中的凹槽中，并且與 導(dǎo)電通道聯(lián)接；
[0018] 圖7圖示了導(dǎo)電觸頭，它們形成在基板的第一主表面上面；
[0019] 圖8圖示了圖7的結(jié)構(gòu)，其使用形成在基板的第一主表面上面的導(dǎo)電觸頭在結(jié)構(gòu) 上聯(lián)接至以及電聯(lián)接至更高水平的基板；
[0020] 圖9至圖18圖示了可以用以形成半導(dǎo)體設(shè)備方法的另一例子，半導(dǎo)體設(shè)備包括集 成電路的至少一部分以及與集成電路操作地聯(lián)接的MEMS設(shè)備，其中，MEMS設(shè)備的至少一部 分與基板一體地制造，該基板上形成有集成電路；
[0021] 圖9圖示了與圖4類似的結(jié)構(gòu)，包括：基板；導(dǎo)電通道，它們從基板的第一主表面 朝向基板的第二主表面部分地延伸穿過基板；以及在基板的第一主表面上面的晶體管及其 他導(dǎo)電特征部；
[0022] 圖10圖示了通過從基板的第二主表面移除材料使圖9的基板變薄所形成的結(jié) 構(gòu)；
[0023] 圖11圖示了換能器腔室凹槽，其形成在圖10的基板的第二主表面中；
[0024] 圖12圖示了絕緣體上半導(dǎo)體型結(jié)構(gòu)，其結(jié)合至圖11的基板的第二主表面；
[0025] 圖13圖示了從絕緣體上半導(dǎo)體型結(jié)構(gòu)轉(zhuǎn)移至基板的第二主表面的相對薄的材料 層；
[0026] 圖14圖示了通過處理圖13所示的轉(zhuǎn)移的薄材料層以形成共振器所形成的結(jié)構(gòu)， 共振器包括一部分薄材料層；
[0027] 圖15圖示了通過圖14的轉(zhuǎn)移的薄材料層形成的電觸頭結(jié)構(gòu)，以建立在一個(gè)或多 個(gè)導(dǎo)電通道和包括一部分薄材料層的共振器之間的電接觸；
[0028] 圖16圖示了帽結(jié)構(gòu)，其結(jié)合至基板的第二主表面、薄材料層和包括一部分薄材料 層的共振器的上面；
[0029]圖17圖示了導(dǎo)電觸頭，其形成在基板的第一主表面上面；
[0030]圖18圖示了圖17的結(jié)構(gòu)，其使用形成在基板的第一主表面上面的導(dǎo)電觸頭在結(jié) 構(gòu)上聯(lián)接至以及電聯(lián)接至更高水平的基板；
[0031] 圖19至圖28圖示了可以用以形成半導(dǎo)體設(shè)備方法的另一例子，半導(dǎo)體設(shè)備包括 集成電路的至少一部分以及與集成電路操作地聯(lián)接的MEMS設(shè)備，其中，MEMS設(shè)備的一部分 與基板一體地制造，該基板上形成有集成電路，MEMS設(shè)備的另一部分與基板單獨(dú)制造并且 隨后結(jié)合至基板；
[0032] 圖19圖示了類似于圖10的結(jié)構(gòu)，其包括：基板；導(dǎo)電通道，它們從基板的第一主 表面至基板的第二主表面部分地延伸穿過基板；以及在基板的第一主表面上面的晶體管以 及其他導(dǎo)電特征部；
[0033] 圖20圖示了換能器腔室凹槽，其形成在圖19的基板的第二主表面中；
[0034] 圖21圖示了絕緣體上半導(dǎo)體型結(jié)構(gòu)；
[0035] 圖22圖示了換能器腔室凹槽，其形成在基板的主表面中；
[0036] 圖23圖示了結(jié)合至圖22的基板的主表面的圖21的絕緣體上半導(dǎo)體型結(jié)構(gòu)；
[0037] 圖24圖示了在形成圖23的結(jié)合結(jié)構(gòu)之后，通過從絕緣體上半導(dǎo)體型結(jié)構(gòu)移除相 對厚的塊材料體積，而從圖21的絕緣體上半導(dǎo)體型結(jié)構(gòu)轉(zhuǎn)移至圖22的基板的第二主表面 的相對薄的材料層；
[0038] 圖25圖示了通過處理圖24所示的轉(zhuǎn)移的薄材料層以形成共振器所形成的結(jié)構(gòu)， 共振器包括一部分薄材料層；
[0039] 圖26圖示了圖25的結(jié)構(gòu)，其在結(jié)構(gòu)上聯(lián)接以及電聯(lián)接圖20的結(jié)構(gòu)，使得圖25的 結(jié)構(gòu)的共振器電聯(lián)接圖20的結(jié)構(gòu)的導(dǎo)電通道；
[0040] 圖27圖示了形成在圖26的結(jié)構(gòu)上的導(dǎo)電觸頭；以及
[0041]圖28圖示了圖27的結(jié)構(gòu)，該結(jié)構(gòu)使用導(dǎo)電觸頭在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至更 高水平基板。

【具體實(shí)施方式】
[0042] 此處提出的圖例不旨在作為任何特定半導(dǎo)體材料、結(jié)構(gòu)或者設(shè)備的實(shí)際視圖，而 僅僅是用以描述本公開的實(shí)施例的理想圖示。
[0043] 此處使用的任何標(biāo)題不應(yīng)理解為限制本發(fā)明實(shí)施例的范圍，該范圍由以下權(quán)利要 求以及它們的法律上的等同結(jié)構(gòu)限定。任何具體標(biāo)題中描述的構(gòu)思通常能夠應(yīng)用到整個(gè)說 明書的其他段落中。
[0044] 此處引用了數(shù)個(gè)參考文獻(xiàn)，它們的整個(gè)公開通過引用整體上并入此處用于所有目 的。此外，不管引用的參考文獻(xiàn)的特征如何，所有參考文獻(xiàn)都不被視為是本文要求保護(hù)的主 題的發(fā)明的現(xiàn)有技術(shù)。
[0045] 本公開包括可以用以形成半導(dǎo)體設(shè)備的方法，半導(dǎo)體設(shè)備包括集成電路的至少一 部分以及MEMS設(shè)備。集成電路包括導(dǎo)電通道，一個(gè)或多個(gè)導(dǎo)電通道可以與MEMS設(shè)備電通 信。MEMS設(shè)備可以與基板單獨(dú)制造并且隨后結(jié)合至基板，在該基板上制造有集成電路設(shè)備； MEMS設(shè)備可以一體地形成在該基板上，該基板上制造有集成電路的一部分；或者，MEMS設(shè) 備的一部分可以一體地形成在該基板上，該基板上制造有集成電路，而MEMS設(shè)備的另一部 分可以與基板單獨(dú)形成并且隨后結(jié)合至基板。這種方法的例子以下進(jìn)一步詳細(xì)公開。
[0046] 圖1至圖8圖示了形成半導(dǎo)體設(shè)備的方法的非限制性例子，該方法包括：將集成電 路的至少一部分形成在基板上；以及隨后將單獨(dú)形成的MEMS設(shè)備附接至基板的背側(cè)。
[0047] 圖1是基板100的簡化截面圖?；?00可以包括本領(lǐng)域中稱為"晶片"或者"晶 圓"的物質(zhì)，并且可是大致平面狀的?；?00可以包括制造集成電路時(shí)通常使用的許多 材料中的任何材料。作為非限制性例子，基板100可以包括氧化物（例如，氧化鋁、氧化鋯、 氧化硅等）或者半導(dǎo)體材料（例如，硅、鍺、III-V半導(dǎo)體材料等）。在一些實(shí)施例中，基板 100可以包括結(jié)晶材料（例如，多晶或者單晶材料）。此外，基板100可以至少大致包括單 個(gè)大致均質(zhì)材料，或者基板100可以包括多層結(jié)構(gòu)。
[0048] 參考圖2,一個(gè)或多個(gè)導(dǎo)電通道102可以形成在基板100中。一個(gè)或多個(gè)導(dǎo)電通道 102可以從基板100的第一主表面104朝向位于基板100的相反側(cè)的基板100的第二主表 面106形成在基板100中。圖2圖示了四個(gè)（4)導(dǎo)電通道102,但是基板100可以實(shí)際上包 括任何數(shù)量的導(dǎo)電通道102。導(dǎo)電通道102可以使用本領(lǐng)域公知的處理形成。例如，通道 孔可以使用例如光刻掩蔽以及刻蝕處理而形成在基板100中。在這種實(shí)施例中，掩模層可 以沉積在基板100的第一主表面104上面，并且選擇性地被圖案化，以便在期望刻蝕至基板 100以形成通道孔的部位處形成穿過掩模層的孔口。在形成圖案化掩模層之后，使用例如干 法反應(yīng)離子刻蝕處理對基板100的通過圖案化掩模層被暴露的區(qū)域進(jìn)行刻蝕以在基板100 中形成通道孔。在刻蝕處理之后，可以移除圖案化掩模層，并且通道孔可以填充有導(dǎo)電材料 以形成導(dǎo)電通道102。導(dǎo)電材料可以包括例如摻雜多晶硅。在一些實(shí)施例中，導(dǎo)電材料可 以包括多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括多個(gè)不同的導(dǎo)電材料層。使用一個(gè)或多個(gè)沉積處理（例 如，物理氣相沉積處理（PVD)或者化學(xué)氣相沉積（CVD)處理）、非電解浸鍍處理以及電解浸 鍍處理，可以將導(dǎo)電材料沉積在通道孔內(nèi)。
[0049] 如圖2所示，在一些實(shí)施例中，導(dǎo)電通道102可以僅部分地延伸穿過基板100。在 其他實(shí)施例中，導(dǎo)電通道102可以整體延伸穿過基板100。在一些實(shí)施例中，基板100在第 一主表面104和第二主表面106之間可以具有的平均層厚度（圖2的角度看的垂直尺寸） 為大約二百五十微米（250ym)或更多，大約五百微米（500ym)或更多，或者甚至七百五十 微米（750ym)或更多。但是，導(dǎo)電通道102可以具有平均截面尺寸（例如，平均直徑），使 得導(dǎo)電通道102的縱橫比（縱橫比為長度與平均截面尺寸之比）是大約二十五（25)或者 更少，大約十（10)或者更少，或者甚至大約五（5)或者更少。難以將導(dǎo)電通道102制造為 具有高的縱橫比。因而，理想的是，導(dǎo)電通道102形成為部分地穿過基板100,然后隨后將基 板100的至少一部分變薄，以便在基板的第二主表面106處暴露導(dǎo)電通道102,如下文討論 的。
[0050] 集成電路的至少一部分可以制造在基板100的第一主表面104上。例如，圖3圖 示了形成在第一主表面104上的有源層108,其包括多個(gè)晶體管110。因而，基板100的第 一主表面104可以包括的是本領(lǐng)域中通常稱為基板100的"有源表面"，而基板100的第二 主表面106可以包括的是本領(lǐng)域中通常稱為基板100的"背面"。使用本領(lǐng)域公知的處理， 晶體管110可以形成在基板100的第一主表面104中、基板100的第一主表面104上和/ 或基板100的第一主表面104上面。作為非限制性例子，晶體管110可以包括金屬氧化物 半導(dǎo)體場效應(yīng)晶體管（MOSFET)，并且可實(shí)施互補(bǔ)金屬氧化物半導(dǎo)體技術(shù)（CMOS)。本領(lǐng)域通 常采用的制造這種晶體管110的處理通常在本領(lǐng)域中稱為"前道工序"（FEL)處理，通常涉 及在大于四百攝氏度（400°C)的溫度下實(shí)施的處理。因而，在這種實(shí)施例中，用以形成導(dǎo)電 通道102的導(dǎo)電材料（在形成有源層108之前被制造）可以包括的材料是：結(jié)構(gòu)在用以形 成晶體管110的FEL處理期間所經(jīng)歷的溫度范圍內(nèi)穩(wěn)定的材料。例如，在這種實(shí)施例中，用 以形成導(dǎo)電通道102的導(dǎo)電材料可以包括摻雜多晶硅。
[0051] 參考圖4,在形成晶體管110之后，可以在晶體管110的與基板100的第一主表面 104相反側(cè)上形成一個(gè)或多個(gè)額外的導(dǎo)電特征層，用以將晶體管110的各種特征部（例如， 晶體管110的源極、漏極以及柵極）電性互連。導(dǎo)電特征部可以包括一個(gè)或多個(gè)橫向延伸 的導(dǎo)電線112(例如，跡線）、垂直延伸的導(dǎo)電通道114以及電接觸點(diǎn)116。導(dǎo)電特征部可以 包括至少部分地嵌入介電材料118中的導(dǎo)電材料區(qū)域（例如，銅、鋁、鎢等）。一個(gè)或多個(gè)導(dǎo) 電特征層和圍繞介電材料118的層可以用層層平印處理形成在晶體管110中。在這種處理 中，介電材料層以及導(dǎo)電材料層可以沉積并且選擇性地以交替方式被圖案化，以形成各種 導(dǎo)電特征部和介電材料118。本領(lǐng)域中制造這些導(dǎo)電特征部通常采用的處理通常在本領(lǐng)域 中稱為"后道工序"（BE0L)處理，通常涉及在大約四百攝氏度（400°C)或者更低溫度下實(shí) 施的處理（但是，在一些實(shí)施例中，被沉積作為BE0L處理的一部分的一個(gè)或多個(gè)初始金屬 層可以包括鎢，鎢可以在高達(dá)大約九百攝氏度（900°C)的溫度下被沉積）。
[0052] 形成在晶體管110上面的一個(gè)或多個(gè)導(dǎo)電特征部（例如，一個(gè)或多個(gè)導(dǎo)電線112、 導(dǎo)電通道114以及電接觸點(diǎn)116)可以與一個(gè)或多個(gè)導(dǎo)電通道102電聯(lián)接。換句話說，在至 少一個(gè)導(dǎo)電通道102和一個(gè)或多個(gè)導(dǎo)電特征部之間可以提供連續(xù)電路徑。
[0053] 在其他實(shí)施例中，導(dǎo)電通道102可以在形成晶體管110之后制造，而不是在形成晶 體管110之前。換句話說，晶體管110可以制造在基板100上，然后可以制造穿過有源層以 及部分地穿過基板100的導(dǎo)電通道102,該有源層包括晶體管110。因而，導(dǎo)電通道102可 以在標(biāo)準(zhǔn)FE0L處理之前制造，在標(biāo)準(zhǔn)FE0L處理之后制造，在標(biāo)準(zhǔn)BE0L處理之前制造，或者 在BE0L處理之后制造。如先前提到的，被沉積作為BE0L處理的一部分的一個(gè)或多個(gè)初始金 屬層可以包括鎢，鎢可以在高達(dá)大約九百攝氏度（900°C)的溫度下被沉積。在一些實(shí)施例 中，可以在BE0L處理中沉積這種初始鎢層之后但在完成BE0L處理之前，制造導(dǎo)電通道102。
[0054] 在FE0L處理之后制造導(dǎo)電通道102的實(shí)施例中，導(dǎo)電通道102可以包括的導(dǎo)電材 料是這樣的，該導(dǎo)電材料在高于900°C或者甚至高于400°C的溫度下不必是穩(wěn)定的，因?yàn)橛?于存在BE0L特征故后續(xù)處理可以限制為低溫度。因而，在這種實(shí)施例中，導(dǎo)電通道102可 以包括金屬、金屬合金或者摻雜多晶娃。
[0055] 在上述FEL處理以及BEL處理之后，可以將MEMS設(shè)備設(shè)置在基板100的第二主表 面106處（例如，之上或者上面），以及使用一個(gè)或多個(gè)導(dǎo)電通道102將其操作地聯(lián)接集成 電路（其可以包括晶體管110、導(dǎo)電線112、導(dǎo)電通道114以及接觸點(diǎn)116)。
[0056] 例如，凹槽可以形成在基板100的第二主表面106中，可以將單獨(dú)制造的MEMS設(shè) 備至少部分地布置在凹槽內(nèi)，并且與導(dǎo)電通道102在結(jié)構(gòu)上聯(lián)接以及電聯(lián)接，如下文參考 圖5和圖6討論的。
[0057] 參考圖5,凹槽120可以形成在基板100的第二主表面106中?？梢允褂美绻饪?掩蔽以及刻蝕處理將凹槽120形成在基板100的第二主表面106中。在這種實(shí)施例中，掩 模層可以沉積在基板100的第二主表面106上面以及選擇性地被圖案化，以便在期望刻蝕 入基板110以形成凹槽120的部位處形成穿過掩模層的孔口。在形成圖案化掩模層之后， 使用例如濕式化學(xué)刻蝕處理或者干法反應(yīng)離子刻蝕處理對基板100的通過圖案化掩模層 的孔口被暴露的區(qū)域進(jìn)行刻蝕，以在基板100的第二主表面106中形成凹槽120。在刻蝕處 理之后，可以移除圖案化掩模層。
[0058] 作為一個(gè)非限制性例子，在基板100包括硅的實(shí)施例中，可以使用濕式化學(xué)刻蝕 處理將凹槽120刻蝕在硅基板100中，在該處理中，溶液包括大約20%至大約50%體積的 氫氧化鉀（KOH)以及大約50%至大約80%體積的水（H20)?？涛g處理可以在大約二十?dāng)z 氏度（20°C)至大約一百攝氏度（KKTC)之間執(zhí)行足夠時(shí)間，以形成具有期望尺寸的凹槽 120〇
[0059] 作為非限制性例子，凹槽120可以具有的在基板100中的平均深度（圖5的角度 看的垂直尺寸）為至少大約一百微米（100um)，至少大約三百微米（300ym)，或者甚至至 少大約五百微米（500ym)。此外，凹槽120可以具有的平行于基板100的第二主表面106 的平均寬度（圖5的角度看的水平尺寸）為至少大約0. 1厘米（0.lcm)，至少大約0. 5厘米 (0. 5cm)，或者甚至至少大約1厘米（1. 0cm)。凹槽120的截面形狀可以取決于刻蝕處理中 采用的刻蝕劑是各向同性的刻蝕劑還是各向異性的刻蝕劑。
[0060] 如圖5所示，可以執(zhí)行刻蝕處理，使得凹槽120延伸足夠深度至基板100的第二主 表面106,以在基板100的第二主表面106處在凹槽120內(nèi)暴露導(dǎo)電通道102的端部。因 而，導(dǎo)電通道102可以從第一主表面104至基板100的第二主表面106整體延伸穿過基板 100,至少隨后進(jìn)行刻蝕處理以形成凹槽120。因而，導(dǎo)電通道102可以包括的是本領(lǐng)域中 通常稱為"貫通晶片通道"（TWV)，或者在基板100包括硅的實(shí)施例中包括的是"貫通硅通 道'，（TSV)。
[0061] 參考圖6,在基板100的第二主表面106中形成凹槽120之后，可以將單獨(dú)制造的 MEMS設(shè)備122至少部分地布置在凹槽120內(nèi)，結(jié)合至基板100以及與基板100上承載的集 成電路操作地聯(lián)接。
[0062] 在一些實(shí)施例中，MEMS設(shè)備122包括換能器，諸如共振器和/或傳感器。作為非 限制性例子，MEMS設(shè)備122可以包括以下中的一種或多種：板聲波共振器、撓曲型共振器、 體聲波（BAW)共振器、表面聲波（SAW)共振器以及薄膜體聲波共振器（FBAR)。
[0063] 在一些實(shí)施例中，導(dǎo)電通道102的端部可以在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至MEMS設(shè) 備122的對應(yīng)導(dǎo)電特征部，以將MEMS設(shè)備122結(jié)合至基板100。例如，MEMS設(shè)備122可以 包括電觸頭124, 一個(gè)或多個(gè)電觸頭124可以在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至導(dǎo)電通道102。 雖然圖6未示出，但是電接觸點(diǎn)可選地可以形成在導(dǎo)電通道102的暴露在基板100的第二 主表面106處的凹槽120內(nèi)的端部。MEMS設(shè)備122的電觸頭124然后可以在結(jié)構(gòu)上聯(lián)接至 以及電聯(lián)接形成在導(dǎo)電通道102的端部上的接觸點(diǎn)。在其他實(shí)施例中，電觸頭124可以在 結(jié)構(gòu)上直接聯(lián)接以及電氣地直接聯(lián)接至導(dǎo)電通道102的暴露端部。MEMS設(shè)備122的電觸 頭124可以包括例如金屬球或者隆起，可以使用回流焊接處理、熱壓縮結(jié)合處理、非熱壓縮 結(jié)合處理或者用于建立這種設(shè)備的導(dǎo)電特征部之間的結(jié)構(gòu)互連及電氣互連的任何其他公 知處理，來將金屬球或者隆起在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至導(dǎo)電通道102或者聯(lián)接至形成 在導(dǎo)電通道102上的接觸點(diǎn)。在其他實(shí)施例中，電觸頭124可以包括齊平的接觸點(diǎn)，該齊平 的接觸點(diǎn)至少大致齊平于MEMS設(shè)備122的下主表面，并且該齊平的接觸點(diǎn)可以在直接金屬 間結(jié)合處理中直接結(jié)合至導(dǎo)電通道102的暴露端部。
[0064] 圖6圖示的結(jié)合構(gòu)造通常在本領(lǐng)域中稱為"倒裝芯片（flip-chip) "構(gòu)造。
[0065] 在其他實(shí)施例中，可以使用粘著劑（諸如光固化樹脂（例如，環(huán)氧基樹脂））將 MEMS設(shè)備122在結(jié)構(gòu)上結(jié)合至基板100,然后，MEMS設(shè)備122的導(dǎo)電特征部可以線結(jié)合至 導(dǎo)電通道102或者結(jié)合至形成在導(dǎo)電通道102上的接觸點(diǎn)。
[0066] 雖然圖6未示出，但是環(huán)氧基樹脂或者其他樹脂材料可以設(shè)置在MEMS設(shè)備122和 基板122之間的任何空間中，用作"底部填充"材料。類似地，環(huán)氧基樹脂或者其他樹脂材 料可以設(shè)置在MEMS設(shè)備122上面以及周圍，用作"囊封"材料。
[0067] 雖然MEMS設(shè)備122在圖6中圖示為具有的背面至少大致齊平于基板100的第二 主表面106,但是在其他實(shí)施例中，MEMS設(shè)備122可以從基板100的第二主表面106突出， 或者可以相對于基板100的第二主表面106凹陷。
[0068] 如圖7所示，導(dǎo)電金屬或者金屬合金制成的隆起或者球128可選地可以在基板100 的第一主表面104上面形成在接觸點(diǎn)116上。隆起或者球128可以用來將圖7的結(jié)合半導(dǎo) 體結(jié)構(gòu)130在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至另一結(jié)構(gòu)或者設(shè)備。在一些實(shí)施例中，隆起或者 球128可以包括焊料合金，并且可使用回流焊接處理以在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至另一 結(jié)構(gòu)或者設(shè)備的導(dǎo)電特征部。在其他實(shí)施例中，隆起或者球128可以包括比常規(guī)焊料合金 相對更高熔點(diǎn)的金屬或者金屬合金，并且可使用熱壓縮結(jié)合處理將其在結(jié)構(gòu)上聯(lián)接至以及 電聯(lián)接至另一結(jié)構(gòu)或者設(shè)備的導(dǎo)電特征部。
[0069] 圖8圖示了圖7的結(jié)構(gòu)130在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至另一結(jié)構(gòu)或者設(shè)備132， 使得基板100布置在MEMS設(shè)備122和結(jié)構(gòu)或者設(shè)備132之間。依靠非限制的該例子，導(dǎo)電 材料的隆起或者球128可以在結(jié)構(gòu)上結(jié)合以及電結(jié)合至另一結(jié)構(gòu)或者設(shè)備132上的互補(bǔ)電 觸頭134(例如，結(jié)合墊等）。結(jié)構(gòu)或者設(shè)備132可以包括例如更高水平基板，諸如印刷電路 板。
[0070] 在上述參考圖1至圖8的方法中，MEMS設(shè)備與基板100單獨(dú)制造，集成電路形成 在該基板上。在其他實(shí)施例中，MEMS設(shè)備的至少一部分可以一體地形成在基板100的第二 主表面106上。以下參考圖9至圖18討論這種方法的一個(gè)例子。
[0071] 圖9圖示了結(jié)構(gòu)140,類似于圖4的結(jié)構(gòu)。結(jié)構(gòu)140包括基板100,基板100具有 第一主表面104以及與其相反的第二主表面106。導(dǎo)電通道102從第一主表面104朝向第 二主表面106至少部分地延伸穿過基板100。結(jié)構(gòu)140還包括晶體管110以及形成在晶體 管110上面的導(dǎo)電特征部，導(dǎo)電特征部諸如導(dǎo)電線112、導(dǎo)電通道114以及電接觸點(diǎn)116。結(jié) 構(gòu)140可以如先前參考圖1至圖4描述的那樣形成。
[0072] 參考圖10,通過從基板100的第二主表面106移除基板100的材料，可選地可以 使基板1〇〇變薄。依靠例子但不作為限制，可以使用一個(gè)或多個(gè)刻蝕處理、磨削處理以及拋 光處理（例如，化學(xué)-機(jī)械拋光（CMP)處理）來使基板100變薄。在導(dǎo)電通道102不整體 延伸穿過圖9的結(jié)構(gòu)140中的基板100的實(shí)施例中，可以執(zhí)行變薄處理，至少直到導(dǎo)電通 道102的端部在基板102的第二主表面106處暴露。在一些實(shí)施例中，基板100在變薄處 理之后可以具有的平均厚度為例如大約二百五十微米（250ym)或者更少，大約二百微米 (200ym)或者更少，或者甚至大約一百微米（100ym)或者更少。可選地，載體基板可以在 基板100的第一主表面104上面暫時(shí)結(jié)合至結(jié)構(gòu)140,以利于通過在變薄處理（和/或后續(xù) 處理）期間處理裝備來操作結(jié)構(gòu)140,如期望的那樣。
[0073] 參考圖11，至少一個(gè)換能器腔室凹槽142可以形成在基板100的第二主表面106 中。換能器腔室凹槽142最終用以形成換能器腔室的至少一部分，MEMS設(shè)備的換能器的至 少一部分布置在該腔室中。使用例如光刻掩蔽以及刻蝕處理可以將換能器腔室凹槽142形 成在基板100的第二主表面106中，類似于先前關(guān)于圖5的凹槽120描述的。換能器腔室 凹槽142可以具有任何期望的尺寸和形狀，期望尺寸和形狀可以至少部分地是要形成的換 能器的類型的功能。作為非限制性例子，換能器腔室凹槽142可以延伸至基板100的表面 106的平均深度（圖11的角度看的垂直尺寸）為至少大約一微米（1ym)，至少大約十微米 (10ym)，至少大約一百微米（100ym)，或者甚至五百微米（500ym)或更多。此外，換能器 腔室凹槽142可以具有的平行于基板100的第二主表面106的平均寬度（圖11的角度看 的水平尺寸）為至少大約五十微米（50ym)，至少大約五百微米（500ym)，至少大約一千微 米（1，000ym)或者甚至更大。在換能器形成為包括共振器的實(shí)施例中，共振器共振的頻率 可以至少部分地是換能器腔室凹槽142的尺寸和形狀的函數(shù)，換能器腔室凹槽142的尺寸 和形狀可以設(shè)計(jì)及被選擇以提供期望的共振頻率。
[0074] 在一些實(shí)施例中，換能器腔室凹槽142可以定位得靠近一個(gè)或多個(gè)導(dǎo)電通道102。 可選地，換能器腔室凹槽142可以位于至少兩個(gè)導(dǎo)電通道102之間，如圖12所示，使得第 一導(dǎo)電通道布置在換能器腔室凹槽142第一橫向側(cè)，第二導(dǎo)電通道布置在換能器腔室凹槽 142的相反的橫向側(cè)。
[0075] 在形成換能器腔室凹槽142之后，可以將換能器形成在換能器腔室凹槽142上面。 參考圖12,作為可以用以形成這種換能器的方法的非限制性例子，可以將絕緣體上半導(dǎo)體 類型（SOI型）結(jié)構(gòu)144結(jié)合在基板100的第二主表面106上面以及結(jié)合在換能器腔室凹 槽142上面。SOI型結(jié)構(gòu)144包括相對薄的材料層146,相對的薄材料層146結(jié)合至相對厚 的塊材料體積148,中間材料150位于材料層146和塊材料148之間。材料層146相對于塊 材料148是薄的，塊材料148相對于材料層146是厚的。中間材料150的厚度可以約等于 材料層146,或者其可以薄于材料層146。
[0076]SOI型結(jié)構(gòu)144是這樣的結(jié)構(gòu)，該結(jié)構(gòu)具有與常規(guī)絕緣體上半導(dǎo)體（SOI)結(jié)構(gòu)類似 的結(jié)構(gòu)構(gòu)造，但是材料層146可以包括或者不包括半導(dǎo)體材料，中間材料150可以包括或者 不包括絕緣體材料。材料層146的一部分最終用以形成換能器的至少一部分（例如，共振 器或者傳感器），并且可包括例如壓電材料、半導(dǎo)體材料、陶瓷材料或者金屬材料。壓電材 料包括例如石英（結(jié)晶Si02)、41?04、6&?0 4、8&1103、鋯鈦酸鉛（?21')、氧化鋅以及鋁氮化物。 在一些實(shí)施例中，材料層146可以包括任何這些壓電材料。在其他實(shí)施例中，材料層146可 以包括半導(dǎo)體材料，諸如硅、鍺或者III-V半導(dǎo)體材料（例如，GaN、A1N、InN、GaP、A1P、InP 等）。
[0077] 塊材料148可以包括通常用于SOI基板的許多材料中的任何材料。這種材料包括 例如陶瓷，諸如氧化物（例如，氧化鋁、氧化鋯、氧化硅等），氮化物（例如，氮化硅）以及碳 化物（例如，碳化硅），以及半導(dǎo)體材料（例如，硅、鍺、III-V半導(dǎo)體材料等）。塊材料148 可以包括非結(jié)晶材料或者結(jié)晶材料（例如，多晶或者單晶材料）。中間材料150可以包括介 電材料、金屬材料或者半導(dǎo)體材料。作為非限制性例子，中間材料150可以包括氧化物，諸 如二氧化硅。
[0078] 材料層146可以具有任何期望的平均層厚度。作為非限制性例子，材料層146可 以具有的平均層厚度為大約五納米（5nm)至大約五百微米（500ym)，大約五納米（5nm)至 大約一百微米（l〇〇ym)，或者甚至大約五納米（5nm)至大約十微米（10ym)。如果MEMS設(shè) 備制造成包括共振器，那么要形成的共振器的共振頻率可能受材料層146的厚度的影響， 可以相應(yīng)選擇材料層146的厚度以及由材料層146的一部分形成的最終共振器。
[0079] 如圖12所示，SOI型結(jié)構(gòu)144結(jié)合至基板100的第二主表面106,使得材料層146 布置在基板100和塊材料148之間。換句話說，材料層146可以結(jié)合至基板100的第二主 表面106。在一些實(shí)施例中，可以使用直接結(jié)合處理將材料層146結(jié)合至基板100的第二主 表面106,而在它們之間不使用任何粘著劑。
[0080] 可以使用直接結(jié)合處理將材料層146結(jié)合至基板100的第二主表面106,在直接 結(jié)合處理中，通過提供材料層146和基板100之間的直接原子鍵將材料層146直接結(jié)合至 表面106。換句話說，材料層146可以直接結(jié)合至基板100,而在材料層146和基板100之 間不使用粘著劑或者任何其他中間結(jié)合材料。材料層146和基板100之間的原子鍵的性質(zhì) 將取決于材料層146和基板100中每個(gè)的表面處的材料成分。在一些實(shí)施例中，二氧化硅 (Si02)可以設(shè)置在材料層146的暴露主表面上以及基板100的第二主表面106上。因而，根 據(jù)這種實(shí)施例，直接原子鍵可以提供在材料層146的暴露主表面上的二氧化硅和基板100 的第二主表面106上的二氧化硅之間。換句話說，材料層146的結(jié)合表面可以包括氧化物 材料（例如，二氧化硅（Si02))，基板100的結(jié)合表面可以至少大致包括相同的氧化物材料 (例如，二氧化硅（Si02))。在這種實(shí)施例中，氧化硅與氧化硅表面直接結(jié)合處理可以用來 將材料層146的結(jié)合表面結(jié)合至基板100的結(jié)合表面。在這種實(shí)施例中，如圖12所示，結(jié) 合材料152 (例如，氧化物層，諸如二氧化硅）可以布置在材料層146和基板100之間，位于 它們的結(jié)合界面處。結(jié)合材料152可以具有的平均厚度例如為大約一納米（lnm)至大約一 微米（1ym)。
[0081] 在其他實(shí)施例中，材料層146的結(jié)合表面可以包括半導(dǎo)體材料（例如，硅），基板 100的結(jié)合表面可以至少大致包括相同的半導(dǎo)體材料（例如，娃）。在這種實(shí)施例中，娃-娃 表面直接結(jié)合處理可以用來將材料層146的結(jié)合表面結(jié)合至基板100的結(jié)合表面。
[0082] 在一些實(shí)施例中，材料層146的結(jié)合表面和基板100的結(jié)合表面之間的直接結(jié)合 可以通過如下來建立：將材料層146的結(jié)合表面和基板100的結(jié)合表面中的每個(gè)形成為具 有相對平滑的表面，隨后將這些結(jié)合表面鄰接在一起，并且在它們之間開始傳播結(jié)合波。
[0083] 例如，材料層146的結(jié)合表面和基板100的結(jié)合表面中的每個(gè)可以形成為具有的 均方根表面粗度（RKMS)為大約兩納米（2.0ynm)或者更少，大約一納米（l.Onm)或者更少， 或者甚至大約〇. 25納米（0. 25nm)或者更少。使用機(jī)械拋光處理以及化學(xué)刻蝕處理中的至 少一種可以對材料層146的結(jié)合表面和基板100的結(jié)合表面中的每個(gè)進(jìn)行平滑化。例如， 化學(xué)-機(jī)械拋光（CMP)處理可以用來對材料層146的結(jié)合表面和基板100的結(jié)合表面中的 每個(gè)進(jìn)行平面化和/或降低它們的表面粗度。
[0084] 在對結(jié)合表面進(jìn)行平滑化之后，可以使用本領(lǐng)域公知的處理對結(jié)合表面可選地進(jìn) 行清潔和/或激活。這種激活處理可以用來改變結(jié)合表面處的表面化學(xué)性，使得利于結(jié)合 處理和/或引起形成更強(qiáng)的結(jié)合。
[0085] 結(jié)合表面可以彼此直接物理接觸，壓力可以在結(jié)合表面上施加在局部區(qū)域。原子 間鍵可以初始位于該局部壓力區(qū)域中，結(jié)合波可以快速傳播過結(jié)合表面之間的界面。
[0086] 可選地，可以使用退火處理來強(qiáng)化該結(jié)合。這種退火處理可以包括，在熔爐中加熱 材料層146和基板100,溫度為大約一百攝氏度（100°C)至大約四百攝氏度（400°C)，時(shí)間 為大約兩分鐘（2mins)至大約十五個(gè)小時(shí)（15hrs)。
[0087] 在一些實(shí)施例中，在直接結(jié)合處理期間，換能器腔室凹槽142可以氣密地密封在 SOI型結(jié)構(gòu)144的材料層146和基板100之間。在一些實(shí)施例中，SOI型結(jié)構(gòu)144的材料層 146可以在真空下結(jié)合至基板100,使得真空永久地密封在換能器腔室凹槽142內(nèi)。在其他 實(shí)施例中，SOI型結(jié)構(gòu)144的材料層146可以在惰性氣體環(huán)境下結(jié)合至基板100,使得惰性 氣體永久地密封在換能器腔室凹槽142內(nèi)。在又進(jìn)一步的實(shí)施例中，SOI型結(jié)構(gòu)144的材料 層146可以在環(huán)境條件下結(jié)合至基板100,使得空氣永久地密封在換能器腔室凹槽142內(nèi)。
[0088] 參考圖13,在將SOI型結(jié)構(gòu)144(圖12)結(jié)合至基板100的第二主表面106之后， 可以移除SOI型結(jié)構(gòu)144的塊材料148,留下材料層146 (以及可選地中間材料150)在后方 結(jié)合至基板100。在一些實(shí)施例中，通過沿著中間材料150分割SOI型結(jié)構(gòu)144 (圖12)，可 以移除SOI型結(jié)構(gòu)144的塊材料148。在其他實(shí)施例中，一個(gè)或多個(gè)刻蝕處理、磨削處理以 及拋光處理（例如，化學(xué)-機(jī)械拋光（CMP)處理）可以用來移除塊材料148(以及可選地中 間材料150)。
[0089] 在其他實(shí)施例中，可以使用本領(lǐng)域中稱為SMARTCUT?的處理來形成圖13的結(jié) 構(gòu)，該結(jié)構(gòu)包括材料層146 (以及可選地中間材料150)。這種處理描述于例如Bruel的美 國專利No.RE39,484(公布于2007年2月6日），Aspar等人的美國專利N〇.6,303,468(公 布于2001年10月16日），Aspar等人的美國專利No. 6, 335, 258(公布于2002年1月 1日），Moriceau等人的美國專利No. 6, 756, 286(公布于2004年6月29日），Aspar等 人的美國專利No. 6,809,044(公布于2004年10月26日），以及Aspar等人的美國專利 No. 6, 946, 365 (2005年9月20日），這些公開將通過參考整體并入此處。簡要來說，在這種 方法中，離子可以沿著離子植入平面被植入塊材料（其不包括SOI型結(jié)構(gòu)144)的晶圓中， 以限定晶圓內(nèi)的弱平面。然后可以將晶圓附接至基板100的第二主表面106,如先前參考 圖12關(guān)于將SOI型結(jié)構(gòu)144結(jié)合至基板100描述的。然后可以沿著離子植入平面割開或 者以其他方式分割晶圓，以將材料層146從晶圓分離，留下材料層146結(jié)合至基板100的第 二主表面106。結(jié)合以及分割處理可以在大約400°C或者更低的溫度下執(zhí)行。在分割處理 之后，可以使用化學(xué)-機(jī)械拋光（CMP)處理對材料層146的割開的表面進(jìn)行平滑化。
[0090] 在又進(jìn)一步的實(shí)施例中，可以通過如下來形成圖13的結(jié)構(gòu)，該結(jié)構(gòu)包括材料層 146(以及可選地中間材料150):使用例如直接結(jié)合處理將塊材料的晶圓（其不包括SOI型 結(jié)構(gòu)144)結(jié)合至基板100的第二主表面106,如先前參考圖12關(guān)于將SOI型結(jié)構(gòu)144結(jié)合 至基板100所描述的。然后可以從基板100的相反側(cè)對晶圓進(jìn)行變薄化以形成材料層146。 變薄處理可以包括以下至少一種：磨削處理、刻蝕處理以及拋光處理（例如，化學(xué)-機(jī)械拋 光（CMP)處理）。
[0091] 如圖14所示，材料層146的靠近換能器腔室凹槽142的區(qū)域可以被處理以在換能 器腔室凹槽142上面以及鄰近換能器腔室凹槽142形成換能器154。依靠例子但不作為限 制，溝槽和/或孔156可以靠近換能器腔室凹槽142形成在材料層146中或者穿過材料層 146,以選擇性地降低用于材料層146的包括換能器154的部分的結(jié)構(gòu)支撐，和/或電絕緣 材料層146的包括換能器154的區(qū)域。換能器154的特定結(jié)構(gòu)對于本公開的實(shí)施例不是關(guān) 鍵的，可以采用各種構(gòu)造的換能器。根據(jù)需要可以采用額外處理以形成具有期望構(gòu)造并且 包括材料層146的一部分的換能器154。作為非限制性例子，換能器154可以包括共振器， 諸如板聲波共振器、撓曲型共振器、體聲波（BAW)共振器、表面聲波（SAW)共振器或者薄膜 體聲波共振器（FBAR)。在其他實(shí)施例中，換能器154可以包括傳感器，該傳感器構(gòu)造為電氣 地感測換能器154的一部分的機(jī)械變形或其中的振動(dòng)。
[0092] 參考圖15,在結(jié)合材料152存在于材料層146和基板100的第二主表面106之間 并且結(jié)合材料152不導(dǎo)電的實(shí)施例中，通過例如形成導(dǎo)電塞158,可以在換能器154和一個(gè) 或多個(gè)導(dǎo)電通道102之間建立電互連，導(dǎo)電塞158延伸穿過材料層146和結(jié)合材料152到 達(dá)基板100的第二主表面106處的導(dǎo)電通道102的端部。例如，使用掩模以及刻蝕處理可 以將孔形成為穿過材料層146和結(jié)合材料152,如先前描述的，之后，導(dǎo)電材料可以沉積在 孔內(nèi)以形成導(dǎo)電塞158。例如，使用一個(gè)或多個(gè)沉積處理（例如，物理氣相沉積（PVD)處理， 化學(xué)氣相沉積（CVD)處理等）、非電解浸鍍處理以及電解浸鍍處理，可以將導(dǎo)電金屬或者金 屬合金沉積在孔中。導(dǎo)電塞158可以與導(dǎo)電通道102以及材料層146的部分進(jìn)行物理接觸 以及電接觸，該部分包括換能器154的元件或者特征部，因而提供它們之間的電互連。
[0093] 參考圖16,帽結(jié)構(gòu)160可以設(shè)置在材料層146和換能器154上面。帽結(jié)構(gòu)160可 以包括另一換能器腔室凹槽162,另一換能器腔室凹槽162定位及構(gòu)造為在基板100中形成 的換能器腔室凹槽142的相反側(cè)布置得鄰近換能器154。
[0094] 帽結(jié)構(gòu)160可以包括例如陶瓷，諸如氧化物（例如，氧化錯(cuò)，氧化錯(cuò)，氧化硅等），氮 化物（例如，氮化硅）或者碳化物（例如，碳化硅）。在其他實(shí)施例中，帽結(jié)構(gòu)160可以包括 半導(dǎo)體材料（例如，硅、鍺、III-V半導(dǎo)體材料等），或者金屬，或者金屬合金。此外，帽結(jié)構(gòu) 160的材料可以是非結(jié)晶材料或者結(jié)晶（多晶或者單晶）。換能器腔室凹槽162可以形成 在帽結(jié)構(gòu)160中，如先前關(guān)于圖5的凹槽120所描述的。
[0095] 可以使用例如直接結(jié)合處理將帽結(jié)構(gòu)160結(jié)合至材料層146,如先前參考圖12所 描述的。在其他實(shí)施例中，可以使用粘著劑將帽結(jié)構(gòu)160結(jié)合至材料層146。
[0096] 換能器154可以氣密地密封在帽結(jié)構(gòu)160和基板100之間。在一些實(shí)施例中，帽 結(jié)構(gòu)160可以在真空下結(jié)合至材料層146,使得真空永久地密封在換能器腔室凹槽142、162 內(nèi)。在其他實(shí)施例中，帽結(jié)構(gòu)160可以在惰性氣體環(huán)境下結(jié)合至材料層146,使得惰性氣體 永久地密封在換能器腔室凹槽142、162內(nèi)。在又進(jìn)一步的實(shí)施例中，帽結(jié)構(gòu)160可以在環(huán) 境條件下結(jié)合至材料層146,使得空氣永久地密封在換能器腔室凹槽142、162內(nèi)。
[0097] 如圖17所示，導(dǎo)電金屬或者金屬合金制成的隆起或者球128可選地可以在基板 100的第一主表面104上面形成在接觸點(diǎn)116上，如先前參考圖7描述的。圖17的結(jié)構(gòu)可 以在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至另一結(jié)構(gòu)或者設(shè)備132,如圖18所示。結(jié)構(gòu)或者設(shè)備132 可以包括例如更高水平的基板，諸如印刷電路板。
[0098] 使用圖19至圖28圖示了本公開的方法的額外實(shí)施例，其中，MEMS設(shè)備的一部分一 體地形成在基板100的第二主表面106上，MEMS設(shè)備的另一部分單獨(dú)制造并且結(jié)合至MEMS 設(shè)備的一體部分上。
[0099] 圖19圖示了結(jié)構(gòu)170,大致類似于圖10的結(jié)構(gòu)。結(jié)構(gòu)170包括基板100,基板100 具有第一主表面104以及與其對置的第二主表面106。導(dǎo)電通道102從第一主表面104朝向 第二主表面106至少部分地延伸穿過基板100。結(jié)構(gòu)140還包括晶體管110以及形成在晶 體管110上面的導(dǎo)電特征部，導(dǎo)電特征部諸如導(dǎo)電線112、導(dǎo)電通道114以及電接觸點(diǎn)116。 結(jié)構(gòu)170與圖10的結(jié)構(gòu)的區(qū)別僅在于，導(dǎo)電通道102在基板100內(nèi)的位置。結(jié)構(gòu)170可以 形成如先前參考圖1至圖4、圖9和圖10描述的那樣形成。
[0100] 參考圖20,至少一個(gè)換能器腔室凹槽172可以形成在基板100的第二主表面106 中。換能器腔室凹槽172最終用以形成換能器腔室的至少一部分，MEMS設(shè)備的換能器的至 少一部分布置在該腔室中。使用例如光刻掩蔽以及刻蝕處理可以將換能器腔室凹槽142形 成在基板100的第二主表面106中，類似于先前關(guān)于圖5的凹槽120描述的。換能器腔室 凹槽172可以具有任何期望的尺寸和形狀，期望尺寸和形狀可以至少部分地是要形成的換 能器的類型的函數(shù)。在換能器形成為包括共振器的實(shí)施例中，共振器共振的頻率可以至少 部分地是換能器腔室凹槽172的尺寸和形狀的函數(shù)，換能器腔室凹槽172的尺寸和形狀可 以設(shè)計(jì)及被選擇以提供期望的共振頻率。
[0101] 在一些實(shí)施例中，換能器腔室凹槽172可以定位得靠近一個(gè)或多個(gè)導(dǎo)電通道102。 可選地，換能器腔室凹槽172可以位于至少兩個(gè)導(dǎo)電通道102之間，如圖20所示，使得第 一導(dǎo)電通道布置在換能器腔室凹槽172第一橫向側(cè)，第二導(dǎo)電通道布置在換能器腔室凹槽 172的相反的橫向側(cè)。
[0102] 在基板100中一體地形成換能器腔室凹槽172之后，可以將換能器形成在換能器 腔室凹槽172上面。為了將換能器形成在換能器腔室凹槽172上面，MEMS設(shè)備的包括換能 器的一部分可以與基板100單獨(dú)制造，隨后結(jié)合在基板的第二主表面106上面以及換能器 腔室凹槽172上面，如下述的。
[0103] 圖21圖示了絕緣體上半導(dǎo)體類型（SOI型）結(jié)構(gòu)174,其可以是如先前關(guān)于圖12 的SOI型結(jié)構(gòu)144所描述的結(jié)構(gòu)。因而，SOI型結(jié)構(gòu)174包括相對薄的材料層146,相對薄 的材料層146結(jié)合至相對厚的塊材料體積148,中間材料150位于材料層146和塊材料148 之間。材料層146相對于塊材料148是薄的，塊材料148相對于材料層146是厚的。中間 材料150的厚度可以約等于材料層146,或者其可以薄于材料層146。材料層146的一部分 最終用以形成換能器的至少一部分（例如，共振器或者傳感器）。材料層146、塊材料148 和中間材料150可以具有如先前參考圖12所描述的成分以及構(gòu)造。
[0104] 圖22圖示了另一換能器腔室凹槽176,其形成在另一基板178的主表面177中， 其初始與圖21的SOI型結(jié)構(gòu)174分離，隨后結(jié)合至其上，如下文參考圖23討論的。繼續(xù)參 考圖22,基板178可以包括多種基板材料中的任何材料。作為非限制性例子，基板178可 以包括陶瓷，諸如氧化物（例如，氧化鋁，氧化鋯，氧化硅等），氮化物（例如，氮化硅）或者 碳化物（例如，碳化硅）。在其他實(shí)施例中，基板178可以包括半導(dǎo)體材料（例如，硅、鍺、 III-V半導(dǎo)體材料等），或者金屬，或者金屬合金?；?78可以包括非結(jié)晶材料或者結(jié)晶 材料（例如，多晶或者單晶材料）。在一些實(shí)施例中，基板178可以包括多層基板，多層基板 包括兩種或多種材料，如以上提到的。換能器腔室凹槽176與圖20的換能器腔室凹槽172 一起最終用以形成換能器腔室，MEMS設(shè)備的換能器的至少一部分布置在該腔室中。使用例 如光刻掩蔽以及刻蝕處理可以將換能器腔室凹槽176形成在基板178的表面177中，如先 前關(guān)于圖5的凹槽120所描述的。換能器腔室凹槽176可以具有任何期望的尺寸和形狀， 期望尺寸和形狀可以至少部分地是要形成的換能器的類型的函數(shù)。在換能器形成為包括共 振器的實(shí)施例中，共振器共振的頻率可以至少部分地是換能器腔室凹槽176的尺寸和形狀 的函數(shù)，換能器腔室凹槽176的尺寸和形狀可以設(shè)計(jì)及被選擇以提供期望的共振頻率。
[0105] 參考圖23,圖21的SOI型結(jié)構(gòu)174結(jié)合至圖22的基板178的表面177,使得SOI 型結(jié)構(gòu)174的材料層146布置在基板178和塊材料148之間。在一些實(shí)施例中，材料層146 可以使用直接結(jié)合處理結(jié)合至基板178的主表面177,如先前參考圖12所描述的。如參考 圖12所描述的，在一些實(shí)施例中，結(jié)合材料152可以布置在材料層146和基板178之間。
[0106] 參考圖24,在將SOI型結(jié)構(gòu)174(圖12)結(jié)合至基板178的主表面177之后，可以 移除SOI型結(jié)構(gòu)174的塊材料148,留下材料層146 (以及可選地中間材料150)在后方結(jié)合 至基板178。在一些實(shí)施例中，通過沿著中間材料150分割SOI型結(jié)構(gòu)174 (圖23)，可以移 除SOI型結(jié)構(gòu)174的塊材料148。在其他實(shí)施例中，一個(gè)或多個(gè)刻蝕處理、磨削處理以及拋 光處理（例如，化學(xué)-機(jī)械拋光（CMP)處理）可以用來移除塊材料148(以及可選地中間材 料 150)。
[0107] 如圖25所示，材料層146的靠近換能器腔室凹槽176的區(qū)域可以被處理以在換能 器腔室凹槽176上面以及鄰近換能器腔室凹槽176形成換能器180。依靠例子但不作為限 制，溝槽和/或孔182可以靠近換能器腔室凹槽176形成在材料層146中或者穿過材料層 146,以選擇性地降低用于材料層146的包括換能器180的部分的結(jié)構(gòu)支撐，和/或電絕緣 材料層146的包括換能器180的區(qū)域。換能器180的特定結(jié)構(gòu)對于本公開的實(shí)施例不是關(guān) 鍵的，可以采用各種構(gòu)造的換能器。根據(jù)需要可以采用額外處理以形成具有期望構(gòu)造并且 包括材料層146的一部分的換能器180。作為非限制性例子，換能器180可以包括共振器， 諸如板聲波共振器、撓曲型共振器、體聲波（BAW)共振器、表面聲波（SAW)共振器或者薄膜 體聲波共振器（FBAR)。在其他實(shí)施例中，換能器180可以包括傳感器，該傳感器構(gòu)造為電氣 地感測換能器180的一部分的機(jī)械變形或其中的振動(dòng)。
[0108] 導(dǎo)電塞或者觸頭184可選地可以形成在材料層146的選擇區(qū)域上或者材料層146 的選擇區(qū)域中，導(dǎo)電塞或者觸頭184可以定位及構(gòu)造為與共振器180的選擇區(qū)域進(jìn)行電接 觸，并且與圖20的結(jié)構(gòu)中的導(dǎo)電通道102的端部電接觸，如下文討論的。例如，使用掩模以 及刻蝕處理可以將孔形成為穿過材料層146和結(jié)合材料152,如先前描述的，之后，導(dǎo)電材 料可以沉積在孔內(nèi)以形成導(dǎo)電塞158。
[0109] 參考圖26,圖25的結(jié)構(gòu)可以結(jié)合至圖20的結(jié)構(gòu)以形成圖26示出的結(jié)合結(jié)構(gòu)。尤 其，圖25的結(jié)構(gòu)的材料層146可以結(jié)合至圖20的結(jié)構(gòu)中的基板100的第二主表面106。換 能器180和基板178中的換能器腔室凹槽176可以對準(zhǔn)基板100中的換能器腔室凹槽172。 在該構(gòu)造中，換能器180布置在由換能器腔室凹槽172、176限定的換能器腔室中。此外，換 能器180的包括材料層146區(qū)域的至少一部分在凹槽172、176之間不受支撐地延伸，使得 材料層146的一部分可以在換能器腔室內(nèi)物理地移動(dòng)（例如，偏轉(zhuǎn)或者振動(dòng)）。
[0110] 可以使用例如直接結(jié)合處理將材料層146結(jié)合至基板100的第二主表面106,如先 前參考圖12所描述的。在其他實(shí)施例中，材料層146可以使用粘著劑結(jié)合至基板100的第 二主表面106。
[0111] 換能器180可以氣密地密封在基板178和基板100之間。在一些實(shí)施例中，圖25 的結(jié)構(gòu)可以在真空下結(jié)合至圖20的結(jié)構(gòu)，使得真空永久地密封在換能器腔室凹槽172、176 內(nèi)。在其他實(shí)施例中，圖25的結(jié)構(gòu)可以在惰性氣體環(huán)境下結(jié)合至圖20的結(jié)構(gòu)，使得惰性氣 體永久地密封在換能器腔室凹槽172、176內(nèi)。在又一實(shí)施例中，圖25的結(jié)構(gòu)可以在環(huán)境條 件下結(jié)合至圖20的結(jié)構(gòu)，使得空氣永久地密封在換能器腔室凹槽172、176內(nèi)。
[0112] 雖然圖26至圖28圖示的換能器腔室凹槽172和換能器腔室凹槽176具有至少大 致相同的尺寸，但是，在其他實(shí)施例中，換能器腔室凹槽172可以大于或者小于換能器腔室 凹槽176。
[0113] 如圖27所示，導(dǎo)電金屬或者金屬合金制成的隆起或者球128可選地可以在基板 100的第一主表面104上面形成在接觸點(diǎn)116上，如先前參考圖7描述的。圖27的結(jié)構(gòu)可 以在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至另一結(jié)構(gòu)或者設(shè)備132,如圖28所示。結(jié)構(gòu)或者設(shè)備132 可以包括例如更高水平的基板，諸如印刷電路板。
[0114] 以下提出本公開的實(shí)施例的額外的非限制性例子。
[0115] 實(shí)施例1: 一種形成半導(dǎo)體設(shè)備的方法，所述半導(dǎo)體設(shè)備包括集成電路以及與所 述集成電路操作地聯(lián)接的MEMS設(shè)備，包括：形成導(dǎo)電通道，所述導(dǎo)電通道從基板的第一主 表面朝向所述基板的相反的第二主表面至少部分地延伸穿過所述基板；將集成電路的至少 一部分制造在所述基板的第一主表面上；以及將MEMS設(shè)備設(shè)置在所述基板的第二主表面 上，并且使用所述至少一個(gè)導(dǎo)電通道將所述MEMS設(shè)備操作地聯(lián)接所述集成電路。
[0116] 實(shí)施例2:根據(jù)實(shí)施例1的方法，還包括選擇MEMS設(shè)備以包括共振器和傳感器中 的至少一種。
[0117] 實(shí)施例3 :根據(jù)實(shí)施例2的方法，還包括選擇MEMS設(shè)備以包括以下至少一種：板聲 波共振器、撓曲型共振器、體聲波（BAW)共振器、表面聲波（SAW)共振器以及薄膜體聲波共 振器（FBAR)。
[0118] 實(shí)施例4 :根據(jù)實(shí)施例1至3中任一個(gè)的方法，其中，將集成電路的至少一部分制 造在所述基板的第一主表面上包括：將至少一個(gè)晶體管形成在所述基板的第一主表面上。
[0119] 實(shí)施例5 :根據(jù)實(shí)施例1至4中任一個(gè)的方法，其中，將集成電路的至少一部分制 造在所述基板的第一主表面上還包括：將至少一個(gè)導(dǎo)電特征部形成在所述基板的第一主表 面上面，所述至少一個(gè)導(dǎo)電特征部與所述導(dǎo)電通道電聯(lián)接。
[0120] 實(shí)施例6:根據(jù)實(shí)施例1至5中任一個(gè)的方法，其中，將MEMS設(shè)備設(shè)置在所述基板 的第二主表面上包括：將單獨(dú)制造的MEMS設(shè)備結(jié)合在所述基板的第二主表面上。
[0121] 實(shí)施例7 :根據(jù)實(shí)施例6的方法，其中，將單獨(dú)制造的MEMS設(shè)備結(jié)合在所述基板的 第二主表面上包括：將所述導(dǎo)電通道的端部在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至所述MEMS設(shè)備 的導(dǎo)電特征部。
[0122] 實(shí)施例8 :根據(jù)實(shí)施例6或7的方法，其中，將單獨(dú)制造的MEMS設(shè)備結(jié)合在所述基 板的第二主表面上包括：在所述基板的第二主表面中形成凹槽；以及將單獨(dú)制造的MEMS設(shè) 備至少部分地定位在所述凹槽內(nèi)。
[0123] 實(shí)施例9 :根據(jù)實(shí)施例1至5中任一個(gè)的方法，其中，將MEMS設(shè)備設(shè)置在所述基板 的第二主表面上包括：將所述MEMS設(shè)備的至少一部分一體地形成在所述基板的第二主表 面上。
[0124] 實(shí)施例10:根據(jù)實(shí)施例9的方法，其中，將所述MEMS設(shè)備的至少一部分一體地形 成在所述基板的第二主表面上包括：在所述基板的第二主表面中形成至少一個(gè)換能器腔室 凹槽；以及將換能器設(shè)置在所述基板的第二主表面上的所述換能器腔室凹槽上面。
[0125] 實(shí)施例11 :根據(jù)實(shí)施例10的方法，其中，將換能器設(shè)置在所述基板的第二主表面 上的所述換能器腔室凹槽上面包括：將SOI型結(jié)構(gòu)結(jié)合至所述基板的第二主表面，所述SOI 型基板包括結(jié)合至相對厚的塊材料體積的相對薄的材料層，所述相對薄的材料層和所述相 對厚的塊材料體積之間具有中間材料；移除所述SOI型結(jié)構(gòu)的一部分，并且留下所述薄材 料層結(jié)合至所述基板的第二主表面；以及將一部分所述薄材料層配置在所述換能器腔室凹 槽上面以包括所述換能器的至少一部分。
[0126] 實(shí)施例12:根據(jù)實(shí)施例10的方法，其中，將換能器設(shè)置在所述基板的第二主表面 上的所述換能器腔室凹槽上面包括：獨(dú)立于所述基板形成一結(jié)構(gòu)，所述結(jié)構(gòu)包括材料層，所 述材料層懸置在另一基板中的另一換能器腔室凹槽之上；以及將所述另一基板結(jié)合至所述 基板的第二主表面，使得所述材料層的換能器部在所述基板的第二主表面中的所述換能器 腔室凹槽和所述另一基板中的所述另一換能器腔室凹槽之間延伸。
[0127] 實(shí)施例13:-種半導(dǎo)體結(jié)構(gòu)，包括：形成在基板的第一主表面上的集成電路的至 少一部分；所述基板的第二主表面上的包括換能器的MEMS設(shè)備，所述第二主表面布置在所 述基板的與所述第一主表面相反的一側(cè)；以及導(dǎo)電通道，延伸穿過所述基板，并且將所述 MEMS設(shè)備電聯(lián)接至所述集成電路的所述至少一部分。
[0128] 實(shí)施例14:根據(jù)實(shí)施例13的半導(dǎo)體結(jié)構(gòu)，其中，換能器包括共振器以及傳感器中 的至少一種。
[0129] 實(shí)施例15:根據(jù)實(shí)施例14的半導(dǎo)體結(jié)構(gòu)，其中，換能器包括以下至少一種：板聲波 共振器、撓曲型共振器、體聲波（BAW)共振器、表面聲波（SAW)共振器以及薄膜體聲波共振 器（FBAR)。
[0130] 實(shí)施例16:根據(jù)實(shí)施例13至15中任一個(gè)的半導(dǎo)體結(jié)構(gòu)，其中，所述基板的第一主 表面上的所述集成電路的所述至少一部分包括位于所述基板的第一主表面上的至少一個(gè) 晶體管。
[0131] 實(shí)施例17:根據(jù)實(shí)施例13至16中任一個(gè)的半導(dǎo)體結(jié)構(gòu)，其中，所述基板的第一主 表面上的所述集成電路的所述至少一部分還包括位于所述基板的第一主表面之上的至少 一個(gè)導(dǎo)電特征部，所述至少一個(gè)導(dǎo)電特征部與所述導(dǎo)電通道電聯(lián)接。
[0132] 實(shí)施例18:根據(jù)實(shí)施例13至17中任一個(gè)的半導(dǎo)體結(jié)構(gòu)，其中，所述MEMS設(shè)備包 括與所述基板單獨(dú)形成并且附接至所述基板的分離式MEMS設(shè)備。
[0133] 實(shí)施例19:根據(jù)實(shí)施例18的半導(dǎo)體結(jié)構(gòu)，其中，所述分離式MEMS設(shè)備包括導(dǎo)電特 征部，所述導(dǎo)電特征部在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至所述導(dǎo)電通道的端部。
[0134] 實(shí)施例20:根據(jù)實(shí)施例18或19的半導(dǎo)體結(jié)構(gòu)，其中，基板包括延伸至基板的第二 主表面中的凹槽，并且其中，分離式MEMS設(shè)備至少部分地布置在凹槽中。
[0135] 實(shí)施例21:根據(jù)實(shí)施例13至17中任一的半導(dǎo)體結(jié)構(gòu)，其中，所述MEMS設(shè)備的至 少一部分在所述基板的第二主表面上與所述基板一體地形成。
[0136] 實(shí)施例22:根據(jù)實(shí)施例21的半導(dǎo)體結(jié)構(gòu)，其中，與所述基板一體地形成的所述 MEMS設(shè)備的所述至少一部分包括位于所述基板的第二主表面中的至少一種換能器腔室凹 槽。
[0137] 實(shí)施例23:根據(jù)實(shí)施例21或22的半導(dǎo)體結(jié)構(gòu)，其中，所述MEMS設(shè)備包括：另一基 板，其結(jié)合至所述基板的第二主表面；另一換能器腔室凹槽，其延伸至所述另一基板；以及 材料層，其在所述基板的第二主表面中的所述換能器腔室凹槽和所述另一基板中的所述另 一換能器腔室凹槽之間延伸，所述材料層的至少一部分包括換能器。
[0138] 實(shí)施例24 :-種電子設(shè)備，包括：基板，其具有有源表面以及與有源表面相反的背 面；集成電路的有源部件，位于基板的有源表面上；MEMS換能器，位于基板的背面；以及導(dǎo) 電通道，延伸穿過基板并且將MEMS換能器電聯(lián)接至基板的有源表面上的集成電路的有源 部件。
[0139] 實(shí)施例25 :根據(jù)實(shí)施例24的電子設(shè)備，其中，所述MEMS換能器包括以下至少一 種：板聲波共振器、撓曲型共振器、體聲波（BAW)共振器、表面聲波（SAW)共振器以及薄膜體 聲波共振器（FBAR)。
[0140] 實(shí)施例26 :根據(jù)實(shí)施例24或25的電子設(shè)備，其中，所述MEMS設(shè)備包括與所述基 板單獨(dú)形成并且附接至所述基板的分離式MEMS設(shè)備。
[0141] 實(shí)施例27 :根據(jù)實(shí)施例26的電子設(shè)備，其中，所述基板包括延伸至所述基板的第 二主表面中的凹槽，并且其中，所述分離式MEMS設(shè)備至少部分地布置在所述凹槽中。
[0142] 實(shí)施例28 :根據(jù)實(shí)施例24或25的電子設(shè)備，其中，所述MEMS設(shè)備的至少一部分 在所述基板的第二主表面上與所述基板一體地形成。
[0143] 實(shí)施例29 :根據(jù)實(shí)施例28的電子設(shè)備，其中，所述MEMS設(shè)備包括位于所述基板的 第二主表面中的至少一個(gè)換能器腔室凹槽。
[0144] 本公開的上述實(shí)施例的例子不限制本發(fā)明的范圍，因?yàn)檫@些實(shí)施例僅是本發(fā)明的 實(shí)施例的例子，本發(fā)明的范圍由附隨的權(quán)利要求以及它們法律上的等同結(jié)構(gòu)限定。任何等 同實(shí)施例旨在落入本發(fā)明的范圍。實(shí)際上，除了示出以及此處描述的這些之外，本公開的各 種修改（諸如描述元件的可選有用組合）對于本領(lǐng)域的技術(shù)人員來說通過說明書是顯而易 見的。這種修改及實(shí)施例也旨在落入附隨的權(quán)利要求的范圍內(nèi)。
【權(quán)利要求】
1. 一種形成半導(dǎo)體設(shè)備的方法，所述半導(dǎo)體設(shè)備包括集成電路以及與所述集成電路操 作地聯(lián)接的MEMS設(shè)備，該方法包括： 形成導(dǎo)電通道，所述導(dǎo)電通道從基板的第一主表面朝向所述基板的相反的第二主表面 至少部分地延伸穿過所述基板； 將集成電路的至少一部分制造在所述基板的所述第一主表面上；以及 將MEMS設(shè)備設(shè)置在所述基板的所述第二主表面上，并且使用至少一個(gè)所述導(dǎo)電通道 將所述MEMS設(shè)備與所述集成電路操作地聯(lián)接。
2. 根據(jù)權(quán)利要求1所述的方法，其中，將集成電路的至少一部分制造在所述基板的所 述第一主表面上包括：將至少一個(gè)晶體管形成在所述基板的所述第一主表面上。
3. 根據(jù)權(quán)利要求2所述的方法，其中，將集成電路的至少一部分制造在所述基板的所 述第一主表面上還包括：將至少一個(gè)導(dǎo)電特征部形成在所述基板的所述第一主表面之上， 所述至少一個(gè)導(dǎo)電特征部與所述導(dǎo)電通道電聯(lián)接。
4. 根據(jù)權(quán)利要求1所述的方法，其中，將MEMS設(shè)備設(shè)置在所述基板的所述第二主表面 上包括：將單獨(dú)制造的MEMS設(shè)備結(jié)合在所述基板的所述第二主表面上。
5. 根據(jù)權(quán)利要求4所述的方法，其中，將單獨(dú)制造的MEMS設(shè)備結(jié)合在所述基板的所述 第二主表面上包括：將所述導(dǎo)電通道的端部在結(jié)構(gòu)上聯(lián)接至并且電聯(lián)接至所述MEMS設(shè)備 的導(dǎo)電特征部。
6. 根據(jù)權(quán)利要求4所述的方法，其中，將單獨(dú)制造的MEMS設(shè)備結(jié)合在所述基板的所述 第二主表面上包括： 在所述基板的所述第二主表面中形成凹槽；以及 將單獨(dú)制造的MEMS設(shè)備至少部分地定位在所述凹槽內(nèi)。
7. 根據(jù)權(quán)利要求1所述的方法，其中，將MEMS設(shè)備設(shè)置在所述基板的所述第二主表面 上包括：將所述MEMS設(shè)備的至少一部分一體地形成在所述基板的所述第二主表面上。
8. 根據(jù)權(quán)利要求7述的方法，其中，將所述MEMS設(shè)備的所述至少一部分一體地形成在 所述基板的所述第二主表面上包括： 在所述基板的所述第二主表面中形成至少一個(gè)換能器腔室凹槽；以及 將換能器在所述換能器腔室凹槽之上設(shè)置在所述基板的所述第二主表面上。
9. 根據(jù)權(quán)利要求8所述的方法，其中，將換能器在所述換能器腔室凹槽之上設(shè)置在所 述基板的所述第二主表面上包括： 將SOI型結(jié)構(gòu)結(jié)合至所述基板的所述第二主表面，所述SOI型基板包括結(jié)合至相對厚 的塊材料體積的相對薄的材料層，在所述相對薄的材料層與所述相對厚的塊材料體積之間 具有中間材料； 移除所述SOI型結(jié)構(gòu)的一部分，并且留下所述相對薄的材料層結(jié)合至所述基板的所述 第二主表面；以及 將一部分所述相對薄的材料層配置在所述換能器腔室凹槽之上以包括所述換能器的 至少一部分。
10. 根據(jù)權(quán)利要求8所述的方法，其中，將換能器在所述換能器腔室凹槽之上設(shè)置在所 述基板的所述第二主表面上包括： 獨(dú)立于所述基板形成一結(jié)構(gòu)，所述結(jié)構(gòu)包括材料層，所述材料層懸置在另一基板中的 另一換能器腔室凹槽之上；以及 將所述另一基板結(jié)合至所述基板的所述第二主表面，使得所述材料層的換能器部分在 所述基板的所述第二主表面中的所述換能器腔室凹槽與所述另一基板中的所述另一換能 器腔室凹槽之間延伸。
11. 一種半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括： 形成在基板的第一主表面上的集成電路的至少一部分； 位于所述基板的第二主表面上的包括換能器的MEMS設(shè)備，所述第二主表面布置在所 述基板的與所述第一主表面相反的一側(cè)；以及 導(dǎo)電通道，該導(dǎo)電通道延伸穿過所述基板，并且將所述MEMS設(shè)備電聯(lián)接至所述集成電 路的所述至少一部分。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中，所述基板的所述第一主表面上的所述 集成電路的所述至少一部分包括位于所述基板的所述第一主表面上的至少一個(gè)晶體管。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，所述基板的所述第一主表面上的所述 集成電路的所述至少一部分還包括位于所述基板的所述第一主表面之上的至少一個(gè)導(dǎo)電 特征部，所述至少一個(gè)導(dǎo)電特征部與所述導(dǎo)電通道電聯(lián)接。
14. 根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中，所述MEMS設(shè)備包括獨(dú)立于所述基板而 形成的并且附接至所述基板的分離式MEMS設(shè)備。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中，所述分離式MEMS設(shè)備包括導(dǎo)電特征部， 所述導(dǎo)電特征部在結(jié)構(gòu)上聯(lián)接至以及電聯(lián)接至所述導(dǎo)電通道的端部。
16. 根據(jù)實(shí)施例14所述的半導(dǎo)體結(jié)構(gòu)，其中，所述基板包括延伸至所述基板的所述第 二主表面中的凹槽，并且其中，所述分離式MEMS設(shè)備至少部分地布置在所述凹槽中。
17. 根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中，所述MEMS設(shè)備的至少一部分在所述基 板的所述第二主表面上與所述基板一體地形成。
18. 根據(jù)權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中，與所述基板一體地形成的所述MEMS設(shè) 備的所述至少一部分包括位于所述基板的所述第二主表面中的至少一個(gè)換能器腔室凹槽。
19. 根據(jù)權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中，所述MEMS設(shè)備包括： 另一基板，該另一基板結(jié)合至所述基板的所述第二主表面； 另一換能器腔室凹槽，該另一換能器腔室凹槽延伸至所述另一基板中；以及 材料層，該材料層在所述基板的所述第二主表面中的所述換能器腔室凹槽和所述另一 基板中的所述另一換能器腔室凹槽之間延伸，所述材料層的至少一部分包括換能器。
【文檔編號(hào)】B81C1/00GK104507853SQ201380040648
【公開日】2015年4月8日 申請日期:2013年7月8日 優(yōu)先權(quán)日:2012年7月31日
【發(fā)明者】瑪麗亞姆·薩達(dá)卡, 伯納德·阿斯帕, 克里斯特勒·拉加赫·布蘭查德 申請人:索泰克公司