專利名稱：一種soi mems單片集成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子機(jī)械系統(tǒng)微加工技術(shù)領(lǐng)域，特別涉及一種絕緣體上的硅(Silicon on insulator, SOI)微電子機(jī)械系統(tǒng)(Micro-electromechanical Systems,MEMS)的單片集成方法
背景技術(shù)：
近幾年，MEMS技術(shù)得到了快速的發(fā)展，在很多領(lǐng)域都具有廣闊的應(yīng)用空間。將MEMS結(jié)構(gòu)與驅(qū)動、檢測、信號處理電路集成在一塊芯片上能夠減小信號傳輸損耗，降低電路噪聲，抑制電路寄生電容的干擾，能夠?qū)崿F(xiàn)聞"[目噪比，提聞測量精度，也能有效減小功耗和體積。國外采用表面エ藝已經(jīng)成功將電路與MEMS結(jié)構(gòu)集成到單芯片上，但表面エ藝質(zhì)量塊厚度小，薄膜應(yīng)カ大、犧牲層結(jié)構(gòu)釋放困難，很難滿足高性能慣性傳感器的要求。體硅MEMSエ藝質(zhì)量塊大，結(jié)構(gòu)深寬比高，能夠?qū)崿F(xiàn)高性能的MEMS傳感器，但體硅MEMSエ藝與CMOSエ藝集成困難，國際上尚沒有成熟的體硅MEMS與電路的單芯片集成方案。北京大學(xué)的王成偉、閻桂珍等人提出了 “ー種將CMOS電路與體硅MEMS單片集成的方法”(專利申請?zhí)枮?00410049792. 8)，在采用Post-CMOS技術(shù)的同時(shí)又采用了體硅MEMS做結(jié)構(gòu)，能制作出較大的質(zhì)量塊和高的結(jié)構(gòu)深寬比，而且可以采用單晶硅作為MEMS結(jié)構(gòu)材料，減少了結(jié)構(gòu)中的應(yīng)カ問題，增加了電容式傳感器的慣性質(zhì)量和檢測電容，從而提高了 MEMS傳感器的靈敏度，對MEMS集成的發(fā)展和產(chǎn)業(yè)化具有重要的意義。但是采用上述方法，MEMS結(jié)構(gòu)跟電路的隔離比較困難，且MEMS結(jié)構(gòu)區(qū)厚度均勻性很難控制。

發(fā)明內(nèi)容
本發(fā)明的目的是提供ー種SOI MEMS單片集成方法。本發(fā)明是通過如下方式實(shí)現(xiàn)的
ー種SOI MEMS單片集成方法，其步驟包括(a)利用SOI硅片，在硅片上采用常規(guī)標(biāo)準(zhǔn)的CMOSエ藝完成集成電路部分的制作；(b)在硅片上淀積鈍化層保護(hù)所述的集成電路部分；(c)在硅片正面濺射鈦層和鋁層，光刻腐蝕得到鋁掩膜圖形和MEMS結(jié)構(gòu)與電路之間的連線；(d)在CMOS電路和MEMS結(jié)構(gòu)之間采用深槽刻蝕至絕緣層，形成隔離槽；(e)采用各向同性刻蝕，去掉隔離槽中MEMS結(jié)構(gòu)與電路金屬連線下的硅墻；(f)在硅片背面形成掩膜，刻蝕硅片，直至暴露出SOI硅片中的絕緣層；(g)刻蝕硅片背面暴露出的絕緣層；(h)利用硅片正面的金屬掩膜，采用DRIE各向異性刻蝕釋放微結(jié)構(gòu)；(i)裂片、封裝、測試。其特點(diǎn)是所述步驟(a)中的硅片為SOI硅片，包括硅結(jié)構(gòu)層、硅襯底層以及位于硅結(jié)構(gòu)層和硅襯底層之間的絕緣層，絕緣層包括ニ氧化硅。步驟(d)和(e)中形成的隔離槽為空氣隔離槽。步驟(e)中采用的各向同性刻蝕為干法刻蝕。步驟(f)中硅片刻蝕采用干法刻蝕。本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)及有益效果綜合了表面Post-CMOS和體硅MEMS加工的優(yōu)點(diǎn)，在采用Post-CMOS技術(shù)的同時(shí)又采用了體硅MEMS做結(jié)構(gòu)，能制作出較大的質(zhì)量塊和高的結(jié)構(gòu)深寬比，而且可以采用單晶硅作為MEMS結(jié)構(gòu)材料，減少了結(jié)構(gòu)中的應(yīng)カ問題，増加了電容式傳感器的慣性質(zhì)量和檢測電容，從而提高了 MEMS傳感器的靈敏度；采用SOI材料，中間的絕緣層能夠更好的實(shí)現(xiàn)MEMS結(jié)構(gòu)跟電路的隔離，大大降低現(xiàn)有技術(shù)制作隔離槽的難度；利用絕緣層作為刻蝕自停止層，能克服現(xiàn)有技術(shù)MEMS結(jié)構(gòu)區(qū)厚度均勻性難控制的缺點(diǎn)，使得MEMS結(jié)構(gòu)區(qū)厚度均與性好。


圖I為用于ー種SOI MEMS單片集成方法中所采用的SOI材料的縱向結(jié)構(gòu)示意圖； 圖2 (a) (e)為本發(fā)明加工流程示意圖。
具體實(shí)施方式
下面結(jié)合具體實(shí)施例及附圖，對本發(fā)明做進(jìn)ー步說明。所采用的材料為SOI晶圓片，結(jié)構(gòu)層I厚度40微米，N型娃，電阻率5-8 Q/cm,〈HO〉晶向；絕緣層2厚度I微米;襯底層厚度300微米，N型硅。該單片集成方法，其步驟包括
(1)利用SOI硅片，在硅片上采用標(biāo)準(zhǔn)的CMOSエ藝完成集成電路5的制作(如圖2(a)所示)；
(2)淀積鈍化層4保護(hù)電路5部分，去掉MEMS結(jié)構(gòu)區(qū)域的鈍化層4(如圖2 (b)所示)；
(3)完成MEMS結(jié)構(gòu)掩膜和電路5與MEMS結(jié)構(gòu)之間的連線(如圖2(c)所示)
Ca)濺射500 I鈦和8000 ^鋁；
(b)光刻定義出MEMS結(jié)構(gòu)區(qū)圖形；
(c)RIE(反應(yīng)離子刻蝕)刻蝕或濕法腐蝕8000 i鋁和500 ,4鈦，得到鋁掩膜圖形和MEMS結(jié)構(gòu)與電路5之間的連線6 ;
(4)形成隔離槽(如圖2(d)所示):
Ca)光刻定義出隔離槽(槽寬3微米)，再用DRIE刻蝕至絕緣層形成隔離槽7 ；
(b)采用ICP，利用SF6氣體進(jìn)行各向同性刻蝕，刻蝕掉金屬橋下的硅墻；
(5)形成背腔(如圖2(e)所示)
Ca)在硅片背面光刻定義出MEMS結(jié)構(gòu)區(qū)，采用DRIE刻蝕硅片背面至絕緣層，暴露出MEMS結(jié)構(gòu)下的絕緣層；
(b)采用RIE (反應(yīng)離子刻蝕)刻蝕硅片背面暴露出的絕緣層；
(6)利用硅片正面的金屬掩膜，采用DRIE各向異性刻蝕釋放微結(jié)構(gòu)8(如圖2 (f)所
示)；
(7)裂片、封裝、測試。上述實(shí)施例中，原始材料采用SOI晶圓片，硅結(jié)構(gòu)層I的厚度、絕緣層2的厚度以及硅襯底層3的厚度可以根據(jù)需要増加或減少。濺射鈦和鋁的厚度也可以根據(jù)情況有所調(diào)
整變化。
權(quán)利要求
1.ー種SOI MEMS單片集成方法，其步驟包括 Ca)在SOI硅片上采用常規(guī)標(biāo)準(zhǔn)的CMOSエ藝完成集成電路(5)部分的制作； (b)在SOI硅片上淀積鈍化層(4)保護(hù)所述的集成電路部分； (c)在SOI硅片正面濺射鈦層和鋁層，光刻腐蝕得到鋁掩膜圖形和MEMS結(jié)構(gòu)與電路之間的連線(6)； Cd)在CMOS電路和MEMS結(jié)構(gòu)之間采用深槽刻蝕至絕緣層，形成隔離槽(7)； Ce)采用各向同性刻蝕，去掉隔離槽中MEMS結(jié)構(gòu)與電路金屬連線下的硅墻； (f)在SOI硅片背面形成掩膜，刻蝕硅片，直至暴露出SOI硅片中的絕緣層(2)； (g)刻蝕SOI硅片背面暴露出的絕緣層(2)； (h)利用SOI硅片正面的金屬掩膜，采用DRIE各向異性刻蝕釋放微結(jié)構(gòu)(8)； (i)裂片、封裝、測試。
2.根據(jù)權(quán)利I所述的ー種SOIMEMS單片集成方法，其特征在于，所述步驟(a)中的SOI娃片包括一次連接的娃結(jié)構(gòu)層(I)、絕緣層(2)、娃襯底層(3)。
3.根據(jù)權(quán)利1、2所述的ー種SOIMEMS單片集成方法，其特征在于絕緣層(3)為ニ氧化硅。
4.根據(jù)權(quán)利I所述的ー種SOIMEMS單片集成方法，其特征在于在步驟(d)和(e)中形成的隔離槽(7)為空氣隔離槽。
5.根據(jù)權(quán)利I所述的ー種SOIMEMS單片集成方法，其特征在于在步驟(e)中采用的各向同性刻蝕為干法刻蝕。
6.根據(jù)權(quán)利I所述的ー種SOIMEMS單片集成方法，其特征在于步驟(f)中硅片刻蝕采用干法刻蝕。
全文摘要
本發(fā)明提供了一種SOI MEMS單片集成方法，本發(fā)明的方法包括在硅片上采用常規(guī)標(biāo)準(zhǔn)的CMOS工藝完成集成電路部分的制作；在硅片上淀積鈍化層保護(hù)集成電路部分；在硅片正面濺射鈦層和鋁層，光刻腐蝕得到鋁掩膜圖形和MEMS結(jié)構(gòu)與電路之間的連線；在CMOS電路和MEMS結(jié)構(gòu)之間采用深槽刻蝕，形成隔離槽；在硅片背面形成掩膜，刻蝕硅片，直至暴露出SOI硅片中的絕緣層；刻蝕硅片背面暴露出的絕緣層；利用硅片正面的金屬掩膜，采用DRIE各向異性刻蝕釋放微結(jié)構(gòu)；裂片、封裝、測試。本發(fā)明提出的SOI MEMS單片集成方法不僅綜合了表面Post-CMOS和體硅MEMS加工的優(yōu)點(diǎn)，具有大的質(zhì)量塊和檢測電容，能夠制造高性能的慣性傳感器，且在MEMS結(jié)構(gòu)跟電路的隔離以及MEMS結(jié)構(gòu)區(qū)厚度均與性的控制等方面具有很好的優(yōu)勢。
文檔編號B81C1/00GK102649537SQ20121011074
公開日2012年8月29日 申請日期2012年4月17日 優(yōu)先權(quán)日2012年4月17日
發(fā)明者張照云, 彭勃, 施志貴, 蘇偉, 高楊 申請人:中國工程物理研究院電子工程研究所