專利名稱：用于減小mems器件上的薄膜應力的隔離方案的制作方法
技術領域：
本發(fā)明通常涉及一種微電子機械結構的制造，更具體地涉及一種實現(xiàn)用于應力集中最小化的微電子機械機構的電隔離的有益方法。
背景技術：
絕緣體上硅(SOI)基礎技術使得微電子或微電子機械系統(tǒng)(MEMS)器件能夠在位于絕緣層上(例如埋入氧化層)的硅層中制造。該絕緣層位于硅襯底之上。諸如晶體管和MEMS型器件的電子器件被形成在位于絕緣層上部的硅層中。該技術通過降低電容、降低或消除p-n結的反向漏電流來提供更高的速度和使用更低的功率并由此使得SOI中的器件操作優(yōu)于基于現(xiàn)有技術的常規(guī)互補型金屬氧化物半導體(CMOS)體硅中制造的器件。
一種能夠在SOI中實施的MEMS型器件是壓力傳感器。壓力傳感器通常包括與隔膜耦合的壓敏電阻。該壓敏電阻嵌入到隔膜中，并對隨著由于壓敏電阻效應引起的電阻變化而隔膜的應力改變作出反應。當施加到隔膜的壓力變化時，隔膜的偏轉量由此變化，其導致硅隔膜中應力水平的變化。這依次引起壓敏電阻元件的電阻提升或降低。由此，電阻的提升或降低能夠用來測量施加到隔膜的壓力的量。
壓力傳感器廣泛地使用于各種環(huán)境。某些環(huán)境包括高溫和/或高壓。由于壓力傳感器是由具有不同熱膨脹系數(shù)的半導體材料制造，因此過度的溫度可導致壓力傳感器的各層以不同的速率膨脹。具體地，二氧化硅(SiO2)電隔離層以與構成壓敏電阻的硅層不同的速率膨脹和收縮。
由于壓力傳感器在低溫與高溫之間循環(huán)，電隔離層開始破裂。如果存在應力集中區(qū)域，則破裂的情況確實存在。破裂還可以由極度的高壓或高溫和高壓的結合效應而引起。本申請描述了最小化壓敏電阻、SOI壓力傳感器和其它MEMS器件中應力集中區(qū)域的方法。

發(fā)明內容
本申請描述了制造用于MEMS器件的電隔離的方法，該器件消除了由于更高溫度和/或壓力的影響而引起的應力破裂。該方法包括在MEMS器件上形成掩模和在MEMS器件和其它MEMS器件之間通過硅的局部氧化(LOCOS)生長二氧化硅(SiO2)電隔離層。該LOCOS工藝在SiO2層與MEMS器件之間的界面產(chǎn)生了彎曲或圓形。該圓形界面緩和了與高溫或高壓有關的應力。
在提供的示例中，遮蔽一種MEMS器件、壓敏電阻壓力傳感器。圍繞傳感器的未遮蔽的區(qū)域接著通過LOCOS被氧化，以制造電隔離層。該電隔離層的圓形界面最小化了與高溫和高壓環(huán)境有關的應力。
在第二示例中，對電隔離層構圖使得完成90度角的圓形。該圓形角進一步減輕了與高溫有關的應力。


下面結合附圖描述優(yōu)選實施例，其中各圖中相同的符號指代相同的元件，其中圖1是SOI襯底的截面圖；圖2是圖1的襯底上掩模層的形成的截面圖；圖3是LOCOS工藝期間二氧化硅層的生長的截面圖；圖4是去除掩模層并隨后摻雜硅以形成引出線和壓敏電阻的截面圖；圖5是包括的空腔的圖1的襯底的截面圖；圖6A是電隔離線的頂視圖；和圖6B是另一個電隔離線的頂視圖。
具體實施例方式
下面將介紹MEMS器件的電隔離的方法。各種MEMS器件，例如梳裝驅動器、微型激勵器、加速計等，能夠使用已公開的方法來制造。一種基于壓力傳感器結構的壓敏電阻的MEMS器件，能夠使用該方法來電隔離。
現(xiàn)在來看圖1，圖中顯示了一種這樣的壓敏電阻式傳感器100。該壓敏電阻式傳感器100包括可以是n型或p型硅的外延層102、以是二氧化硅(SiO2)的電介質層104，以及可以是n型、p型或體硅的襯底層106。
盡管所示的襯底層106是單層，但它也可以包括額外的層。例如“蝕刻停止”層可以位于第二層104與體襯底106之間。此外，空腔也可以被包括在襯底層106中。該空腔用作壓力傳感器的隔膜?？蛇x地，可以在隨后的步驟中制造空腔。將參照圖5進一步描述空腔的結構。
圖2示出了在外延層102上面形成的掩模108。掩模108可以是例如氮化硅(Si3N4)。形成掩模108可包括通過沉積掩模層(例如Si3N4)并圖形化掩模層以限定掩模108生長薄的熱氧化層。掩模108可以通過常規(guī)光刻和蝕刻工藝來構圖。掩模108包括位于壓敏電阻結構上面的“島”。該島限制了壓敏電阻結構上表面區(qū)域的氧化。在靠近掩模108的外延層102的未覆蓋區(qū)域107中，該氧化率相比不靠近掩模108的未覆蓋區(qū)域的氧化率降低。
圖3中，SOI襯底100經(jīng)歷了硅的局部氧化(LOCOS)工藝。LOCOS是一種通常使用于MOS/CMOS硅技術中的隔離方法。使用LOCOS熱生長厚的二氧化硅墊用來分隔相鄰的器件(即，例如CMOS場效應晶體管或FETs)。如上所述，掩模108的未覆蓋區(qū)域(例如圖2中的第一暴露部分107)被局部地氧化，由此，“局部”氧化。在氧化期間，硅與氧氣反應，硅被消耗，然后產(chǎn)生氧化硅層。在LOCOS步驟之后，通過常規(guī)蝕刻工藝例如干法或濕法化學蝕刻去除掩模108。
在LOCOS步驟期間，硅與氧氣在高溫下反應。由此，如圖3所示，二氧化硅層110生長在外延層102的第一暴露部分107上。由于二氧化硅的生長速率在靠近掩模108的未覆蓋區(qū)域107處降低，外延層102在靠近掩模108的區(qū)域沒有迅速氧化。因此，在那些區(qū)域產(chǎn)生了減小的二氧化硅厚度。結果，壓敏電阻或外延層102將具有彎曲或坡度，其輪廓通常稱為“鳥嘴”。
如圖4所示接著去除掩模層。圓形輪廓130的曲率取決于LOCOS工藝的條件(例如時間、溫度、膜厚度等)。與二氧化硅層110和壓敏電阻結構之間具有陡峭的躍遷相反，圓形輪廓提供了更加漸進的過渡。當壓敏電阻結構暴露到高溫和/或高壓下時，該漸進的過渡降低了破裂。
圖4的示例中的外延層102包括引出線(leadout)電阻103A和103B，和壓敏電阻105。引出線電阻103A和103B可以用來提供對壓敏電阻105的歐姆接觸?？梢允褂贸Ｒ?guī)的或新穎的CMOS制造方法來制造壓敏電阻105和引出線電阻103A和103B。該方法包括離子注入、光刻和顯影、和/或化學濕法和干法蝕刻?？梢栽趬好綦娮杞Y構的各個不同點處建立引出線電阻103A和103B的摻雜密度。例如，壓敏電阻105可具有固有的摻雜密度或可以在隨后的制造步驟中注入和/或退火。還可以制作該引出線電阻103A和103B以提供對壓敏電阻105所需的接觸。
在形成電隔離之前或之后，可以在體襯底層106中形成空腔120。圖5所述的空腔120能夠用來形成隔膜，其允許壓敏電阻105隨著施加的壓力而變化。由于外延層本身是晶體的，施加到隔膜的更大的壓力將偏轉隔膜并改變壓敏電阻105的阻值?？梢栽O計空腔120以形成更高展弦比的隔膜以便壓敏電阻對施加的壓力的變化更加敏感。
可以用來降低與二氧化硅層110的破裂有關的另一種方法是具有電隔離方式，其中基于隔離線的二氧化硅以彎曲或圓形輪廓布置。通常，電隔離線彼此垂直布置。圖6A中，使用電隔離線140的頂視圖來隔離MEMS器件142和MEMS器件144。隔離線140具有尖銳的90度角146。這些尖銳的角146產(chǎn)生了容易在高溫下破裂的局部的應力點。圖6B中，通過使用具有彎曲角度150的電隔離線148減輕了應力點的發(fā)生。通過隨著線148穿過彎曲角150分布應力，可以消除應力點?？梢詷媹D掩模108以制造彎曲角150(見圖2)。此外，可以在遲些的構圖步驟之后形成彎曲角150。
雖然這里詳細描述了本發(fā)明的某些特征和實施例，但是應當理解不脫離本發(fā)明的范圍能夠進行其它改變。例如，不脫離本發(fā)明的范圍，可以電隔離各種使用包括各種蝕刻和沉積方法的半導體制造工藝種類的MEMS器件。除非聲明其效果，權利要求不應當被認為是限制為所述的順序或元件。因此，本發(fā)明要求落入下述實施例和等效物的精神和范圍內的所有實施例。
權利要求
1.一種為包括待氧化的硅區(qū)的微電子機械系統(tǒng)(MEMS)器件提供電隔離的方法，該方法包括在MEMS器件的頂部形成掩模層，該掩模層基本上覆蓋了MEMS器件并限定了硅區(qū)的暴露部分；和通過硅的局部氧化(LOCOS)工藝在硅區(qū)的頂部生長二氧化硅(SiO2)層，其中硅區(qū)被消耗以形成SiO2層，該SiO2層和硅區(qū)包括彎曲界面，該彎曲界面在LOCOS工藝中形成，并降低了與暴露在高溫和高壓下有關的膜應力。
2.如權利要求1所述的方法，其特征在于，SiO2層構造成具有彎曲的角度，以便進一步降低與暴露在高溫和高壓下有關的膜應力，該彎曲的角度具有由LOCOS工藝的條件所決定的曲率。
3.如權利要求1所述的方法，其特征在于，掩模層是氮化硅(Si3N4)。
4.如權利要求1所述的方法，其特征在于，MEMS器件是壓敏電阻器結構。
5.如權利要求4所述的方法，其特征在于，壓敏電阻器位于外延層中，并電耦合到位于外延層中的引出電阻。
6.如權利要求1所述的方法，其特征在于，MEMS器件是包含壓敏電阻器結構的壓力傳感器。
7.如權利要求6所述的方法，其特征在于，壓敏電阻器位于外延層中，并電耦合到位于外延層中的引出電阻。
8.如權利要求1所述的方法，其特征在于，MEMS器件形成在絕緣體上硅(SOI)襯底中。
9.如權利要求8所述的方法，其特征在于，SOI襯底包括體硅層，該體硅層包括位于壓敏電阻器之下的空腔，該空腔形成了允許壓敏電阻器的整體電阻隨壓力變化的隔膜。
10.一種微電子機械系統(tǒng)(MEMS)器件，包括未氧化的硅區(qū)，該未氧化的硅區(qū)位于已氧化的硅區(qū)附近，該已氧化的硅區(qū)提供對MEMS器件的電隔離；位于未氧化硅區(qū)和已氧化硅區(qū)之間的界面，該界面在硅的局部氧化(LOCOS)工藝中形成，該界面基本為彎曲的，以便降低與暴露在高溫和高壓中有關的膜應力。
11.如權利要求10所述的方法，其特征在于，已氧化區(qū)構造成具有彎曲的角度，用于進一步降低與暴露在高溫和高壓下有關的膜應力。
12.如權利要求10所述的方法，其特征在于，MEMS器件是壓敏電阻式壓力傳感器，其包含位于硅區(qū)中的壓敏電阻器。
13.如權利要求12所述的方法，其特征在于，該壓敏電阻式壓力傳感器形成在絕緣體上硅(SOI)襯底中。
14.如權利要求13所述的方法，其特征在于，SOI襯底包括體硅層，該體硅層包括位于壓敏電阻器之下的空腔，該空腔形成了允許壓敏電阻器的整體電阻隨壓力變化的隔膜。
15.一種電隔離第一和第二微電子機械系統(tǒng)(MEMS)器件的方法，在所述第一和第二MEMS器件之間包括有硅區(qū)，該方法包括在第一和第二MEMS器件的頂部形成掩模層，該掩模層基本上覆蓋了MEMS器件并限定了硅區(qū)的暴露部分；和通過硅的局部氧化(LOCOS)工藝在硅區(qū)的頂部生長二氧化硅(SiO2)層，其中硅區(qū)被消耗以形成SiO2層，該SiO2層和硅區(qū)包括彎曲界面，該彎曲界面在LOCOS工藝中形成，并降低了與暴露在高溫和高壓下有關的膜應力。將SiO2層構造成具有彎曲的角度，以便進一步降低與暴露在高溫下有關的膜應力。
16.如權利要求15所述的方法，其特征在于，掩模層是氮化硅(Si3N4)。
17.如權利要求15所述的方法，其特征在于，第一MEMS器件是包含壓敏電阻結構的壓力傳感器。
18.如權利要求17所述的方法，其特征在于，第一MEMS器件包括位于外延層中并電耦合到位于外延層中的引出電阻上的壓敏電阻器。
19.如權利要求15所述的方法，其特征在于，第一和第二MEMS器件形成在絕緣體上硅(SOI)襯底中。
20.如權利要求19所述的方法，其特征在于，SOI襯底包括體硅層，該體硅層包括位于壓敏電阻器之下的空腔，該空腔形成了允許壓敏電阻器的整體電阻隨壓力變化的隔膜。
全文摘要
提供一種電隔離MEMS器件的方法。在一個實例中，具有暴露的硅區(qū)的壓敏電阻壓力傳感器經(jīng)受了硅的局部氧化(LOCOS)處理。用LOCOS工藝產(chǎn)生了電絕緣結構。該絕緣結構與壓敏電阻壓力傳感器具有圓形的或彎曲的界面。該彎曲的界面減輕了伴隨著暴露到高溫和高壓下的應力。此外，構圖電絕緣線使得其具有彎曲角度，進一步減輕了應力。
文檔編號B81B1/00GK101081691SQ20071008604
公開日2007年12月5日 申請日期2007年1月17日 優(yōu)先權日2006年1月17日
發(fā)明者G·C·布朗, C·H·拉恩 申請人:霍尼韋爾國際公司