本發(fā)明涉及主動陣列基板的制造方法，更具體的說，涉及一種顯示面板的主動陣列基板的制造方法。

背景技術(shù)：

薄膜晶體管顯示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)由于具有低的功耗、優(yōu)異的畫面品質(zhì)以及較高的生產(chǎn)良率等性能，目前已經(jīng)逐漸占據(jù)了顯示領(lǐng)域的主導(dǎo)地位。同樣，薄膜晶體管顯示器包含顯示面板和背光模組，顯示面板包括彩膜基板(Color Filter Substrate，CF Substrate，也稱彩色濾光片基板)和薄膜晶體管陣列基板(Thin Film Transistor Substrate，TFT Substrate)，上述基板的相對內(nèi)側(cè)存在透明電極。兩片基板之間夾一層液晶分子(Liquid Crystal，LC)。顯示面板是通過電場對液晶分子取向的控制，改變光的偏振狀態(tài)，并藉由偏光板實現(xiàn)光路的穿透與阻擋，實現(xiàn)顯示的目的。

由于集成電路、芯片以及TFT-LCD的尺寸不斷的減小，器件的封裝密度不停的增大，因此對材料各方面性能的要求不斷的提高。由于器件的比例縮小，目前器件的柵氧絕緣層厚度變得非常薄，對于比例小的器件而言，柵氧絕緣層厚度只會越來越薄，這需要有新的高K的柵氧絕緣介電材料。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種柵極絕緣層的介電常數(shù)大的主動陣列基板的制造方法。

本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的：

一種主動陣列基板的制造方法，其特征在于，包括：

提供基板；

形成柵極于基板上；

依序形成柵極絕緣層、半導(dǎo)體層及歐姆接觸層于所述透明基材及所述柵極上；

形成源電極及漏電極于所述歐姆接觸層上；

形成保護層于所述源電極及所述漏電極上；以及

形成像素電極層于所述保護層上，其中所述像素電極層是電性連接于所述漏電極；

其中，所述柵極絕緣層包括納米多孔硅及納米顆粒，所述納米顆粒的介電常數(shù)大于硅層的介電常數(shù)。

在一些實施例中，所述柵極絕緣層包括堆疊的第一絕緣層及第二絕緣層，所述納米多孔硅及所述納米顆粒是形成于所述第二絕緣層中。

在一些實施例中，納米顆粒包括二種以上不同介電常數(shù)的納米顆粒。

納米多孔硅可以做的非常薄，可以減小絕緣介電層的厚度，可以滿足集成電路、芯片以及TFT-LCD的尺寸不斷的減小的需求，納米多孔硅本身具有疏水性。

鍺的介電常數(shù)為16，通過調(diào)節(jié)鍺的比例提高柵極絕緣層的介電常數(shù)，當(dāng)然也可以采用其他介電常數(shù)高的金屬和其他材料。

納米多孔硅可以做的非常薄，可以減小絕緣介電層的厚度，可以滿足集成電路、芯片以及TFT-LCD的尺寸不斷的減小的需求，納米多孔硅本身具有疏水性，鍺的介電常數(shù)為16，納米多孔硅本身具有很多硅孔，鍺納米顆粒可以存入硅孔內(nèi)，不會增加通過納米多孔硅的厚度，通過調(diào)節(jié)鍺納米顆粒Ge的負載量實現(xiàn)介電系數(shù)可控調(diào)節(jié)。

其中，所述柵極絕緣層包括納米多孔硅，所述納米多孔硅包括多個彼此連接的空心柱狀的子組件，所述子組件切面為六邊形，所述子組件中間具有圓形通孔，所述子組件的圓形通孔上設(shè)有多個硅孔，所述硅孔內(nèi)設(shè)有鍺納米顆粒。

多孔硅的子部件切面六邊形方便多個子部件拼接排列，硅孔內(nèi)設(shè)有多個鍺納米顆粒，不影響多孔硅厚度。

其中，所述柵極絕緣層上對應(yīng)柵極導(dǎo)線段設(shè)有非晶硅層，所述非晶硅層上設(shè)有與非晶硅層對應(yīng)的歐姆接觸層，所述歐姆接觸層上設(shè)有分隔的源電極和漏電極，所述源電極和漏電極之間設(shè)有溝道，所述溝道穿過歐姆接觸層，所述溝道底部為非晶硅層，所述源電極和漏電極寬度大于非晶硅層的寬度，所述源電極和漏電極上設(shè)有保護層，所述保護層上設(shè)有像素電極層，所述保護層對應(yīng)漏電極設(shè)有過孔，所述像素電極層通過過孔與漏電極連接。

其中，所述柵極絕緣層上對應(yīng)柵極導(dǎo)線段設(shè)有非晶硅層，所述非晶硅層上設(shè)有與非晶硅層對應(yīng)的歐姆接觸層，所述歐姆接觸層上設(shè)有分隔的源電極和漏電極，所述源電極和漏電極之間設(shè)有溝道，所述溝道穿過歐姆接觸層，所述溝道底部為非晶硅層，所述源電極和漏電極寬度等于與其接觸的歐姆接觸層的寬度，所述源電極和漏電極上設(shè)有保護層，所述保護層上設(shè)有像素電極層，所述保護層對應(yīng)漏電極設(shè)有過孔，所述像素電極層通過過孔與漏電極連接。

其中，所述保護層的相對介電常數(shù)小于氮化硅和氧化硅的相對介電常數(shù)。

采用低介電常數(shù)保護層可以提高薄膜晶體管TFT器件性能，改善信號串?dāng)_問題和RC電路延時問題。

其中，所述低介電常數(shù)保護層包括介孔氧化硅

介孔氧化硅的相對介電常數(shù)εr＝1.4～2.4，低介電常數(shù)保護層采用介孔氧化硅取代5-mask與4-mask工藝TFT器件中的保護層材料SiNx(相對介電常數(shù)ε_r＝7～8)，介孔氧化硅比一般氧化硅(相對介電常數(shù)εr＝3.9～4.1)的εr更低，可以提高TFT器件性能，改善信號串?dāng)_問題和RC電路延時問題，減小低介電常數(shù)保護層的厚度，當(dāng)然低介電常數(shù)保護層也可以采用其他低介電常數(shù)的材料，如納米多孔硅等。

其中，所述介孔氧化硅包括多個子單元，所述子單元包括成三行排列的子部件，所述子單元的中間一行包括并排的三個子部件，所述子單元的第一行和第三行分別包括并排的兩個子部件，所述第一行和第三行的兩個子部件分別設(shè)置在中間一行三個子部件的任意兩個子部件之間，所述子部件切面為六邊形，所述子部件中間具有圓形通孔。

子單元具有排列規(guī)則有序的子部件，具有較高的比表面積，較好的熱穩(wěn)定性和水熱穩(wěn)定性，子部件通孔大小均勻，子部件切面為六邊形，方便多個子部件拼接排列。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)效果是：

第一層導(dǎo)線上設(shè)置的柵極絕緣層介電常數(shù)大于氧化硅層和氮化硅層的介電常數(shù)，增大器件存儲電荷能力，柵極絕緣層包括組合物，組合物包括第一組成物和第二組成物，第一組成物的介電常數(shù)小于氧化硅層和氮化硅層的介電常數(shù)，第二組成物的介電常數(shù)大于氧化硅層和氮化硅層的介電常數(shù)，通過調(diào)節(jié)第一組成物和第二組成物的比例實現(xiàn)柵極絕緣層的介電常數(shù)可調(diào)。

附圖說明

所包括的附圖用來提供對本申請實施例的進一步的理解，其構(gòu)成了說明書的一部分，用于例示本申請的實施方式，并與文字描述一起來闡釋本申請的原理。顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。在附圖中：

圖1是本發(fā)明實施例一種主動陣列基板的示意圖；

圖2是本發(fā)明實施例一種主動陣列基板的示意圖；

圖3是本發(fā)明實施例一種主動陣列基板的另一示意圖；

圖4是本發(fā)明實施例納米多孔硅示意圖；

圖5是本發(fā)明實施例納米多孔硅和鍺納米顆粒示意圖；

圖6是本發(fā)明實施例介孔氧化硅示意圖；

圖7是本發(fā)明一實施例柵極絕緣層的示意圖。

具體實施方式

這里所公開的具體結(jié)構(gòu)和功能細節(jié)僅僅是代表性的，并且是用于描述本發(fā)明的示例性實施例的目的。但是本發(fā)明可以通過許多替換形式來具體實現(xiàn)，并且不應(yīng)當(dāng)被解釋成僅僅受限于這里所闡述的實施例。

在本發(fā)明的描述中，需要理解的是，術(shù)語“中心”、“橫向”、“上”、“下”、“左”、“右”、“豎直”、“水平”、“頂”、“底”、“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或組件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。此外，術(shù)語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括一個或者更多個該特征。在本發(fā)明的描述中，除非另有說明，“多個”的含義是兩個或兩個以上。另外，術(shù)語“包括”及其任何變形，意圖在于覆蓋不排他的包含。

在本發(fā)明的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個組件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語在本發(fā)明中的具體含義。

這里所使用的術(shù)語僅僅是為了描述具體實施例而不意圖限制示例性實施例。除非上下文明確地另有所指，否則這里所使用的單數(shù)形式“一個”、“一項”還意圖包括復(fù)數(shù)。還應(yīng)當(dāng)理解的是，這里所使用的術(shù)語“包括”和/或“包含”規(guī)定所陳述的特征、整數(shù)、步驟、操作、單元和/或組件的存在，而不排除存在或添加一個或更多其他特征、整數(shù)、步驟、操作、單元、組件和/或其組合。

下面結(jié)合附圖和較佳的實施例對本發(fā)明作進一步說明。

下面參考圖1至圖7描述本發(fā)明實施例的顯示面板。

如圖1所示，在圖1的實施中顯示面板包括基板10，所述基板10上設(shè)有若干條第一層導(dǎo)線21，所述第一層導(dǎo)線21上設(shè)有柵極絕緣層22，所述柵極絕緣層22采用氮化硅或氧化硅，所述柵極絕緣層22上對應(yīng)第一層導(dǎo)線21的柵極導(dǎo)線段211設(shè)有非晶硅層23，所述非晶硅層23上設(shè)有與非晶硅層23對應(yīng)的歐姆接觸層24，所述歐姆接觸層24上設(shè)有分隔的源電極25和漏電極26，所述源電極25和漏電極26之間設(shè)有溝道27，所述溝道27穿過歐姆接觸層24，所述溝道27底部為非晶硅層23，所述源電極25和漏電極26的寬度大于非晶硅層23的寬度，所述源電極25和漏電極26上設(shè)有保護層30，所述保護層30上設(shè)有像素電極層50，所述保護層30對應(yīng)漏電極26設(shè)有過孔28，所述像素電極層50通過過孔28與漏電極26連接。其中，所述源電極25超出非晶硅層23部分一側(cè)直接連接?xùn)艠O絕緣層22另一側(cè)直接連接保護層30，所述柵極絕緣層22對應(yīng)過孔28部分與漏電極26之間連接。使用5Mask獲取的薄膜晶體管TFT，具有較好的性能。

如圖2所示，在圖2的實施中顯示面板包括基板10，所述基板10上設(shè)有若干條第一層導(dǎo)線21，所述第一層導(dǎo)線21上設(shè)有柵極絕緣層22，所述柵極絕緣層22采用氮化硅或氧化硅，所述柵極絕緣層22上對應(yīng)第一層導(dǎo)線21的柵極導(dǎo)線段211設(shè)有非晶硅層23，所述非晶硅層23上設(shè)有與非晶硅層23對應(yīng)的歐姆接觸層24，所述歐姆接觸層24上設(shè)有分隔的源電極25和漏電極26，所述源電極25和漏電極26之間設(shè)有溝道27，所述溝道27穿過歐姆接觸層24，所述溝道27底部為非晶硅層23，所述源電極25和漏電極26寬度大于非晶硅層23的寬度，所述源電極25和漏電極26上設(shè)有保護層30，所述保護層30上設(shè)有像素電極層50，所述保護層30對應(yīng)漏電極26設(shè)有過孔28，所述像素電極層50通過過孔28與漏電極26連接。其中，所述源電極25外側(cè)的保護層30直接與柵極絕緣層22連接，所述柵極絕緣層22對應(yīng)過孔28上方依次設(shè)有非晶硅層23、歐姆接觸層24和漏電極26。使用4Mask獲取的薄膜晶體管TFT具有較好的性能，而且可以節(jié)省一步Mask工藝。

目前工業(yè)界正在進行高K介電常數(shù)材料作為薄膜晶體的柵氧介電層材料。在過去的幾十年中，由于工藝和設(shè)計的進步，集成電路、芯片以及TFT-LCD的尺寸不斷的減小，器件的封裝密度不停的增大，因此對材料各方面性能的要求不斷的提高。由于器件的比例縮小，目前器件的柵氧絕緣層厚度變得非常薄，對于未來比例小的器件而言，柵氧絕緣層厚度只會越來越薄，這需要有新的高K的柵氧絕緣介電材料。上述實施例采用的四道工藝或五道工藝TFT-Array陣列，在TFT晶體管中，柵介電極與上級的絕緣保護層之間存在很高的電壓。柵氧層會受到隧穿電流的影響，當(dāng)柵極的柵極絕緣層很薄時，電子會在薄膜晶體管中隧穿通過柵極絕緣層。這將導(dǎo)致晶體管閥值電壓的漂移，無法切換開關(guān)狀態(tài)導(dǎo)致電路失效。傳統(tǒng)的柵氧絕緣介電材料(如SiO2、SiNx)已不滿足當(dāng)前TFT-LCD器件高封裝密度發(fā)展的需要。

如圖3、圖4和圖5所示，在圖3、圖4和圖5的實施中顯示面板包括：基板10；若干條第一層導(dǎo)線21，所述若干條第一層導(dǎo)線21設(shè)置在基板10上；柵極絕緣層22，所述柵極絕緣層22設(shè)置在若干條第一層導(dǎo)線21上，所述柵極絕緣層22的介電常數(shù)大于氧化硅層和氮化硅層的介電常數(shù)，所述柵極絕緣層22包括組合物，所述組合物包括第一組成物和第二組成物。

第一層導(dǎo)線21上設(shè)置的柵極絕緣層22介電常數(shù)大于氧化硅層和氮化硅層的介電常數(shù)，增大器件存儲電荷能力，柵極絕緣層22包括組合物，組合物包括第一組成物和第二組成物，第一組成物的介電常數(shù)小于氧化硅層和氮化硅層的介電常數(shù)，第二組成物的介電常數(shù)大于氧化硅層和氮化硅層的介電常數(shù)，通過調(diào)節(jié)第一組成物和第二組成物的比例實現(xiàn)柵極絕緣層22的介電常數(shù)可調(diào)。

可選的，其中，所述第一組成物包括納米多孔硅。納米多孔硅可以做的非常薄，可以減小絕緣介電層的厚度，可以滿足集成電路、芯片以及TFT-LCD的尺寸不斷的減小的需求，納米多孔硅本身具有疏水性。

可選的，其中，所述第二組成物包括鍺納米顆粒。鍺的介電常數(shù)為16，通過調(diào)節(jié)鍺的比例提高柵極絕緣層22的介電常數(shù)，當(dāng)然也可以采用其他介電常數(shù)高的金屬和其他材料。

可選的，其中，所述第一組成物包括納米多孔硅，所述第二組成物包括鍺納米顆粒。納米多孔硅可以做的非常薄，可以減小絕緣介電層的厚度，可以滿足集成電路、芯片以及TFT-LCD的尺寸不斷的減小的需求，納米多孔硅本身具有疏水性，鍺的介電常數(shù)為16，納米多孔硅本身具有很多硅孔，鍺納米顆?？梢源嫒牍杩變?nèi)，不會增加通過納米多孔硅的厚度，通過調(diào)節(jié)鍺納米顆粒Ge的負載量實現(xiàn)介電系數(shù)可控調(diào)節(jié)。

其中，所述柵極絕緣層22包括納米多孔硅，所述納米多孔硅包括多個彼此連接的空心柱狀的子組件221，所述子組件221切面為六邊形，所述子組件221中間具有圓形通孔，所述子組件221的圓形通孔上設(shè)有多個硅孔，所述硅孔內(nèi)設(shè)有鍺納米顆粒。多孔硅的子部件42切面六邊形方便多個子部件42拼接排列，硅孔內(nèi)設(shè)有多個鍺納米顆粒，不影響多孔硅厚度。

其中，所述柵極絕緣層22上對應(yīng)柵極導(dǎo)線段211設(shè)有非晶硅層23，所述非晶硅層23上設(shè)有與非晶硅層23對應(yīng)的歐姆接觸層24，所述歐姆接觸層24上設(shè)有分隔的源電極25和漏電極26，所述源電極25和漏電極26之間設(shè)有溝道27，所述溝道27穿過歐姆接觸層24，所述溝道27底部為非晶硅層23，所述源電極25和漏電極26寬度大于非晶硅層23的寬度，所述源電極25和漏電極26上設(shè)有第二絕緣30，所述第二絕緣30上設(shè)有像素電極層50，所述第二絕緣30對應(yīng)漏電極26設(shè)有過孔28，所述像素電極層50通過過孔28與漏電極26連接。其中，所述源電極25超出非晶硅層23部分一側(cè)直接連接?xùn)艠O絕緣層22另一側(cè)直接連接低介電常數(shù)保護層40，所述柵極絕緣層22對應(yīng)過孔28部分與漏電極26之間連接。使用5Mask可以獲取更好性能的薄膜晶體管TFT。

如圖2、圖4和圖5所示，在圖2、圖4和圖5的實施中顯示面板包括：基板10；若干條第一層導(dǎo)線21，所述若干條第一層導(dǎo)線21設(shè)置在基板10上；柵極絕緣層22，所述柵極絕緣層22設(shè)置在若干條第一層導(dǎo)線21上，所述柵極絕緣層22的介電常數(shù)大于氧化硅層和氮化硅層的介電常數(shù)，所述柵極絕緣層22包括組合物，所述組合物包括第一組成物和第二組成物。

第一層導(dǎo)線21上設(shè)置的柵極絕緣層22介電常數(shù)大于氧化硅層和氮化硅層的介電常數(shù)，增大器件存儲電荷能力，柵極絕緣層22包括組合物，組合物包括第一組成物和第二組成物，第一組成物的介電常數(shù)小于氧化硅層和氮化硅層的介電常數(shù)，第二組成物的介電常數(shù)大于氧化硅層和氮化硅層的介電常數(shù)，通過調(diào)節(jié)第一組成物和第二組成物的比例實現(xiàn)柵極絕緣層22的介電常數(shù)可調(diào)。

可選的，其中，所述第一組成物包括納米多孔硅。納米多孔硅可以做的非常薄，可以減小絕緣介電層的厚度，可以滿足集成電路、芯片以及TFT-LCD的尺寸不斷的減小的需求，納米多孔硅本身具有疏水性。

可選的，其中，所述第二組成物包括鍺納米顆粒。鍺的介電常數(shù)為16，通過調(diào)節(jié)鍺的比例提高柵極絕緣層22的介電常數(shù)，當(dāng)然也可以采用其他介電常數(shù)高的金屬和其他材料。

可選的，其中，所述第一組成物包括納米多孔硅，所述第二組成物包括鍺納米顆粒。納米多孔硅可以做的非常薄，可以減小絕緣介電層的厚度，可以滿足集成電路、芯片以及TFT-LCD的尺寸不斷的減小的需求，納米多孔硅本身具有疏水性，鍺的介電常數(shù)為16，納米多孔硅本身具有很多硅孔，鍺納米顆?？梢源嫒牍杩變?nèi)，不會增加通過納米多孔硅的厚度，通過調(diào)節(jié)鍺納米顆粒Ge的負載量實現(xiàn)介電系數(shù)可控調(diào)節(jié)。

其中，所述柵極絕緣層22包括納米多孔硅，所述納米多孔硅包括多個彼此連接的空心柱狀的子組件221，所述子組件221切面為六邊形，所述子組件221中間具有圓形通孔，所述子組件221的圓形通孔上設(shè)有多個硅孔，所述硅孔內(nèi)設(shè)有鍺納米顆粒。多孔硅的子部件42切面六邊形方便多個子部件42拼接排列，硅孔內(nèi)設(shè)有多個鍺納米顆粒，不影響多孔硅厚度。

其中，所述柵極絕緣層22上對應(yīng)柵極導(dǎo)線段211設(shè)有非晶硅層23，所述非晶硅層23上設(shè)有與非晶硅層23對應(yīng)的歐姆接觸層24，所述歐姆接觸層24上設(shè)有分隔的源電極25和漏電極26，所述源電極25和漏電極26之間設(shè)有溝道27，所述溝道27穿過歐姆接觸層24，所述溝道27底部為非晶硅層23，所述源電極25和漏電極26寬度等于與其接觸的歐姆接觸層24的寬度，所述源電極25和漏電極26上設(shè)有第二絕緣30，所述第二絕緣30上設(shè)有像素電極層50，所述第二絕緣30對應(yīng)漏電極26設(shè)有過孔28，所述像素電極層50通過過孔28與漏電極26連接。其中，所述源電極25外側(cè)的低介電常數(shù)保護層40直接與柵極絕緣層22連接，所述柵極絕緣層22對應(yīng)過孔28上方依次設(shè)有非晶硅層23、歐姆接觸層24和漏電極26。使用4道光罩(Mask)可以獲取更好性能的薄膜晶體管TFT，而且節(jié)省一步光罩(Mask)。

如圖2、圖3和圖6所示，在圖2、圖3和圖6的實施中顯示面板包括：基板10；若干條第一層導(dǎo)線21，所述若干條第一層導(dǎo)線21設(shè)置在基板10上；柵極絕緣層22，所述柵極絕緣層22設(shè)置在若干條第一層導(dǎo)線21上，所述柵極絕緣層22的介電常數(shù)大于氧化硅層和氮化硅層的介電常數(shù)，所述柵極絕緣層22包括組合物，所述組合物包括第一組成物和第二組成物。

其中，所述第二絕緣30的相對介電常數(shù)小于氮化硅和氧化硅的相對介電常數(shù)。采用低介電常數(shù)保護層可以提高薄膜晶體管TFT器件性能，改善信號串?dāng)_問題和RC電路延時問題。

可選的，其中，所述柵極絕緣層22上對應(yīng)柵極導(dǎo)線段211設(shè)有非晶硅層23，所述非晶硅層23上設(shè)有與非晶硅層23對應(yīng)的歐姆接觸層24，所述歐姆接觸層24上設(shè)有分隔的源電極25和漏電極26，所述源電極25和漏電極26之間設(shè)有溝道27，所述溝道27穿過歐姆接觸層24，所述溝道27底部為非晶硅層23，所述源電極25和漏電極26寬度大于非晶硅層23的寬度，所述源電極25和漏電極26上設(shè)有第二絕緣30，所述第二絕緣30上設(shè)有像素電極層50，所述第二絕緣30對應(yīng)漏電極26設(shè)有過孔28，所述像素電極層50通過過孔28與漏電極26連接。其中，所述源電極25超出非晶硅層23部分一側(cè)直接連接?xùn)艠O絕緣層22另一側(cè)直接連接低介電常數(shù)保護層，所述柵極絕緣層22對應(yīng)過孔28部分與漏電極26之間連接。

可選的，其中，所述柵極絕緣層22上對應(yīng)柵極導(dǎo)線段211設(shè)有非晶硅層23，所述非晶硅層23上設(shè)有與非晶硅層23對應(yīng)的歐姆接觸層24，所述歐姆接觸層24上設(shè)有分隔的源電極25和漏電極26，所述源電極25和漏電極26之間設(shè)有溝道27，所述溝道27穿過歐姆接觸層24，所述溝道27底部為非晶硅層23，所述源電極25和漏電極26寬度等于與其接觸的歐姆接觸層24的寬度，所述源電極25和漏電極26上設(shè)有第二絕緣30，所述第二絕緣30上設(shè)有像素電極層50，所述第二絕緣30對應(yīng)漏電極26設(shè)有過孔28，所述像素電極層50通過過孔28與漏電極26連接。其中，所述源電極25外側(cè)的低介電常數(shù)保護層直接與柵極絕緣層22連接，所述柵極絕緣層22對應(yīng)過孔28上方依次設(shè)有非晶硅層23、歐姆接觸層24和漏電極26。

其中，所述低介電常數(shù)保護層包括介孔氧化硅。介孔氧化硅的相對介電常數(shù)εr＝1.4～2.4，低介電常數(shù)保護層采用介孔氧化硅取代5-mask與4-mask工藝TFT器件中的保護層材料SiNx(相對介電常數(shù)ε_r＝7～8)，介孔氧化硅比一般氧化硅(相對介電常數(shù)εr＝3.9～4.1)的εr更低，可以提高TFT器件性能，改善信號串?dāng)_問題和RC電路延時問題，減小低介電常數(shù)保護層的厚度，當(dāng)然低介電常數(shù)保護層也可以采用其他低介電常數(shù)的材料，如納米多孔硅等。

其中，所述介孔氧化硅包括多個子單元43，所述子單元43包括成三行排列的子部件42，所述子單元43的中間一行包括并排的三個子部件42，所述子單元43的第一行和第三行分別包括并排的兩個子部件42，所述第一行和第三行的兩個子部件42分別設(shè)置在中間一行三個子部件42的任意兩個子部件42之間，所述子部件42切面為六邊形，所述子部件42中間具有圓形通孔。子單元43具有排列規(guī)則有序的子部件42，具有較高的比表面積，較好的熱穩(wěn)定性和水熱穩(wěn)定性，子部件42通孔大小均勻，子部件42切面為六邊形，方便多個子部件42拼接排列。

在上述實施例中，非晶硅層采用a-Si材料，當(dāng)然也可以采用其他半導(dǎo)體層材料。

如圖7所示，在一些實施例中，柵極絕緣層22可包括堆疊的第一絕緣層221及第二絕緣層222。第一絕緣層221可不具有納米顆粒，例如為氮硅化合物(SiNx)絕緣層，而納米多孔硅及納米顆粒是形成于第二絕緣層222中。通過第一絕緣層221及第二絕緣層222的材料調(diào)整，可進一步調(diào)整柵極絕緣層22的介電常數(shù)。

在一些實施例中，納米顆粒可包括二種以上不同介電常數(shù)的納米顆粒。通過不同介電常數(shù)的納米顆粒調(diào)整，可進一步調(diào)整柵極絕緣層22的介電常數(shù)。

在上述實施例中，所述基板的材料可以選用玻璃、塑料等。

在上述實施例中，顯示面板包括液晶面板、OLED面板，曲面面板，等離子面板等，以液晶面板為例，液晶面板包括陣列基板和彩膜基板(CF)，所述陣列基板與彩膜基板相對設(shè)置，所述陣列基板與彩膜基板之間設(shè)有液晶和間隔單元(photo spacer，PS)，所述陣列基板上設(shè)有薄膜晶體管(TFT)，彩墨基板上設(shè)有彩色濾光層。

在上述實施例中，彩膜基板可包括TFT陣列，彩膜及TFT陣列可形成于同一基板上，陣列基本可包括彩色濾光層。

在上述實施例中，本發(fā)明的顯示面板可為曲面型面板。

以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護范圍。