專利名稱：具有失效保護(hù)功能的控制器及其自動(dòng)列車控制器和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有失效保護(hù)功能的電路及使用該電路的控制器和系統(tǒng)；尤其涉及具有失效保護(hù)功能、適合列車保安系統(tǒng)的列車控制設(shè)備例如ATP(automatic train protection)(自動(dòng)列車保護(hù))裝置、ATS(automatic train stop)(自動(dòng)列車停止)裝置和ATO(automatictrain operation)(自動(dòng)列車運(yùn)行)裝置，及使用這些裝置的控制器和系統(tǒng)。
由于近來電子技術(shù)的發(fā)展，已需要先進(jìn)和復(fù)雜的控制以改進(jìn)能量(燃料)效率、可操作性、乘車舒適感和安全性，以及增加交通工具例如飛機(jī)、火車和汽車的速度。
另一方面，這些交通工具必須安全運(yùn)行，強(qiáng)烈要求控制器具有可靠性及失效保護(hù)(當(dāng)故障發(fā)生時(shí)，必須危險(xiǎn)方無輸出)。
例如，通過例如ATC(自動(dòng)列車控制)裝置和ATS裝置之類的高級(jí)保安系統(tǒng)可確保列車運(yùn)行的安全性。
如用于超高速列車保安系統(tǒng)的ATP裝置的例子所示，在國(guó)內(nèi)、外，其可靠性和失效保護(hù)均獲好評(píng)。
列車的ATP裝置和ATS裝置包括以具有自檢功能的LSI為主體的控制電路和繼電器。用于這些裝置的主信號(hào)是其中邏輯電平交替變?yōu)椤癏”或“L”的頻率信號(hào)(以后稱為交變信號(hào))。
控制電路比較和處理來自地面的ATP速度指令信號(hào)和接收該ATP信號(hào)時(shí)的列車實(shí)際速度信號(hào)，由速度控制信號(hào)(即，根據(jù)ATC信號(hào)和實(shí)際速度信號(hào)的差的制動(dòng)指令信號(hào))控制制動(dòng)力，并控制列車速度。
用于產(chǎn)生這種交變信號(hào)的裝置已在公開號(hào)為57-62702的日本專利申請(qǐng)中加以描述。
近來，正在建設(shè)中央控制指令室和列車之間傳送列車運(yùn)行信息(例如，列車速度和位置)和列車之間交換信息的系統(tǒng)，以改進(jìn)運(yùn)輸服務(wù)，因而要求高密度列車運(yùn)行及高速度列車運(yùn)行的控制。
為了響應(yīng)這些要求，僅靠目前使用的控制器及其使用的LSI，在處理速度和數(shù)據(jù)存儲(chǔ)容量方面顯得不足，為了彌補(bǔ)其缺陷，必須增加許多外圍電路，從而該控制器變得復(fù)雜。
由于近來半導(dǎo)體技術(shù)的顯著進(jìn)步并已實(shí)現(xiàn)了高集成度及高處理速度，具有各種功能的控制電路已能包括在一塊LSI芯片中。
但是，在這樣構(gòu)成的LSI中，存在一個(gè)問題由于內(nèi)部形成的布線間的混合接觸，輸出錯(cuò)誤的控制信號(hào)或輸出經(jīng)發(fā)生斷線故障的布線及與其鄰近布線間的分布電容而產(chǎn)生的信號(hào)，這時(shí)，盡管LSI本身已產(chǎn)生故障，但控制信號(hào)仍會(huì)被認(rèn)為正常而加以輸出。
何況，對(duì)于列車控制，LSI的使用環(huán)境與LSI用于公共福利時(shí)的使用環(huán)境相比是極其惡劣的。
當(dāng)由于LSI制造過程中內(nèi)部混合接觸或斷線或由于使用期間內(nèi)部混合接觸或斷線而輸出錯(cuò)誤信號(hào)或作為速度控制關(guān)鍵的制動(dòng)指令信號(hào)不輸出時(shí)，產(chǎn)生一系列問題，引起一系列意外。
必須以與未來各種控制相應(yīng)的LSI構(gòu)成控制電路，它滿足與這些控制相應(yīng)的功能，改進(jìn)檢測(cè)LSI自身故障的自檢功能且當(dāng)故障產(chǎn)生時(shí)滿足用于在安全側(cè)進(jìn)行控制的失效保護(hù)控制。
因而，本發(fā)明的目的在于提供一種控制電路及使用該控制電路的控制器和系統(tǒng)，該控制電路改進(jìn)檢測(cè)控制器故障的自檢功能且具有當(dāng)故障產(chǎn)生時(shí)在安全側(cè)進(jìn)行控制的失效保護(hù)功能。
本發(fā)明包括把ATP指令速度信號(hào)轉(zhuǎn)換成頻率的指令速度頻率轉(zhuǎn)換裝置；把所述指令速度頻率轉(zhuǎn)換裝置的輸出信號(hào)轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的第一數(shù)據(jù)轉(zhuǎn)換裝置；把電動(dòng)機(jī)車的實(shí)際速度轉(zhuǎn)換成頻率的速度頻率轉(zhuǎn)換裝置；把所述速度頻率轉(zhuǎn)換裝置的輸出信號(hào)轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的第二數(shù)據(jù)轉(zhuǎn)換裝置；根據(jù)所述第一數(shù)據(jù)轉(zhuǎn)換裝置的輸出數(shù)據(jù)和所述第二數(shù)據(jù)轉(zhuǎn)換裝置的輸出數(shù)據(jù)間的差，輸出制動(dòng)指令信號(hào)的制動(dòng)指令輸出裝置；把制動(dòng)指令輸出裝置雙重化為L(zhǎng)SI內(nèi)部的系統(tǒng)A和系統(tǒng)B的裝置；把相應(yīng)于ATC指令速度信號(hào)的第一數(shù)據(jù)和相應(yīng)于電動(dòng)機(jī)車實(shí)際速度的第二數(shù)據(jù)同時(shí)輸入至雙重化LSI的系統(tǒng)A和系統(tǒng)B的電路的裝置；產(chǎn)生第一控制數(shù)據(jù)和第二控制數(shù)據(jù)的裝置，第一控制數(shù)據(jù)在第一數(shù)據(jù)的基礎(chǔ)上附加當(dāng)把生成多項(xiàng)式設(shè)成G0(X)時(shí)的CRC數(shù)據(jù)，第二控制數(shù)據(jù)在第一數(shù)據(jù)的基礎(chǔ)上附加當(dāng)把生成多項(xiàng)式設(shè)成G1(X)時(shí)的CRC數(shù)據(jù)；選擇第一控制數(shù)據(jù)和第二控制數(shù)據(jù)之一的切換裝置；用相應(yīng)于生成多項(xiàng)式G0(X)且并聯(lián)連接的第一故障檢測(cè)器和相應(yīng)于生成多項(xiàng)式G1(X)的第二故障檢測(cè)器校驗(yàn)切換裝置的輸出信號(hào)錯(cuò)誤的裝置；比較系統(tǒng)A的第一故障檢測(cè)器的輸出和第二故障檢測(cè)器輸出的比較裝置；比較系統(tǒng)B的第一故障檢測(cè)器輸出和第二故障檢測(cè)器輸出的比較裝置；用系統(tǒng)A的比較裝置的輸出信號(hào)控制系統(tǒng)B的切換裝置并選擇第一控制數(shù)據(jù)或第二控制數(shù)據(jù)的裝置；使系統(tǒng)B的比較裝置輸出信號(hào)的符號(hào)反轉(zhuǎn)的符號(hào)反轉(zhuǎn)裝置；用系統(tǒng)B的符號(hào)反轉(zhuǎn)裝置的輸出信號(hào)控制系統(tǒng)A的切換裝置并選擇第一控制數(shù)據(jù)或第二控制數(shù)據(jù)的裝置。
本發(fā)明還包括使雙重化電路的系統(tǒng)A和系統(tǒng)B相互分開的裝配和布線裝置；拓寬系統(tǒng)A的比較裝置的輸出信號(hào)和系統(tǒng)B的比較裝置的輸出信號(hào)配置間隔及布線間隔的裝置。
系統(tǒng)A和系統(tǒng)B的第一控制數(shù)據(jù)由第一故障檢測(cè)器判定為正常，其輸出信號(hào)為“L”，反之，由第二故障檢測(cè)器判定為異常，則其輸出信號(hào)為“H”。第二控制數(shù)據(jù)由第一故障檢測(cè)器判定為異常，其輸出信號(hào)為“H”，反之由第二故障檢測(cè)器判定為正常，則其輸出信號(hào)為“L”。
在動(dòng)作開始時(shí)，在系統(tǒng)A中，選擇第一控制數(shù)據(jù)，在系統(tǒng)B中，選擇第二控制數(shù)據(jù)。
因而，系統(tǒng)A的第一控制數(shù)據(jù)由第一故障檢測(cè)器和第二故障檢測(cè)器校驗(yàn)，第一故障檢測(cè)器的輸出信號(hào)“L”和第二故障檢測(cè)器的輸出信號(hào)“H”由系統(tǒng)A的比較裝置比較；系統(tǒng)B的切換裝置由上述條件下獲得的比較輸出信號(hào)“H”控制，并將第二控制數(shù)據(jù)切換至第一控制數(shù)據(jù)。
當(dāng)?shù)诙刂茢?shù)據(jù)切換至第一控制數(shù)據(jù)時(shí)，第一故障檢測(cè)器的輸出信號(hào)“L”和第二故障檢測(cè)器的輸出信號(hào)“H”，由系統(tǒng)B的比較裝置比較，在該條件下獲得的比較輸出信號(hào)“H”由符號(hào)反轉(zhuǎn)裝置將符號(hào)反轉(zhuǎn)變?yōu)椤癓”；控制系統(tǒng)A的切換裝置，并將第一控制數(shù)據(jù)切換為第二控制數(shù)據(jù)。
當(dāng)?shù)谝豢刂茢?shù)據(jù)切換為第二控制數(shù)據(jù)時(shí)，第一故障檢測(cè)器的輸出信號(hào)“H”和第二故障檢測(cè)器的輸出信號(hào)“L”，由系統(tǒng)A的比較裝置比較；系統(tǒng)B的切換裝置由在該條件下獲得的比較輸出信號(hào)“L”控制，并將第一控制數(shù)據(jù)切換成第二控制數(shù)據(jù)。
當(dāng)?shù)谝豢刂茢?shù)據(jù)切換成第二控制數(shù)據(jù)時(shí)，第一故障檢測(cè)器的輸出信號(hào)“H”和第二故障檢測(cè)器的輸出信號(hào)“L”由系統(tǒng)B的比較裝置比較，且在該條件下獲得的比較輸出信號(hào)“L”由符號(hào)反轉(zhuǎn)裝置將符號(hào)反轉(zhuǎn)變?yōu)椤癏”；控制系統(tǒng)A的切換裝置，并將第二控制數(shù)據(jù)切換成第一控制數(shù)據(jù)。
當(dāng)?shù)诙刂茢?shù)據(jù)切換為第一控制數(shù)據(jù)時(shí)，第一故障檢測(cè)器的輸出信號(hào)“L”和第二故障檢測(cè)器的輸出信號(hào)“H”，由系統(tǒng)A的比較裝置比較；系統(tǒng)B的切換裝置由在該條件下獲得的比較輸出信號(hào)“H”控制，并將第二控制數(shù)據(jù)切換為第一控制數(shù)據(jù)。
當(dāng)?shù)诙刂茢?shù)據(jù)切換為第一控制數(shù)據(jù)時(shí)，第一故障檢測(cè)器的輸出信號(hào)“L”和第二故障檢測(cè)器的輸出信號(hào)“H”由系統(tǒng)B的比較裝置比較；該條件下獲得的比較輸出信號(hào)“H”的符號(hào)由符號(hào)反轉(zhuǎn)裝置反轉(zhuǎn)變?yōu)椤癓”；控制系統(tǒng)A的切換裝置，并將第二控制數(shù)據(jù)切換為第一控制數(shù)據(jù)。
如上所述，通過由系統(tǒng)自身的動(dòng)作而獲得的信號(hào)，控制對(duì)立系統(tǒng)的切換裝置。因而，若控制數(shù)據(jù)、故障檢測(cè)器、比較裝置和切換裝置正常，系統(tǒng)A和系統(tǒng)B的切換裝置的輸出信號(hào)以固定周期交替變化。但是，若其中之一產(chǎn)生故障，系統(tǒng)A和系統(tǒng)B的切換裝置的交變信號(hào)停止。
監(jiān)測(cè)切換裝置的交變信號(hào)的變化。
當(dāng)雙重化電路的系統(tǒng)A和系統(tǒng)B相互分開配置和布線且加寬用于比較系統(tǒng)A的比較裝置的輸出信號(hào)和系統(tǒng)B的比較裝置的輸出信號(hào)的另一比較裝置的設(shè)置間隔和布線間隔時(shí)，能防止例如系統(tǒng)A的故障影響系統(tǒng)B(它們工作得似乎是正常的)，或應(yīng)輸出的制動(dòng)指令信號(hào)不輸出，而輸出不要求輸出的制動(dòng)指令信號(hào)。
本發(fā)明的其他目的和形態(tài)在下面參照下列附圖對(duì)實(shí)施例作說明之后將會(huì)清楚。


圖1是本發(fā)明實(shí)施例的示意圖；圖2是本發(fā)明控制器實(shí)施例的示意圖；圖3是數(shù)據(jù)配置圖；圖4是頻率比較操作的概念圖；圖5示意操作序號(hào)和故障信號(hào)波形；圖6是頻率核對(duì)器的示意圖；圖7是頻率核對(duì)器的時(shí)間圖；圖8是本發(fā)明另一實(shí)施例的示意圖；圖9是各個(gè)存儲(chǔ)器的數(shù)據(jù)配置圖10是故障檢測(cè)信號(hào)和存儲(chǔ)器切換運(yùn)行的說明圖；圖11是頻率變換器的示意圖；圖12是頻率變換操作的說明圖；圖13是頻率比較器的示意圖；圖14是頻率比較操作的時(shí)間圖；圖15是多重頻率比較操作的說明圖；圖16是本發(fā)明另一實(shí)施例的示意圖；圖17是本發(fā)明另一實(shí)施例的示意圖；圖18是本發(fā)明又一實(shí)施例的示意圖；圖19是本發(fā)明大規(guī)模集成電路(LSI)布局的說明圖；圖20是本發(fā)明另一實(shí)施例的示意圖；圖21是本發(fā)明另一實(shí)施例的示意圖；圖22是本發(fā)明另一實(shí)施例的示意圖；圖23是本發(fā)明另一實(shí)施例的示意圖；圖24是本發(fā)明又一實(shí)施例的示意圖；圖25是本發(fā)明一編程實(shí)例的示意圖。
下面說明本發(fā)明應(yīng)用于機(jī)車控制器ATP的例子。
ATP根據(jù)地面送來的ATP指令速度信號(hào)與當(dāng)時(shí)列車(此后稱為電動(dòng)機(jī)車)行駛速度之間的偏差，給列車以制動(dòng)作用，控制電動(dòng)機(jī)車行駛速度低于該指令速度。
圖1是利用本發(fā)明ATP系統(tǒng)的框圖。
圖1中，標(biāo)號(hào)1表示其上面有電動(dòng)機(jī)車行駛的路軌，23表示電動(dòng)機(jī)車的車身，2表示電動(dòng)機(jī)車的輪子，3表示加裝在輪子2的軸上、檢測(cè)速度的速度發(fā)生器，4表示對(duì)速度發(fā)生器3的輸出電壓波形整形并輸出與電動(dòng)機(jī)車的速度成正比的速度頻率信號(hào)5的波形整形器(或信號(hào)變換器)，6表示接收地面來的調(diào)頻ATP指令速度信號(hào)的天線，7表示對(duì)天線6接收到的調(diào)頻ATP指令速度信號(hào)進(jìn)行解調(diào)、隨后對(duì)該波形整形放大的車載接收機(jī)，8表示作為車載接收機(jī)7輸出信號(hào)的ATP指令速度信號(hào)，9表示根據(jù)ATP指令速度信號(hào)和電動(dòng)機(jī)車的實(shí)際速度來控制電動(dòng)機(jī)車速度的ATP設(shè)備。還有，22表示從ATP設(shè)備接收制動(dòng)指令信號(hào)21并向電動(dòng)機(jī)車提供實(shí)際制動(dòng)作用的制動(dòng)設(shè)備。
利用此構(gòu)成，電動(dòng)機(jī)車的速度便得到控制，從而消除ATP指令速度與電動(dòng)機(jī)車實(shí)際速度之間的偏差，或防止電動(dòng)機(jī)車的實(shí)際速度超過ATP指令速度。
下面參照?qǐng)D2說明前面提及的ATP設(shè)備控制器的故障保護(hù)技術(shù)。
標(biāo)號(hào)1800表示一控制器，1810表示輸入處理第一輸入數(shù)據(jù)、輸出第一輸出數(shù)據(jù)1860和第一檢測(cè)信號(hào)1880的第一處理器，1820表示輸入處理第二輸入數(shù)據(jù)、輸出第二輸出數(shù)據(jù)1870和反相的第二檢測(cè)信號(hào)1890的第二處理器，1830表示將第二處理器處理的檢測(cè)信號(hào)反相的信號(hào)反相器，1900表示將第一處理器1810輸出的第一檢測(cè)信號(hào)1880發(fā)送至第二處理器1820的第一發(fā)送器，1910表示將第二處理器輸出的第二檢測(cè)信號(hào)1890通過信號(hào)反相器1830發(fā)送至第一處理器1810的第二發(fā)送器。
第一輸入數(shù)據(jù)和第二輸入數(shù)據(jù)均為微型計(jì)算機(jī)產(chǎn)生和提供的，或是從存儲(chǔ)器讀出的數(shù)據(jù)。
就第一輸入數(shù)據(jù)而言，有時(shí)它有處理第一輸出數(shù)據(jù)用的數(shù)據(jù)和校驗(yàn)上述數(shù)據(jù)的校驗(yàn)數(shù)據(jù)，有時(shí)它沒有校驗(yàn)數(shù)據(jù)，校驗(yàn)數(shù)據(jù)通過第一處理器的處理產(chǎn)生，而且還產(chǎn)生第一檢測(cè)信號(hào)。
就第二輸入數(shù)據(jù)而言，有時(shí)數(shù)據(jù)內(nèi)容與第一輸入數(shù)據(jù)的內(nèi)容相同，有時(shí)此內(nèi)容不同于第一輸入數(shù)據(jù)。
就第二輸入數(shù)據(jù)而言，有時(shí)它具有與前面提及的第一輸入數(shù)據(jù)相同方式的校驗(yàn)數(shù)據(jù)，有時(shí)則沒有校驗(yàn)數(shù)據(jù)。當(dāng)?shù)诙斎霐?shù)據(jù)沒有校驗(yàn)數(shù)據(jù)時(shí)，有時(shí)校驗(yàn)數(shù)據(jù)由第二處理器以與前面提及的第一輸入數(shù)據(jù)相同的方式產(chǎn)生，有時(shí)甚至第二處理器也不產(chǎn)生校驗(yàn)數(shù)據(jù)。
而且，本實(shí)施例中第一輸入數(shù)據(jù)和第二輸入數(shù)據(jù)是互相獨(dú)立的。但任一輸入數(shù)據(jù)都可以很方便地輸入兩處理器。
第一處理器和第二處理器對(duì)串行處理型環(huán)處理器順序輸入的第一或第二輸入數(shù)據(jù)進(jìn)行處理，或在微機(jī)中并行讀取這兩種數(shù)據(jù)，執(zhí)行并行處理。
第一和第二檢測(cè)信號(hào)指示第一處理器和第二處理器運(yùn)行是否正常。當(dāng)有規(guī)定周期的交變信號(hào)輸出時(shí)，該檢測(cè)信號(hào)表明處理器運(yùn)行正常。
這些檢測(cè)信號(hào)還可以用作指示輸入數(shù)據(jù)內(nèi)容的校驗(yàn)結(jié)果是否正確的檢測(cè)信號(hào)。
另一設(shè)備則由第一輸出數(shù)據(jù)和第二輸出數(shù)據(jù)控制。
輸出至另一設(shè)備之前，由一檢測(cè)第一輸出數(shù)據(jù)與第二輸出數(shù)據(jù)之間符合或輸出利用第一或第二檢測(cè)信號(hào)的最終輸出數(shù)據(jù)的輸出部，對(duì)所要控制的另一設(shè)備進(jìn)行控制。
具有上述構(gòu)成的控制器的處理過程敘述如下該處理過程的第一個(gè)例子是一種先將第一檢測(cè)信號(hào)輸出，再通過重復(fù)使此信號(hào)反相來產(chǎn)生交變信號(hào)的情形。
第一輸入數(shù)據(jù)經(jīng)第一處理器輸入處理之后，輸出第一輸出數(shù)據(jù)和第一檢測(cè)信號(hào)。第一檢測(cè)信號(hào)輸入至第二處理器，與第二輸入數(shù)據(jù)一起處理，產(chǎn)生和輸出第二輸出數(shù)據(jù)和第二檢測(cè)信號(hào)。
第二檢測(cè)信號(hào)由信號(hào)反相器反相，輸入至第一處理器。當(dāng)?shù)谝惶幚砥魈幚淼牡谝粰z測(cè)信號(hào)為高(此后記為H)電平信號(hào)時(shí)，第二處理器處理的第二檢測(cè)信號(hào)也變成H電平信號(hào)，而當(dāng)?shù)谝惶幚砥鞯牡谝粰z測(cè)信號(hào)為低(此后記為L(zhǎng))電平信號(hào)時(shí)，第二處理器處理的第二檢測(cè)信號(hào)也變成L電平信號(hào)。
H電平的第二檢測(cè)信號(hào)由信號(hào)反相器反相，所得的L電平的檢測(cè)信號(hào)輸入至第一處理器。
因而，當(dāng)?shù)谝惶幚砥魈幚淼牡谝粰z測(cè)信號(hào)為L(zhǎng)電平信號(hào)時(shí)，L電平信號(hào)就輸入至第二處理器，第二處理器的檢測(cè)信號(hào)就變成L電平信號(hào)。但因?yàn)樵撔盘?hào)由信號(hào)反相器反相，所以是H電平的第二檢測(cè)信號(hào)輸入至第一處理器，只要第一處理器和第二處理器正常運(yùn)行，第一和第二檢測(cè)信號(hào)就變成H、L、H、……電平的交變信號(hào)。
第一或第二處理器檢測(cè)信號(hào)的上述處理過程是輸出一與輸入信號(hào)相同電平的信號(hào)。也就是說，當(dāng)從第一處理器先輸出H或L電平的第一檢測(cè)信號(hào)，只要第一和第二處理器運(yùn)行正常，第一和第二檢測(cè)信號(hào)此后就變成交變信號(hào)。
處理過程的第二個(gè)例子是一種在第一處理器輸出的第一檢測(cè)信號(hào)與第二輸入數(shù)據(jù)的校驗(yàn)數(shù)據(jù)(或是由第二輸入數(shù)據(jù)產(chǎn)生的校驗(yàn)數(shù)據(jù))之間進(jìn)行邏輯運(yùn)算，從第二處理器輸出檢測(cè)信號(hào)的情形。
這樣，本發(fā)明不僅檢測(cè)第一或第二處理器是否運(yùn)行正常，而且還能檢查第一或第二輸入數(shù)據(jù)是否正常。
也就是說，當(dāng)?shù)谝粰z測(cè)信號(hào)與第二輸入數(shù)據(jù)的校驗(yàn)數(shù)據(jù)不符合時(shí)，是不同于第一檢測(cè)信號(hào)電平的信號(hào)從第二處理器輸出作為檢測(cè)信號(hào)。這樣，經(jīng)過信號(hào)反相器的第二檢測(cè)信號(hào)就變成與第一檢測(cè)信號(hào)相同電平的信號(hào)，從而沒有交變信號(hào)輸出。
對(duì)于第一處理器的第二檢測(cè)信號(hào)和第一輸入數(shù)據(jù)的校驗(yàn)數(shù)據(jù)也是同樣如此。在此處理過程的例子中采用一具有邏輯單元的構(gòu)成來執(zhí)行邏輯運(yùn)算。
接下來說明圖1所示的ATP設(shè)備9的構(gòu)成，它具有自動(dòng)機(jī)車控制系統(tǒng)控制器的上述特性。
ATP設(shè)備9包括將ATP指令速度信號(hào)8變換成第一微機(jī)控制數(shù)據(jù)12的第一微機(jī)10；通過執(zhí)行與第一微機(jī)相同的處理、將ATP指令速度信號(hào)8變換成第二微機(jī)控制數(shù)據(jù)13的第二微機(jī)11；在第一微機(jī)10的控制數(shù)據(jù)12與速度頻率信號(hào)5之間進(jìn)行邏輯運(yùn)算、輸出A系統(tǒng)邏輯輸出信號(hào)17的A系統(tǒng)邏輯電路15；在第二微機(jī)11的控制數(shù)據(jù)13與速度頻率信號(hào)5之間進(jìn)行邏輯運(yùn)算、輸出B系統(tǒng)邏輯輸出信號(hào)18的B系統(tǒng)邏輯電路16；以及，具有A系統(tǒng)邏輯電路15和B系統(tǒng)邏輯電路16雙重邏輯構(gòu)成的控制器14。
A系統(tǒng)邏輯電路15包括將第一微機(jī)的控制數(shù)據(jù)12變換成ATP指令速度頻率(信號(hào))151的頻率變換器150；將ATP指令速度頻率信號(hào)2150送至第三處理器2030的第二發(fā)送器；將第三檢測(cè)信號(hào)2160送至第四處理器2040的第三發(fā)送器2200；以及，將第四處理器2040輸出的第四檢測(cè)信號(hào)2170經(jīng)過一符號(hào)反轉(zhuǎn)器2050送至第一處理器2010的第四發(fā)送器2210。
第一輸入數(shù)據(jù)2060、第二輸入數(shù)據(jù)2070、第三輸入數(shù)據(jù)2080、和第四輸入數(shù)據(jù)2090均為微機(jī)產(chǎn)生和提供的，或是從存儲(chǔ)器讀出的數(shù)據(jù)。
就第一輸入數(shù)據(jù)2060而言，有時(shí)它有處理第一輸出數(shù)據(jù)2100用的數(shù)據(jù)和校驗(yàn)上述數(shù)據(jù)的校驗(yàn)數(shù)據(jù)，有時(shí)它沒有校驗(yàn)數(shù)據(jù)，校驗(yàn)數(shù)據(jù)通過第一處理器2010的處理產(chǎn)生，而且還產(chǎn)生第一檢測(cè)信號(hào)2140。
就第二輸入數(shù)據(jù)2070而言，有時(shí)它有處理第二輸出數(shù)據(jù)2110用的數(shù)據(jù)和校驗(yàn)上述數(shù)據(jù)的校驗(yàn)數(shù)據(jù)，有時(shí)它沒有校驗(yàn)數(shù)據(jù)，校驗(yàn)數(shù)據(jù)通過第二處理器2020的處理產(chǎn)生，而且還產(chǎn)生第二檢測(cè)信號(hào)2150。
就第三輸入數(shù)據(jù)2080而言，有時(shí)它有處理第三輸出數(shù)據(jù)2120用的數(shù)據(jù)和校驗(yàn)上述數(shù)據(jù)的校驗(yàn)數(shù)據(jù)，有時(shí)它沒有校驗(yàn)數(shù)據(jù)，校驗(yàn)數(shù)據(jù)通過第三處理器2030的處理產(chǎn)生，而且還產(chǎn)生第三檢測(cè)信號(hào)2160。
就第四輸入數(shù)據(jù)2090而言，有時(shí)它有處理第四輸出數(shù)據(jù)2130用的數(shù)據(jù)和校驗(yàn)上述數(shù)據(jù)的校驗(yàn)數(shù)據(jù)，有時(shí)它沒有校驗(yàn)數(shù)據(jù)，校驗(yàn)數(shù)據(jù)通過第四處理器2040的處理產(chǎn)生，而且還產(chǎn)生第四檢測(cè)信號(hào)2170。
第一處理器2010對(duì)專用的串行處理型環(huán)處理器順序輸入的第一輸入數(shù)據(jù)2060進(jìn)行處理，或在微機(jī)中并行讀取此數(shù)據(jù)，執(zhí)行并行處理。
第二處理器2020也對(duì)專用的串行處理型環(huán)處理器順序輸入的第二輸入數(shù)據(jù)2070進(jìn)行處理，或在微機(jī)中并行讀取此數(shù)據(jù)，執(zhí)行并行處理。
第三處理器2030也對(duì)專用的串行處理型環(huán)處理器順序輸入的第三輸入數(shù)據(jù)2080進(jìn)行處理，或在微機(jī)中并行讀取此數(shù)據(jù)，執(zhí)行并行處理。
第四處理器2040也對(duì)專用的串行處理型環(huán)處理器順序輸入的第四輸入數(shù)據(jù)2090進(jìn)行處理，或在微機(jī)中并行讀取此數(shù)據(jù)，執(zhí)行并行處理。
第一檢測(cè)信號(hào)2140指示第一處理器2010是否運(yùn)行正常，第二檢測(cè)信號(hào)2150指示第二處理器2020是否運(yùn)行正常，第三檢測(cè)信號(hào)2160指示第三處理器2030是否運(yùn)行正常，第四檢測(cè)信號(hào)2170指示第四處理器2040是否運(yùn)行正常。它們分別是按規(guī)定周期交替的交變信號(hào)。
這些檢測(cè)信號(hào)還可以用作表明輸入數(shù)據(jù)內(nèi)容的校驗(yàn)結(jié)果是否正確的信號(hào)。
也就是說，第一處理器2010輸出用于校驗(yàn)輸入數(shù)據(jù)2060內(nèi)容的處理結(jié)果作為檢測(cè)信號(hào)2140，第二處理器2020輸出用于校驗(yàn)輸入數(shù)據(jù)2070內(nèi)容的處理結(jié)果作為檢測(cè)信號(hào)2150，第三處理器2030輸出用于校驗(yàn)輸入數(shù)據(jù)2080內(nèi)容的處理結(jié)果作為檢測(cè)信號(hào)2160，第四處理器2040輸出用于校驗(yàn)輸入數(shù)據(jù)2090內(nèi)容的處理結(jié)果作為檢測(cè)信號(hào)2170。
第一處理器2010的輸出數(shù)據(jù)2100、第二處理器2020的輸出數(shù)據(jù)2110、第三處理器2030的輸出數(shù)據(jù)212、和第四處理器2040的輸出數(shù)據(jù)2130均輸出至另一設(shè)備，來對(duì)它進(jìn)行控制。
輸出至另一設(shè)備之前，由一例如檢測(cè)第一輸出數(shù)據(jù)2100、第二輸出數(shù)據(jù)2110、第三輸出數(shù)據(jù)2120與第四輸出數(shù)據(jù)2130之間符合，檢測(cè)第一輸出數(shù)據(jù)2100與第二輸出數(shù)據(jù)2110之間符合，檢測(cè)第三輸出數(shù)據(jù)2120與第四輸出數(shù)據(jù)2130之間符合，或進(jìn)而輸出利用第一檢測(cè)信號(hào)2140、第二檢測(cè)信號(hào)2150、第三檢測(cè)信號(hào)2160和第四檢測(cè)信號(hào)2170的最終輸出數(shù)據(jù)的輸出部，對(duì)所要控制的另一設(shè)備進(jìn)行控制。
具有上述構(gòu)成的控制器2000的處理過程敘述如下第一輸入數(shù)據(jù)2060輸入至第一處理器2010，第二輸入數(shù)據(jù)2070輸入至第二處理器2020，第三輸入數(shù)據(jù)2080輸入至第三處理器2030，第四輸入數(shù)據(jù)2090輸入至第四處理器2040，分別執(zhí)行運(yùn)算。
第一輸出數(shù)據(jù)2100和第一檢測(cè)信號(hào)2140從第一處理器2010輸出。
第一檢測(cè)信號(hào)2140輸入至第二處理器2020，與第二輸入數(shù)據(jù)2070一起處理，產(chǎn)生第二輸出數(shù)據(jù)2110和第二檢測(cè)信號(hào)2150。第二檢測(cè)信號(hào)2150輸入至第三處理器2030，與第三輸入數(shù)據(jù)2080一起處理，產(chǎn)生第三輸出數(shù)據(jù)2120和第三檢測(cè)信號(hào)2160。第三檢測(cè)信號(hào)2160輸入至第四處理器2040，與第四輸入數(shù)據(jù)2090一起處理，產(chǎn)生第四輸出數(shù)據(jù)2130和第四檢測(cè)信號(hào)2170。第四檢測(cè)信號(hào)2170則由符號(hào)反轉(zhuǎn)器2050將其符號(hào)反轉(zhuǎn)，輸入至第一處理器2010。
當(dāng)?shù)谝惶幚砥?010的第一檢測(cè)信號(hào)2140為H電平信號(hào)時(shí)，第二處理器2020的第二檢測(cè)信號(hào)2150也變成H電平信號(hào)，而當(dāng)?shù)谝粰z測(cè)信號(hào)2140為L(zhǎng)電平信號(hào)時(shí)，第二處理器2020的第二檢測(cè)信號(hào)2150也變成L電平信號(hào)。
假定所有的處理器的檢測(cè)信號(hào)輸出起先都是L電平。因而，第四處理器2040的第四檢測(cè)信號(hào)2170的符號(hào)反轉(zhuǎn)信號(hào)2210變成H電平信號(hào)，輸入至第一處理器2010。
結(jié)果，經(jīng)第一處理器2010的處理，第一檢測(cè)信號(hào)2140的輸出電平變成H，再經(jīng)第二處理器2020的處理，第二檢測(cè)信號(hào)2150的輸出電平變成H，接下來經(jīng)第三處理器2030的處理，第三檢測(cè)信號(hào)2160的輸出電平變成H，接著經(jīng)第四處理器2040的處理，第四檢測(cè)信號(hào)2170的輸出電平變成H。
因?yàn)榈谒臋z測(cè)信號(hào)2170輸出的符號(hào)經(jīng)符號(hào)反轉(zhuǎn)器2050反轉(zhuǎn)，所以符號(hào)反轉(zhuǎn)信號(hào)2210的輸出電平從H變?yōu)長(zhǎng)。
因而，第一處理器2010的第一檢測(cè)信號(hào)2140的輸出電平從H變?yōu)長(zhǎng)，第二處理器2020的第二檢測(cè)信號(hào)2150的輸出電平從H變?yōu)長(zhǎng)，接下來第三處理器2030的第三檢測(cè)信號(hào)2160的輸出電平從H變?yōu)長(zhǎng)，最后第四處理器2040的第四檢測(cè)信號(hào)2170的輸出電平從H變?yōu)長(zhǎng)。
因?yàn)椋谒臋z測(cè)信號(hào)2170輸出的符號(hào)經(jīng)符號(hào)反轉(zhuǎn)器2050反轉(zhuǎn)，故而符號(hào)反轉(zhuǎn)信號(hào)2210的輸出電平從H變?yōu)長(zhǎng)，回到初始狀態(tài)。
檢測(cè)信號(hào)如上所述從第一處理器至第四處理器連接成環(huán)，因而第一輸入數(shù)據(jù)至第四輸入數(shù)據(jù)和第一處理器至第四處理器都是正常的。它們運(yùn)行正確時(shí)，第一檢測(cè)信號(hào)2140至第四檢測(cè)信號(hào)2170成為按固定周期交替的交變信號(hào)，而當(dāng)某一處理器發(fā)生故障時(shí)，該相應(yīng)檢測(cè)信號(hào)就固定為H或L，構(gòu)成循環(huán)的檢測(cè)信號(hào)便停止交變。
因而，需要對(duì)循環(huán)的故障檢測(cè)信號(hào)進(jìn)行監(jiān)視，并在交變停止時(shí)采取應(yīng)急動(dòng)作。若對(duì)所有的故障檢測(cè)信號(hào)進(jìn)行監(jiān)視，就可以知道出故障的處理器，并且可以更為簡(jiǎn)明地對(duì)故障作分析。
圖20中說明的是具有四個(gè)處理器的實(shí)施例。不過，即便是有任意個(gè)數(shù)的處理器，也可以以相同方式連接故障檢測(cè)信號(hào)，對(duì)處理器個(gè)數(shù)沒有限制。
圖21是本發(fā)明另一實(shí)施例的示意圖。圖21示出的是共享處理器的實(shí)施例，其中輸入部包含一時(shí)分操作型的并串行變換器，輸出部則包含一時(shí)分操作型的串并行變換器。
控制器3000包括一包含時(shí)分操作型并串行變換器3020、第一處理器3030、和時(shí)分操作型串并行變換器3040在內(nèi)的第一控制電路3010；一包含時(shí)分操作型并串行變換器3210、第二處理器3220、和時(shí)分操作型串并行變換器3230在內(nèi)的第二控制電路3200。第一控制電路3010的故障檢測(cè)信號(hào)3130輸入至第二控制電路3200的并串行變換器3210，第二控制電路3200的故障檢測(cè)信號(hào)3320由符號(hào)反轉(zhuǎn)器3330將其符號(hào)反轉(zhuǎn)，所得的符號(hào)反轉(zhuǎn)信號(hào)3340輸入至第一控制電路3010的并串行變換器3020。
第一輸入數(shù)據(jù)3050，第二輸入數(shù)據(jù)3060，和第三輸入數(shù)據(jù)3070均輸入至第一控制電路3010的并串行變換器3020，第四輸入數(shù)據(jù)3240，第五輸入數(shù)據(jù)3250，和第六輸入數(shù)據(jù)3260均輸入至第二控制電路3200的并串行變換器3210。
假定第一控制電路3010的故障檢測(cè)信號(hào)3130和第二控制電路3200的故障檢測(cè)信號(hào)3320其輸出電平起先為L(zhǎng)。
第一輸入數(shù)據(jù)3050由第一控制電路3010的并串行變換器3020變換成串行信號(hào)3080，經(jīng)第一處理器3030的處理，輸出一串行輸出信號(hào)3090，接著由串并行變換器3040變換成并行信號(hào)，再作為輸出信號(hào)3100輸出。
第四輸入數(shù)據(jù)3240則由第二控制電路3200的并串行變換器3210變換成串行信號(hào)3270，經(jīng)第二處理器3220的處理，輸出一串行輸出信號(hào)3280，接著由串并行變換器3230變換成并行信號(hào)，再作為輸出信號(hào)3290輸出。
同樣，第二輸入數(shù)據(jù)3060輸入至第一控制電路3010，經(jīng)第一處理器3030的處理，輸出一輸出信號(hào)3110。第五輸入數(shù)據(jù)3250輸入至第二控制電路3200，經(jīng)第二處理器3220的處理，輸出一輸出信號(hào)3300。第三輸入數(shù)據(jù)3070輸入至第一控制電路3010，經(jīng)第一處理器3030的處理，輸出一輸出信號(hào)3120。第六輸入數(shù)據(jù)3260輸入至第二控制電路3200，經(jīng)第二處理器3220的處理，輸出一輸出信號(hào)3310。
接著，第二控制電路3200的故障檢測(cè)信號(hào)3320由符號(hào)反轉(zhuǎn)器3330將其符號(hào)反轉(zhuǎn)，H電平的該符號(hào)反轉(zhuǎn)信號(hào)3340輸入至第一控制電路3010的并串行變換器3020，這時(shí)按上面提及的相同動(dòng)作輸出H電平的故障檢測(cè)信號(hào)3130。
第一控制電路3010的H電平的故障檢測(cè)信號(hào)3130輸入至第二控制電路3200的并串行變換器3210，因而，按上面提及的相同動(dòng)作輸出H電平的故障檢測(cè)信號(hào)3320。
這H電平的故障檢測(cè)信號(hào)3320由符號(hào)反轉(zhuǎn)器3330將其符號(hào)反轉(zhuǎn)，所得L電平的故障檢測(cè)信號(hào)輸入至第一控制電路3010的并串行變換器3020，因而，按上面提及的相同動(dòng)作輸出H電平的故障檢測(cè)信號(hào)3130。
因此，只要第一控制電路3010和輸入數(shù)據(jù)以及第二控制電路3200和輸入數(shù)據(jù)正常，第一控制電路3010的故障檢測(cè)信號(hào)3130和第二控制電路3200的故障檢測(cè)信號(hào)3320就變成為按固定周期交替的交變信號(hào)。
圖21中，第一處理器3020和第二處理器3210可以采用微機(jī)。在這種情況下，可以由程序選定各種方法。例如，可以通過在輸入數(shù)據(jù)處理之后執(zhí)行故障檢測(cè)處理這種方法，或并行執(zhí)行輸入數(shù)據(jù)處理和故障檢測(cè)處理這種方法，來實(shí)現(xiàn)上面提及的相同動(dòng)作。
不用說，當(dāng)然可以由復(fù)接器和分接器來替換并串行變換器和串并行變換器，實(shí)現(xiàn)上面提及的相同動(dòng)作。
圖22是本發(fā)明另一實(shí)施例的示意圖。差異在于，圖20所示的實(shí)施例中的符號(hào)反轉(zhuǎn)器2050在圖22所示的實(shí)施例中是一1位加法器2220。除此之外全部相同，故而省略其動(dòng)作說明，僅僅對(duì)圖22示出的加法器2220的動(dòng)作進(jìn)行說明。
假定構(gòu)成控制器2000的第一處理器2010、第二處理器2020、第三處理器2030和第四處理器2040均正常，第一檢測(cè)信號(hào)2140、第二檢測(cè)信號(hào)2150、第三檢測(cè)信號(hào)2160和第四檢測(cè)信號(hào)2170其輸出電平均為L(zhǎng)。
第一輸入數(shù)據(jù)2060輸入后經(jīng)第一處理器2010的處理，輸出L電平的第一檢測(cè)信號(hào)2140。第一檢測(cè)信號(hào)2140輸入至第二處理器2020，與第二輸入數(shù)據(jù)2070一起處理，輸出L電平的第二檢測(cè)信號(hào)2150。第二檢測(cè)信號(hào)2150輸入至第三處理器2030，與第三輸入數(shù)據(jù)2080一起處理，輸出L電平的第三檢測(cè)信號(hào)2160。第三檢測(cè)信號(hào)2160輸入至第四處理器2040，與第四輸入數(shù)據(jù)2090一起處理，輸出L電平的第四檢測(cè)信號(hào)2170。
第四檢測(cè)信號(hào)2170輸入至加法器2220，與H電平數(shù)據(jù)相加，因而，其輸出信號(hào)2210的輸出電平變?yōu)镠，該信號(hào)輸入至第一處理器2010。
此H電平輸出信號(hào)2210與第一輸入數(shù)據(jù)2060一起處理，第一檢測(cè)信號(hào)2140變?yōu)镠電平信號(hào)，此后由相同的動(dòng)作，第二處理器2020的第二檢測(cè)信號(hào)2150變?yōu)镠電平信號(hào)，第三處理器2030的第三檢測(cè)信號(hào)2160變?yōu)镠電平信號(hào)，第四處理器2040的第四檢測(cè)信號(hào)2170變?yōu)镠電平信號(hào)。
此第四檢測(cè)信號(hào)2170輸入至加法器2220，與H電平數(shù)據(jù)相加時(shí)，其輸出信號(hào)2210的輸出電平變?yōu)長(zhǎng)。此輸出信號(hào)2210輸入至第一處理器2010，與第一輸入數(shù)據(jù)一起處理。也就是說，又回到初始狀態(tài)。
因而，只要控制器2000各單元正常，構(gòu)成循環(huán)的第一檢測(cè)信號(hào)2140、第二檢測(cè)信號(hào)2150、第三檢測(cè)信號(hào)2160、和第四檢測(cè)信號(hào)2170均成為H或L電平按固定周期交替的交變信號(hào)，從而可以期望提供一種對(duì)任一這些信號(hào)監(jiān)視，當(dāng)交變停止時(shí)執(zhí)行應(yīng)急控制的構(gòu)成。
如同圖20，圖22說明的是四個(gè)處理器的例子。但即便是有任意個(gè)數(shù)的處理器，也可以按相同方法將它們連接，對(duì)處理器個(gè)數(shù)沒有限制。
圖23是本發(fā)明另一實(shí)施例的示意圖。與圖20不同之處在于，圖23所示的實(shí)施例中，是2位數(shù)據(jù)“0”“1”(表示十進(jìn)制1)與處理器的2位檢測(cè)信號(hào)相加，加法器輸出信號(hào)輸入至下一個(gè)處理器，與輸入至該處理器的信號(hào)一起處理。
圖23中，第一處理器2010、第二處理器2020、第三處理器2030、和第四處理器2040，以及第一加法器2220、第二加法器2230、第三加法器2240、以及第一減法器2250分別正常，表明狀態(tài)的第一檢測(cè)信號(hào)2140的輸出為2位長(zhǎng)度“0”“0”(表示十進(jìn)制0)，第二檢測(cè)信號(hào)2150的輸出也是“0”“0”，第三檢測(cè)信號(hào)2160的輸出也是“0”“0”，第四檢測(cè)信號(hào)2170的輸出也是“0”“0”。
第一輸入數(shù)據(jù)2060輸入后，經(jīng)第一處理器的處理，輸出第一輸出數(shù)據(jù)2100和第一檢測(cè)信號(hào)2140的“0”“0”。
第一檢測(cè)信號(hào)2140的輸出“0”“0”由第一加法器2220與2位數(shù)據(jù)“0”“1”(表示十進(jìn)制1)相加，因而加法器輸出2260變成“0”“1”。
加法器輸出2260的“0”“1”輸入至第二處理器2020，與第二輸入數(shù)據(jù)2070一起處理，輸出第二輸出數(shù)據(jù)2110和第二檢測(cè)信號(hào)2150的“0”“1”。
第二檢測(cè)信號(hào)2150的輸出“0”“1”由第二加法器2230與數(shù)據(jù)“0”“1”相加，因而加法器輸出2270變成“1”“0”(表示十進(jìn)制2)。
加法器輸出2270的“1”“0”輸入至第三處理器2030，與第三輸入數(shù)據(jù)2080一起處理，輸出第三輸出數(shù)據(jù)2120和第三檢測(cè)信號(hào)2160的“1”“0”。
第三檢測(cè)信號(hào)2160的輸出“1”“0”由第三加法器2240與數(shù)據(jù)“0”“1”相加，因而加法器輸出2280變成“1”“1”(表示十進(jìn)制3)。
加法器輸出2280的“1”“1”輸入至第四處理器2040，與第四輸入數(shù)據(jù)2090一起處理，輸出第四輸出數(shù)據(jù)2130和第四檢測(cè)信號(hào)2170的“1”“1”。
第四檢測(cè)信號(hào)2170的“1”“1”輸入至第一減法器2250，從數(shù)據(jù)“1”“1”減去數(shù)據(jù)“1”“0”(表示十進(jìn)制2)，因而減法器輸出2290變成“0”“1”。
減法器輸出2290的“0”“1”輸入至第一處理器2010，與第一輸入數(shù)據(jù)2060一起處理，輸出第一輸出數(shù)據(jù)2100和第一檢測(cè)信號(hào)2140的“0”“1”。
第一檢測(cè)信號(hào)2140的“0”“1”由第一加法器2220與數(shù)據(jù)“0”“1”相加，因而加法器輸出2260變成“1”“0”(表示十進(jìn)制2)。
加法器輸出2260的“1”“0”輸入至第二處理器2020，與第二輸入數(shù)據(jù)2070一起處理，輸出第二輸出數(shù)據(jù)2110和第二檢測(cè)信號(hào)2150的“1”“0”。
第二檢測(cè)信號(hào)2150的“1”“0”由第二加法器2230與數(shù)據(jù)“0”“1”相加，因而加法器輸出2270變成“1”“1”(表示十進(jìn)制3)。
加法器輸出2270的“1”“1”輸入至第三處理器2030，與第三輸入數(shù)據(jù)2080一起處理，輸出第三輸出數(shù)據(jù)2120和第三檢測(cè)信號(hào)2160的“1”“1”。
第三檢測(cè)信號(hào)2160的“1”“1”由第三加法器2240與數(shù)據(jù)“0”“1”相加，因而加法器輸出2280變成“0”“0”(表示十進(jìn)制0)。
加法器輸出2280的“0”“0”輸入至第四處理器2040，與第四輸入數(shù)據(jù)2090一起處理，輸出第四輸出數(shù)據(jù)2130和第四檢測(cè)信號(hào)2170的“0”“0”。
第四檢測(cè)信號(hào)2170的“0”“0”輸入至第一減法器2250，減去數(shù)據(jù)“1”“0”，因而減法器輸出2290變成“1”“0”(表示十進(jìn)制2)。
減法器輸出2290的“1”“0”輸入至第一處理器2010，與第一輸入數(shù)據(jù)2060一起處理，輸出第一輸出數(shù)據(jù)2100和第一檢測(cè)信號(hào)2140的“1”“0”。
第一檢測(cè)信號(hào)2140的“1”“0”由第一加法器2220與數(shù)據(jù)“0”“1”相加，因而加法器輸出2260變成“1”“1”(表示十進(jìn)制3)。
加法器輸出2260的“1”“1”輸入至第二處理器2020，與第二輸入數(shù)據(jù)2070一起處理，輸出第二輸出數(shù)據(jù)2110和第二檢測(cè)信號(hào)2150的“1”“1”。
第二檢測(cè)信號(hào)21 50的“1”“1”由第二加法器2230與數(shù)據(jù)“0”“1”相加，因而加法器輸出2270變成“0”“0”(表示十進(jìn)制0)。
加法器輸出2270的“0”“0”輸入至第三處理器2030，與第三輸入數(shù)據(jù)2080一起處理，輸出第三輸出數(shù)據(jù)2120和第三檢測(cè)信號(hào)2160的“0”“0”。
第三檢測(cè)信號(hào)2160的“0”“0”由第三加法器2240與數(shù)據(jù)“0”“1”相加，因而加法器輸出2280變成“0”“1”(表示十進(jìn)制1)。
加法器輸出2280的“0”“1”輸入至第四處理器2040，與第四輸入數(shù)據(jù)2090一起處理，輸出第四輸出數(shù)據(jù)2130和第四檢測(cè)信號(hào)2170的“0”“1”。
第四檢測(cè)信號(hào)2170的“0”“1”輸入至第一減法器2250，減去數(shù)據(jù)“1”“0”，因而減法器輸出2290變成“0”“0”(表示十進(jìn)制0)。
減法器輸出2290的“0”“0”輸入至第一處理器2010，與第一輸入數(shù)據(jù)2090一起處理，輸出第一輸出數(shù)據(jù)2100和第一檢測(cè)信號(hào)2140的“0”“0”。
當(dāng)控制器2000構(gòu)成為，使“0”“1”(十進(jìn)制1)與第一處理器的第一故障檢測(cè)信號(hào)的輸出信號(hào)相加并將加法信號(hào)輸入至第二處理器；使“0”“1”(十進(jìn)制1)與第二故障檢測(cè)信號(hào)的輸出信號(hào)相加并將加法信號(hào)輸入至第三處理器；使“0”“1”(十進(jìn)制1)與第三故障檢測(cè)信號(hào)的輸出信號(hào)相加并將加法信號(hào)輸入至第四處理器；從第四故障檢測(cè)信號(hào)的輸出信號(hào)減去“1”“0”(十進(jìn)制2)并將減法信號(hào)輸入至第一處理器，這樣的話，只要控制器2000的各個(gè)單元正常，各個(gè)處理器的故障檢測(cè)信號(hào)就成為按固定周期交替的交變信號(hào)。
如同圖22，圖23說明的是四個(gè)處理器的例子。但即便是有任意個(gè)數(shù)的處理器，也可以按相同方法將它們連接，對(duì)處理器個(gè)數(shù)沒有限制。
圖24示出本發(fā)明另一實(shí)施例。圖24在第二檢測(cè)信號(hào)的處理方法上與圖21有所不同。
具體來說，圖24中第一輸入數(shù)據(jù)3050全部輸入至第一控制電路3010后再輸入第二輸入數(shù)據(jù)3060，第二輸入數(shù)據(jù)3060全部輸入后再輸入第三輸入數(shù)據(jù)3070，第三輸入數(shù)據(jù)3070全部輸入后，再通過第一加法器3150輸入校驗(yàn)數(shù)據(jù)用的CRC數(shù)據(jù)3140，作為故障檢測(cè)信號(hào)3160。
這些數(shù)據(jù)由并串行變換器3020順序變換成串行信號(hào)3080，輸入至第一處理器3030后按規(guī)定進(jìn)行處理，輸出一串行信號(hào)3090。此串行信號(hào)3090由串并行變換器3040變換輸出互相并行的輸出信號(hào)3100、輸出信號(hào)3110和輸出信號(hào)3120，從而對(duì)另一設(shè)備進(jìn)行控制，并且輸出故障檢測(cè)信號(hào)3130，將它輸入至第二加法器3340。
當(dāng)?shù)谒妮斎霐?shù)據(jù)3240以相同方法全部輸入至第二控制電路3200后再輸入第五輸入數(shù)據(jù)3250，第五輸入數(shù)據(jù)3250全部輸入后再輸入第六輸入數(shù)據(jù)3260，第六輸入數(shù)據(jù)3260全部輸入后再通過第二加法器3340輸入校驗(yàn)數(shù)據(jù)用的CRC數(shù)據(jù)3330，作為故障檢測(cè)信號(hào)3350。
這些數(shù)據(jù)由并串行變換器3210順序變換成串行信號(hào)3270，輸入至第二處理器3220后按規(guī)定進(jìn)行處理，輸出一串行信號(hào)3280。此串行信號(hào)3280由串并行變換器3230變換輸出互相并行的輸出信號(hào)3290、輸出信號(hào)3300和輸出信號(hào)3310，從而對(duì)另一設(shè)備進(jìn)行控制，并且輸出故障檢測(cè)信號(hào)3320，由符號(hào)反相器3350使之符號(hào)反轉(zhuǎn)后，輸入至第一加法器3150一符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)3360。
假定在初始狀態(tài)第一控制電路3010的故障檢測(cè)信號(hào)3130和第二控制電路3200的故障檢測(cè)信號(hào)3320其輸出電平均為L(zhǎng)。
第一控制電路3010的L電平故障檢測(cè)信號(hào)3130輸入至第二控制電路3200的第二加法器3340，但CRC數(shù)據(jù)3330并不會(huì)受損。換句話說，輸入至第二串并行變換器3210的是正常的CRC數(shù)據(jù)3350。
另一方面，第二控制電路3200的故障檢測(cè)信號(hào)3320其符號(hào)反轉(zhuǎn)信號(hào)3370的輸出電平為H。H電平的符號(hào)反轉(zhuǎn)信號(hào)3370輸入至第一加法器3150，使CRC數(shù)據(jù)3140破壞。
已破壞的CRC數(shù)據(jù)3160輸入至第一并串行變換器3020，從而經(jīng)第一處理器3030處理后，通過第一串并行變換器3040輸出H電平的故障檢測(cè)信號(hào)3130。
此H電平的故障檢測(cè)信號(hào)3130輸入至第二加法器3340，使CRC數(shù)據(jù)3330破壞。
已破壞的CRC數(shù)據(jù)3350輸入至第二并串行變換器3210，從而經(jīng)第二處理器3220處理后，通過第二串并行變換器3230輸出H電平的故障檢測(cè)信號(hào)3320。
此H電平的故障檢測(cè)信號(hào)3110由符號(hào)反相器3360反轉(zhuǎn)其符號(hào)后，輸入至第一加法器3150一L電平信號(hào)。
也就是說，CRC數(shù)據(jù)3140未被第一加法器3150破壞，因而輸入至第一并串行變換器的是正常的CRC數(shù)據(jù)。即回到初始狀態(tài)，受到控制。
如上所述，只要控制器3000的全部單元正常，故障檢測(cè)信號(hào)3130和故障檢測(cè)信號(hào)3320就按固定周期交替變化。
圖25是一程序?qū)嵗?，此時(shí)圖21和圖24示出的第一處理器和第二處理器分別包括一微機(jī)。在執(zhí)行輸入處理后執(zhí)行數(shù)據(jù)處理，并根據(jù)此結(jié)果執(zhí)行輸出處理。此處理結(jié)束，檢測(cè)故障的診斷處理便開始。也就是說，故障診斷處理是在執(zhí)行用以檢測(cè)故障的輸入處理之后，并且此處理結(jié)束執(zhí)行輸出處理時(shí)執(zhí)行的。也就是說，只要正常，就沒有信號(hào)輸出。然而，當(dāng)異常時(shí)，有輸出信號(hào)，執(zhí)行應(yīng)急處理。
綜上所述，根據(jù)本發(fā)明，當(dāng)然可以檢測(cè)包括多個(gè)處理器或邏輯單元的控制器的正常運(yùn)行和異常運(yùn)行。
各個(gè)處理器處理的輸入數(shù)據(jù)內(nèi)容均可以得到校驗(yàn)，因而不僅可以檢測(cè)硬件的運(yùn)行是否正常，而且可以檢測(cè)軟件的運(yùn)行是否正常。
將本發(fā)明應(yīng)用于ATP設(shè)備時(shí)，從ATP指令速度信號(hào)產(chǎn)生兩系統(tǒng)的控制數(shù)據(jù)，ATP設(shè)備中的各個(gè)邏輯單元均為雙份，從而對(duì)各自的控制數(shù)據(jù)進(jìn)行處理，各系統(tǒng)至少具有兩套校驗(yàn)控制數(shù)據(jù)用的CRC數(shù)據(jù)。通過改變各個(gè)邏輯單元的對(duì)立CRC數(shù)據(jù)，或根據(jù)各個(gè)雙份邏輯單元來的故障檢測(cè)信號(hào)的內(nèi)容兩套CRC數(shù)據(jù)中選其一，可以實(shí)現(xiàn)對(duì)控制數(shù)據(jù)的校驗(yàn)和對(duì)各個(gè)邏輯單元運(yùn)行的校驗(yàn)。
ATP設(shè)備包括對(duì)ATP指令速度頻率151與速度頻率5進(jìn)行比較的頻率比較器152；根據(jù)B系統(tǒng)的故障檢測(cè)信號(hào)，校驗(yàn)第一微機(jī)控制數(shù)據(jù)12的內(nèi)容和邏輯電路15的狀態(tài)，并輸出A系統(tǒng)故障檢測(cè)信號(hào)154的故障檢測(cè)器153。
B系統(tǒng)的邏輯電路16包括將第二處理器的控制數(shù)據(jù)13變換成ATP指令速度頻率(信號(hào))161的頻率變換器160；對(duì)ATP指令速度頻率151與速度頻率5進(jìn)行比較的頻率比較器162；根據(jù)A系統(tǒng)的故障檢測(cè)信號(hào)，校驗(yàn)第二微機(jī)控制數(shù)據(jù)13的內(nèi)容和邏輯電路16的狀態(tài)，并輸出B系統(tǒng)故障檢測(cè)信號(hào)164的故障檢測(cè)器163。
標(biāo)號(hào)19表示一邏輯電路，它產(chǎn)生一與B系統(tǒng)故障檢測(cè)信號(hào)164的符號(hào)相反的符號(hào)反轉(zhuǎn)信號(hào)165，并將它輸入至A系統(tǒng)故障檢測(cè)器153。例如可以是一反相電路。此符號(hào)反轉(zhuǎn)邏輯電路19連接至A系統(tǒng)故障檢測(cè)器153輸出端與B系統(tǒng)故障檢測(cè)器163輸入端之間。因而，A系統(tǒng)的故障檢測(cè)信號(hào)154的符號(hào)可以被反轉(zhuǎn)。
ATP指令速度是根據(jù)軌道狀況等和路軌1的流量，按調(diào)頻信號(hào)預(yù)置的限速。
ATP指令速度由行駛的電動(dòng)機(jī)車的接收天線6接收，并同時(shí)由車載接收機(jī)7解調(diào)、放大和整形，然后再檢出。
通過波形整形器4對(duì)直接連接在電動(dòng)機(jī)車輪軸上的速度發(fā)生器3的輸出電壓進(jìn)行整形，對(duì)正比于電動(dòng)機(jī)車速度的速度頻率進(jìn)行檢測(cè)。
車載接收機(jī)7的ATP指令速度信號(hào)8分別輸入至ATP設(shè)備9的第一微機(jī)10和第二微機(jī)11，變換為控制數(shù)據(jù)或加以處理。
具體來說，假定與ATP指令速度信號(hào)對(duì)應(yīng)的數(shù)據(jù)長(zhǎng)度為1字，n種ATP指令速度信號(hào)便變換為n字?jǐn)?shù)據(jù)。
通過微機(jī)10和11變換處理而產(chǎn)生的控制數(shù)據(jù)被存儲(chǔ)在內(nèi)置于微機(jī)10和11中的存儲(chǔ)器，并順序作為控制數(shù)據(jù)12和13輸出。
保存控制數(shù)據(jù)12和13的存儲(chǔ)器可以是內(nèi)置于微機(jī)10和11的存儲(chǔ)器，或是內(nèi)置于邏輯電路15和邏輯電路16的存儲(chǔ)器或微機(jī)(未圖示)，或是與ATP設(shè)備分立安裝的存儲(chǔ)器。
可以用同一存儲(chǔ)器或不同的存儲(chǔ)器來保存控制數(shù)據(jù)12和13。
圖1示出一上述存儲(chǔ)器內(nèi)置于各個(gè)微機(jī)的例子。
上述各個(gè)存儲(chǔ)器可以是包含高速緩沖存儲(chǔ)器在內(nèi)的存儲(chǔ)器件。
圖3中的(1)由第一微機(jī)10產(chǎn)生，數(shù)據(jù)DI0至DIx-1存儲(chǔ)在存儲(chǔ)器地址A10至A1x-1處。同樣，圖3中的(2)由第二微機(jī)11產(chǎn)生，數(shù)據(jù)DI0至DIx-1存儲(chǔ)在存儲(chǔ)器地址AI0至AIx-1處。
在第一微機(jī)10的數(shù)據(jù)DI0至DIx-1的末尾加有1字長(zhǎng)度的CRC數(shù)據(jù)DCRC1來檢測(cè)故障。地址為AI0至AIn的數(shù)據(jù)DI0至DIx-1和DCRC1，從低次位至高次位串行輸出。輸出的串行數(shù)據(jù)作為第一微機(jī)的控制數(shù)據(jù)12輸入至A系統(tǒng)的邏輯電路15。
同樣，在第二微機(jī)11的數(shù)據(jù)DI0至DIx-1的末尾加有1字長(zhǎng)度的CRC數(shù)據(jù)DCRC2來檢測(cè)故障。地址為AI0至AIn的數(shù)據(jù)DI0至DIx-1和DCRC1，從低次位至高次位串行輸出。輸出的串行數(shù)據(jù)作為第二微機(jī)的控制數(shù)據(jù)13輸入至B系統(tǒng)的邏輯電路16。
在這種情況下，合意的是A系統(tǒng)和B系統(tǒng)兩者的數(shù)據(jù)DI0至DIx-1相同，而本實(shí)施例示出這種數(shù)據(jù)相同的情況。
在A系統(tǒng)的邏輯電路15中，由串行操作型頻率變換器150(后面說明的環(huán)形算術(shù)電路)根據(jù)ATP指令速度信號(hào)將控制數(shù)據(jù)12變換成n種ATP指令速度頻率151，并以串行方式輸出。
串行輸出的信號(hào)輸入至頻率比較器152(后面說明)。
同樣，在B系統(tǒng)的邏輯電路16中，由串行操作型頻率變換器160(后面說明的環(huán)形算術(shù)電路)根據(jù)ATP指令速度信號(hào)將控制數(shù)據(jù)13變換成n種ATP指令速度頻率161，并以串行方式輸出。
串行輸出的信號(hào)輸入至頻率比較器162(后面說明)。
在這種情況下，A系統(tǒng)的DCRC1和B系統(tǒng)的DCRC2分別具有至少兩個(gè)不同生成多項(xiàng)式產(chǎn)生的CRC數(shù)據(jù)，也就是說，A系統(tǒng)有DCRC10和DCRC11，B系統(tǒng)有DCRC20和DCRC21。至于這些CRC數(shù)據(jù)，可以從一套CRC數(shù)據(jù)產(chǎn)生兩套CRC數(shù)據(jù)。
這些CRC數(shù)據(jù)不由頻率變換器150和160進(jìn)行頻率變換。
速度頻率5輸入至A系統(tǒng)另一頻率比較器152，與ATP指令速度頻率151比較，以串行方式將比較結(jié)果作為輸出信號(hào)17輸出。
同樣，速度頻率5輸入至B系統(tǒng)另一頻率比較器162，與ATP指令速度頻率161比較，以串行方式將比較結(jié)果作為輸出信號(hào)18輸出。
核對(duì)器20將邏輯電路15的輸出信號(hào)17和邏輯電路16的輸出信號(hào)18進(jìn)行比較對(duì)照后，輸出核對(duì)相符信號(hào)至制動(dòng)設(shè)備22，作為制動(dòng)指令21。
圖4是頻率比較操作的概念圖。這時(shí)電動(dòng)機(jī)車停止于規(guī)定位置。接下來說明ATP指令速度頻率、電動(dòng)機(jī)車速度頻率、以及制動(dòng)指令之間的關(guān)系。
圖4中，縱軸表示ATP指令速度頻率fATP，橫軸表示時(shí)間t，符號(hào)fv表示電動(dòng)機(jī)車的速度頻率。
在時(shí)刻t0，ATP指令速度頻率fATP0與電動(dòng)機(jī)車速度頻率fv之間關(guān)系是fATP0＞fv。在時(shí)刻t0至t1這段時(shí)間內(nèi)，既沒有行駛指令也沒有制動(dòng)指令提供給電動(dòng)機(jī)車，電動(dòng)機(jī)車處于靠慣性滑行開始減速的狀態(tài)。
假定在此狀態(tài)下ATP指令速度頻率fATP0在時(shí)刻t1改變?yōu)閒ATP1，且fATP1于fv，那么，附圖中示出的B1便作為制動(dòng)指令信號(hào)21從符合器20輸出，提供給制動(dòng)設(shè)備22。
由制動(dòng)設(shè)備22將與該指令對(duì)應(yīng)的制動(dòng)作用提供給電動(dòng)機(jī)車，電動(dòng)機(jī)車便開始減速。
假定ATP指令速度頻率fATP1在時(shí)刻t2改變?yōu)閒ATP2，且fATP2低于fv，那么核對(duì)器20的制動(dòng)指令信號(hào)21就變成圖中所示的B2，電動(dòng)機(jī)車進(jìn)一步減速。
假定ATP指令速度頻率以同樣方法在時(shí)刻t3至t5時(shí)改變?yōu)閒ATP3至fATP5，那么圖中所示的B3至B5便作為核對(duì)器20的制動(dòng)指令信號(hào)21以串行方式輸出。此制動(dòng)指令信號(hào)21便輸入至制動(dòng)設(shè)備22，由制動(dòng)設(shè)備22向電動(dòng)機(jī)車提供規(guī)定的制動(dòng)作用。
圖1中，制動(dòng)指令信號(hào)21B1至B5如圖3所示從符合器20以串行方式輸出，制動(dòng)設(shè)備22便對(duì)它們譯碼，使制動(dòng)設(shè)備22控制成具有圖4所示的制動(dòng)作用。
如上所述，ATP設(shè)備是一種保安設(shè)備，按地面來的ATP指令速度信號(hào)向電動(dòng)機(jī)車提供制動(dòng)作用，對(duì)電動(dòng)機(jī)車的速度進(jìn)行控制，使電動(dòng)機(jī)車停靠于規(guī)定站點(diǎn)。
具體來說，當(dāng)構(gòu)成ATP設(shè)備的微機(jī)10和11、邏輯電路15和16，以及核對(duì)器20等單元中的某一個(gè)發(fā)生故障，而無法輸出規(guī)定的制動(dòng)指令時(shí)，就會(huì)造成嚴(yán)重的事故，因而，在檢測(cè)出上述電路和設(shè)備其中之一出現(xiàn)故障時(shí)，必須確保使電動(dòng)機(jī)車停下。
下文說明這方面的故障檢測(cè)功能。
輸入至A系統(tǒng)邏輯電路15的控制數(shù)據(jù)12由故障檢測(cè)器153校驗(yàn)，其輸出信號(hào)154輸入至B系統(tǒng)的故障檢測(cè)器。
輸入至B系統(tǒng)邏輯電路16的控制數(shù)據(jù)13由故障檢測(cè)器163校驗(yàn)，其輸出信號(hào)164由反相器19進(jìn)行符號(hào)反轉(zhuǎn)，并作為符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165輸入至A系統(tǒng)故障檢測(cè)器153。
在這種情況下，假定電路不工作的信號(hào)電平為L(zhǎng)，電路工作的信號(hào)電平為H。
當(dāng)輸入至A和B系統(tǒng)邏輯電路15和16的控制數(shù)據(jù)12和13均正常，故障檢測(cè)器153和163其輸出信號(hào)154和164就變?yōu)長(zhǎng)。B系統(tǒng)故障檢測(cè)器163的輸出信號(hào)164由反相器19進(jìn)行符號(hào)反轉(zhuǎn)，因而符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165變?yōu)镠。
至于輸入至邏輯電路15的故障檢測(cè)器153的CRC數(shù)據(jù)，是按邏輯電路16的H電平的符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)來選擇兩套CRC數(shù)據(jù)DCRC10和DCRC11其中之一的，并輸入至故障檢測(cè)器153，或?qū)⒃容斎氲腃RC數(shù)據(jù)改為另一CRC數(shù)據(jù)。例如，通過控制使DCRC10改變?yōu)镈CRC11。
合意的是各CRC數(shù)據(jù)含有的數(shù)據(jù)在各個(gè)系統(tǒng)A和B中相同。本實(shí)施例中，其前提是全部數(shù)據(jù)均相同。也就是說，數(shù)據(jù)DI0至DIx-1、各個(gè)CRC數(shù)據(jù)DCRC10、DCRC11、DCRC20、DCRC21均相同。
另一方面，輸入至邏輯電路16故障檢測(cè)器163的CRC數(shù)據(jù)未改為其它CRC數(shù)據(jù)，這是因?yàn)楣收蠙z測(cè)信號(hào)154處于L狀態(tài)。
于是，從此狀態(tài)開始進(jìn)行處理。
在此例子中，假定各個(gè)故障檢測(cè)器一開始選定的控制數(shù)據(jù)12和13的CRC數(shù)據(jù)在A系統(tǒng)中是DCRC10，在B系統(tǒng)中是DCRC20。
圖5描述的是操作次數(shù)、故障檢測(cè)器153的輸出信號(hào)和故障檢測(cè)器163的輸出信號(hào)164之間的操作波形的關(guān)系。
通過第一次操作，從微計(jì)算機(jī)10得到的控制數(shù)據(jù)12被提供至系統(tǒng)A的邏輯電路15，ATM指令速度信號(hào)由邏輯電路15變換成預(yù)定的指令速度頻率fATPn，并作為輸出信號(hào)17輸出。
對(duì)于該控制數(shù)據(jù)12的CRC數(shù)據(jù)來說，通過系統(tǒng)B的H電平符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165，為故障檢測(cè)器153來選擇出錯(cuò)的CRC數(shù)據(jù)(DCRC11)。因此，在故障檢測(cè)器153內(nèi)測(cè)出故障，故障檢測(cè)信號(hào)154變?yōu)镠。
另外，控制數(shù)據(jù)13從微計(jì)算機(jī)11提供至系統(tǒng)B的邏輯電路16，ATM指令速度信號(hào)由邏輯電路16變換成預(yù)定指令速度頻率fATPn，并作為輸出信號(hào)18輸出。由于系統(tǒng)A的故障檢測(cè)信號(hào)154處于先前的狀態(tài)(即L)，所以該控制數(shù)據(jù)13的CRC數(shù)據(jù)保持不變。因此，故障檢測(cè)器163的故障檢測(cè)信號(hào)164保持L不變，而符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165進(jìn)入H。
即，在第一次操作的結(jié)束時(shí)，系統(tǒng)A的故障檢測(cè)信號(hào)154變?yōu)镠，故障檢測(cè)信號(hào)164變?yōu)長(zhǎng)。
第二次操作時(shí)，ATM指令速率信號(hào)被變換成預(yù)定指令速度頻率fATPn，輸出信號(hào)17和18保持不變。然而，對(duì)于要輸入到系統(tǒng)A的邏輯電路15的控制數(shù)據(jù)12的CRC數(shù)據(jù)來說，DCRC11是由系統(tǒng)B的H電平符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165來選擇的，邏輯電路15的故障檢測(cè)信號(hào)154如上所述被保持在H狀態(tài)。
另一方面，對(duì)于要輸入到系統(tǒng)B的邏輯電路16的控制數(shù)據(jù)13的CRC數(shù)據(jù)來說，DCRC21是由故障檢測(cè)信號(hào)154來選擇的，該信號(hào)處于H狀態(tài)，而該H狀態(tài)是系統(tǒng)A第一次操作的最終狀態(tài)。
因此，在故障檢測(cè)器163中測(cè)出故障，并且故障檢測(cè)信號(hào)164從L變化到H，而符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165從H變?yōu)長(zhǎng)。
即，在第二次操作結(jié)束時(shí)，系統(tǒng)A的故障檢測(cè)信號(hào)154變?yōu)镠，故障檢測(cè)信號(hào)164也變?yōu)镠。
第三次操作時(shí)，ATP指令速率信號(hào)被變換為預(yù)定指令速度頻率fATPn，輸出信號(hào)17和18保持不變。然而，由于系統(tǒng)B的符號(hào)反轉(zhuǎn)檢測(cè)信號(hào)165為L(zhǎng)，系統(tǒng)A的CRC數(shù)據(jù)從DCRC11變?yōu)镈CRC10。
因此，邏輯電路15的故障檢測(cè)信號(hào)154從H變?yōu)長(zhǎng)。
另一方面，對(duì)于要輸入到系統(tǒng)B的邏輯電路16的控制數(shù)據(jù)13的CRC數(shù)據(jù)來說，DCRC21是由故障檢測(cè)信號(hào)154來選擇的，該信號(hào)處于H狀態(tài)，該狀態(tài)是系統(tǒng)A第二次操作的最終狀態(tài)。
因此，在故障檢測(cè)器163中測(cè)出故障，故障檢測(cè)信號(hào)164在H狀態(tài)保持不變，符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165在L狀態(tài)也保持不變。
即，在第三次操作結(jié)束時(shí)，系統(tǒng)A的故障檢測(cè)信號(hào)154變?yōu)長(zhǎng)，故障檢測(cè)信號(hào)164變?yōu)镠。
在第四次操作時(shí)，ATP指令速率信號(hào)變換成預(yù)定指令速度頻率fATPn，輸出信號(hào)17和18保持不變。然而，由于要輸入到邏輯電路15的系統(tǒng)B的符號(hào)反轉(zhuǎn)檢測(cè)信號(hào)165為L(zhǎng)，CRC數(shù)據(jù)保持不變，為DCRC10。
所以，邏輯電路15的故障檢測(cè)信號(hào)154在L保持不變。
另一方面，對(duì)于要輸入到系統(tǒng)B的邏輯電路16的控制數(shù)據(jù)13的CRC數(shù)據(jù)來說，因?yàn)橄到y(tǒng)A的故障檢測(cè)信號(hào)154為L(zhǎng)狀態(tài)，而該L狀態(tài)為第三次操作的最終狀態(tài)，所以選擇DCRC20。
即，故障檢測(cè)信號(hào)164從H變?yōu)長(zhǎng)，符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165從L變?yōu)镠。
也即，在第四次操作結(jié)束時(shí)，系統(tǒng)A的故障檢測(cè)信號(hào)154變?yōu)長(zhǎng)，而故障檢測(cè)信號(hào)164變?yōu)長(zhǎng)。
通過第五次操作，ATM指令速率信號(hào)被變換成預(yù)定指令速度頻率fATPn，而輸出信號(hào)17和18保持不變。然而，因?yàn)橐敵龅较到y(tǒng)A的邏輯電路15的系統(tǒng)B符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)為H，所以CRC數(shù)據(jù)選擇DCRC11。
因此，邏輯電路15的故障檢測(cè)信號(hào)154從L變?yōu)镠。
另一方面，對(duì)于要輸入到系統(tǒng)B的邏輯電路16的控制數(shù)據(jù)13的CRC數(shù)據(jù)來說，因?yàn)橄到y(tǒng)A的故障檢測(cè)信號(hào)154處于狀態(tài)L，而該狀態(tài)是第四次操作的最終狀態(tài)，所以選擇DCRC20。結(jié)果，故障檢測(cè)器163的故障檢測(cè)信號(hào)164保持在L狀態(tài)，而符號(hào)反轉(zhuǎn)狀態(tài)檢測(cè)信號(hào)165也保持在H狀態(tài)。
處理過程返回到第一次操作狀態(tài)，并隨后重復(fù)上述操作。
在上述例子中，對(duì)其施行控制，從而，當(dāng)故障檢測(cè)信號(hào)154和符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165處在L狀態(tài)時(shí)，在系統(tǒng)A中選擇DCRC10，在系統(tǒng)B中選擇DCRC20，而當(dāng)該二檢測(cè)信號(hào)處于H狀態(tài)時(shí)，在系統(tǒng)A中選擇DCRC11，在系統(tǒng)B中選擇DCRC21。故障檢測(cè)信號(hào)和CRC數(shù)據(jù)選擇控制之間的關(guān)系可因具體應(yīng)用而異。
盡管上文中假設(shè)了系統(tǒng)A中的DCRC10和系統(tǒng)B中的DCRC20是CRC數(shù)據(jù)的正確數(shù)據(jù)，而系統(tǒng)A中的DCRC11和系統(tǒng)B中的DCRC21為CRC數(shù)據(jù)的出錯(cuò)數(shù)據(jù)，但是也可以反過來假設(shè)。這時(shí)，正確和出錯(cuò)包括CRC檢驗(yàn)碼生成多項(xiàng)式不同。
如上所述，系統(tǒng)B的CRC數(shù)據(jù)DCRC2是由系統(tǒng)A的邏輯電路15的故障檢測(cè)信號(hào)154來控制的，而系統(tǒng)A的CRC數(shù)據(jù)DCRC1是由系統(tǒng)B的邏輯電路16的故障檢測(cè)信號(hào)164的符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165來控制的。
因此，當(dāng)所有的電路(如微計(jì)算機(jī)10和11，邏輯電路15和16)以及控制數(shù)據(jù)是正常的時(shí)候；故障檢測(cè)信號(hào)154和164以固定的周期交替。
另外，邏輯電路15、故障檢測(cè)信號(hào)154、邏輯電路16以及故障檢測(cè)信號(hào)164構(gòu)成一故障檢測(cè)環(huán)路，從而可以采用監(jiān)測(cè)故障檢測(cè)信號(hào)154和164中的一個(gè)的方法來檢測(cè)該環(huán)路中的故障。
然而，無法檢測(cè)該故障檢測(cè)環(huán)路以外的部分中的故障。為了防止由于該故障檢測(cè)環(huán)路以外的部分出現(xiàn)故障而輸入不正確的信號(hào)，或者正確的信號(hào)卻沒有輸入，由核對(duì)器20來將系統(tǒng)A的故障檢測(cè)信號(hào)154和系統(tǒng)B的故障檢測(cè)信號(hào)164進(jìn)行對(duì)照。
圖4描述的是電動(dòng)機(jī)車停止在預(yù)定位置上以及由制動(dòng)指令B5停止在預(yù)定位置上的情況，圖中示出不加制動(dòng)時(shí)的制動(dòng)指令21和制動(dòng)作用，用來起動(dòng)例如系統(tǒng)A的邏輯電路15并施加制動(dòng)。
若系統(tǒng)A的故障檢測(cè)信號(hào)154和系統(tǒng)B的故障檢測(cè)信號(hào)164停止交替變換，則故障檢測(cè)核對(duì)輸出信號(hào)24的交替變換停止。結(jié)果，緊急制動(dòng)信號(hào)EB從制動(dòng)裝置21輸出，從而將最大制動(dòng)作用施加到電動(dòng)機(jī)車上。
該緊急制動(dòng)信號(hào)EB如圖4中所示，在其他制動(dòng)指令B1至B5之前運(yùn)作。
通過監(jiān)測(cè)故障檢測(cè)信號(hào)154和164中的一個(gè)，可以驗(yàn)證系統(tǒng)A和系統(tǒng)B中哪一個(gè)出故障，并可以容易地分析故障，從而可以有效地構(gòu)筑一個(gè)工作可靠的系統(tǒng)。
圖6描述一種1位失效保護(hù)核對(duì)器，圖7描述的是其操作波形。
圖6中，標(biāo)號(hào)100表示符號(hào)反轉(zhuǎn)器，10表示第一觸發(fā)器，102為第二觸發(fā)器，103為“異或”門，104為核對(duì)輸出信號(hào)，154為圖1所示邏輯電路15的故障檢測(cè)信號(hào)，164為圖1中所示邏輯電路16的故障檢測(cè)信號(hào)。
由于故障檢測(cè)信號(hào)154和164按固定周期交替出現(xiàn)，故障檢測(cè)信號(hào)154被輸入到第一觸發(fā)器101的時(shí)鐘端CK1。
當(dāng)故障檢測(cè)信號(hào)164由反相器100使其符號(hào)反轉(zhuǎn)并輸入到第二觸發(fā)器102的時(shí)鐘端CK2時(shí)，第一觸發(fā)器101的Q1輸出和第二觸發(fā)器102的負(fù)(反轉(zhuǎn))輸出Q2如圖6所示。
當(dāng)?shù)谝挥|發(fā)器101的Q1輸出和第二觸發(fā)器102的Q2負(fù)輸出如圖6所示被輸入至“異”門103時(shí)，可以獲得“異”運(yùn)算輸出信號(hào)104。
當(dāng)停止故障檢測(cè)信號(hào)154和164交變的一個(gè)或者觸發(fā)器中的一個(gè)停止并且其輸出端固定在H或L時(shí)，“異”門103的輸出信號(hào)104的交替變化就停止。
由于核對(duì)器準(zhǔn)確地對(duì)二信號(hào)進(jìn)行核對(duì)，所以其輸出始終在正常狀態(tài)下交替變化。因此，通過監(jiān)測(cè)輸出信號(hào)104，不僅對(duì)系統(tǒng)A的環(huán)路，而且對(duì)整個(gè)ATP裝置都可判定是否處在正常狀態(tài)。反過來說，僅監(jiān)測(cè)這一輸出信號(hào)104就可令人滿意。
圖6描述的是一種用來核對(duì)1位輸出的失效保護(hù)核對(duì)器。為了失效保護(hù)中核對(duì)多個(gè)二進(jìn)制位，最好僅制備圖6中所示的電路勘校。圖1中的核對(duì)器20與圖6中的電路等效，內(nèi)含多個(gè)二進(jìn)制位。
因此，最好用來從ATP裝置接收輸出信號(hào)的控制器或系統(tǒng)具有輸出緊急控制信號(hào)的結(jié)構(gòu)，這是由于核對(duì)器20的交替變化信號(hào)輸出停止，并且可以通過這一結(jié)構(gòu)來構(gòu)造可靠實(shí)現(xiàn)失效保護(hù)的系統(tǒng)。
上面描述的是一個(gè)實(shí)施例，其中，核對(duì)器20的制動(dòng)指令是串行輸出的。然而，也可以并行分別將制動(dòng)指令21輸出至制動(dòng)裝置22。換言之，最好將核對(duì)器20做得使指令成為制動(dòng)裝置22必需的信號(hào)。
如上所述，當(dāng)保持控制數(shù)據(jù)的存儲(chǔ)器不構(gòu)筑在微計(jì)算機(jī)內(nèi)，而構(gòu)筑在ATP裝置內(nèi)的，或者獨(dú)立安裝的時(shí)候，專用存儲(chǔ)讀出信號(hào)線、寫入信號(hào)控制電路以及地址信號(hào)生成電路是作為控制器14的邏輯元件所必需的單元。然而，可以使微計(jì)算機(jī)和控制器僅通過存儲(chǔ)器發(fā)送和接收信息，并且微計(jì)算機(jī)可用作其他控制處理，從而可以提高微計(jì)算機(jī)的使用效率。
本實(shí)施例中，給出了一例有兩個(gè)提供給一套邏輯電路的CRC數(shù)據(jù)，并且它們是由來自另一邏輯電路的故障檢測(cè)信號(hào)來切換的。然而如圖18中所述，可以方便地實(shí)現(xiàn)不檢驗(yàn)數(shù)據(jù)的內(nèi)容，而只產(chǎn)生交變信號(hào)，并輸出邏輯電路是否正常運(yùn)行的信息。
下面參見圖8描述另一實(shí)施例。
如圖1一樣，在圖8中，同一電路安裝在一個(gè)芯片上，作為系統(tǒng)A和B而雙重化。如上所述，ATP裝置是一種使電動(dòng)列車安全行駛所必須的保安裝置，并且始終不會(huì)允許由于ATP裝置中的故障而輸出不正確的信號(hào)或者不輸出預(yù)定信號(hào)。因此，圖8中所示實(shí)施例中的故障檢測(cè)功能進(jìn)一步加強(qiáng)。
圖8中，每一個(gè)圖1中所示相同的編號(hào)，其功能也分別相同，因而描述從略。
圖8中，標(biāo)號(hào)30表示系統(tǒng)A的邏輯電路15中安裝的第一存儲(chǔ)器，31為第二存儲(chǔ)器，32為第一存儲(chǔ)器30中存儲(chǔ)的控制數(shù)據(jù)120的CRC數(shù)據(jù)，33為第二存儲(chǔ)器31中存儲(chǔ)的控制數(shù)據(jù)121的CRC數(shù)據(jù)，34為第一存儲(chǔ)器30和第二存儲(chǔ)器31的切換電路，35為存儲(chǔ)器切換電路34的輸出信號(hào)，36為第一存儲(chǔ)器30中存儲(chǔ)的控制數(shù)據(jù)的第一CRC檢驗(yàn)電路，37為第二存儲(chǔ)器31中存儲(chǔ)的控制數(shù)據(jù)121的第二CRC檢驗(yàn)電路，38為將切換電路34的輸出信號(hào)35和第二CRC檢驗(yàn)電路37的輸出信號(hào)相加的第一“或”門電路，39為將第一CRC檢驗(yàn)電路36的輸出信號(hào)和相應(yīng)于電動(dòng)列車行駛速度的速度頻率5相加的第二“或”門電路。
標(biāo)號(hào)40表示系統(tǒng)B的邏輯電路16中安裝的第一存儲(chǔ)器，41為第二存儲(chǔ)器，42為第一存儲(chǔ)器40中存儲(chǔ)的控制數(shù)據(jù)的CRC數(shù)據(jù)，43為第二存儲(chǔ)器41中存儲(chǔ)的控制數(shù)據(jù)131的CRC數(shù)據(jù)，44為第一存儲(chǔ)器40和第二存儲(chǔ)器41的切換電路，5為存儲(chǔ)器切換電路的輸出信號(hào)，46為第一存儲(chǔ)器40中存儲(chǔ)的控制數(shù)據(jù)130的第一CRC檢驗(yàn)電路，47為第二存儲(chǔ)器41中存儲(chǔ)的控制數(shù)據(jù)131的第二CRC檢驗(yàn)電路，48為將切換電路44的輸出信號(hào)45與第二CRC檢驗(yàn)電路47的輸出信號(hào)相加的第一“或”門電路，49為將第一CRC檢驗(yàn)電路46的輸出信號(hào)與相應(yīng)于電動(dòng)列車的行駛速度的速度頻率5相加的第二“或”門電路。
ATP指令速度信號(hào)8是由微計(jì)算機(jī)10和11來處理的，各控制數(shù)據(jù)輸入到單片邏輯單元14的系統(tǒng)A和B的邏輯電路。
即，來自微計(jì)算機(jī)10的第一控制數(shù)據(jù)120被存儲(chǔ)在系統(tǒng)A的第一存儲(chǔ)器30內(nèi)，第二控制數(shù)據(jù)121被存儲(chǔ)在系統(tǒng)A的第二存儲(chǔ)器31內(nèi)，而來自微計(jì)算機(jī)11的第三控制數(shù)據(jù)130被存儲(chǔ)在系統(tǒng)B的第一存儲(chǔ)器40，第二控制數(shù)據(jù)131被儲(chǔ)存在系統(tǒng)B的第二存儲(chǔ)器41內(nèi)。
圖9描述的是從微計(jì)算機(jī)10和11存儲(chǔ)到存儲(chǔ)器30、31、40和41內(nèi)的數(shù)據(jù)。
微計(jì)算機(jī)10將ATP指令速度信號(hào)5轉(zhuǎn)換成n定數(shù)據(jù)D0X至D14X，當(dāng)同時(shí)將生成多項(xiàng)式設(shè)置為G0(X)時(shí)，處理并得到數(shù)據(jù)D0X至D14X的CRC數(shù)據(jù)32(即DCRCX1)，并將該數(shù)據(jù)存儲(chǔ)到圖9中所示的(1)中，其中，CRC數(shù)據(jù)32(即DCRCX1)在第一存儲(chǔ)器30的地址A0S至A15S處被加到數(shù)據(jù)D0X至D14X上。
當(dāng)生成多項(xiàng)式被設(shè)置為G1(X)時(shí)，微計(jì)算機(jī)10處理并得到數(shù)據(jù)D0X至D14X的CRC數(shù)據(jù)33(即DCRCX2)，并將該數(shù)據(jù)存儲(chǔ)到圖9中所示的(2)中，其中，CRC數(shù)據(jù)33(即DCRCX2)在第二存儲(chǔ)器31的地址A0T至A15T處被加到數(shù)據(jù)D0X至D14X。
微計(jì)算機(jī)11將ATP指令速度信號(hào)5轉(zhuǎn)換為n字?jǐn)?shù)據(jù)D0Y至D14Y，當(dāng)同時(shí)將生成多項(xiàng)式設(shè)定為G2(X)時(shí)，處理并得到數(shù)據(jù)D0Y至D14Y的CRC數(shù)據(jù)42(即DCRCY1)，并將該數(shù)據(jù)存儲(chǔ)在圖9中所示的(3)中，其中，CRC數(shù)據(jù)42(即DCRCY1)在第一存儲(chǔ)器40的地址A0U至A15U處被加到數(shù)據(jù)D0Y至D14Y上。
當(dāng)生成多項(xiàng)式被設(shè)定為G3(X)時(shí)，微計(jì)算機(jī)11處理并得到數(shù)據(jù)D0Y至D14Y的CRC數(shù)據(jù)43(即DCRCY2)，并將數(shù)據(jù)存儲(chǔ)到圖9中所示的(4)中，其中，CRC數(shù)據(jù)43(即DCRCY2)在第二存儲(chǔ)器41的地址A0V至A15V處，被加到數(shù)據(jù)D0Y至D14Y上。
系統(tǒng)A的第一存儲(chǔ)器30的地址A0S至A15S以及第二存儲(chǔ)器31的地址A0T至A15T處存儲(chǔ)的數(shù)據(jù)從并行變換成串行，從低次位至高次位依次讀取，并輸入到切換電路34。
以同樣的方式，系統(tǒng)B的第一存儲(chǔ)器40的地址A0U至A15U以及第二存儲(chǔ)器41的地址A0V至A15V處存儲(chǔ)的數(shù)據(jù)從并行變換成串行，從低次位至高次位被依次讀取，并輸入至切換電路17。
從讀取地址A0n至A15n到由頻率比較器152和162進(jìn)行處理的時(shí)間間隔是一個(gè)處理周期。
系統(tǒng)A的第一CRC檢驗(yàn)電路36是與生成多項(xiàng)式G0(X)對(duì)應(yīng)的電路，而第二CRC檢驗(yàn)電路37是與生成多項(xiàng)式G1(X)對(duì)應(yīng)的電路。
系統(tǒng)B的第三CRC檢驗(yàn)電路46是與生成多項(xiàng)式G2(X)對(duì)應(yīng)的電路，而第四CRC檢驗(yàn)電路是與生成多項(xiàng)式G3(X)對(duì)應(yīng)的電路。
假設(shè)系統(tǒng)A的故障檢測(cè)信號(hào)154和系統(tǒng)B的故障檢測(cè)信號(hào)164首先處于L狀態(tài)。于是，系統(tǒng)B的符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165為H。
通過系統(tǒng)B的H狀態(tài)符號(hào)反轉(zhuǎn)信號(hào)165，系統(tǒng)A的切換電路34切換至讀取第一存儲(chǔ)器30的數(shù)據(jù)一端，系統(tǒng)B的切換電路通過系、統(tǒng)A的L狀態(tài)符號(hào)反轉(zhuǎn)信號(hào)154切換至讀取第二存儲(chǔ)器41的數(shù)據(jù)一端，并假設(shè)所有數(shù)據(jù)和內(nèi)部電路正常。
系統(tǒng)A的第一存儲(chǔ)器30的地址A0S至A14S處的數(shù)據(jù)D0X至D14X以及第二存儲(chǔ)器31的地址A0T至A14T處的數(shù)據(jù)D0X至D14X通過切換電路34和第一邏輯電路38輸入到頻率轉(zhuǎn)換器150，并變換成相應(yīng)于各數(shù)據(jù)的ATP指令速度頻率frn，而地址A0S至A14S以及A0T至A14T處的數(shù)據(jù)D0X至D14X輸入到第一CRC檢驗(yàn)電路36和第二CRC檢驗(yàn)電路37，并在地址A15S和A15T處用CRC數(shù)據(jù)DCRCX1和DCRCX2進(jìn)行檢驗(yàn)。
因此，構(gòu)筑成在地址A15S和A15T處的CRC數(shù)據(jù)DCRCX1和DCRCX2全部讀取和檢驗(yàn)之前，第一檢驗(yàn)電路36和第二檢驗(yàn)電路37的中間檢驗(yàn)結(jié)果不輸出。
地址A15S和A15T處的CRC數(shù)據(jù)DCRCX1和DCRCX2構(gòu)筑成不進(jìn)行頻率轉(zhuǎn)換。
以同樣的方式，系統(tǒng)B的第一存儲(chǔ)器40的地址A0U至A14U處的數(shù)據(jù)D0Y至D14Y以及第二存儲(chǔ)器41的地址A0V至A14V處的數(shù)據(jù)D0Y至D14Y通過切換電路44和第一邏輯電路48輸入到頻率轉(zhuǎn)換器160，并變換成與各數(shù)據(jù)對(duì)應(yīng)的ATP指令速度頻率frn，而地址A0U至A14U以及A0V至A14V處的數(shù)據(jù)D0Y至D14Y輸入到第一CRC檢驗(yàn)電路46和第CRC檢驗(yàn)電路47，并在地址A15U和A15V處，用CRC數(shù)據(jù)DCRCY1進(jìn)行檢驗(yàn)。
因此，構(gòu)筑成在地址A15U和A15V處的CRC數(shù)據(jù)DCRCY1和DCRCY2全部讀取和檢驗(yàn)之前，第一檢驗(yàn)電路46和第二檢驗(yàn)電路47的中間檢驗(yàn)結(jié)果不輸出。
地址A15U和15V處的CRC數(shù)據(jù)DCRCY1和DCRCY2構(gòu)筑成不進(jìn)行頻率轉(zhuǎn)換。
首先，系統(tǒng)A的第一存儲(chǔ)器30的地址A0S處的1字?jǐn)?shù)據(jù)通過“或”門電路輸入到頻率轉(zhuǎn)換器150，并轉(zhuǎn)換成與1字?jǐn)?shù)據(jù)對(duì)應(yīng)的ATP指令速度頻率fr0。
另一方面，由于第一CRC檢驗(yàn)電路36和第二CRC檢驗(yàn)電路37在檢驗(yàn)數(shù)據(jù)，所以其輸出為L(zhǎng)。
隨后，地址A1S處的1字?jǐn)?shù)據(jù)通過“或”門電路38輸入至頻率轉(zhuǎn)換器150，并轉(zhuǎn)換成與地址A1S處的1字?jǐn)?shù)據(jù)對(duì)應(yīng)的ATP指令速度頻率fr1。另外，作為“或”門電路39輸出的輸入頻率fi1為L(zhǎng)。
以后，以同樣的方式，每個(gè)1字?jǐn)?shù)據(jù)轉(zhuǎn)換成與地址A14S處的數(shù)據(jù)對(duì)應(yīng)的ATP速度頻率fr14。
最后地址A15S處的1字CRC數(shù)據(jù)DCRCX1(生成多項(xiàng)式G0(X)生成的數(shù)據(jù))由第一檢驗(yàn)電路36(與生成多項(xiàng)式G0(X)對(duì)應(yīng)的電路)判定為正常，從而其輸出為L(zhǎng)。然而，由于1字CRC數(shù)據(jù)DCaCX1由第二CRC檢驗(yàn)電路37(與生成多項(xiàng)式G1(X)對(duì)應(yīng)的電路)判定為異常，所以，其輸出為H。
該第二CRC檢驗(yàn)電路的輸出通過“或”門電路38輸入到頻率轉(zhuǎn)換器150，作為最大數(shù)據(jù)，并轉(zhuǎn)換成最大頻率fr15。
另外，作為“或”門電路39輸出的輸入頻率fi15是L。
頻率比較器152將以這種方式獲得的與每一地址處的數(shù)據(jù)對(duì)應(yīng)的頻率frn與輸入頻率fin進(jìn)行比較。
在頻率比較器152中，當(dāng)ATP指令速度頻率frn和加入的頻率fin之間的關(guān)系為frn＞fin時(shí)，內(nèi)部計(jì)數(shù)器(未圖示)值加1，而當(dāng)該關(guān)系為frn＜fin時(shí)，計(jì)數(shù)器值減1，當(dāng)frn＝fin時(shí)，計(jì)數(shù)器值既沒有加上也未減去任何值。
在第一個(gè)處理周期中，與地址A0S至A14S對(duì)應(yīng)的計(jì)數(shù)器值加1。在第二個(gè)處理周期中，再次從地址A0S處讀取數(shù)據(jù)，以上述同樣的操作使頻率比較器152的計(jì)數(shù)值遞增。
在第四個(gè)處理周期過去以后并且頻率比較器152的計(jì)數(shù)值達(dá)到4時(shí)，就獲得了相應(yīng)于A0S至A15S中每一地址的輸出信號(hào)。
圖10描述的是由系統(tǒng)A的地址A15S處的CRC檢驗(yàn)結(jié)果而產(chǎn)生的頻率比較器152的計(jì)數(shù)器操作、由系統(tǒng)B的地址A15U處的CRC檢驗(yàn)結(jié)果而產(chǎn)生的頻率比較器162的計(jì)數(shù)器操作以及使故障檢測(cè)信號(hào)164的符號(hào)反轉(zhuǎn)的符號(hào)反轉(zhuǎn)信號(hào)165之間的關(guān)系。
當(dāng)計(jì)數(shù)器值由借助遞增計(jì)數(shù)脈沖達(dá)到4時(shí)，就獲得了頻率比較器的輸出信號(hào)17。由于這一輸出信號(hào)17是串行輸出的，所以頻率比較器152檢測(cè)相應(yīng)于與定時(shí)信號(hào)(未圖示)同步的地址A15S的H狀態(tài)故障檢測(cè)信號(hào)154，并將其輸入至系統(tǒng)B的存儲(chǔ)器切換電路44。
切換電路44在與下一處理周期開始精確同步的時(shí)刻，將存儲(chǔ)器41切換至存儲(chǔ)器40，從而在第六個(gè)處理周期的開始處使系統(tǒng)B的存儲(chǔ)器實(shí)際得到切換。
存儲(chǔ)器40的地址A0U至A14U處存儲(chǔ)的數(shù)據(jù)精確地與存儲(chǔ)器41的地址A0V至A14V處存儲(chǔ)的數(shù)據(jù)相同，從而即使存儲(chǔ)器41被切換至存儲(chǔ)器40，ATP指令速度頻率frn也不會(huì)改變，輸入頻率fin也不會(huì)改變。
因此，頻率轉(zhuǎn)換器160的輸出頻率不會(huì)改變。只有地址A15U處存儲(chǔ)的CRC數(shù)據(jù)42(DCRCY1)和地址A15V處存儲(chǔ)的CRC數(shù)據(jù)43(DCRCY2)是不同的，所以下面僅描述讀取地址A15U和A15V處的數(shù)據(jù)時(shí)的操作。
當(dāng)存儲(chǔ)器41被切換至存儲(chǔ)器40時(shí)，CRC數(shù)據(jù)42(由生成多項(xiàng)式生成的數(shù)據(jù))被讀取。由于第一CRC檢驗(yàn)電路46(對(duì)應(yīng)于生成多項(xiàng)式G2(X)的電路)判定CRC數(shù)據(jù)42正常，所以其輸出為L(zhǎng)。然而，因?yàn)榈诙﨏RC檢驗(yàn)電路47(與生成多項(xiàng)式G3(X)對(duì)應(yīng)的電路)判定該數(shù)據(jù)異常，所以其輸出為H。
因?yàn)榈谝籆RC檢驗(yàn)電路46的輸出是L，所以“或”門電路49的輸出也為L(zhǎng)，輸入頻率fi15也為L(zhǎng)。
另外，第二CRC檢驗(yàn)電路47的H狀態(tài)輸出通過“或”門電路48輸入到頻率轉(zhuǎn)換器160，并轉(zhuǎn)換成最大頻率fr15。
這一最大頻率fr15和輸入頻率fi15輸入到頻率比較器16并進(jìn)行比較。因?yàn)樽畲箢l率fr15和輸入頻率fi15之間的關(guān)系為fr15＞fi15，所以頻率比較器162的計(jì)數(shù)值遞增1。
隨后，通過系統(tǒng)A的同一操作，頻率比較器162的計(jì)數(shù)值遞增1，并且當(dāng)計(jì)數(shù)值達(dá)到4時(shí)，就得到了與地址A0U至A15U中每一地址對(duì)應(yīng)的輸出信號(hào)18。
頻率比較器162檢測(cè)與同步于定時(shí)信號(hào)(未圖示)的輸出信號(hào)18的地址A15U對(duì)應(yīng)的H狀態(tài)故障檢測(cè)信號(hào)164，并將由反相器19進(jìn)行符號(hào)反轉(zhuǎn)的L狀態(tài)符號(hào)反轉(zhuǎn)信號(hào)165加到系統(tǒng)A的存儲(chǔ)器切換電路34上。
當(dāng)輸入符號(hào)反轉(zhuǎn)信號(hào)165時(shí)，系統(tǒng)A的存儲(chǔ)器開關(guān)電路34從緊接的第11個(gè)周期起，將存儲(chǔ)器30切換至存儲(chǔ)器31。
在存儲(chǔ)器30和存儲(chǔ)器31之間，只有地址A15S處存儲(chǔ)的CRC數(shù)據(jù)32(DCRCX1)和地址A15T處存儲(chǔ)的CRC數(shù)據(jù)33(DCRCX2)是不同的，從而當(dāng)如上所述切換存儲(chǔ)器時(shí)，頻率是不改變的。
由于存儲(chǔ)器31的CRC數(shù)據(jù)是生成多項(xiàng)式G1(X)的數(shù)據(jù)，所以它由CRC檢驗(yàn)電路36判定為異常，該電路的輸出信號(hào)變?yōu)镠。這一輸出信號(hào)通過第二“或”門電路39輸入到頻率轉(zhuǎn)換器152，作為最大頻率fi15。
另一方面，由于存儲(chǔ)器31的CRC數(shù)據(jù)33是由生成多項(xiàng)式G1(X)生成的數(shù)據(jù)，所以由CRC檢驗(yàn)電路37判定為正常，該電路的輸出信號(hào)變成L，“或”門電路38的輸出信號(hào)也變?yōu)長(zhǎng)，頻率轉(zhuǎn)換器150的參考頻率fr15也變成L。
因此，參考頻率fr15和輸入頻率fi15之間的關(guān)系變成fr15＜fi15，并給出遞減計(jì)數(shù)脈沖，從而頻率比較器152的計(jì)數(shù)值減1，計(jì)數(shù)值從4變?yōu)?。
當(dāng)頻率比較器152的計(jì)數(shù)值變?yōu)?時(shí)，頻率比較器152的輸出信號(hào)17變?yōu)長(zhǎng)，與地址A15T對(duì)應(yīng)的故障檢測(cè)信號(hào)154也變?yōu)長(zhǎng)。
隨后通過相同的操作，由自身系統(tǒng)的頻率比較器的故障檢測(cè)信號(hào)來交替地切換對(duì)立系統(tǒng)的存儲(chǔ)器。
當(dāng)如上所述，系統(tǒng)A的存儲(chǔ)器30和31及其讀出數(shù)據(jù)、二CRC檢驗(yàn)電路36和37、系統(tǒng)B的存儲(chǔ)器40和41及其讀出數(shù)據(jù)以及二CRC檢驗(yàn)電路46和47為正常時(shí)，無論存儲(chǔ)器是否改變，故障檢測(cè)信號(hào)154和164均交替地改變?yōu)镠或L。
例如，當(dāng)系統(tǒng)A的存儲(chǔ)器30中的數(shù)據(jù)出現(xiàn)差錯(cuò)時(shí)，會(huì)出現(xiàn)下述情況。CRC檢驗(yàn)電路36測(cè)出存儲(chǔ)器30中的數(shù)據(jù)差錯(cuò)，其輸出信號(hào)變?yōu)镠。
另一方面，CRC檢驗(yàn)電路37一開始就輸入由另一生成多項(xiàng)式生成的CRC數(shù)據(jù)，從而其輸出信號(hào)也變?yōu)镠。即，由于二檢驗(yàn)電路的輸出信號(hào)變?yōu)镠，所以頻率比較器152的計(jì)數(shù)值和輸出均不會(huì)改變。
因此，用來將系統(tǒng)B的存儲(chǔ)器41切換到存儲(chǔ)器40的故障檢測(cè)信號(hào)固定在出現(xiàn)故障的H或L狀態(tài)，存儲(chǔ)器不會(huì)從41切換到40。
結(jié)果，頻率比較器162的計(jì)數(shù)值將不會(huì)遞增，故障檢測(cè)信號(hào)固定在L狀態(tài)。因此，符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165固定在H，系統(tǒng)A的存儲(chǔ)器30不會(huì)切換到存儲(chǔ)器31，CRC檢測(cè)電路36和37的輸出信號(hào)固定在H。
上面是數(shù)據(jù)中出現(xiàn)差錯(cuò)的一個(gè)例子。然而，當(dāng)電路中的一個(gè)出現(xiàn)故障時(shí)，將使得頻率比較器152和162的計(jì)數(shù)值固定，故障檢測(cè)信號(hào)154和164的交替變換停止，因而最好監(jiān)測(cè)故障檢測(cè)信號(hào)154和164的交替變化。
當(dāng)將這種產(chǎn)生信號(hào)的方法應(yīng)用于列車ATP裝置時(shí)，如果故障檢測(cè)信號(hào)154和164的交替變化停止，可以用作指令緊急制動(dòng)的手段。
當(dāng)這一電路包含一LSI并與包括外圍電路的一塊芯片組合在一起時(shí)，可以實(shí)現(xiàn)微型化以及批量生產(chǎn)，并具有ATP裝置所保持的可靠性。
由于如上所述該ATP裝置構(gòu)成一個(gè)帶有故障檢測(cè)信號(hào)154和故障檢測(cè)信號(hào)164的故障檢測(cè)環(huán)路，所以通過監(jiān)測(cè)故障檢測(cè)信號(hào)154和164中的一個(gè)，盡管該故障檢測(cè)環(huán)路以外處的故障無法檢測(cè)，也可以檢測(cè)環(huán)路中的故障。為了防止由于該故障檢測(cè)環(huán)路以外的某一點(diǎn)中的故障而使不正確的信號(hào)輸出，或者正確的信號(hào)卻不輸出，通過核對(duì)器20來核對(duì)故障檢測(cè)信號(hào)154和164，并且當(dāng)核對(duì)相符時(shí)，核對(duì)器20輸出一信號(hào)，而當(dāng)出現(xiàn)不相符時(shí)，核對(duì)器20輸出一緊急控制信號(hào)。
核對(duì)器20比較系統(tǒng)A的頻率比較器152的輸出信號(hào)17以及系統(tǒng)B的頻率比較器162的輸出信號(hào)18。如上所述，因?yàn)檩敵鲂盘?hào)17和輸出信號(hào)18以地址信號(hào)的順序依次輸出，核對(duì)器20比較分別與每一地址對(duì)應(yīng)的信號(hào)，并且僅輸出核對(duì)相符信號(hào)。當(dāng)出現(xiàn)不相符時(shí)，核對(duì)器20會(huì)輸出緊急控制信號(hào)，或者將其顯示在顯示單元上。
因此，通過這一結(jié)構(gòu)，可以構(gòu)成失效保護(hù)系統(tǒng)。
如上所述，本發(fā)明提供了一個(gè)數(shù)據(jù)分別采用不同的生成多項(xiàng)式而得的兩個(gè)CRC數(shù)據(jù)，并產(chǎn)生了加入了CRC數(shù)據(jù)的兩種系統(tǒng)的控制數(shù)據(jù)，提供了與不同的生成多項(xiàng)式對(duì)應(yīng)的兩種檢驗(yàn)電路。
這種方法用來將兩種系統(tǒng)的控制數(shù)據(jù)同時(shí)輸入到兩種檢測(cè)電路，并用比較兩種檢驗(yàn)電路的輸出而得到的結(jié)果來切換兩種系統(tǒng)的數(shù)據(jù)。
因此，不僅在數(shù)據(jù)中而且在檢測(cè)電路中均可以檢測(cè)差錯(cuò)，并且進(jìn)一步核對(duì)輸出，僅當(dāng)核對(duì)相符時(shí)才輸出。其優(yōu)點(diǎn)還在于，可以采用其中每一電路都包含一LSI芯片來更加可靠地構(gòu)筑失效保護(hù)系統(tǒng)。
下面描述圖1和圖8中所示頻率轉(zhuǎn)換器150(160)的運(yùn)行。
圖11描述了將數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成頻率的頻率轉(zhuǎn)換器，而圖12是該頻率轉(zhuǎn)換器運(yùn)行的流程圖。
圖11中，標(biāo)號(hào)50表示存儲(chǔ)器，51為時(shí)鐘信號(hào)CN，52為數(shù)據(jù)寄存器，53為數(shù)據(jù)寄存器52的輸出信號(hào)，54為1位全加器，55為全加器54的全加輸出，56為時(shí)鐘信號(hào)CP，57為處理移位寄存器，58為移位寄存器57的輸出信號(hào)，59為定時(shí)調(diào)整用的第一觸發(fā)器，60為該觸發(fā)器59的輸出信號(hào)，61為全加器54的進(jìn)位輸出信號(hào)，62為保持進(jìn)位輸出信號(hào)61的第二觸發(fā)器，63為觸發(fā)器62的輸出信號(hào)，64為定時(shí)信號(hào)，65為從進(jìn)位輸出信號(hào)61中去除預(yù)定輸出信號(hào)的“與”電路，66為頻率轉(zhuǎn)換器的輸出信號(hào)。
為了使操作的描述簡(jiǎn)單，假定數(shù)據(jù)長(zhǎng)度為4位，從存儲(chǔ)器50中周期性地讀出同值的數(shù)據(jù)，數(shù)據(jù)寄存器52和移位寄存器57的數(shù)據(jù)沿圖中上方所示的箭頭方向移位。
時(shí)鐘信號(hào)CN51和時(shí)鐘信號(hào)CP56是如圖12中(1)和(2)所示的具有90度相位差的時(shí)鐘信號(hào)。
在初始狀態(tài)時(shí)，數(shù)據(jù)寄存器52和移位寄存器57的初始值為02(這就意味著二進(jìn)制的數(shù)據(jù)值是0)。
假定在時(shí)鐘信號(hào)CP56的上升沿，從存儲(chǔ)器50讀取圖12中(3)所示的數(shù)據(jù)值82(二進(jìn)制的數(shù)據(jù)值是8)。由于這一數(shù)據(jù)是在時(shí)鐘信號(hào)CN51的上升沿處在數(shù)據(jù)寄存器52中設(shè)置的，所以最高有效位DR3至最低有效位DR0的設(shè)置如圖12中的(4)所示。
當(dāng)圖12中(4)所示的數(shù)據(jù)在時(shí)鐘信號(hào)CN51的上升沿移位四次時(shí)，數(shù)據(jù)寄存器52的最低有效位DR0的值設(shè)值成如圖12中(7)所示，并作為輸出信號(hào)53加到全加器54的輸入端A上。
本例中，第一觸發(fā)器59的輸出信號(hào)60和第二觸發(fā)器62的輸出信號(hào)不加到全加器54的輸入端B和C上，因而全加器54的全加輸出端∑處的輸出信號(hào)如圖12中(8)所示變成H，并加到移位寄存器57上。全加器54的進(jìn)位輸出端Cr處的輸出信號(hào)61如圖12所示變成L。
因?yàn)樵谌鐖D12中(2)所示的時(shí)鐘信號(hào)CP56的上升沿處，全加器54的輸出信號(hào)55置入移位寄存器57，所以移位寄存器57的最低位SR0設(shè)置成如圖12中(9)中那樣。
數(shù)據(jù)82(十進(jìn)制中為8)是在同一時(shí)鐘信號(hào)CP56的上升沿處從存儲(chǔ)器50中讀取的，并且是在時(shí)鐘信號(hào)CN51的上升沿處在數(shù)據(jù)寄存器52上移位的。
另一方面，移位寄存器57的最低有效位SR0的數(shù)據(jù)是在時(shí)鐘信號(hào)CP56的上升沿處在移位寄存器57上移位的，并且最高有效位SR3在第7次移位時(shí)變成H，移位寄存器57的輸出信號(hào)58變成H。
因?yàn)檩敵鲂盘?hào)58在時(shí)鐘信號(hào)CP56的上升沿處置入第一觸發(fā)器59，所以其輸出信號(hào)在圖12中(13)所示的第8次移位時(shí)變成H，并輸入到全加器54的輸入端B處。
另一方面，數(shù)據(jù)寄存器52的最低有效位DR0在第8次移位時(shí)也變成H，并輸入到全加器54的輸入端A。
結(jié)果，盡管進(jìn)位輸出端Cr的輸出信號(hào)61變成H，全加器54的全加輸出端∑處的輸出信號(hào)55變成L。在下一時(shí)鐘信號(hào)CN51的上升沿處將輸出信號(hào)61置入第二觸發(fā)器中，并且將圖12中(15)中所示的輸出信號(hào)63輸入到全加器54的輸入端C。
因此，全加器54的全加輸出端∑處的輸出信號(hào)變成H，并在移位寄存器57上移位。
由于上述操作是周期性重復(fù)的，所以圖12中所示的數(shù)據(jù)在數(shù)據(jù)寄存器52和移位寄存器57中循環(huán)。通過將這時(shí)產(chǎn)生的全加器54的進(jìn)位輸出信號(hào)61加到“與”門上，并通過定時(shí)信號(hào)64來析取，可以得到圖12中(16)中所示周期固定的輸出信號(hào)。
上面描述的是將數(shù)字?jǐn)?shù)據(jù)變換成頻率的操作情況。為了獲取兩種頻率，從存儲(chǔ)器50中交替地讀取并處理不同的數(shù)據(jù)。因此，最好將移位寄存器57的位數(shù)加倍成8位，并制備兩個(gè)“與”門和一個(gè)定時(shí)信號(hào)，以便從全加器54的進(jìn)位輸出信號(hào)61取出預(yù)定的頻率。通過如此改變移位寄存器57的位長(zhǎng)度，圖10中所示的頻率轉(zhuǎn)換器可以產(chǎn)生多種頻率。
下面描述圖1和圖8所示的頻率比較操作。頻率比較器如圖13所示，其操作時(shí)序圖如圖14所示。圖13中，標(biāo)號(hào)70至73表示觸發(fā)器，74至79表示“與”門，P和M為要比較的輸入頻率信號(hào)，80為頻率比較結(jié)果的輸出信號(hào)。
例如，當(dāng)輸入P信號(hào)時(shí)，它使觸發(fā)器70至73中最靠近輸入端的一個(gè)觸發(fā)器反相并動(dòng)作而成Q＝H，而當(dāng)相反輸入M信號(hào)時(shí)，它使觸發(fā)器70至73中Q＝H并且最靠近輸入端的一個(gè)反相并動(dòng)作，而成Q＝L。
當(dāng)如圖14所示連續(xù)輸入輸入信號(hào)P時(shí)，觸發(fā)器70與信號(hào)P的第一脈沖P1的下降沿同步動(dòng)作，Q0變成H，而當(dāng)?shù)诙}沖P2輸入時(shí)，觸發(fā)器70與“與”門74的輸出的下降沿同步動(dòng)作，Q1變成H，而當(dāng)?shù)谌}沖P3輸入時(shí)，觸發(fā)器72與“與”門76的輸出下降沿同步動(dòng)作，Q2變成H，而當(dāng)信號(hào)P的第四脈沖P4輸入時(shí)，觸發(fā)器73與“與”門78的輸出下降沿同步動(dòng)作，Q3變成H。
當(dāng)輸入信號(hào)M連續(xù)輸入時(shí)，觸發(fā)器70與信號(hào)M的第一脈沖M1的下降沿同步動(dòng)作，Q0從H變成L，當(dāng)?shù)诙}沖M2輸入時(shí)，觸發(fā)器71與“與”門75的下降沿同步地動(dòng)作，Q1從H變?yōu)長(zhǎng)，當(dāng)?shù)谌}沖M3輸入時(shí)，觸發(fā)器72與“與”門77的下降沿同步地動(dòng)作，Q2從H變成L，而當(dāng)?shù)谒拿}中M4輸入時(shí)，觸發(fā)器73與“與”門79的下降沿同步地動(dòng)作，Q3從H變?yōu)長(zhǎng)。
如上所述，當(dāng)脈沖數(shù)增多時(shí)，能將后續(xù)級(jí)觸發(fā)器的輸出狀態(tài)反相，而當(dāng)P＞M時(shí)，觸發(fā)器FF3的Q3變?yōu)镠，即，頻率比較結(jié)果的輸出信號(hào)80變成H。當(dāng)P＜M時(shí)，輸出信號(hào)80變成L。
當(dāng)比較多個(gè)頻率時(shí)，采用圖15中所示的結(jié)構(gòu)。圖15中，標(biāo)號(hào)90表示移位寄存器，其具有的位數(shù)為4，與圖13中所示觸發(fā)器70至73的4位長(zhǎng)度相等，91表示加法器，其具有的功能使得移位寄存器90上的數(shù)據(jù)可以進(jìn)行如圖13中所示觸發(fā)器70至73的反相那樣的相同的操作。
符號(hào)In代表一時(shí)隙，其中編入4位數(shù)據(jù)，該時(shí)隙將信號(hào)P輸入到加法器91的+A端，并將信號(hào)M輸入到-C端。假設(shè)P＞M。
頻率比較操作比較某一脈沖的存在或不存在，因而在該狀態(tài)下P＝H，并且M＝L。由于M的符號(hào)反轉(zhuǎn)信號(hào)H輸入到-C端并求和，所以進(jìn)位輸出Cr變?yōu)镠，并且將這一值加到移位寄存器90的I0時(shí)隙。
這一I0時(shí)隙的數(shù)據(jù)在移位寄存器處循環(huán)，在下一周期的I0時(shí)隙內(nèi)被輸入到加法器91的+B端，并與P輸入和M輸入加在一起，從而在這種情況下加法器的進(jìn)位輸出Cr也變?yōu)镠，與前一數(shù)據(jù)具有相同值的數(shù)據(jù)在移位寄存器90上循環(huán)。
當(dāng)P＜M時(shí)，加入使P＝L以及M＝H的符號(hào)反轉(zhuǎn)的信號(hào)L，從進(jìn)位輸出Cr變?yōu)長(zhǎng)，即相減，并且該值被加到移位寄存器90的I0時(shí)隙。這就是說，L在移位寄存器90上循環(huán)。
當(dāng)P＝M＝H時(shí)，加入使P＝L以及M＝H的符號(hào)反轉(zhuǎn)的信號(hào)L。然而，進(jìn)位輸出Cr的值隨I0時(shí)隙內(nèi)在移位寄存器90上循環(huán)的數(shù)據(jù)而變化。當(dāng)I0時(shí)隙的數(shù)據(jù)為L(zhǎng)時(shí)，該輸出Cr也變成L，當(dāng)I0時(shí)隙的數(shù)據(jù)為H時(shí)，該輸出Cr變?yōu)镠。這就是說，在移位寄存器90上循環(huán)的I0時(shí)隙的數(shù)據(jù)不會(huì)改變。
當(dāng)P＝M＝L時(shí)，加入使P＝L以及M＝H的符號(hào)反轉(zhuǎn)的信號(hào)H。同樣在這種情況下，進(jìn)位輸出Cr的值隨著移位寄存器90上循環(huán)的I0時(shí)隙的數(shù)據(jù)而變化。當(dāng)I0時(shí)隙的數(shù)據(jù)為L(zhǎng)時(shí)，該輸出Cr變成L，而當(dāng)I0時(shí)隙的數(shù)據(jù)為H時(shí)，該輸出變?yōu)镠。這就是說，在移位寄存器90上循環(huán)的I0時(shí)隙的數(shù)據(jù)不會(huì)改變。
頻率比較操作就是通過這種方式來進(jìn)行的。
圖16描述的是本發(fā)明的另一個(gè)實(shí)施例。按照?qǐng)D8中所示的實(shí)施例，系統(tǒng)A在邏輯電路15中具有兩個(gè)存儲(chǔ)器30和31的電路，并且輸出數(shù)據(jù)35是采用通過切換電路34選擇各存儲(chǔ)器輸出數(shù)據(jù)的方法而獲得的。同樣，系統(tǒng)B在邏輯電路16中具有兩個(gè)存儲(chǔ)器40和41的電路，并且輸出數(shù)據(jù)是采用通過切換電路44選擇各存儲(chǔ)器輸出數(shù)據(jù)的方法而獲得的。
圖16所示的本實(shí)施例與圖8所示的實(shí)施例的不同點(diǎn)在于，系統(tǒng)A和系統(tǒng)B的邏輯電路15和16中的各存儲(chǔ)器包含一個(gè)電路，分配在每一存儲(chǔ)器的最后地址上的CRC數(shù)據(jù)存儲(chǔ)在另一區(qū)域內(nèi)，并由上述故障檢測(cè)信號(hào)來切換。
即，采用上述同一方法由微計(jì)算機(jī)10計(jì)算的CRC數(shù)據(jù)DCRCX1存儲(chǔ)在系統(tǒng)A的存儲(chǔ)器32內(nèi)，DCRCX2存儲(chǔ)在存儲(chǔ)器33內(nèi)，由微計(jì)算機(jī)11計(jì)算的DCRCY1存儲(chǔ)在系統(tǒng)B的存儲(chǔ)器42內(nèi)，DCRCY2存儲(chǔ)在存儲(chǔ)器43內(nèi)。
在系統(tǒng)A中，從存儲(chǔ)器30讀取的數(shù)據(jù)由邏輯電路200加到CRC數(shù)據(jù)32中，從存儲(chǔ)器30讀取的數(shù)據(jù)由邏輯電路201加到CRC數(shù)據(jù)33上，然后將所得二數(shù)據(jù)輸入到切換電路34。
在系統(tǒng)B中，從存儲(chǔ)器40讀取的數(shù)據(jù)由邏輯電路202加到CRC數(shù)據(jù)42上，從存儲(chǔ)器40讀取的數(shù)據(jù)由邏輯電路203加到CRC數(shù)據(jù)43上，然后將所得二數(shù)據(jù)輸入到切換電路44。用于切換電路34和44的切換定時(shí)與上述相同。
在如圖16所示的本發(fā)明的另一個(gè)實(shí)施例中，需要最大門電路數(shù)的存儲(chǔ)器數(shù)可以減少一半，不僅可以極大改進(jìn)可靠性，而且對(duì)減小LSI的功耗具有很大的影響。
圖17是本發(fā)明的另一種實(shí)施例。圖17所描述的例子中，每一內(nèi)部存儲(chǔ)器包含一個(gè)電路。圖8和圖17之間的差異在于，盡管每一存儲(chǔ)器的輸出是由圖8中的切換電路切換的，但在圖17中切換CRC數(shù)據(jù)。采用如上所述的方法由微計(jì)算機(jī)10計(jì)算的CRC數(shù)據(jù)DCRCX1存儲(chǔ)在系統(tǒng)A的存儲(chǔ)器32內(nèi)，而DCRCX2存儲(chǔ)在存儲(chǔ)器32后的存儲(chǔ)器33內(nèi)。微計(jì)算機(jī)11計(jì)算的DCRCY1存儲(chǔ)在系統(tǒng)B的存儲(chǔ)器42內(nèi)，DCRCY2存儲(chǔ)在存儲(chǔ)器42后的存儲(chǔ)器43內(nèi)。
CRC數(shù)據(jù)是用故障檢測(cè)信號(hào)154以及符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)由切換電路204和205來切換的。同時(shí)在圖17所示本發(fā)明的另一種實(shí)施例中，需要最大門電路數(shù)的存儲(chǔ)器數(shù)可以減少一半，從而不僅極大提高了可靠性，而且對(duì)減少LSI的功耗具有很大的影響。
圖18描述的是本發(fā)明的另一個(gè)實(shí)施例。圖18描述的例子中，每一內(nèi)部存儲(chǔ)器還包含一個(gè)電路。與圖17的差別在于，CRC數(shù)據(jù)由每一切換電路來切換，而隨后每一存儲(chǔ)器的輸出信號(hào)和每一切換電路的輸出信號(hào)由加法器相加在一起。
系統(tǒng)A的切換電路34用符號(hào)反轉(zhuǎn)故障檢測(cè)信號(hào)165來切換CRC數(shù)據(jù)32和CRC數(shù)據(jù)33，系統(tǒng)B的切換電路44用故障檢測(cè)信號(hào)154來切換CRC數(shù)據(jù)42和CRC數(shù)據(jù)43。同時(shí)，在圖18所示本發(fā)明的另一個(gè)實(shí)施例中，需要最大門電路數(shù)的存儲(chǔ)器數(shù)可以減少一半，并且加法器數(shù)可以進(jìn)一步減少一半，從而不僅極大提高了可靠性，而且對(duì)減少LSI的功耗具有很大影響。
圖19是圖8中本發(fā)明另一實(shí)施例的示意平面圖。標(biāo)號(hào)300表示從微計(jì)算機(jī)10接收數(shù)據(jù)并將數(shù)據(jù)發(fā)送到微計(jì)算機(jī)10的總線接口，301和302表示用來存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器，303表示諸如存儲(chǔ)器切換電路、頻率轉(zhuǎn)換器以及頻率比較器之類的處理器，304表示將數(shù)據(jù)發(fā)送到微型計(jì)算機(jī)11以及從微型計(jì)算機(jī)11接收數(shù)據(jù)的總線接口，305和306表示存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器，307代表諸如存儲(chǔ)器切換電路、頻率轉(zhuǎn)換器以及頻率比較器之類的處理器，而308代表核對(duì)系統(tǒng)A的處理器303的輸出信號(hào)和系統(tǒng)B的處理器307的輸出信號(hào)用的核對(duì)器。
當(dāng)系統(tǒng)A和B雙重化并相互分開排列時(shí)，可以防止一系統(tǒng)的故障對(duì)另一系統(tǒng)的影響，例如雖然一個(gè)系統(tǒng)出故障，但仍然輸出信號(hào)，就好象不出故障一樣。
當(dāng)構(gòu)成核對(duì)器單元的電路相互隔開放置而且導(dǎo)線間隔增大時(shí)，可以防止一個(gè)核對(duì)器的故障對(duì)其他核對(duì)器的影響，不會(huì)輸出指令信號(hào)。
本發(fā)明的另一個(gè)實(shí)施例如圖20所示，其描述如下。圖20描述的實(shí)施例中，配置了多個(gè)與圖2中相同的處理器。
標(biāo)號(hào)2000表示控制器，2010代表用來輸入并處理第一輸入數(shù)據(jù)并輸出第一輸出數(shù)據(jù)2100和第一檢測(cè)信號(hào)2140的第一處理器，2020代表用來輸出第二輸出數(shù)據(jù)2110和第二檢測(cè)信號(hào)2150的第二處理器，2030代表用來輸出第三輸出數(shù)據(jù)2120和第三檢測(cè)信號(hào)2160的第三處理器，2040代表用來輸出第四輸出數(shù)據(jù)2130和第四檢測(cè)信號(hào)2170的第四處理器，2180代表發(fā)送從第一處理器2010輸出到第二處理器2020的第一檢測(cè)信號(hào)2140的第一發(fā)送器，2190為發(fā)送從第二處理器2020輸出到第三處理器2030的第二檢測(cè)信號(hào)的第二發(fā)送器，2200為發(fā)送從第三處理器2030輸出到第四處理器2040的第三檢測(cè)信號(hào)2160的第三發(fā)送器。
通過采用分別使用各故障檢測(cè)信號(hào)的雙重化結(jié)構(gòu)，來切換相應(yīng)檢測(cè)器的CRC數(shù)據(jù)，僅當(dāng)所有的數(shù)據(jù)電路以及元件運(yùn)行正常時(shí)，才輸出控制受控對(duì)象的輸出信號(hào)，并且當(dāng)測(cè)出某一部件故障時(shí)，不會(huì)輸出輸出信號(hào)。因此，當(dāng)發(fā)生故障時(shí)，可起失效保護(hù)作用，以便在非失效端進(jìn)行控制。
如上所述，按照本發(fā)明，可以實(shí)現(xiàn)具有極高失效保護(hù)性能的控制器以及采用這種控制器的系統(tǒng)。
權(quán)利要求
1.一種控制器，其特征在于，所述控制器具有多個(gè)處理器，用以輸入和輸出執(zhí)行多個(gè)操作產(chǎn)生的輸入信號(hào)和輸出信號(hào)，該控制器將所述多個(gè)處理器中的第一處理器的輸出信號(hào)輸入到至少包含所述多個(gè)處理器中的一個(gè)處理器的第二處理器，并將所述第二處理器的輸出信號(hào)輸入到所述第一處理器，所述第二處理器的所述輸出信號(hào)中的某一信號(hào)的極性與所述第一處理器的所述輸入信號(hào)的極性相反。
2.如權(quán)利要求1所述的邏輯電路或控制器，其特征在于，當(dāng)所述第一處理器的所述輸入信號(hào)中的某一信號(hào)經(jīng)所述第二處理器構(gòu)成閉環(huán)時(shí)，其極性反相。
3.一種控制器，其特征在于，所述控制器包含輸入和輸出執(zhí)行多個(gè)操作產(chǎn)生的一輸入信號(hào)和一輸出信號(hào)的第一處理器，以及輸入和輸出執(zhí)行多個(gè)操作產(chǎn)生的一輸入信號(hào)和一輸出信號(hào)的第二處理器，并將所述第一處理器的一輸出信號(hào)輸入到所述第二處理器，所述第二處理器輸入到所述第一處理器的輸出信號(hào)中的某一信號(hào)的極性與輸入到所述第一處理的所述輸入信號(hào)極性相反。
4.如權(quán)利要求3所述控制器，其特征在于，當(dāng)輸入到所述第一處理器的所述輸入信號(hào)中的某一信號(hào)經(jīng)所述第二處理器構(gòu)成閉環(huán)時(shí)，其極性反相。
5.一種控制器，其特征在于，所述控制器包含將并行信號(hào)變換成串行信號(hào)的第一串行變換器，將所述第一串行變換器的輸出信號(hào)作為輸入信號(hào)進(jìn)行處理的第一處理器，將所述第一處理器的串行輸出信號(hào)變換成并行信號(hào)的第一并行變換器，將并行輸入信號(hào)變換成串行信號(hào)的第二串行變換器，將所述第二串行變換器的輸出信號(hào)作為輸入信號(hào)進(jìn)行處理的第二處理器，以及將所述第二處理器的串行信號(hào)變換成并行信號(hào)的第二并行變換器；該控制器將所述第一并行變換器輸出信號(hào)中的某一信號(hào)連同其它并行輸入信號(hào)輸入到所述第二串行變換器將它變?yōu)榇行盘?hào)；輸入到所述第一串行變換器的并行輸入信號(hào)中的某一信號(hào)經(jīng)反相器使所述第二并行變換器的輸出信號(hào)中的某一信號(hào)與輸入到所述第一串行變換器的其它并行輸入信號(hào)極性相反。
6.如權(quán)利要求5所述的控制器，其特征在于，當(dāng)輸入到所述第一串行變換器的所述并行輸入信號(hào)中的某一信號(hào)經(jīng)所述第二串行變換器、所述第二處理器和所述第二并行變換器構(gòu)成閉環(huán)時(shí)，其極性與輸入到所述第一串行變換器的其它并行輸入信號(hào)的極性相反。
7.一種控制器，其特征在于，它包含構(gòu)成并行輸入信號(hào)群的多個(gè)輸入信號(hào)，將所述多個(gè)輸入信號(hào)復(fù)接成各個(gè)時(shí)分信號(hào)的第一復(fù)接器和第二復(fù)接器，將所述第一多復(fù)接器分割的并行輸出信號(hào)作為輸入信號(hào)處理的第一處理器，對(duì)所述第一處理器的時(shí)分并行輸出信號(hào)進(jìn)行合成的第一分接器，將所述第二復(fù)接器復(fù)接后的并行輸出信號(hào)作為輸入信號(hào)進(jìn)行處理的第二處理器，以及對(duì)所述第二處理器的時(shí)分并行輸出信號(hào)進(jìn)行合成的第二分接器，該控制器將所述第一分接器的輸出信號(hào)中的某一信號(hào)連同并行輸入的其它信號(hào)輸入到所述第二復(fù)接器；并行輸入到所述第一復(fù)接器的信號(hào)中的某一信號(hào)經(jīng)反相器使所述第二分接器的輸出信號(hào)中的某一信號(hào)極性與并行輸入到所述第一復(fù)接器的其它信號(hào)極性相反。
8.如權(quán)利要求7所述的控制器，其特征在于，當(dāng)輸入到所述第一復(fù)接器的輸入信號(hào)中某一信號(hào)經(jīng)所述第二復(fù)接器、所述第二處理器、和所述第二分接器構(gòu)成閉環(huán)時(shí)，其極性與輸入到所述第一復(fù)接器的所述輸入信號(hào)極性相反。
9.一種控制器，其特征在于，它包含執(zhí)行多個(gè)操作的多個(gè)處理器，以及將所述多個(gè)處理器中一處理器的一個(gè)輸出信號(hào)與一可選值相加的加法器；該控制器將輸入信號(hào)相應(yīng)地輸入到所述多個(gè)處理器，將所述多個(gè)處理器中第一處理器的某一輸出信號(hào)輸入到所述多個(gè)處理器中第二處理器，將所述第二處理器的某一輸出信號(hào)輸入到所述加法器，并將所述加法器的輸出信號(hào)輸入到所述第一處理器。
10.一種控制器，其特征在于，它包含執(zhí)行多個(gè)操作的多個(gè)處理器(N個(gè)處理器，N為正整數(shù)1、2、3……)，以及將所述多個(gè)處理器的某一輸出信號(hào)與一可選值相加的加法器；所述控制器分別將輸入信號(hào)輸入到所述多個(gè)處理器，將所述多個(gè)處理器中N＝1的處理器的某一輸出信號(hào)輸入到所述多個(gè)處理器中N＝2的處理器；按類同的順序?qū)⑺鯪＝2的處理器的某一輸出信號(hào)輸入到N＝3的處理器，將N＝N的處理器的某一輸出信號(hào)輸入到所述加法器，并將所述加法器的輸出信號(hào)輸入到所述第一處理器。
11.一種控制器，其特征在于，它包含執(zhí)行多個(gè)操作的第一和第二處理器，將所述第一處理器的某個(gè)輸出信號(hào)與一可選值相加的加法器，以及從所述第二處理器的某一輸出信號(hào)中減去一可選值的減法器；該控制器將輸入信號(hào)相應(yīng)地輸入到所述第一處理器和所述第二處理器，將所述第一處理器的某個(gè)輸出信號(hào)輸入到所述加法器，將所述加法器的輸出信號(hào)輸入到所述第二處理器，將所述第二處理器的某一輸出信號(hào)輸入到所述減法器，并將所述減法器的輸出信號(hào)輸入到所述第一處理器。
12.一種控制器，其特征在于，它包含執(zhí)行多個(gè)操作的多個(gè)處理器(N個(gè)處理器，其中N為正整數(shù)1，2，3……)，將所述多個(gè)處理器的某一輸出信號(hào)與一可選值相加的多個(gè)加法器(M個(gè)加法器，其中M為正整數(shù)1，2，3，……)，以及從所述多個(gè)處理器的某一輸出信號(hào)中減去一可選值的減法器；所述控制器將輸入信號(hào)相應(yīng)地輸入到所述多個(gè)處理器，將所述多個(gè)處理器中N＝1的處理器的某一輸出信號(hào)輸入到所述多個(gè)加法器中M＝1的加法器；將所述M＝1的加法器的輸出信號(hào)輸入給所述多個(gè)處理器中N＝2的處理器；將所述多個(gè)處理器中N＝2的處理器的某個(gè)輸出信號(hào)輸入給所述多個(gè)加法器中M＝2的加法器；按類同的順序?qū)⑺鯩＝2的加法器的輸出信號(hào)輸入給所述多個(gè)處理器中N＝3的處理器；將所述多個(gè)處理器中N＝N處理器的某個(gè)輸出信號(hào)輸入給所述減法器；并將所述減法器的輸出信號(hào)輸入到所述多個(gè)處理器中所述第一處理器。
13.一種控制器，其特征在于，它包含將并行信號(hào)變換為串行信號(hào)的第一串行變換器，將所述第一串行變換器的輸出信號(hào)作為輸入信號(hào)進(jìn)行處理的第一處理器，將所述第一處理器的串行輸出信號(hào)變換為并行信號(hào)的第一并行變換器，將并行輸入信號(hào)變換為串行信號(hào)的第二串行變換器，將所述第二串行變換器的輸出信號(hào)作為輸入信號(hào)進(jìn)行處理的第二處理器，以及將所述第二處理器的串行輸出信號(hào)變換為并行信號(hào)的第二并行變換器；該控制器還包含用于識(shí)別所述第一串行變換器、所述第一處理器和所述第一并行變換器狀態(tài)的第一狀態(tài)識(shí)別信號(hào)，用于識(shí)別所述第二串行變換器、所述第二處理器和所述第二并行變換器狀態(tài)的第二狀態(tài)識(shí)別信號(hào)，通過所述第一狀態(tài)識(shí)別信號(hào)表示所述第一串行變換器、所述第一處理器和所述第一并行變換器狀態(tài)的第一故障檢測(cè)信號(hào)，通過所述第二狀態(tài)識(shí)別信號(hào)表示所述第二串行變換器、所述第二處理器和所述第二并行變換器狀態(tài)的第二故障檢測(cè)信號(hào)，用于將所述第二故障檢測(cè)信號(hào)輸入到反相器并在其中將所述第二故障檢測(cè)信號(hào)的輸出極性反轉(zhuǎn)的反轉(zhuǎn)故障檢測(cè)信號(hào)，將所述第一狀態(tài)識(shí)別信號(hào)和所述反轉(zhuǎn)故障檢測(cè)信號(hào)相加的第一加法器，以及將所述第二狀態(tài)識(shí)別信號(hào)與所述第一故障檢測(cè)信號(hào)相加的第二加法器；該控制器將所述第一加法器的輸出信號(hào)連同所述并行輸入信號(hào)一起輸入到所述第一串行變換器，并將所述第二加法器的輸出信號(hào)連同所述并行輸入信號(hào)一起輸入到所述第二串行變換器。
14.一種控制器，其特征在于，它包含輸出第一輸出信號(hào)的第一處理器；該第一輸出信號(hào)經(jīng)輸入和處理第一輸入信號(hào)和第一檢測(cè)信號(hào)產(chǎn)生，輸出第二輸出信號(hào)的第二處理器；該第二輸出信號(hào)經(jīng)輸入和處理第二輸入信號(hào)和第二檢測(cè)信號(hào)產(chǎn)生，將所述第一檢測(cè)信號(hào)發(fā)送給所述第二處理器的第一發(fā)送器，以及將所述第二處理器第二檢測(cè)信號(hào)發(fā)送給所述第一處理器的第二發(fā)送器；所述第二處理器根據(jù)經(jīng)所述第一發(fā)送器輸入的所述第一檢測(cè)信號(hào)，輸出所述第二檢測(cè)信號(hào)；所述第二發(fā)送器輸出所述第二極性反轉(zhuǎn)檢測(cè)信號(hào)，該信號(hào)極性與所述第一處理器的所述第一輸入信號(hào)極性相反；所述第一處理器根據(jù)所述第二發(fā)送器的所述極性反轉(zhuǎn)信號(hào)輸出所述第一檢測(cè)信號(hào)。
15.如權(quán)利要求14所述的控制器，其特征在于，所述第二發(fā)送器包含一邏輯單元，它用于使所述第二處理器輸出的所述第二檢測(cè)信號(hào)的極性與所述第一輸入信號(hào)的極性相反。
16.如權(quán)利要求14所述的控制器，其特征在于，所述第二處理器包含一邏輯單元，它使按所述第一檢測(cè)信號(hào)處理后的所述第二檢測(cè)信號(hào)的極性與所述第一輸入信號(hào)極性相反。
17.如權(quán)利要求14至17任一權(quán)利要求所述的控制器，其特征在于，所述第一輸入信號(hào)或所述第二輸入信號(hào)包含所述第一處理器和所述第二處理器的處理數(shù)據(jù)和用以校驗(yàn)所述第一和第二處理器操作的校驗(yàn)數(shù)據(jù)。
18.如權(quán)利要求17所述控制器，其特征在于，所述輸入信號(hào)的處理數(shù)據(jù)與所述第二輸入信號(hào)的相同。
19.如權(quán)利要求17或18所述的控制器，其特征在于，所述校驗(yàn)數(shù)據(jù)校驗(yàn)所述第一處理數(shù)據(jù)或所述第二處理數(shù)據(jù)的內(nèi)容。
20.如權(quán)利要求17至19任一權(quán)利要求所述的控制器，其特征在于，所述第一處理器或所述第二處理器包含一邏輯單元，用以執(zhí)行所述第一檢測(cè)信號(hào)或所述第二檢測(cè)信號(hào)的邏輯；還包含所述輸入信號(hào)或所述第二輸入信號(hào)的校驗(yàn)數(shù)據(jù)。
21.一種自動(dòng)列車保護(hù)(ATP)裝置，其特征在于，它包含第一邏輯單元，該邏輯單元包含第一故障檢測(cè)器，它使用一種CRC數(shù)據(jù)，根據(jù)ATP指令速度信號(hào)，校驗(yàn)至少包含兩種CRC數(shù)據(jù)的第一控制信號(hào)，并輸出第一故障檢測(cè)信號(hào)，該ATP指令速度信號(hào)指令電動(dòng)機(jī)車的速度；將所述第一控制數(shù)據(jù)轉(zhuǎn)換為第一ATP指令速度頻率信號(hào)的第一頻率轉(zhuǎn)換器；第一頻率比較器，它用于比較與所述電動(dòng)機(jī)車的所述被檢測(cè)速度成比例的速度頻率信號(hào)和所述第一ATP指令速度頻率信號(hào)，并根據(jù)所述速度頻率信號(hào)和所述第一ATP指令速度頻率信號(hào)之間偏差，輸出第一輸出信號(hào)；該ATP裝置還包含第二邏輯單元，該邏輯單元包含第二故障檢測(cè)器，它使用一種CRC數(shù)據(jù)，根據(jù)所述ATP指令速度信號(hào)，校驗(yàn)至少包含兩種CRC數(shù)據(jù)的第二控制信號(hào)，并輸出第二故障檢測(cè)信號(hào)；將所述第二控制數(shù)據(jù)轉(zhuǎn)換為第二ATP指令速度頻率信號(hào)的第二頻率轉(zhuǎn)換器；第二頻率比較器，它用于比較所述速度頻率信號(hào)和所述第二ATP指令速度頻率信號(hào)，并根據(jù)所述速度頻率信號(hào)和所述第二ATC指令速度頻率信號(hào)之間偏差，輸出第二輸出信號(hào)；該ATP裝置又包含核對(duì)器，它將所述第一輸出信號(hào)與所述第二輸出信號(hào)進(jìn)行對(duì)照，并輸出交變信號(hào)；該ATP裝置用所述第一故障檢測(cè)信號(hào)改變或控制所述第二故障檢測(cè)器的所述CRC數(shù)據(jù)，并用所述第二故障檢測(cè)信號(hào)改變或控制所述第一故障檢測(cè)器的所述CRC數(shù)據(jù)。
22.如權(quán)利要求21所述的ATP裝置，其特征在于，可進(jìn)一步包含連接在所述第一故障檢測(cè)器輸出端和所述第二故障檢測(cè)器輸入端之間的第一信號(hào)線，它用于發(fā)送由所述第一故障檢測(cè)信號(hào)改變所述第二故障檢測(cè)器的所述CRC數(shù)據(jù)的信號(hào)；連接在所述第二故障檢測(cè)器輸出端和所述第一故障檢測(cè)器輸入端之間的第二信號(hào)線，它用于發(fā)送由所述第二故障檢測(cè)信號(hào)改變所述第一故障檢測(cè)器的所述CRC數(shù)據(jù)的信號(hào)。
23.如權(quán)利要求22所述的ATP裝置，其特征在于，所述第一信號(hào)線和所述第二信號(hào)線之一包含一邏輯電路，它用于將所述第一或第二故障檢測(cè)信號(hào)反相。
24.一種ATP裝置，其特征在于，它包含輸入指令電動(dòng)列車速度的ATP指令速度信號(hào)并產(chǎn)生至少包含兩種CRC數(shù)據(jù)的第一控制數(shù)據(jù)的第一微型計(jì)算機(jī)；輸入所述ATP指令速度信號(hào)并產(chǎn)生至少包含兩種CRC數(shù)據(jù)的第二控制數(shù)據(jù)的第二微型計(jì)算機(jī)；第一邏輯單元，該第一邏輯單元包含第一故障檢測(cè)器，它使用一種CRC數(shù)據(jù)校驗(yàn)所述第一微型計(jì)算機(jī)輸出的所述第一控制數(shù)據(jù)，并輸出第一故障檢測(cè)信號(hào)；將所述第一控制數(shù)據(jù)轉(zhuǎn)換為ATP指令速度頻率信號(hào)的第一頻率轉(zhuǎn)換器；頻率比較器，它比較與所述電動(dòng)機(jī)車的所述速度成比例的速度頻率信號(hào)和所述ATP指令速度頻率信號(hào)，并根據(jù)所述速度頻率信號(hào)和所述ATP指令速度頻率信號(hào)的偏差，輸出的第一輸出信號(hào)；該ATP裝置還包括第二邏輯單元，它包含第二故障檢測(cè)器，所述檢測(cè)器使用一種CRC數(shù)據(jù)校驗(yàn)從所述第二微型計(jì)算機(jī)輸入的所述第二控制數(shù)據(jù)，并輸出第二故障檢測(cè)信號(hào)；將所述第二控制數(shù)據(jù)轉(zhuǎn)換成ATP指令速度頻率信號(hào)的第二頻率轉(zhuǎn)換器；頻率比較器，它比較所述電動(dòng)列車的所述速度頻率信號(hào)和所述ATP指令速度頻率信號(hào)，并根據(jù)與所述速度頻率信號(hào)和所述ATP指令速度頻率信號(hào)之間的偏差，輸出第二輸出信號(hào)；所述ATP裝置又包含核對(duì)裝置，它將所述第一輸出信號(hào)與所述第二輸出信號(hào)進(jìn)行對(duì)照，并輸出交變信號(hào)；所述ATP裝置用所述第一故障檢測(cè)信號(hào)改變或控制所述第二控制數(shù)據(jù)的所述CRC數(shù)據(jù)，并用所述第二故障檢測(cè)信號(hào)改變或控制所述第一控制數(shù)據(jù)的所述CRC數(shù)據(jù)。
25.如權(quán)利要求24所述的ATP裝置，其特征在于，可進(jìn)一步包含連接在所述第一檢測(cè)器輸出端和所述第二檢測(cè)器輸入端之間的第一信號(hào)線，它用于發(fā)送由所述第一故障檢測(cè)信號(hào)改變所述第二故障檢測(cè)器的所述CRC數(shù)據(jù)的信號(hào)；連接在所述第二檢測(cè)器輸出端和所述第一檢測(cè)器輸入端之間的第二信號(hào)線，它用于發(fā)送由所述第二故障檢測(cè)信號(hào)改變所述第一故障檢測(cè)器的所述CRC數(shù)據(jù)的信號(hào)。
26.如權(quán)利要求25所述的ATP裝置，其特征在于，所述第一信號(hào)線和所述第二信號(hào)線之一包含一邏輯電路，它用于將所述第一或第二故障檢測(cè)信號(hào)反相。
27.一種自動(dòng)列車控制系統(tǒng)，其特征在于，它包含安裝在電動(dòng)機(jī)車外側(cè)的信號(hào)發(fā)生器，它產(chǎn)生指令所述電動(dòng)機(jī)車速度的ATP指令速度信號(hào)；安裝在所述電動(dòng)機(jī)車內(nèi)側(cè)的接收機(jī)，它接收來自所述信號(hào)發(fā)生器的所述ATP指令速度信號(hào)；安裝在所述電動(dòng)機(jī)車內(nèi)側(cè)的速度檢測(cè)器，它檢測(cè)所述電動(dòng)機(jī)車速度并產(chǎn)生與所述速度成比例的速度頻率信號(hào)；安裝在所述電動(dòng)機(jī)車內(nèi)側(cè)的ATP裝置，它根據(jù)所述ATP指令速度信號(hào)和所述速度頻率信號(hào)控制所述電動(dòng)機(jī)車的速度；其中所述系統(tǒng)包含一ATP裝置，該裝置包含輸入所述接收機(jī)輸出的所述ATP指令速度信號(hào)并產(chǎn)生至少包含兩種CRC數(shù)據(jù)的第一控制數(shù)據(jù)的第一微型計(jì)算機(jī)；輸入所述接收機(jī)輸出的所述ATP指令速度信號(hào)并產(chǎn)生至少包含兩種CRC數(shù)據(jù)的第二控制數(shù)據(jù)的第二微型計(jì)算機(jī)；第一邏輯單元，它包含第一故障檢測(cè)器，所述檢測(cè)器使用一種CRC數(shù)據(jù)校驗(yàn)所述第一微型計(jì)算機(jī)輸出的所述第一控制數(shù)據(jù)，并輸出第一故障檢測(cè)信號(hào)；將所述第一微型計(jì)算機(jī)輸出的所述第一控制數(shù)據(jù)轉(zhuǎn)換為ATP指令速度頻率信號(hào)的第一頻率轉(zhuǎn)換器；頻率比較器，它比較所述速度頻率信號(hào)和所述ATP指令速度頻率信號(hào)，并根據(jù)兩者之間的偏差，輸出第一輸出信號(hào)；所述ATP裝置還包含第二邏輯單元，它包含第二故障檢測(cè)器，它使用一種CRC數(shù)據(jù)校驗(yàn)所述第二微型計(jì)算機(jī)輸出的所述第二控制數(shù)據(jù)，并輸出第二故障檢測(cè)信號(hào)；將第二微型計(jì)算機(jī)輸出的所述第二控制數(shù)據(jù)轉(zhuǎn)換成ATP指令速度頻率信號(hào)的第二頻率轉(zhuǎn)換器；頻率比較器，它比較所述速度頻率信號(hào)和所述ATP指令速度頻率信號(hào)，并根據(jù)兩者之間的偏差，輸出第二輸出信號(hào)；所述ATP裝置還包含核對(duì)裝置，它輸入所述第一故障檢測(cè)信號(hào)、所述第一輸出信號(hào)、所述第二故障檢測(cè)信號(hào)和所述第二輸出信號(hào)，根據(jù)所述第一和第二故障檢測(cè)信號(hào)，將所述第一與第二輸出信號(hào)進(jìn)行對(duì)照，并輸出交變信號(hào)，在該交變信號(hào)中所述第一和第二輸出信號(hào)交替出現(xiàn)；所述系統(tǒng)還包含安裝在所述電動(dòng)機(jī)車內(nèi)側(cè)的制動(dòng)裝置，它輸入所述交變信號(hào)，控制制動(dòng)力，并驅(qū)動(dòng)制動(dòng)器；所述系統(tǒng)用所述第一故障檢測(cè)信號(hào)改變所述第二故障檢測(cè)器的所述CRC數(shù)據(jù)，并用所述第二故障檢測(cè)信號(hào)改變所述第一故障檢測(cè)器的所述CRC數(shù)據(jù)。
28.如權(quán)利要求27所述的系統(tǒng)，其特征在于，可進(jìn)一步包含連接在所述第一檢測(cè)器輸出端和所述第二檢測(cè)器輸入端之間的第一信號(hào)線，它用于發(fā)送由所述第一故障檢測(cè)信號(hào)改變所述第二故障檢測(cè)器的所述CRC數(shù)據(jù)的信號(hào)；連接在所述第二檢測(cè)器輸出端和所述第一檢測(cè)器輸入端之間的第二信號(hào)線，它用于發(fā)送由所述第二故障檢測(cè)信號(hào)改變所述第一故障檢測(cè)器的所述CRC數(shù)據(jù)的信號(hào)。
29.如權(quán)利要求28所述的系統(tǒng)，其特征在于，可進(jìn)一步包含連接在所述第一檢測(cè)器輸出端和所述第二檢測(cè)器輸入端之間的第一信號(hào)線，它用于發(fā)送由所述第一故障檢測(cè)信號(hào)改變所述第二故障檢測(cè)器的所述CRC數(shù)據(jù)的信號(hào)；連接在所述第二檢測(cè)器輸出端和所述第一檢測(cè)器輸入端之間的第二信號(hào)線，它用于發(fā)送由所述第二故障檢測(cè)信號(hào)改變所述第一故障檢測(cè)器的所述CRC數(shù)據(jù)的信號(hào)。
30.一種ATP裝置，其特征在于，它包含第一微型計(jì)算機(jī)，它輸入指令電動(dòng)機(jī)車速度的ATP指令速度信號(hào)，并產(chǎn)生疊加有第一CRC數(shù)據(jù)的第一控制數(shù)據(jù)和疊加有第二CRC數(shù)據(jù)的第二控制數(shù)據(jù)；第二微型計(jì)算機(jī)，它產(chǎn)生疊加有第三CRC數(shù)據(jù)的第三控制數(shù)據(jù)和疊加有第四CRC數(shù)據(jù)的第四控制數(shù)據(jù)；第一邏輯單元，它包含存儲(chǔ)第一微型計(jì)算機(jī)輸出的所述第一控制數(shù)據(jù)的第一存儲(chǔ)器；存儲(chǔ)所述第二控制數(shù)據(jù)的第二存儲(chǔ)器；對(duì)所述第一存儲(chǔ)器和第二存儲(chǔ)器進(jìn)行切換的第一切換電路；對(duì)所述第一切換電路的輸出數(shù)據(jù)進(jìn)行校驗(yàn)的第一故障檢測(cè)器和第二故障檢測(cè)器；將所述第一切換電路的所述輸出數(shù)據(jù)和所述第二故障檢測(cè)器的輸出信號(hào)相加的第一加法器；將與所述電動(dòng)機(jī)車速度成比例的速度頻率信號(hào)與所述第一故障檢測(cè)器的輸出信號(hào)相加的第二加法器；將所述第一加法器的輸出信號(hào)轉(zhuǎn)換為ATP指令速度頻率信號(hào)的第一頻率轉(zhuǎn)換器；第一頻率比較器，它比較所述第二加法器的輸出信號(hào)和所述第一頻率轉(zhuǎn)換器的輸出信號(hào)，并根據(jù)兩者之間的偏差，輸出第一輸出信號(hào)和第一故障檢測(cè)信號(hào)；所述ATP裝置還包含第二邏輯單元，它包含存儲(chǔ)所述第二微型計(jì)算機(jī)輸出的所述第三控制數(shù)據(jù)的第三存儲(chǔ)器；存儲(chǔ)所述第四控制數(shù)據(jù)的第四存儲(chǔ)器；對(duì)所述第三存儲(chǔ)器和第四存儲(chǔ)器進(jìn)行切換的第二切換電路；校驗(yàn)所述第二切換電路的輸出數(shù)據(jù)的第三和第四故障檢測(cè)器；將所述第二切換電路的所述輸出數(shù)據(jù)與所述第四故障檢測(cè)器的輸出信號(hào)相加的第三加法器；將與所述電動(dòng)機(jī)車速度成比例的速度頻率信號(hào)和所述第三故障檢測(cè)器的輸出信號(hào)相加的第四加法器；將所述第三加法器的輸出信號(hào)轉(zhuǎn)換成ATP指令速度頻率信號(hào)的第二頻率轉(zhuǎn)換器；第二頻率比較器，它比較所述第四加法器的輸出信號(hào)和所述第二頻率變換器的輸出信號(hào)，并根據(jù)兩者之間的偏差，輸出第二輸出信號(hào)和第二故障檢測(cè)信號(hào)；所述ATP裝置還包含核對(duì)器，它分別將所述第一邏輯單元的所述第一輸出信號(hào)與所述第二邏輯單元的所述第二輸出信號(hào)、所述第一故障檢測(cè)信號(hào)與所述第二故障檢測(cè)信號(hào)進(jìn)行對(duì)照，并輸出交變信號(hào)；所述第一故障檢測(cè)信號(hào)控制所述第二切換電路并切換所述第三控制數(shù)據(jù)和所述第四控制數(shù)據(jù)；所述第二故障檢測(cè)信號(hào)控制所述第一切換電路并切換所述第一控制數(shù)據(jù)和所述第二控制數(shù)據(jù)。
31.如權(quán)利要求30所述的ATP裝置，其特征在于，該裝置可進(jìn)一步包含使控制所述第一切換電路的所述第二檢測(cè)信號(hào)的極性與控制所述第二切換電路的所述第一檢測(cè)信號(hào)的極性相反的邏輯電路。
32.如權(quán)利要求30所述的ATP裝置，其特征在于，所述第一微型計(jì)算機(jī)輸入指令電動(dòng)機(jī)車速度的所述ATP指令速度信號(hào)時(shí)產(chǎn)生所述第一控制數(shù)據(jù)、用于所述第一控制數(shù)據(jù)的所述第一CRC數(shù)據(jù)和所述第二CRC數(shù)據(jù)；所述第二微型計(jì)算機(jī)輸入指令電動(dòng)機(jī)車速度的所述ATP指令速度信號(hào)時(shí)產(chǎn)生所述第二控制數(shù)據(jù)、用于該第二控制數(shù)據(jù)的所述第三CRC數(shù)據(jù)和所述第四CRC數(shù)據(jù)；第一加法器將所述第一控制數(shù)據(jù)和所述第一CRC數(shù)據(jù)相加的輸出信號(hào)，以及第二加法器將所述第一控制數(shù)據(jù)和所述第二CRC數(shù)據(jù)相加的輸出信號(hào)都輸入到所述第一切換電路；第三加法器將所述第二控制數(shù)據(jù)和所述第三CRC數(shù)據(jù)相加的輸出信號(hào)，以及第四加法器將所述第二控制數(shù)據(jù)和所述第四CRC數(shù)據(jù)相加的輸出信號(hào)都輸入到所述第一切換電路。
33.如權(quán)利要求30所述的ATP裝置，其特征在于，所述第一微型計(jì)算機(jī)輸入指令電動(dòng)機(jī)車速度的所述ATP指令速度信號(hào)時(shí)產(chǎn)生疊加有所述第一CRC數(shù)據(jù)和第二CRC數(shù)據(jù)的所述第一控制數(shù)據(jù)；所述第二微型計(jì)算機(jī)輸入指令電動(dòng)機(jī)車速度的所述ATP指令速度信號(hào)時(shí)產(chǎn)生疊加有所述第三CRC數(shù)據(jù)和所述第四CRC數(shù)據(jù)的所述第二控制數(shù)據(jù)；所述第一微型計(jì)算機(jī)輸出的所述第一控制數(shù)據(jù)存儲(chǔ)在所述第一存儲(chǔ)器中；所述第一存儲(chǔ)器的輸出信號(hào)輸入到所述第一故障檢測(cè)器、所述第二故障檢測(cè)器和所述第一加法器；所述第二微型計(jì)算機(jī)輸出的所述第二控制器數(shù)據(jù)存儲(chǔ)在所述第二存儲(chǔ)器中；所述第二存儲(chǔ)器的輸出信號(hào)輸入到所述第三故障檢測(cè)器、所述第四故障檢測(cè)器和所述第三加法器；所述ATP裝置進(jìn)一步包含用所述第一故障檢測(cè)信號(hào)對(duì)所述第三CRC數(shù)據(jù)和所述第四CRC數(shù)據(jù)進(jìn)行切換的所述第二切換電路；用所述第二故障檢測(cè)信號(hào)對(duì)所述第一CRC數(shù)據(jù)和第二CRC數(shù)據(jù)進(jìn)行切換的所述第一切換電路。
34.如權(quán)利要求30所述的ATP裝置，其特征在于，所述第一微型計(jì)算機(jī)輸入指令電動(dòng)機(jī)車速度的ATP指令速度信號(hào)時(shí)產(chǎn)生第一數(shù)據(jù)、所述第一CRC數(shù)據(jù)和所述第二CRC數(shù)據(jù)；所述第二微型計(jì)算機(jī)輸入指令電動(dòng)機(jī)車速度的ATP指令速度信號(hào)時(shí)產(chǎn)生第二數(shù)據(jù)、所述第三CRC數(shù)據(jù)和所述第四CRC數(shù)據(jù)；所述第一CRC數(shù)據(jù)和所述第二CRC數(shù)據(jù)輸入到所述第一切換電路；所述第一切換電路的輸出信號(hào)和所述第一數(shù)據(jù)加到第五加法器；所述第三CRC數(shù)據(jù)和第四CRC數(shù)據(jù)輸入到所述第二切換電路；所述第二切換電路的輸出信號(hào)和所述第一數(shù)據(jù)加到第六加法器；所述第五加法器的輸出信號(hào)輸入到所述第一加法器、所述第一故障檢測(cè)器、和所述第二故障檢測(cè)器；所述第六加法器的輸出信號(hào)輸入到所述第六加法器、所述第三故障檢測(cè)器和所述第四故障檢測(cè)器。
35.如權(quán)利要求1至34的任一權(quán)利要求所述的控制器，其特征在于，其中，處理器主要包含微型計(jì)算機(jī)，且在處理并行輸入信號(hào)后定期執(zhí)行故障診斷處理操作。
36.如權(quán)利要求1至35的任一權(quán)利要求所述的控制器，其特征在于，當(dāng)所述多個(gè)處理器都正常時(shí)，所述輸入信號(hào)、所述輸出信號(hào)和所述故障檢測(cè)信號(hào)為交替變化的交變信號(hào)。
37.如權(quán)利要求24、27和30的任一權(quán)利要求所述的控制器，其特征在于，所述核對(duì)器將所述第一輸出信號(hào)、所述第二輸信號(hào)、所述第一故障檢測(cè)信號(hào)和所述第二故障檢測(cè)信號(hào)進(jìn)行對(duì)照，并當(dāng)所述第一和第二輸出信號(hào)核對(duì)不符，所述第一和第二故障檢測(cè)信號(hào)核對(duì)不符時(shí)，終止交替，當(dāng)所述第一和第二故障檢測(cè)信號(hào)核對(duì)不符時(shí)通過停止交替向所述電動(dòng)機(jī)車輸出一緊急制動(dòng)信號(hào)。
全文摘要
一種具有高可靠性失效保護(hù)功能的控制器和系統(tǒng)。其中，ATP裝置根據(jù)ATP指令速度信號(hào)產(chǎn)生用于兩系統(tǒng)的控制數(shù)據(jù)，使所含邏輯單元雙重化以處理各控制數(shù)據(jù)，并提供至少兩種CRC數(shù)據(jù)校驗(yàn)各系統(tǒng)的控制數(shù)據(jù)。根據(jù)各邏輯單元故障檢測(cè)信號(hào)的內(nèi)容。改變其CRC數(shù)據(jù)，或從中選擇一邏輯單元?？蓹z驗(yàn)各邏輯電路操作和控制數(shù)據(jù)，僅當(dāng)所有數(shù)據(jù)、電路和元件工作正常時(shí)輸出信號(hào)，進(jìn)行所需控制。當(dāng)某部分檢測(cè)到故障時(shí)輸出制動(dòng)信號(hào)。
文檔編號(hào)B61L3/22GK1134559SQ9512094
公開日1996年10月30日 申請(qǐng)日期1995年12月28日 優(yōu)先權(quán)日1994年12月28日
發(fā)明者佐藤寬, 金川信康, 能見誠(chéng), 田代維史 申請(qǐng)人:株式會(huì)社日立制作所