T，也可以為包括TFET同時(shí)包括其他器件(例如 MOSFET)的半導(dǎo)體器件。
[0060] 本實(shí)施例的半導(dǎo)體器件，由于隧道場效應(yīng)晶體管包括環(huán)繞源極與絕緣體的相鄰區(qū) 域并位于源極與第一柵極介電層之間的第一半導(dǎo)體層，因此可以形成大的隧道路徑區(qū)域， 獲得大的亞閾值擺幅以及大的開啟電流和關(guān)斷電流的比值（I w/mFF)，提高隧道場效應(yīng)晶體 管（TFET )的性能，進(jìn)而提高整個(gè)半導(dǎo)體器件的性能。
[0061] 實(shí)施例二
[0062] 下面，參照?qǐng)D3A至圖31和圖3D'、3E'以及圖4來描述本發(fā)明實(shí)施例提出的半導(dǎo) 體器件的制造方法。其中，圖3A至圖31為本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的部分 相關(guān)步驟形成的圖形的示意性剖視圖；圖3D'為圖3D對(duì)應(yīng)的步驟形成的圖形的俯視圖；圖 3E'為本發(fā)明實(shí)施例二的半導(dǎo)體器件的制造方法中圖3E對(duì)應(yīng)的步驟形成的圖形的俯視圖； 圖4為本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的一種示意性流程圖。
[0063] 本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法，可以用于制造上述實(shí)施例一所述的半導(dǎo) 體器件，主要包括如下步驟：
[0064] 步驟Al :提供包括嵌入式絕緣層1001的半導(dǎo)體襯底100,如圖3A所示。在半導(dǎo) 體襯底100位于嵌入式絕緣層1001之上的部分之中形成隧道場效應(yīng)晶體管（TFET)的源極 101、漏極102和絕緣體103,如圖3B所示。其中，絕緣體103位于源極101與漏極102之 間。
[0065] 其中，圖3A以及后續(xù)的圖3B至圖31僅示出了隧道場效應(yīng)晶體管（TFET)區(qū)域。 在隧道場效應(yīng)晶體管（TFET)區(qū)之外，半導(dǎo)體襯底100還可以包括其他區(qū)域，例如形成普通 CMOS器件的區(qū)域。
[0066] 其中，半導(dǎo)體襯底100為SOI襯底。嵌入式絕緣層1001的材料，可以為氧化物或 其他合適的材料。
[0067] 示例性地，形成源極101的方法包括：進(jìn)行N+離子注入，或進(jìn)行P+離子注入。其 中，摻雜濃度為lE19-lE21atom/cm 3。也就是說，源極101的材料可以為N+摻雜的硅或P+ 摻雜的硅。當(dāng)然，源極101的材料還可以為其他合適的材料。形成漏極102的方法包括：進(jìn) 行P+離子注入，或進(jìn)行N+離子注入。其中，摻雜濃度一般也為lE19-lE21atom/cm 3。也就 是說，漏極102的材料可以為N+摻雜的硅或P+摻雜的硅。當(dāng)然，漏極102的材料還可以為 其他合適的材料。
[0068] 步驟A2 :在所述半導(dǎo)體襯底100之上形成硬掩膜層104,如圖3C所示。對(duì)硬掩膜 層104進(jìn)行刻蝕以形成暴露出源極101的一部分以及絕緣體103的一部分的溝槽10401， 如圖3D和圖3D'所示。通過刻蝕去除源極101和絕緣體103位于溝槽10401內(nèi)的部分的 一部分以及嵌入式絕緣層1001位于溝槽10401下方的部分以定義溝道區(qū)域10011，如圖3E 和圖3E'所示。
[0069] 其中，圖3D'為俯視圖，圖3D為圖3D'沿AA線的剖視圖。圖3E'為俯視圖，圖3E 為圖3E'沿AA線的剖視圖。
[0070] 硬掩膜層104可以為單層結(jié)構(gòu)或多層結(jié)構(gòu)，其材料可以選用各種可行的材料。示 例性地，硬掩膜層104包括第一硬掩膜層1041和位于其上的第二硬掩膜層1042,如圖3D所 示。其中，第一硬掩膜層1041的材料為氧化硅，厚度為10-200 第二硬掩膜層1042的材 料為氮化硅，厚度為100-1000 A。
[0071] 在本實(shí)施例中，進(jìn)行刻蝕的方法，可以為干法刻蝕或濕法刻蝕等。其中，刻蝕去除 嵌入式絕緣層1001位于溝槽10401下方的部分所采用的刻蝕方法為濕法刻蝕，所采用的刻 蝕液為DHF。
[0072] 本領(lǐng)域的技術(shù)人員可以理解，最終形成的溝道區(qū)域10011位于溝槽10401內(nèi)，并且 環(huán)繞源極101以及絕緣體103位于溝槽10401內(nèi)的部分。
[0073] 步驟A3 :在溝道區(qū)域10011內(nèi)形成環(huán)繞源極101和絕緣體103(具體指源極101和 絕緣體103位于溝道區(qū)域10011內(nèi)的部分）的第一半導(dǎo)體層1051以及覆蓋半導(dǎo)體襯底100 的第二半導(dǎo)體層1052,如圖3F所示。
[0074] 其中，第一半導(dǎo)體層1051和第二半導(dǎo)體層1052可以在同一工藝中形成。第一半 導(dǎo)體層1051和第二半導(dǎo)體層1052的材料可以為硅、鍺硅（Si xGei_x)、鍺、砷化銦（InAs)或其 他合適的材料。形成第一半導(dǎo)體層1051和第二半導(dǎo)體層1052的方法，可以為外延生長法 或其他合適的方法。一般地，第一半導(dǎo)體層1051和第二半導(dǎo)體層1052的厚度控制在10 A -500 A。不例性地，第一半導(dǎo)體層1051和第二半導(dǎo)體層1052的材料為未摻雜的娃，形成第 一半導(dǎo)體層1051和第二半導(dǎo)體層1052的方法為外延生長法。
[0075] 步驟A4 :形成環(huán)繞第一半導(dǎo)體層1051的第一柵極介電層1061以及覆蓋第二半導(dǎo) 體層1052的第二柵極介電層1062,并形成環(huán)繞第一柵極介電層1061的柵極107,如圖3H 所示。
[0076] 其中，第一柵極介電層1061和第二柵極介電層1062 -般在同一工藝中形成，并且 二者的材料相同。其中，第一柵極介電層1061和第二柵極介電層的材料可以為氧化硅、氮 氧化硅或高k介電層，其中，高k介電層包括：氧化鉿（HfO 2)、氧化鋯（ZrO2)、氧化鑭（La2O3) 或其中兩者以上的組合。
[0077] 示例性地，形成柵極107的方法可以包括：形成環(huán)繞第一柵極介電層1061的柵極 材料層1070,其中，柵極材料層1070填充第一柵極介電層1061和第二柵極介電層1062之 間的區(qū)域，如圖3G所示。對(duì)柵極材料層1070進(jìn)行CMP (化學(xué)機(jī)械拋光)以形成柵極107,如 圖3H所示。
[0078] 其中，柵極材料層1070的材料可以為N-摻雜的多晶硅或P-摻雜的多晶硅，摻雜 濃度為 lE19_lE21atom/cm3。
[0079] 其中，第一柵極介電層1061以及柵極107均環(huán)繞源極101和絕緣體103位于溝道 區(qū)域10011內(nèi)的部分。由于圖3H為剖視圖，圖中僅示出了第一柵極介電層1061以及柵極 107位于源極101和絕緣體103的上方和下方的部分。
[0080] 由于隧道場效應(yīng)晶體管的柵極107環(huán)繞源極101和絕緣體103位于溝道區(qū)域 10011的部分，因此可以形成大的隧道路徑區(qū)域，獲得大的亞閾值擺幅以及大的開啟電流和 關(guān)斷電流的比值（L nZmff),提高隧道場效應(yīng)晶體管（TFET)的性能，進(jìn)而提高整個(gè)半導(dǎo)體器 件的性能。
[0081] 當(dāng)然，本實(shí)施例還可以進(jìn)行其他各種變形，例如，柵極107包括位于源極101和絕 緣體103上方的部分以及位于源極101和絕緣體103下方的部分。此時(shí)，也可以在一定程 度上形成大的隧道路徑區(qū)域，最終提高TFET的性能。
[0082] 步驟A5 :去除硬掩膜層104,如圖31所示。
[0083] 其中，去除硬掩膜層104的方法，可以為刻蝕法或其他合適的方法。
[0084] 至此，完成了本實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟的介紹。后續(xù)可以根 據(jù)現(xiàn)有技術(shù)中的各種方法，完成整個(gè)半導(dǎo)體器件的制造，此處不再贅述。
[0085] 根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法制造的半導(dǎo)體器件，由于隧道場效應(yīng)晶體 管包括環(huán)繞源極與絕緣體的相鄰區(qū)域并位于源極與第一柵極介電層之間的第一半導(dǎo)體層， 因此可以形成大的隧道路徑區(qū)域，獲得大的亞閾值擺幅以及大的開啟電流和關(guān)斷電流的比 值（ImZotf),提高隧道場效應(yīng)晶體管（TFET)的性能，進(jìn)而提高整個(gè)半導(dǎo)體器件的性能。 [0086] 此外，本實(shí)施