專利名稱：平坦化基底的方法
技術領域：
本發(fā)明涉及一種平坦化工藝，特別涉及一種在化學機械研磨之后，使用團簇離子束(cluster ion beam，簡稱CIB)進行基底平坦化的方法。
背景技術：
半導體集成電路工業(yè)已經(jīng)歷快速的成長。集成電路(IC)材料技術上的改進已制作出好幾世代的集成電路，其中每個世代均較前一世代復雜。然而，上述的發(fā)展均使IC的工藝與制造變得更為復雜，因此，IC工藝也需要有相對應的進展，以實現(xiàn)先進的集成電路。在集成電路發(fā)展的過程中，功能密度(亦即每芯片區(qū)域的內(nèi)連線元件的數(shù)量)增加，而幾何尺寸(亦即使用半導體工藝能制作出的構件或線)縮小。此微縮工藝一般經(jīng)由增加產(chǎn)率和減少相關成本得到益處。上述的微縮亦需要用來制作具有極小尺寸和幾何變化的IC元件的各種工藝。對于先進的工藝技術，基底的平坦化使微小元件可進行圖案化。傳統(tǒng)的工藝技術可能于基底上留下具有變動步階高度(St印height)和不需要的薄膜。這些變動步階高度和不需要的殘留薄膜造成粗劣的圖案化和良率的降低。在以下內(nèi)文中將揭示本發(fā)明。

發(fā)明內(nèi)容
為克服現(xiàn)有技術中的缺陷，本發(fā)明提供一種平坦化基底的方法，包括沉積一第一層于一基底上，基底于一表面具有元件圖樣，元件圖樣的輪廓使沉積于基底上的第一層有一第一表面輪廓；使用化學機械研磨工藝從基底移除部分的第一層，以減少第一表面輪廓； 使用化學機械研磨工藝從基底移除部分的第一層后，收集基底一第二表面輪廓的數(shù)據(jù)；并于元件圖樣上方的剩余的部分第一層上進行一氣體團簇離子束(gas cluster ion beam, GCIB)蝕刻，其通過使用收集到的基底的第二表面輪廓的數(shù)據(jù)，決定第一層在不同的位置要蝕刻多少量，使氣體團簇離子束(GCIB)蝕刻減少第二表面輪廓，且改善基底的平坦度。本發(fā)明提供一種平坦化基底的方法，包括沉積一第一介電層于一基底上，基底在一表面上具有柵極結構；在沉積第一介電層之后，沉積一第二介電層于基底上，其中柵極結構的輪廓使沉積于基底上的第一介電層和第二介電層產(chǎn)生一第一表面輪廓；使用化學機械研磨工藝從基底移除部分的第二介電層，以減少第一表面輪廓；使用化學機械研磨工藝從基底移除部分的第二介電層后，收集基底的一第二表面輪廓的數(shù)據(jù)；并于柵極結構上方的剩余的部分第一介電層和第二介電層上進行至少一次氣體團簇離子束(GCIB)蝕刻，其使用收集到的基底的第二表面輪廓的數(shù)據(jù)，決定第二介電層和第一介電層在不同的位置要蝕刻多少量，使至少一次氣體團簇離子束(GCIB)蝕刻減少第二表面輪廓和改善基底的平坦度。本發(fā)明改善平坦度，符合先進工藝技術的需求。為讓本發(fā)明的上述目的、特征及優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖，作詳細說明如下。


圖IA顯示本發(fā)明一些實施例基底上的元件區(qū)域。圖IB顯示本發(fā)明一些實施例在化學機械平坦化工藝之后圖IA的元件區(qū)。圖IC顯示本發(fā)明一些實施例研磨不足的溝槽的填充層。圖ID顯示本發(fā)明一些實施例過度研磨的溝槽的填充層。圖IE顯示本發(fā)明一些實施例在不同溝槽產(chǎn)生不同填充層厚度，使形成的取代柵極(!^placement gate，簡稱RPG)具有不同的高度。圖IF顯示本發(fā)明一些實施例以化學機械研磨工藝進行平坦化，直到暴露一些柵極結構的層間介電層。圖2A顯示本發(fā)明一些實施例氣體團簇撞擊基底表面。圖2B顯示本發(fā)明一些實施例在氣體團簇離子束(GCIB)蝕刻移除表面輪廓之前和之后的基底。圖3A顯示本發(fā)明一些實施例在填充層以化學機械研磨工藝進行平坦化之前和之后具有溝槽的基底。圖;3B顯示本發(fā)明一些實施例氣體團簇離子束(GCIB)蝕刻后的基底。圖3C顯示本發(fā)明一些實施例形成淺溝槽隔離結構的流程圖。圖4A顯示本發(fā)明一些實施例具有兩個柵極結構的元件區(qū)的剖面圖。圖4B顯示本發(fā)明一些實施例在進行化學機械研磨工藝后的圖4A的基底。圖4C顯示本發(fā)明一些實施例在進行氣體團簇離子束(GCIB)蝕刻后的圖4B的基底。圖5A顯示本發(fā)明一些實施例一基底上的元件區(qū)。圖5B顯示本發(fā)明一些實施例在進行化學機械研磨工藝和氣體團簇離子束(GCIB) 蝕刻后基底上的元件區(qū)。其中，附圖標記說明如下100 元件區(qū)域；101 基底；102 淺溝槽；103 淺溝槽；112 第一介電層；114 第二介電層；120 襯層；122 填充層；126 層間介電層；132 淺溝槽隔離；133 淺溝槽隔離；141 柵極結構；
142 柵極結構；143 柵極結構；150 柵極介電層；153 氮化間隙壁；155 虛設多晶硅層；200 基底；201 基底表面；202 方向；205 氣體團簇；210 基底；215 薄膜；250 曲線；350 流程圖；351 步驟；353 步驟；355 步驟；
356 步驟；357 步驟；358 步驟；359 步驟；360 步驟；400 元件區(qū)域；401a 柵極結構；401b 柵極結構；403a 柵極堆疊；40 柵極堆疊；405 基底；407 間隙壁；408 蝕刻停止層；410 層間介電層；411 第一硬式掩模層；412 第二硬式掩模層；430 柵極介電層；435 虛設柵極層；500 元件區(qū)域；501 基底；502 氧化層；503 硅鰭；504 硅鰭；505 硅鰭；506 硅結構；510 多晶硅層；520 曲線；525 曲線；530 曲線。
具體實施例方式以下提供許多不同實施例或范例，以實行本發(fā)明各種不同實施例的特征。以下將針對特定實施例的構成與排列方式作簡要描述，當然，以下的描述僅是范例，非用來限定本發(fā)明。此外，本發(fā)明在各范例中，可能會出現(xiàn)重復的元件標號，但上述的重復僅用來簡要和清楚的描述本發(fā)明，并不代表各實施范例和結構之間有所關聯(lián)?；瘜W機械研磨(chemical mechanical polishing，簡稱CMP)是用來從基底表面移除膜層的工藝，其通常用來移除基底表面起伏的薄膜。由于化學機械研磨的研磨墊施壓于整個基底表面，此工藝可移除跨過整個基底的表面起伏?；瘜W機械研磨可用來移除各種型態(tài)的薄膜，例如多晶硅、氧化物和金屬等。然而，在一些應用中，化學機械研磨會導致晶片內(nèi) (within wafer，簡稱WIW)或裸片內(nèi)(within die，簡稱WID)的不均勻，進而影響了形成微小元件的光刻工藝。圖IA顯示本發(fā)明一些實施例基底101上的半導體元件區(qū)域100。在一些實施例中，基底101是一半導體基底(或半導體晶片)。半導體基底101可包括元素半導體，其包括結晶、多晶或非晶結構的硅或鍺；化合物半導體，包括碳化硅、砷化鎵、磷化鎵、磷化碘、砷化碘和銻化碘；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、(kJnP和GahP ；任何其它適合的材料；及/或上述的組合。在一些實施例中，合金半導體基底可具有梯度SiGe 圖樣，梯度SiGe圖樣的Si和Ge組成從一位置的一比例變化至另一位置的另一比例。在一些其它的實施例中，SiGe合金是形成在硅基底上方。在一些其它的實施例中，SiGe基底受到應變。另外，在一些實施例中，半導體基底可以是絕緣層上覆半導體(semiconductor on insulator，簡稱SOI)或薄膜晶體管(TFT)。在一些范例中，半導體基底可包括摻雜外延層或埋藏層。在一些其它的范例中，化合物半導體基底可具有多層結構，或者，硅基底可包括多層化合物半導體結構。在另一范例中，基底101可以是非半導體材料，例如玻璃基底。基底101上形成有淺溝槽102、103，其可通過蝕刻和圖案化一第一介電層112和一第二介電層114形成。膜層112、114可通過沉積工藝形成，例如化學氣相沉積法(chemical vapor exposition，以下可簡稱CVD)、等離子體輔助化學氣相沉積法(plasma enhanced chemical vapor exposition，以下可簡稱 PECVD)、熱化學氣相沉積法(thermal CVD)、高密度等離子體化學氣相沉積法(high density plasma CVD，簡稱HDCVD)或旋轉涂布工藝。 本實施例可使用其它適合的工藝。在一范例中，形成第一介電層112的步驟可包括于半導體基底101上方成長一墊氧化層。另外，膜層112、114可包括任何適合的組成及/或厚度。 第二介電層114可包括含氮材料，例如氮化硅及/或氮氧化硅；非晶碳材料；碳化硅；其它適合的材料及/或上述的組成。在本實施例中，第二介電層114包括氮化硅層?？衫斫獾氖牵?12、114可包括單一層或多層。另外，在一些實施例中，半導體元件區(qū)100可完全省略第一介電層112或第二介電層114。在一些實施例中，在形成溝槽102、103后，開口以襯層120和填充層122襯墊。襯層120可用任何適合的工藝形成于溝槽102、103上方。舉例來說，形成襯層120的步驟可包括成長一熱氧化溝槽襯層，以改善溝槽的界面。在一些實施例中，可完全省略半導體區(qū)域 100中的襯層120。沉積于半導體基底101上方的填充層122填入溝槽中。在一些實施例中， 填充層122包括介電材料，例如氧化硅、氮化硅、氮氧化硅、氟摻雜硅玻璃(fluoride-doped silicate glass，簡稱FSG)、低介電常數(shù)材料、其它適合的材料及/或上述的組合。另外， 填充層122可用任何適合的沉積工藝形成，例如化學氣相沉積法(CVD)、物理氣相沉積法 (PVD)、原子層沉積法(ALD)、濺鍍、電鍍、高密度等離子體(high-density plasma，簡稱 HDP)、高深寬比沉積工藝(high aspect ratio deposition process，簡稱HARP)、其它適合的方法及/或上述的組合。在一些實施例中，溝槽填入化學氣相沉積(CVD)氧化物。之后，請參照圖1B，于填充層122上進行一化學機械研磨工藝，以回蝕刻和平坦化填充層122，直到到達和暴露第二介電層114(亦即本實施例中的氮化硅層)?；瘜W機械研磨工藝可選擇性的停止在第二介電層114上，完成淺溝槽隔離(STIs) 132、133的制作，其中淺溝槽隔離包括襯層120和填充層122，遺留下的淺溝槽隔離具有步階高度(st印height) 或厚度(Tl和T2)，如圖IB所示。由于化學機械研磨工藝的變化(variation)，橫跨基底 (晶片內(nèi)WIW的變動)和橫跨裸片(裸片內(nèi)WID的變動)的溝槽中填充層122的厚度(例如Tl和T2)可不相同。圖IC顯示在一些實施例中，于部分的基底(或晶片)上，化學機械研磨工藝可使填充層122突出第二介電層114的上方，其所產(chǎn)生的厚度(Th)相對大于目標厚度(例如當化學機械研磨工藝停止在第二介電層的厚度)。相對的，在一些其它實施例中，如圖ID所示，于基底的其它部分上，化學機械研磨工藝可使填充層122凹陷于第二介電層114下，其所產(chǎn)生的厚度(Ι；)相對小于目標厚度?；瘜W機械研磨工藝的碟盤效應(Dish Effect)亦可改變溝槽中填充層122的高度。在圖IB中，淺溝槽隔離結構133較淺溝槽隔離結構132寬許多，化學機械研磨工藝的碟盤效應使淺溝槽隔離結構133的填充層低于表面一深度D2，使淺溝槽隔離結構132的填充層122低于表面一深度D1, D2大于Dp不同填充層122的厚度(如圖1B、圖IC和圖ID 所示)和不同溝槽的碟盤量于基底上產(chǎn)生橫跨基底的不同步階高度(st印height)，其會降低圖案化(例如柵極結構的圖案化)光刻工藝的品質(zhì)。此外，在一些實施例中，如圖IE所示，基底上不同溝槽的填充厚度會使形成的取代柵極(!^placement gate，簡稱RPG)具有不同的高度。圖IE顯示基底101上的3個示范柵極結構141、142和143。如圖IE所示，在一些實施例中，由于上述柵極設置于非平坦化的表面，柵極結構I4I(H2)U42(H1)和143 (H3)的高度并不相同。在一些實施例中，柵極結構包括柵極介電層150、虛設(dummy)多晶硅層155和氮化間隙壁153。在一些實施例中， 柵極結構包括其它的材料及/或膜層。在形成柵極結構后，可于基底101上方(包括至少一柵極結構上方)，以任何適合的工藝形成蝕刻停止層(etch stop layer，簡稱ESL)和層間介電層126(interlayer dielectric，簡稱ILD)。蝕刻停止層(ESL)可包括氮化硅、氮氧化硅及/或其它適合的材料。蝕刻停止層(ESL)的組成可依據(jù)對于元件區(qū)100 —或多個額外圖樣的蝕刻選擇性進行選擇。在本實施例中，蝕刻停止層(ESL)是一接觸蝕刻停止層 (contact etch stop layer，簡稱CESL)。層間介電層126 (ILD)可包括氮化硅或低介電常數(shù)材料。在一些實施例中，層間介電層包括高密度等離子體(HDP)氧化物。在另一些實施例中，層間介電層126可視需要的包括旋轉涂布玻璃(spin-on-glass，簡稱S0G)或高深寬比工藝(HARP)氧化物。如圖IF所示，在一些實施例中，使用化學機械研磨工藝平坦化層間介電層 126 (ILD)直到暴露半導體基底101上的至少一柵極結構(例如柵極結構141、142或143) 頂部。由于柵極結構(例如柵極結構141、142和143)具有不同的高度，可于虛設多晶硅層上方留下一些層間介電層1 (ILD)。如圖IF所示，于柵極結構143上方有一厚度“L”的層間介電層U6(ILD)。對于取代柵極工藝，虛設多晶硅層155需要被蝕刻掉，且以其它材料 (例如金屬材料及/或功函數(shù)材料)取代。柵極結構143上方剩余的層間介電層1 (ILD) 會防止柵極結構143中的虛設多晶硅層155被移除(例如以蝕刻工藝移除)，因而影響元件的良率。上述圖IA IF的實施例揭示化學機械研磨工藝不平坦和不均勻造成的問題。氣體團簇離子束(gas cluster ion beams，簡稱GCIBs)是團簇離子束且可用來移除(或蝕刻)基底表面的薄膜。氣體團簇(gas clusters)是納米尺寸的聚集材料，其在標準的條件和升高的溫度和壓力下是氣態(tài)的。當一氣態(tài)材料釋入真空腔室作為一噴射物，靜焓(static enthalpy)和動能交換，此噴射物會進行冷卻。上述冷卻是由于噴射物在真空狀態(tài)下的擴張。部分的噴射物快速的冷卻和冷凝，形成氣體團簇(gas clusters)。氣體團簇可通過離子轟擊離子化，使氣體團簇形成可控制能量的導引束。離子化的氣體團簇亦可加速，以達到需求的動能。較大尺寸的離子團簇通常是最有用的，理由是其單位離子團簇能承載較大的能量，而單位分子具有較低的能量，且離子團簇會對基底造成沖擊。一特定離子團簇的各單獨分子僅負載小比例的總團簇能量。因此，較大離子團簇的沖擊效應會大體上影響(但不限制于)非常淺的表面區(qū)域。此使氣體團簇離子可應用于各種的表面調(diào)整，例如蝕刻，但不像其它離子束工藝，具有產(chǎn)生較深表面破壞的傾向。氣體團簇離子束裝置的范例可參考2007 年9月29日申請的美國專利公開號“2009/0087578”，其標題為“Method for depositing films using gas cluster ion beam processing，，。請參照圖2A，通過釋放一氣態(tài)前驅物形成一氣體團簇205，其在一些實施例中，可在真空腔室中移除二氧化硅。在一些實施例中，氣體前驅物可包括用來移除介電薄膜(例如氧化物、氮化物、氮氧化物或含硅薄膜，如多晶硅)的蝕刻氣體(例如NF3和CF4)。其它適合的氣體前驅物可以是(或包括，但不限于)碳化物、含氟氣體(例如CxFy或CmHnF。)、鹵化物(例如HBr)、SF6, C12或HF。在一些實施例中，氣體前驅物亦可包括蝕刻輔助氣體，例如02、N2、或NH3。此外，在一些實施例中，氣體前驅物亦包括載氣(或稀釋氣體或鈍氣)例如Ar或He。氣體前驅物可更包括一或多個摻雜氣體，例如&H6、PH3、AsH3或GeH4。其它形態(tài)可用的氣體亦可用作氣體團簇離子束的氣體前驅物。在一些實施例中，團簇(clusters)可進行離子化或過濾，大體上沿著垂直基底表面201的方向202移動。在一些實施例中，如圖2A所示，離子團簇亦可通過電場加速，以得到需求的動能，且當離子團簇撞擊基底表面201時，其可分離成氣體物質(zhì)，例如分子或帶電荷分子。在一些實施例中，氣體可以是在室溫或更低的溫度(例如15°C 200°C )不產(chǎn)生反應的兩種或多種形態(tài)氣體的混和。在一些實施例中，氣體前驅物包括NF3氣體。當混和氣體的離子團簇撞擊基底表面，離子團簇的動能轉換至熱能，其會導致非常高的局部溫度 (例如大于400°C )，使混和氣體反應形成金屬薄膜，剩下的氣體物質(zhì)會離開基底表面。在一些實施例中，離子團簇可包含少量或數(shù)千個分子。在一些實施例中，離子團簇的動能可介于約IkeV至數(shù)十keV(例如90keV)。在一些其它的實施例中，離子團簇的動能可介于約20keV至60keV。在離子團簇撞擊基底表面201后(例如在點A)，動能轉換至產(chǎn)生局部高溫的熱能，幫助釋放(或驅使)基底表面未反應的氣體物質(zhì)與反應的氣體物質(zhì)。 反應的氣體物質(zhì)是指蝕刻氣體前驅物和表面薄膜的蝕刻副產(chǎn)物。在一些實施例中，撞擊的時間非常短，例如僅具有數(shù)個兆分之一秒。由于撞擊時間很短，離子團簇的動能范圍不大， 影響的基底200表面層的深度是非常淺，例如介于約Inm至約50nm之間。雖然在撞擊發(fā)生時，瞬間的局部溫度(靠近撞擊點A)非常高，因為撞擊時間非常短，基底(或整個基底)的溫度不會改變。在一些實施例中，在位置A的局部溫度介于約700°C至約1000°C。氣體團簇離子束(GCIB)可用來蝕刻(或移除)材料和平坦化不平的表面。在氣體團簇離子束(GCIB)蝕刻后的表面層會變的與其下基底主體有些不同。圖2B顯示一些實施例具有薄膜215的基底210的表面輪廓(如曲線250所指)。在一些實施例中，表面輪廓可用表面輪廓測量儀器(例如原子力顯微鏡Atomic Force Microscopy，AFM或表面粗度儀)進行測量。在一些實施例中，亦可測量基底上的表面薄膜的薄膜厚度。在一些實施例中，所測量的輪廓圖像(包括厚度數(shù)據(jù))提供給氣體團簇離子束(GCIB)裝置以移除高起伏的表面區(qū)域，如圖2B所示。在一些實施例中，除了移除表面輪廓，氣體團簇離子束(GCIB) 可用來移除額外的薄膜厚度“C”，使薄膜215具有目標厚度“D”，如圖2B所示。如上所述， 氣體團簇離子束(GCIB)可對頂部表面造成損壞，然而，損害的表面非常淺(例如厚度約 Inm 50nm)。在一些實施例中，可使用濕蝕刻工藝移除損壞的表面，例如使用緩沖氧化物蝕刻(buffer oxide etch，簡稱B0E)來移除氧化層。表1顯示一示范表面的均勻度數(shù)據(jù)，其中該表面是在沉積約3，600埃磷摻雜硅玻璃(phosphorous-doped glass，簡稱PSG)氧化物，和使用氣體團簇離子束(GCIB)蝕刻移除約1，000埃PSG，減少表面輪廓，且在使用氣體團簇離子束(GCIB)蝕刻移除表面層(可能于表面層造成損壞)之后，進行一短時間的緩沖氧化物蝕刻(BOE)。
權利要求
1.一種平坦化基底的方法，包括沉積一第一層于一基底上，該基底于一表面具有元件圖樣，該元件圖樣的輪廓使沉積于該基底上的第一層有一第一表面輪廓；使用化學機械研磨工藝從該基底移除部分的第一層，以減少該第一表面輪廓；在使用化學機械研磨工藝，從該基底移除部分的第一層后，收集該基底一第二表面輪廓的數(shù)據(jù)；及于該元件圖樣上方的剩余的部分第一層上進行一氣體團簇離子束蝕刻，其通過使用收集到的基底的第二表面輪廓的數(shù)據(jù)，決定該第一層在不同的位置要蝕刻多少量，借以使該氣體團簇離子束蝕刻減少該第二表面輪廓，且改善該基底的平坦度。
2.如權利要求1所述的平坦化基底的方法，其中該元件圖樣是溝槽結構，該溝槽結構彼此分隔，且其中沉積于該溝槽結構上的第一層是用來填滿該溝槽結構。
3.如權利要求1所述的平坦化基底的方法，其中該第二表面輪廓的數(shù)據(jù)是通過原子力顯微鏡、表面粗度儀或光學厚度測量儀器收集。
4.如權利要求1所述的平坦化基底的方法，其中該收集數(shù)據(jù)的步驟包括收集晶片內(nèi)或裸片內(nèi)的數(shù)據(jù)。
5.如權利要求1所述的平坦化基底的方法，更包括在進行該氣體團簇離子束蝕刻的步驟后，于該基底上進行一濕蝕刻，以移除該氣體團簇離子束蝕刻損壞的表面層。
6.如權利要求1所述的平坦化基底的方法，其中該元件圖樣是柵極結構，該柵極結構彼此分隔，且其中沉積于該柵極結構上的第一層是用來填入該柵極結構間的間隙。
7.如權利要求1所述的平坦化基底的方法，其中該導電圖樣是鰭式場效應晶體管的鰭，該鰭彼此分隔，且其中沉積于該鰭上的第一層是一多晶硅薄膜。
8.一種平坦化基底的方法，包括沉積一第一介電層于一基底上，該基底在一表面上具有柵極結構；在沉積該第一介電層之后，沉積一第二介電層于該基底上，其中該柵極結構的輪廓使沉積于該基底上的第一介電層和第二介電層產(chǎn)生一第一表面輪廓；使用化學機械研磨工藝從該基底移除部分的第二介電層，以減少該第一表面輪廓；在使用化學機械研磨工藝從該基底移除部分的第二介電層后，收集該基底的一第二表面輪廓的數(shù)據(jù)；及于該柵極結構上方的剩余的部分第一介電層和第二介電層上，進行至少一次氣體團簇離子束蝕刻，其使用收集到的基底的第二表面輪廓的數(shù)據(jù)，決定該第二介電層和該第一介電層在不同的位置要蝕刻多少量，借以使該至少一次氣體團簇離子束蝕刻減少該第二表面輪廓和改善該基底的平坦度。
9.如權利要求8所述的平坦化基底的方法，其中該氣體團簇離子束蝕刻是用來移除該第二介電層和該第一介電層兩者。
10.如權利要求8所述的平坦化基底的方法，其中該氣體團簇離子束蝕刻的氣體前驅物包括NF3。全文摘要
本發(fā)明的實施例改進基底的平坦度，其中基底的平坦度對于圖案化和良率的提升相當?shù)闹匾Ｔ谶_到最終厚度或研磨所有的薄膜之前，使用化學機械研磨法平坦化基底。之后測量基底的輪廓和薄膜厚度，氣體團簇離子束(gas cluster ion beam，GCIB)蝕刻裝置使用測量到的基底輪廓和薄膜厚度數(shù)據(jù)，決定在特定的位置要移除多少薄膜。氣體團簇離子束蝕刻移除最終的層，使其符合基底均勻度和厚度目標的需求。此機制改進平坦度，以符合先進技術的需求。
文檔編號B24B7/22GK102290346SQ201010551920
公開日2011年12月21日 申請日期2010年11月16日 優(yōu)先權日2010年6月21日
發(fā)明者王祥保 申請人:臺灣積體電路制造股份有限公司