專(zhuān)利名稱:半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域:
本發(fā)明涉及具有給定的溝槽形狀的半導(dǎo)體裝置的制造方法。
背景技術(shù):
例如專(zhuān)利文獻(xiàn)1~3中記載了現(xiàn)有半導(dǎo)體裝置的制造方法。
專(zhuān)利文獻(xiàn)1中記載了通過(guò)各向異性蝕刻而在硅基板上形成溝槽之后,進(jìn)行各向同性蝕刻,從而弄圓上述溝槽的底部的角部的方法。在此方法中,采用RIE(Reactive Ion Etching)裝置進(jìn)行各向異性蝕刻,采用CDE(Chemical Dry Etching)裝置進(jìn)行各向同性蝕刻。各向同性蝕刻是把SF6氣體,或CF4及O2的混合氣體用作蝕刻氣體來(lái)進(jìn)行的。
專(zhuān)利文獻(xiàn)2中記載了通過(guò)各向異性蝕刻而在硅基板上形成溝槽之后,進(jìn)行各向同性蝕刻,從而在上述溝槽的底部在橫向也進(jìn)行蝕刻的方法。在此方法中,各向同性蝕刻是把包含Cl2氣體及O2的混合氣體用作蝕刻氣體來(lái)進(jìn)行的。
專(zhuān)利文獻(xiàn)3中記載了作為蝕刻氣體,把CF4及Cl2的混合氣體用作蝕刻氣體,在施加了偏置電壓的狀態(tài)下,對(duì)硅基板進(jìn)行干蝕刻的溝槽部形成方法。
專(zhuān)利文獻(xiàn)1特開(kāi)2001-244325號(hào)公報(bào)專(zhuān)利文獻(xiàn)2特開(kāi)2002-43413號(hào)公報(bào)專(zhuān)利文獻(xiàn)3特開(kāi)2002-184856號(hào)公報(bào)
發(fā)明內(nèi)容
發(fā)明打算解決的課題然而,在專(zhuān)利文獻(xiàn)1記載的半導(dǎo)體裝置的制造方法中,不能使得存在多個(gè)的溝槽部都成為希望的形狀而精度很好地形成。因此,在形成阱時(shí)在給定的區(qū)域以外的部分也會(huì)注入雜質(zhì),有時(shí)P型阱和N型阱的接合面不位于元件分離膜的下方。因此,在P型阱和N型阱的接合面上有時(shí)會(huì)產(chǎn)生漏泄電流。
即,在硅基板上形成阱的場(chǎng)合,使得光致抗蝕劑膜的端部位于元件分離膜上而形成,把此光致抗蝕劑膜作為掩膜進(jìn)行雜質(zhì)的注入。近幾年,隨著晶體管尺寸變小,元件分離膜的幅度變窄了。因此,由于光致抗蝕劑膜的偏差以及雜質(zhì)的注入角度而在希望的區(qū)域以外的部分也會(huì)注入雜質(zhì),有時(shí)P型阱和N型阱的接合面不位于元件分離膜的下方。因此,在P型阱和N型阱的接合面上有時(shí)會(huì)產(chǎn)生漏泄電流。
還有,專(zhuān)利文獻(xiàn)3中記載了作為蝕刻氣體,把CF4及Cl2的混合氣體用作蝕刻氣體,在施加了偏置電壓的狀態(tài)下,對(duì)硅基板進(jìn)行干蝕刻的溝槽部形成方法。然而,采用這樣的蝕刻方法,即使對(duì)溝槽的底部進(jìn)行蝕刻,與上述一樣,在P型阱和N型阱的接合面上有時(shí)也會(huì)產(chǎn)生漏泄電流。
用于解決課題的方案根據(jù)本發(fā)明,提供一種半導(dǎo)體裝置的制造方法,其包含采用第1蝕刻氣體對(duì)硅基板進(jìn)行選擇性干蝕刻而形成第1溝槽部的工序;以及采用第2蝕刻氣體在上述第1溝槽部的底部對(duì)上述硅基板進(jìn)一步進(jìn)行干蝕刻,形成包含從上述第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部的工序,在形成上述第2溝槽部的上述工序中,采用氯氣和碳氟化合物氣體的混合氣體作為上述第2蝕刻氣體,并且與形成上述第1溝槽部的上述工序相比,在較低的偏置電壓下進(jìn)行蝕刻。
這樣的本發(fā)明的制造方法,使得存在多個(gè)的溝槽都由第1溝槽部和具有從上述第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部構(gòu)成而精度很好地形成。
因此,能在由這些溝槽部構(gòu)成的溝槽內(nèi)埋設(shè)絕緣膜,從而形成具有在底部擴(kuò)徑的部分的元件分離膜。這樣就不會(huì)由于在硅基板上形成P型阱及N型阱時(shí)的光致抗蝕劑膜的偏差以及雜質(zhì)的注入角度而在希望的區(qū)域以外的部分注入雜質(zhì)。即,按這樣的形狀,注入雜質(zhì)時(shí)的余量大,P型阱和N型阱的接合面會(huì)位于元件分離膜的下方。因此,能抑制P型阱和N型阱的接合面上的漏泄電流的產(chǎn)生。
發(fā)明效果根據(jù)本發(fā)明,能提供一種精度很好地形成包含從上述第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部,抑制了P型阱和N型阱的接合面上的漏泄電流的產(chǎn)生的半導(dǎo)體裝置的制造方法。
圖1是示意地表示實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法的剖視圖。
圖2是示意地表示實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法的剖視圖。
圖3是示意地表示實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法的剖視圖。
標(biāo)號(hào)說(shuō)明101硅基板103、103a第1絕緣膜105、105a第2絕緣膜107開(kāi)口部109第1溝槽部
111反應(yīng)生成物113第2溝槽部115硅氧化膜115a元件分離膜具體實(shí)施方式
以下用附圖來(lái)說(shuō)明本發(fā)明的實(shí)施的方式。另外,在所有附圖中,同樣的構(gòu)成要素付以同樣的符號(hào),適當(dāng)?shù)厥÷粤苏f(shuō)明。
本實(shí)施方式的半導(dǎo)體裝置的制造方法包含以下工序。
(i)采用第1蝕刻氣體對(duì)硅基板選擇性地進(jìn)行干蝕刻而形成第1溝槽部的工序(圖1(a)~(c))。
(ii)采用第2蝕刻氣體,在上述第1溝槽部的底部對(duì)上述硅基板進(jìn)一步進(jìn)行干蝕刻,形成包含從上述第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部的工序(圖2(a)~(c))。
(iii)埋入上述第1溝槽內(nèi)部及上述第2溝槽內(nèi)部而涂布含聚硅氨烷涂布液之后,通過(guò)加熱處理而形成絕緣膜的工序(圖3(a)~(b))。
在本實(shí)施方式的半導(dǎo)體裝置的制造方法中,首先,在硅基板101上按順序積層第1絕緣膜103和第2絕緣膜105(圖1(a))。
作為第1絕緣膜103,可以列舉硅氧化膜等,可以采用熱氧化法、CVD(Chemical Vapor Deposition)法等來(lái)形成。作為第2絕緣膜105,可以列舉硅氮化膜等,可以采用CVD法等來(lái)形成。在本實(shí)施方式中,以2層構(gòu)造的例子為絕緣膜,不過(guò),也可以是單層構(gòu)造,也可以是3層以上。
然后,在第2絕緣膜105上形成光致抗蝕劑膜(未圖示),采用通常的石板印刷技術(shù),在光致抗蝕劑膜上轉(zhuǎn)印掩膜圖形。把此光致抗蝕劑膜作為掩膜,蝕刻除去第1絕緣膜103和第2絕緣膜105,在給定的位置形成開(kāi)口部107(圖1(b))。
接著,把形成了開(kāi)口部107的第1絕緣膜103a及第2絕緣膜105a作為掩膜,采用第1蝕刻氣體對(duì)硅基板101選擇性地進(jìn)行各向異性蝕刻,形成第1溝槽部109。第1溝槽部109具有向下方縮徑的錐形形狀。還有,在形成第1溝槽部109時(shí),覆蓋第1溝槽部109的內(nèi)壁及第2絕緣膜105a的表面而形成反應(yīng)生成物層111(圖1(c))。
在RIE(Reactive Ion Etching)裝置中進(jìn)行各向異性蝕刻。在本實(shí)施方式中,第1蝕刻氣體為HBr/O2/N2的混合氣體,氣體流量為HBr∶O2∶N2=80∶3∶2(sccm),偏置電壓為300V,以在此條件下進(jìn)行的列子來(lái)說(shuō)明。
接著,采用第2蝕刻氣體,在第1溝槽部109的底部對(duì)硅基板101進(jìn)一步進(jìn)行干蝕刻,形成包含從第1溝槽部109的底部向下方擴(kuò)徑的部分的第2溝槽部113(圖2(a))。
第2溝槽部113的形成是在與形成第1溝槽部109時(shí)所用的RIE(Reactive Ion Etching)裝置相同的裝置內(nèi)連續(xù)進(jìn)行的。這樣就能不破壞裝置內(nèi)的真空,不把硅基板101置于大氣中而形成第2溝槽部113。
在本實(shí)施方式中。作為蝕刻氣體,采用氯氣和碳氟化合物氣體的混合氣體作為蝕刻氣體。作為碳氟化合物,可以采用以CnF2n+2(n是整數(shù))表示的化合物。作為這樣的碳氟化合物,可以列舉C3F8、CF4等。在本實(shí)施方式中,可以采用CF4。蝕刻氣體可以含有惰性氣體等。作為惰性氣體,可以采用N2、Ar、He等。
采用這樣的混合氣體,能抑制在第1溝槽部109的側(cè)壁上形成的反應(yīng)生成物層111、第1絕緣膜103a及第2絕緣膜105a的蝕刻,并且促進(jìn)第1溝槽部109的底部的硅基板101的蝕刻。即,通過(guò)適當(dāng)?shù)亟M合氯和碳氟化合物的混合比,就能形成具有希望的形狀的第2溝槽部113。具體而言,氯和碳氟化合物的混合比可以取為1∶10~10∶1。以這樣的混合比進(jìn)行干蝕刻就能得到特別顯著的效果。
再有,在形成第2溝槽部113時(shí),與形成第1溝槽部109的上述工序相比,以較低的偏置電壓來(lái)進(jìn)行。在本實(shí)施方式中,在不施加偏置電壓的條件下進(jìn)行。另外,不施加偏置電壓是指不損害本實(shí)施方式的效果的范圍,絲毫不排除施加偏置電壓的情況。
還有,根據(jù)希望的第2溝槽部113的形狀、混合氣體的混合比率適當(dāng)?shù)剡x擇蝕刻時(shí)間。
接著,采用稀氟酸(HF)除去反應(yīng)生成物層111(圖2(b))。然后,采用通常的CMP(Chemical mechanical Polishing)法等除去第1絕緣膜103a和第2絕緣膜105a,形成本實(shí)施方式的溝槽構(gòu)造(第1溝槽部109及第2溝槽部113)(圖2(c))。
溝槽構(gòu)造可以是硅基板101上的開(kāi)口部的幅度a為40nm以上140nm以下,第2溝槽部113的最大幅度b為40nm以上140nm以下,離硅基板101表面的深度c為100nm以上500nm以下。本實(shí)施方式中表示例子,開(kāi)口部的幅度a為60nm的程度,最大幅度b為60nm的程度,深度c為300nm的程度。
在本實(shí)施方式中,再埋入第1溝槽部109內(nèi)及第2溝槽部113內(nèi)而涂布含聚硅氨烷涂布液(未圖示),通過(guò)加熱處理而形成絕緣膜(硅氧化膜115)(圖3(a))。
具體而言,首先,把含聚硅氨烷涂布液涂布在硅基板101表面上,將其埋入第1溝槽部109內(nèi)及第2溝槽部113內(nèi)。作為涂布法,可以采用旋涂法等。
含聚硅氨烷涂布液是在二甲苯、芳香族系溶劑等給定的溶劑中溶解聚硅氨烷而獲得的,還可以含有催化劑等。作為聚硅氨烷,可以采用由-(SiH2NH)-的重復(fù)單元構(gòu)成的全氫聚硅氨烷。
然后,對(duì)硅基板101上形成的含聚硅氨烷涂布膜(未圖示)進(jìn)行加熱處理,形成硅氧化膜115。在含有H2O及氧的氣氛下,或含有臭氧的氣氛下,以100℃~500℃的程度進(jìn)行加熱處理。通過(guò)此加熱處理,使聚硅氨烷變?yōu)榉墙Y(jié)晶SiO2,形成硅氧化膜115(圖3(a))。
再有,采用通常的CMP法等除去在溝槽外的硅氧化膜115,形成元件分離膜115a(圖3(b))。
之后,采用通常的方法制作阱、柵極電極、擴(kuò)散層等,制成半導(dǎo)體裝置。
以下說(shuō)明這樣的本實(shí)施方式的效果。
在本實(shí)施方式中,在形成第2溝槽部的工序中,采用氯氣和碳氟化合物氣體的混合氣體作為第2蝕刻氣體。
一般而言,氯氣是主要蝕刻硅的氣體,對(duì)在第1溝槽部的側(cè)壁上形成的反應(yīng)生成物層的選擇性高。另一方面,碳氟化合物氣體是蝕刻反應(yīng)生成物層的氣體,但是沒(méi)有蝕刻選擇性,也會(huì)蝕刻硅、絕緣膜。在本發(fā)明中,通過(guò)混合二種氣體來(lái)確保對(duì)反應(yīng)生成物及掩膜的選擇性,并且使得在第1溝槽部的底部,硅的蝕刻成為可能。
再有,在本實(shí)施方式中,在形成第2溝槽部時(shí),與形成第1溝槽部的場(chǎng)合相比,以低的偏置電壓進(jìn)行蝕刻。
這樣就能在第1溝槽部的底部通過(guò)各向同性蝕刻而精度很好地形成包含從第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部。
在由這些溝槽部構(gòu)成的溝槽內(nèi)形成絕緣膜,從而形成具有在底部擴(kuò)徑的部分的元件分離膜。這樣,就不會(huì)由于在硅基板上形成P型阱及N型阱時(shí)的光致抗蝕劑膜的偏差以及雜質(zhì)的注入角度而在希望的區(qū)域以外的部分注入雜質(zhì)。因此,P型阱和N型阱的接合面會(huì)位于元件分離膜的下方。能抑制這些接合面上的漏泄電流的產(chǎn)生。
再有,根據(jù)本實(shí)施方式的半導(dǎo)體裝置的制造方法,能提高半導(dǎo)體裝置的成品率。另一方面,在現(xiàn)有制造方法中,溝槽形狀會(huì)產(chǎn)生偏差,降低了半導(dǎo)體裝置的成品率。相比之下,在本實(shí)施方式中,能全都成為均勻形狀地精度很好地形成存在多個(gè)的溝槽部,因而提高了半導(dǎo)體裝置的成品率。
再有,在不施加偏置電壓的條件下進(jìn)行形成第2溝槽部的工序。
這樣就會(huì)在第1溝槽部的底部,在橫向有效地蝕刻硅基板,因而能效率很好地形成具有給定的形狀的第2溝槽部113。
再有,用作蝕刻氣體的碳氟化合物是CF4。
采用Cl2和CF4的混合氣體作為蝕刻氣體,從而能抑制在第1溝槽部的側(cè)壁上形成的反應(yīng)生成物層的蝕刻,并且促進(jìn)第1溝槽部的底部的硅基板的蝕刻。因此,能有效地形成具有希望的形狀的第2溝槽部。
還有,形成第1溝槽部109的工序和形成第2溝槽部113的工序在同一裝置內(nèi)進(jìn)行。這樣就能穩(wěn)定地形成希望的溝槽形狀。
另一方面,在專(zhuān)利文獻(xiàn)1記載的半導(dǎo)體裝置的制造方法中,用不同的裝置進(jìn)行各向異性蝕刻和各向同性蝕刻。因此,制造工序變得繁雜,在使基板移動(dòng)到進(jìn)行各向同性蝕刻的裝置時(shí)一下變?yōu)槌憾赜诖髿?,因而反?yīng)生成物層等的性質(zhì)就會(huì)變化,不能穩(wěn)定地得到希望的溝槽形狀。
相比之下,在本實(shí)施方式中,在同一裝置內(nèi)進(jìn)行形成這些溝槽部的工序,不破壞的真空,不把硅基板101置于大氣中。這樣就能以簡(jiǎn)便的方法穩(wěn)定地形成希望的溝槽形狀。
再有,采用各向同性蝕刻對(duì)硅基板進(jìn)行干蝕刻,從而形成第2溝槽部。
這樣就能使得第2溝槽部成為給定的形狀而容易地形成。
在本實(shí)施方式中,包含形成第2溝槽部113的工序之后,埋入第1溝槽部109內(nèi)及第2溝槽部113內(nèi)而涂布含聚硅氨烷涂布液,通過(guò)加熱處理而形成絕緣膜的工序。
這樣,在具有從第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部也能確實(shí)填充絕緣膜,能形成元件分離膜。由于具有這樣的形狀的元件分離膜,因而不會(huì)由于在硅基板上形成P型阱及N型阱時(shí)的光致抗蝕劑膜的偏差以及雜質(zhì)的注入角度而在希望的區(qū)域以外的部分注入雜質(zhì)。因此,P型阱和N型阱的接合面會(huì)位于元件分離膜的下方。能抑制這些接合面上的漏泄電流的產(chǎn)生。
以上參照附圖敘述了本發(fā)明的實(shí)施方式,不過(guò),這些只是本發(fā)明的例示,也可以采用上述以外的各種構(gòu)成。
例如,在本實(shí)施方式中,以使第1溝槽部109形成為向下方縮徑的錐狀的例子進(jìn)行了說(shuō)明,不過(guò),沒(méi)有特別限定,也可以是與底部相同的直徑,也可以一定程度地?cái)U(kuò)徑。
還有,在本實(shí)施方式中,說(shuō)明了第2溝槽部113形成為斷面橢圓形狀的例子,不過(guò),只要具有從上述第1溝槽部的底部向下方擴(kuò)徑的部分即可,沒(méi)有特別限定,也可以是大致球狀、大致圓錐狀、大致圓柱狀等形狀。
實(shí)施例實(shí)施例1在實(shí)施方式的制造方法中,形成溝槽部時(shí)的蝕刻條件采用以下條件而制成半導(dǎo)體裝置。
·形成第1溝槽部時(shí)的干蝕刻條件蝕刻裝置RIE(Reactive Ion Etching)裝置第1蝕刻氣體HBr/O2/N2混合氣體氣體流量HBr∶O2∶N2=80∶3∶2(sccm)偏置電壓300V蝕刻時(shí)間45秒·形成第2溝槽部時(shí)的干蝕刻條件蝕刻裝置RIE(Reactive Ion Etching)裝置第2蝕刻氣體Cl2/CF4的混合氣體氣體流量Cl2∶CF4=1∶5(sccm)偏置電壓0V蝕刻時(shí)間200秒在這樣的條件下進(jìn)行干蝕刻,在硅基板上形成了由向下方縮徑的錐狀的第1溝槽部和具有從第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部構(gòu)成的溝槽部,這一點(diǎn)得到了確認(rèn)。
比較例1形成第2溝槽部時(shí)的干蝕刻條件如下,此外與實(shí)施例1相同而制成半導(dǎo)體裝置。
·形成第2溝槽部時(shí)的干蝕刻條件蝕刻裝置RIE(Reactive Ion Etching)裝置第2蝕刻氣體Cl2/CF4的混合氣體氣體流量Cl2∶CF4=1∶5(sccm)偏置電壓500V蝕刻時(shí)間200秒在這樣的條件下進(jìn)行干蝕刻,硅基板上形成了在第1溝槽部109底部進(jìn)一步向下方縮徑的錐狀的溝槽部,這一點(diǎn)得到了確認(rèn)。
比較例2形成第2溝槽部時(shí)的干蝕刻條件如下,此外與實(shí)施例1相同而制成半導(dǎo)體裝置。
·形成第2溝槽部時(shí)的干蝕刻條件蝕刻裝置RIE(Reactive Ion Etching)裝置第2蝕刻氣體HBr/CF4的混合氣體氣體流量HBr∶CF4=1∶5(sccm)偏置電壓0V蝕刻時(shí)間200秒在這樣的條件下進(jìn)行干蝕刻,在第1溝槽部109底部不進(jìn)行干蝕刻,不形成實(shí)施例1那樣具有從第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部。
比較例3形成第2溝槽部時(shí)的干蝕刻條件如下,此外與實(shí)施例1相同而制成半導(dǎo)體裝置。
·形成第2溝槽部時(shí)的干蝕刻條件蝕刻裝置RIE(Reactive Ion Etching)裝置第2蝕刻氣體Cl2的單獨(dú)氣體偏置電壓0V蝕刻時(shí)間200秒在上述條件下進(jìn)行干蝕刻,不對(duì)在第1溝槽部的側(cè)壁上形成的反應(yīng)生成物層進(jìn)行蝕刻,而是對(duì)在第1溝槽部的底部的硅進(jìn)行各向同性蝕刻。這樣,在硅基板上形成了向下方縮徑的錐狀的溝槽部,而不形成實(shí)施例1那樣具有從第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部。
比較例4形成第2溝槽部時(shí)的干蝕刻條件如下,此外與實(shí)施例1相同而制成半導(dǎo)體裝置。
·形成第2溝槽部時(shí)的干蝕刻條件蝕刻裝置RIE(Reactive Ion Etching)裝置第2蝕刻氣體CF4的單獨(dú)氣體偏置電壓0V蝕刻時(shí)間200秒在上述條件下進(jìn)行干蝕刻,沒(méi)有蝕刻的選擇性,掩膜(第1絕緣膜及第2絕緣膜)、在第1溝槽部的側(cè)壁上形成的反應(yīng)生成物層以及硅基板都會(huì)被蝕刻。這樣,就在第1溝槽部的底部推進(jìn)各向同性蝕刻,但是第1溝槽部也會(huì)被各向同性蝕刻而在橫向擴(kuò)展,不能形成希望的溝槽形狀。
這樣,在實(shí)施例子1中,在硅基板上形成了具有從第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部,這一點(diǎn)得到了確認(rèn)。在實(shí)施例1的半導(dǎo)體裝置中,在這些溝槽內(nèi)形成了元件分離膜,能抑制P型阱和N型阱的接合面上的漏泄電流的產(chǎn)生,這一點(diǎn)得到了確認(rèn)。這樣就降低了半導(dǎo)體裝置的不良率,提高了產(chǎn)品的成品率。
另一方面,在比較例1~3中,在硅基板上形成了向下方縮徑的錐狀的溝槽部,而不形成具有從第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部。因此,在硅基板上形成阱的場(chǎng)合,由于光致抗蝕劑膜的偏差而在希望的區(qū)域以外的部分也會(huì)注入雜質(zhì),P型阱和N型阱的接合面上的漏泄電流的發(fā)生率高。
再有,在比較例4中,第1溝槽部在橫向擴(kuò)展,在溝槽內(nèi)形成的元件分離膜的幅度大。因此,不能確保晶體管區(qū)域,產(chǎn)品的成品率就會(huì)降低。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法,包含采用第1蝕刻氣體對(duì)硅基板進(jìn)行選擇性干蝕刻而形成第1溝槽部的工序;以及采用第2蝕刻氣體在所述第1溝槽部的底部對(duì)所述硅基板進(jìn)一步進(jìn)行干蝕刻,形成包含從所述第1溝槽部的底部向下方擴(kuò)徑的部分的第2溝槽部的工序,在形成所述第2溝槽部的所述工序中,采用氯氣和碳氟化合物氣體的混合氣體作為所述第2蝕刻氣體,并且與形成所述第1溝槽部的所述工序相比,在較低的偏置電壓下進(jìn)行蝕刻。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法,其中,形成所述第2溝槽部的所述工序是在不施加所述偏置電壓的條件下進(jìn)行的。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法,其中,所述碳氟化合物是CF4。
4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法,其中,形成所述第1溝槽部的所述工序和形成所述第2溝槽部的所述工序是在同一裝置內(nèi)進(jìn)行的。
5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法,其中,形成所述第2溝槽部的所述工序是通過(guò)各向同性蝕刻對(duì)所述硅基板進(jìn)行干蝕刻的工序。
6.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法,其中,在形成所述第2溝槽部的所述工序之后,還包含,在埋入所述第1溝槽內(nèi)部及所述第2溝槽內(nèi)部而涂布含聚硅氨烷涂布液之后,通過(guò)加熱處理而形成絕緣膜的工序。
全文摘要
一種能抑制P型阱和N型阱的接合面上的漏泄電流的產(chǎn)生的半導(dǎo)體裝置的制造方法,包含采用第1蝕刻氣體對(duì)硅基板進(jìn)行選擇性干蝕刻而形成第1溝槽部(109)的工序;以及采用第2蝕刻氣體在第1溝槽部(109)的底部對(duì)硅基板(101)進(jìn)一步進(jìn)行干蝕刻,形成包含從第1溝槽部(109)的底部向下方擴(kuò)徑的部分的第2溝槽部(113)的工序。在形成第2溝槽部(113)的所述工序中,采用氯氣和碳氟化合物氣體的混合氣體作為所述第2蝕刻氣體,并且與形成第1溝槽部(109)的所述工序相比,在較低的偏置電壓下進(jìn)行蝕刻。
文檔編號(hào)C23F4/00GK1953141SQ20061013560
公開(kāi)日2007年4月25日 申請(qǐng)日期2006年10月17日 優(yōu)先權(quán)日2005年10月17日
發(fā)明者藤田修 申請(qǐng)人:恩益禧電子股份有限公司