專利名稱：低kCVD材料的梯度沉積的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導體器件，更具體地說，涉及用于這樣的器件的介質(zhì)層，該介質(zhì)層具有低的整體介電常數(shù)，與半導體襯底的良好粘附性以及對由熱循環(huán)引起的破裂的良好抵抗性，以及涉及用于制造這樣的介質(zhì)層的方法。
背景技術(shù)：
絕緣介質(zhì)層，通常稱為級間介質(zhì)(ILD)，常被用來分隔半導體器件中的導體和半導體層。近年來，公知為“低k介質(zhì)”的具有低介電常數(shù)k的介質(zhì)材料廣受歡迎，因為它們在導體之間和周圍產(chǎn)生較小的電容，并且比具有更高介電常數(shù)的常規(guī)氧化硅介質(zhì)更容易使用。低k材料如使用化學氣相沉積(“CVD”)技術(shù)的最新進展，向先進的互連技術(shù)提供了更多可獲得的并且有吸引力的可選介質(zhì)。CVD是通過在氣相中的組成元素的反應(yīng)在襯底上沉積材料的薄膜的工藝；CVD工藝常用來制造稱為外延膜的薄、單晶膜。通過在布線級使用介電常數(shù)約為2.7的CVD低k介質(zhì)，可以顯著降低總電容和RC延遲。
然而，使用低k介質(zhì)時遇到的一個普遍問題是在低k介質(zhì)和下面的襯底之間的粘附性較差。典型地，形成低k介質(zhì)膜的常規(guī)方法是通過旋涂工藝或通過有機硅烷氣體的等離子體增強化學氣相沉積(PECVD)，以制造如非晶碳氫摻雜的氧化物(a-SiCO:H)的介質(zhì)或其它本領(lǐng)域公知的含碳介質(zhì)。這樣的介質(zhì)通常與如二氧化硅，氮化硅，碳化硅，硅，鎢，鋁和銅的襯底的粘附性較差。因為該低結(jié)構(gòu)粘附性，低k介質(zhì)層通常與下面的襯底層離，這導致互連工藝故障。
提高低k介質(zhì)層和下面的襯底之間的粘附性的一個常規(guī)方法是使用粘附性增強劑。粘附性增強劑常用于旋涂介質(zhì)(SOD)低k介質(zhì)而不用于PECVD工藝，PECVD工藝要求使用如甲基硅烷(1MS)、三甲基硅烷(3MS)、四甲基硅烷(4MS)、四甲基環(huán)四硅氧烷(TMCTS)和/或原甲基環(huán)四硅氧烷(OMCTS)的前體。這樣的低k介質(zhì)膜通常具有與水的具有高浸潤角的疏水表面。此特性導致這些膜與襯底層具有很差的粘附性。
在半導體器件的制造中也使用介質(zhì)材料的混合疊層，其中ILD包括兩個或更多不同介質(zhì)材料的分離膜。這樣的混合設(shè)計在溝槽級通常使用低k材料，并且在過孔級使用典型地比在溝槽級中使用的材料具有更高介電常數(shù)的強度和熱兼容材料(低熱膨脹)。以這樣的方式結(jié)合的兩個或更多分離介質(zhì)膜增加了形成ILD工藝中要求的步驟數(shù)，并且導致器件出現(xiàn)膜之間的粘附性問題。
因此需要提供具有低的整體k的ILD并且提供好的ILD和襯底之間的粘附性的結(jié)構(gòu)和方法，從而防止ILD的內(nèi)部粘附性故障。

發(fā)明內(nèi)容
為了解決這個和其它需求，并且考慮到其目的，本發(fā)明的一個方面提供位于襯底表面上的介質(zhì)層。該介質(zhì)層具有頂表面。該介質(zhì)層包括第一介質(zhì)梯度區(qū)域，其中介電常數(shù)k隨著與襯底表面的距離從最大值連續(xù)減小到最小值。
另一方面，本發(fā)明提供制造位于襯底表面上的介質(zhì)層的方法。該方法包括通過化學氣相沉積向襯底提供連續(xù)變化組分的化學氣相沉積前體以形成第一介質(zhì)梯度區(qū)域，其中介電常數(shù)k隨著與襯底表面的距離從最大值連續(xù)減小到最小值。
另一方面，本發(fā)明提供制造包括位于襯底表面上的介質(zhì)層的半導體器件的方法。該方法包括通過化學氣相沉積向襯底提供連續(xù)變化組分的化學氣相沉積前體以形成第一介質(zhì)梯度區(qū)域，其中介電常數(shù)k隨著與襯底表面的距離從最大值連續(xù)減小到最小值。
應(yīng)該明白，本發(fā)明的前述總體描述和后面的詳細描述都是示意性的，而不是限制性的。


當結(jié)合附圖閱讀時通過隨后的詳細描述將會更好地理解本發(fā)明。根據(jù)普通實踐強調(diào)附圖的各種特征沒有按比例畫出，相反地，為了清晰各種特征維度被任意放大或縮小。在附圖中包括以下圖形圖1是根據(jù)本發(fā)明的襯底上的構(gòu)圖級間介質(zhì)層的一部分的截面圖；圖2是根據(jù)本發(fā)明的一個實施例在圖1的級間介質(zhì)層中介電常數(shù)的變化的分布示意圖；圖3是根據(jù)本發(fā)明的第二實施例在圖1的級間介質(zhì)層中介電常數(shù)的變化的分布示意圖；圖4是根據(jù)本發(fā)明的另一實施例在圖1的級間介質(zhì)層中介電常數(shù)的變化的分布示意圖；圖5是根據(jù)本發(fā)明的另一實施例在圖1的級間介質(zhì)層中介電常數(shù)的變化的分布示意圖；以及圖6是根據(jù)本發(fā)明的另一實施例在圖1的級間介質(zhì)層中介電常數(shù)的變化的分布示意圖。
具體實施例方式
現(xiàn)在參考附圖，其中在所有附圖中相似的標號代表相似的元件，圖1示出了根據(jù)本發(fā)明的通常用10表示的構(gòu)圖級間介質(zhì)層(ILD)的一部分的截面圖。ILD包括位于襯底16的表面14上的介質(zhì)層12。介質(zhì)層12具有頂表面18，并且其中在每個過孔20和溝槽22處具有空洞。21和23分別示出了過孔20和溝槽22的深度。介質(zhì)層12沒有溝槽或過孔的部分在13處示出。襯底16可以是在集成電路芯片中使用的任何普通襯底。例如，襯底16可以包括純硅(單晶或多晶)，二氧化硅，氮化硅，碳化硅，鎢，鋁，銅和其它類似材料。
圖2是根據(jù)本發(fā)明的一個實施例，在圖1的器件的沒有過孔20或溝槽22的部分中(圖1中的部分13)，圖1的介質(zhì)層12的介電常數(shù)k與襯底表面14的距離的函數(shù)變化的分布示意圖。介質(zhì)層12包括與襯底表面14相鄰的可選初始介質(zhì)區(qū)域24。雖然圖2以具有整體恒定的k值示出了初始介質(zhì)區(qū)域24，但是介電常數(shù)的值不必恒定。如在此文件中使用的，在介質(zhì)區(qū)域中使用的術(shù)語“可選”表示為在該區(qū)域中的介質(zhì)材料示出的介電常數(shù)的分布是可選的。應(yīng)該明白，除了在存在過孔20或溝槽22的區(qū)域，在介質(zhì)層12的所有區(qū)域中都需要介質(zhì)材料，如圖1所示。在本發(fā)明的一個實施例中，初始介質(zhì)區(qū)域24從襯底表面14延伸并且具有與過孔20的深度21相等的厚度。
與初始介質(zhì)區(qū)域24相鄰的是介質(zhì)梯度區(qū)域26，其中介電常數(shù)隨著與襯底表面14的距離連續(xù)下降。與介質(zhì)梯度區(qū)域26相鄰的是可選介質(zhì)區(qū)域28，其中k具有小于介質(zhì)梯度區(qū)域26中的最高水平的可選變化值，接著是其中k隨著與襯底表面14的距離增加的可選介質(zhì)梯度區(qū)域30。
與介質(zhì)梯度區(qū)域30相鄰的是可選介質(zhì)區(qū)域32，其中k可以等于或不等于介質(zhì)梯度區(qū)域26中的k的最高水平，并且其中k可以變化。與介質(zhì)區(qū)域32相鄰的是可選介質(zhì)梯度區(qū)域34，其中k隨著與襯底表面14的距離下降。介質(zhì)區(qū)域32和相鄰介質(zhì)區(qū)域30和34可以存在于不在溝槽22和過孔20的界面的位置，或者它們都可以不存在。然而，在一個實施例中，這些區(qū)域可以用作蝕刻停止以在雙鑲嵌工藝中，在過孔20形成之后促進溝槽22的形成。
鑲嵌工藝是在半導體制造的一些方面使用的工藝。它是將金屬鑲嵌進預定圖形特別是介質(zhì)層中的工藝。該工藝典型地通過以下步驟執(zhí)行在介質(zhì)膜中限定期望的圖形；通過物理氣相沉積，化學氣相沉積或蒸發(fā)在整個表面上沉積金屬；然后以這樣的方式回拋光頂表面，以使頂表面平整化并且使金屬圖形僅位于介質(zhì)層的預定區(qū)域中。此鑲嵌工藝用于制造金屬布線，包括用于動態(tài)隨機存取存儲器(“KRAM”)電容器的位線。
鑲嵌技術(shù)是制造互連的普通方法。在此文中，鑲嵌指以下步驟構(gòu)圖絕緣體以形成凹槽，用金屬填充凹槽，以及隨后移除在凹槽上的多余金屬。如果需要可以重復此工藝以形成期望數(shù)目的疊層互連。典型地，此鑲嵌結(jié)構(gòu)成對布置，稱作雙鑲嵌工藝。
術(shù)語“鑲嵌”起源于在大馬士革城市中首次出現(xiàn)的用于制造一類內(nèi)嵌金屬珠寶的悠久工藝的名稱。在集成電路領(lǐng)域中，鑲嵌指鑲嵌在另一層中或上的構(gòu)圖層的形成，以便兩層的頂表面共面。平整化對精細間距互連級的形成是重要的，因為精細特征的光刻限定使用具有小聚焦深度的高分辨率步進器獲得。在Chow的美國專利No.4,789,648中描述了導線和塞栓過孔金屬接觸同時形成的“雙鑲嵌”工藝。
與介質(zhì)梯度區(qū)域34相鄰的是可選介質(zhì)區(qū)域36，其中k具有比在介質(zhì)梯度區(qū)域26中的k的最高水平低的可選恒定值，并且可以與介質(zhì)區(qū)域28中的k值相同或不同。與介質(zhì)區(qū)域36相鄰的是可選介質(zhì)梯度區(qū)域38，其中k隨著與襯底表面14的距離增加。與介質(zhì)梯度區(qū)域38相鄰的是可選介質(zhì)區(qū)域40，其具有可以與介質(zhì)梯度區(qū)域26中的k的最高水平或介質(zhì)區(qū)域32中的k的值的任意一個相同或不同的可選恒定k。介質(zhì)區(qū)域40可以用作例如用于介質(zhì)層12的覆層，以將其密封。
雖然圖2中示出的一些介質(zhì)梯度區(qū)域具有線性分布，并且一些具有非線性分布，線性或非線性分布都可以用于任何梯度區(qū)域。根據(jù)本發(fā)明，僅要求存在第一介質(zhì)梯度區(qū)域26。在本發(fā)明的一個實施例中，在第一介質(zhì)梯度區(qū)域26中的k的最小值相對于介質(zhì)梯度區(qū)域26中k的最高水平表現(xiàn)出至少0.2的減小，該最小值在圖2示出的實施例中在介質(zhì)區(qū)域28鄰接介質(zhì)區(qū)域26的點處。
典型地，在其整體的基本上每個位置，在第一介質(zhì)梯度區(qū)域26中的k的瞬時減小速率在0.025和0.5每10nm介質(zhì)厚度之間。此速率提供在介質(zhì)層12和襯底16之間的良好粘附性，以及對介質(zhì)層12中的例如由熱循環(huán)引起的內(nèi)部破裂的高抵抗性。有利地，因為相同的原因，其它介質(zhì)梯度區(qū)域如30，34和38的k也可以具有在0.025和0.5每10nm介質(zhì)厚度之間的瞬時增加或減小速率。
在本發(fā)明的一個實施例中，在任意或所有介質(zhì)梯度區(qū)域中，瞬時增加或減小速率可以在0.05和0.1每10nm介質(zhì)厚度之間。在此范圍內(nèi)的速率可以在提供整個介質(zhì)層12的總的低平均介電常數(shù)和抑制粘附性損失或破裂之間提供好的平衡。如圖2中24，28，32，36和40處示出的可選恒定k值的區(qū)域，可以具有任意厚度以方便地用于應(yīng)用目的。
如技術(shù)人員所理解的，一般地優(yōu)選介電常數(shù)k的最低實際水平，以減小線間的電容耦合和導致的串擾。因此，如果可能，典型地在所有區(qū)域都使用低介電常數(shù)材料。類似地，當為了粘附性，蝕刻停止性能或其它目的的原因要求使用較高k材料時，在介質(zhì)梯度區(qū)域中介電常數(shù)增加或減小的速率將在不產(chǎn)生粘附性，破裂或其它問題的情況下盡可能的高，以便盡可能的使介質(zhì)層12的總厚度為低k材料。然而，本發(fā)明沒有限制在介質(zhì)層12中使用低k材料，也沒有限制在此文件的實例中使用的特定低k材料。
圖3是根據(jù)本發(fā)明，在圖1的介質(zhì)層12中介電常數(shù)k變化的另一個示例性分布的示意圖。介質(zhì)層12包括介質(zhì)梯度區(qū)域26，30，34和38以及介質(zhì)區(qū)域28和36，所有這些都參考圖2在上面進行了描述。如圖3中示出的分布可以在介質(zhì)梯度區(qū)域30和34的布置點處提供蝕刻停止，以及在26處提供粘附性增強區(qū)域和在38處提供覆層，從而在介質(zhì)層12中保持大部分低k介質(zhì)。
圖4是根據(jù)本發(fā)明在介質(zhì)層12中介電常數(shù)k變化的另一個示例性分布的示意圖。介質(zhì)層12包括由介質(zhì)區(qū)域42分離的介質(zhì)梯度區(qū)域26和38，如上所述，在介質(zhì)區(qū)域42中隨著與襯底表面14的距離k先減小后增加。
圖5是根據(jù)本發(fā)明在介質(zhì)層12中介電常數(shù)k變化的另一個示例性分布的示意圖。介質(zhì)層12包括介質(zhì)梯度區(qū)域26和38以及介質(zhì)區(qū)域24和28，如上所述。在本發(fā)明的此實施例中，介質(zhì)層12的大部分包括低k值材料。
圖6是根據(jù)本發(fā)明在介質(zhì)層12中介電常數(shù)k變化的另一個示例性分布的示意圖。介質(zhì)層12包括如上所述的介質(zhì)梯度區(qū)域38，以及隨著與襯底表面14的距離分別具有減小和增加的k分布的介質(zhì)梯度區(qū)域44和46。在本發(fā)明的此實施例中，介質(zhì)層12的大部分包括低k值材料，而在介質(zhì)梯度區(qū)域38中的高k材料為介質(zhì)層12提供覆層。
構(gòu)成上面關(guān)于圖1-6公開的介質(zhì)區(qū)域和介質(zhì)梯度區(qū)域的材料由包括等離子體增強化學氣相沉積(PECVD)的化學氣相沉積(CVD)制造。在本發(fā)明的優(yōu)選實施例中，介質(zhì)梯度區(qū)域包括由CVD或PECVD沉積的材料，其中溫度，壓力，和/或組分材料的比率以連續(xù)方式變化以提供組分梯度，并且從而產(chǎn)生k梯度。技術(shù)上已公知，改變這些和其它參數(shù)以提供具有不同介電常數(shù)的材料，用于制造恒定k材料，但是目前還沒有公開在給定的工藝中以連續(xù)方式的這種改變以制造具有k梯度的ILD。
根據(jù)本發(fā)明，可以使用任何數(shù)目的材料以制造具有介質(zhì)梯度區(qū)域的ILD。這樣的材料和用于提供它們的工藝包括例如由CVD沉積提供的介質(zhì)材料。這樣的材料在此文件中稱作CVD前體。
本發(fā)明可以例如利用如在具有或不具有氧和/或二氧化碳作為氧化劑下使用的1MS，3MS，4MS，TMCTS，OMCTS等的公知材料。當在襯底16上形成介質(zhì)材料時，本發(fā)明使用此氣體的濃度逐漸增加的連續(xù)變化沉積工藝。此工藝制造一種結(jié)構(gòu)，該結(jié)構(gòu)具有伴隨介電常數(shù)k減小而有機濃度增加的梯度結(jié)構(gòu)。
更具體地，參考圖5示出的示意性實施例，可以由引入第一量的一種或多種有機氣體開始沉積，以在初始介質(zhì)區(qū)域24處形成純二氧化硅區(qū)域，使用技術(shù)上公知的在氧化條件下的原硅酸四乙酯或硅烷，其可以包括向氧化氣體中添加惰性氣體。然后，通過以連續(xù)增加量的方式引入1MS，3MS，4MS，TMCTS和OMCTS中的一種或多種，直到有機材料的全部流量而沒有惰性氣體供給給工藝，完成介質(zhì)梯度區(qū)域26的形成。該工藝可以可選地修正以包括一種或多種能夠產(chǎn)生納米尺寸的空隙的材料，所使用的材料如在Grill等人發(fā)表的美國專利No.6,479,110中公開的材料。在此處，介質(zhì)具有很低的k值，并且將這些沉積條件保持一段時間，產(chǎn)生介質(zhì)區(qū)域28。最后，采用形成介質(zhì)梯度區(qū)域26的基本上相反的順序以制造k增加的介質(zhì)梯度區(qū)域38。
在前述中，在反應(yīng)室中的處理壓力可以是任何標準操作的壓力并且優(yōu)選在約1Torr到約10Torr之間，更優(yōu)選約4Torr。可以使用具有優(yōu)選在300到1000瓦特，更優(yōu)選約600瓦特的源功率的RF功率源?？梢允褂萌魏晤l率和RF功率的組合用于為濺射提供在0瓦特和約500瓦特范圍內(nèi)的偏置功率。溫度范圍優(yōu)選約250℃-550℃。層24，26，28和38的厚度可以是任何設(shè)計厚度，并且典型地在約10nm和150nm之間。因此，如圖1所示，介質(zhì)層12的總厚度可以在約50nm和約5000nm之間。然而，可以根據(jù)技術(shù)上公知的實踐和工藝，變化使用這些條件，以適應(yīng)特殊情況的條件。
在介質(zhì)層12最終形成后，可以采用常規(guī)的光刻和蝕刻工藝以形成如過孔和/或溝槽的蝕刻區(qū)域，用于形成接觸，單鑲嵌互連，雙鑲嵌互連或其它類型的互連。如本領(lǐng)域的技術(shù)人員所公知的，可以用鎢，銅，銅合金，鋁，鋁合金或其它導體材料填充這樣的蝕刻區(qū)域。半導體制造技術(shù)中公知的這些和其它步驟的適當組合可以獲得結(jié)合介質(zhì)梯度區(qū)域的完整半導體器件。
實例包括下面的實例以更清楚地表明本發(fā)明的整個特性。這些實例是示范性的，不是對本發(fā)明的限制。在實例中使用下面的縮寫。
OMCTS指原甲基環(huán)四硅氧烷。
SICON指非晶碳氫摻雜氧化硅。
“間距”指半導體晶片和等離子體電極之間的距離。
HFRF和LFRF分別是用于形成等離子體的高頻和低頻射頻。等離子體是部分電離的氣體。為了制造等離子體，器件用高射頻或微波頻率激發(fā)氣體。然后等離子體發(fā)光，發(fā)射帶電粒子(離子或電子)，和中性活性組分(原子，激發(fā)分子和自由原子團)。這些粒子和組分轟擊襯底，引起等離子體環(huán)境。
在實例1和2中，通過PECVD技術(shù)在硅襯底上沉積介質(zhì)層，使用示出的等離子體和組分條件。

注釋1可選逐漸減小30％，然后逐漸增加到步驟2的水平注釋2可選逐漸增加30％，然后逐漸減小到步驟3的水平

在實例1和2中，在每個步驟1，2和3中制造基本上為恒定k的區(qū)域，而在第一和第二轉(zhuǎn)變期間形成具有增加或減小的k梯度的區(qū)域。
權(quán)利要求
1.一種介質(zhì)層(12)，位于襯底(16)的表面(14)上，所述介質(zhì)層具有頂表面(18)，其中所述介質(zhì)層包括第一介質(zhì)梯度區(qū)域(26，44)，其中介電常數(shù)k隨著與所述襯底表面的距離從最大值連續(xù)減小到最小值。
2.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中在所述第一介質(zhì)梯度區(qū)域(26)中k的瞬時下降速率在整個所述第一介質(zhì)梯度區(qū)域(26)的基本上每個位置處介于0.025和0.5每10nm介質(zhì)厚度(13)之間。
3.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中在所述第一介質(zhì)梯度區(qū)域(26)中k的瞬時下降速率在整個所述第一介質(zhì)梯度區(qū)域(26)的基本上每個位置處介于0.05和0.1每10nm介質(zhì)厚度(13)之間。
4.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中在所述第一介質(zhì)梯度區(qū)域(26)中k的所述最小值相對于所述最大值表現(xiàn)出至少0.2的減小。
5.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中在所述第一介質(zhì)梯度區(qū)域(26)中k的所述最小值相對于所述最大值表現(xiàn)出至少0.5的減小。
6.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中在所述第一介質(zhì)梯度區(qū)域(26)中k的瞬時下降速率與距所述襯底表面(14)的距離呈線性變化。
7.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中在所述第一介質(zhì)梯度區(qū)域(26)中k的瞬時下降速率與距所述襯底表面(14)的距離呈非線性變化。
8.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中所述第一介質(zhì)梯度區(qū)域(26)與所述襯底表面(14)相鄰。
9.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中所述第一介質(zhì)梯度區(qū)域(26)不與所述襯底表面(14)相鄰，所述介質(zhì)層(12)還包括由所述襯底表面(14)和所述第一介質(zhì)梯度區(qū)域(26)限定的初始介質(zhì)區(qū)域(24)。
10.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中所述第一介質(zhì)梯度區(qū)域(26)基本上由化學氣相沉積產(chǎn)物構(gòu)成。
11.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中所述介質(zhì)層基本上由化學氣相沉積產(chǎn)物構(gòu)成。
12.根據(jù)權(quán)利要求1的介質(zhì)層(12)，其中所述介質(zhì)層還包括第二介質(zhì)梯度區(qū)域(30，38，46)，其中k隨著與所述襯底表面(14)的距離連續(xù)增加。
13.根據(jù)權(quán)利要求12的介質(zhì)層(12)，其中所述第二介質(zhì)梯度區(qū)域(30，38，46)形成所述介質(zhì)層(12)的頂表面(18)。
14.根據(jù)權(quán)利要求12的介質(zhì)層(12)，其中所述介質(zhì)層還包括第三介質(zhì)梯度區(qū)域(34)，其中k隨著與所述襯底表面(14)的距離連續(xù)減小，所述第三介質(zhì)梯度區(qū)域(34)與所述襯底表面的距離比所述第二介質(zhì)梯度區(qū)域(30)遠。
15.根據(jù)權(quán)利要求14的介質(zhì)層(12)，其中所述第三介質(zhì)梯度區(qū)域(34)與所述第二介質(zhì)梯度區(qū)域(30)相鄰。
16.根據(jù)權(quán)利要求14的介質(zhì)層(12)其中所述第三介質(zhì)梯度區(qū)域(34)不與所述第二介質(zhì)梯度區(qū)域(30)相鄰，所述介質(zhì)層還包括由所述第二介質(zhì)梯度區(qū)域(30)和所述第三介質(zhì)梯度區(qū)域(34)限定的中間介質(zhì)區(qū)域(32)。
17.一種半導體器件，包括根據(jù)權(quán)利要求1的介質(zhì)層(12)。
18.一種制造位于襯底(16)的表面(14)上的介質(zhì)層(12)的方法，所述方法包括在化學氣相沉積條件下，向所述襯底直接或間接地提供連續(xù)變化組分的化學氣相沉積前體，以形成第一介質(zhì)梯度區(qū)域(26)，其中介電常數(shù)k隨著與所述襯底表面的距離從最大值連續(xù)減小到最小值。
19.根據(jù)權(quán)利要求18的方法，還包括向所述襯底提供初始介質(zhì)區(qū)域(24)，并隨后向所述襯底提供所述第一介質(zhì)梯度區(qū)域(26)。
20.一種制造半導體器件的方法，所述半導體器件包括位于襯底(16)的表面(14)上的介質(zhì)層(12)，所述方法包括在化學氣相沉積條件下，向所述襯底直接或間接地提供連續(xù)變化組分的化學氣相沉積前體，以形成第一介質(zhì)梯度區(qū)域(26)，其中介電常數(shù)k隨著與所述襯底表面的距離從最大值連續(xù)減小到最小值。
21.根據(jù)權(quán)利要求20的方法，還包括向所述襯底提供初始介質(zhì)區(qū)域(24)，并隨后向所述襯底提供所述第一介質(zhì)梯度區(qū)域(26)。
全文摘要
一種用于半導體器件的介質(zhì)層(12)，具有低的整體介電常數(shù)，與半導體襯底的良好粘附性以及對由熱循環(huán)引起的破裂的良好抵抗性。介質(zhì)層(12)由包括連續(xù)變化的介質(zhì)材料沉積條件的方法制造以提供具有介電常數(shù)梯度的介質(zhì)層。
文檔編號C23C16/455GK1906764SQ200480040507
公開日2007年1月31日 申請日期2004年1月14日 優(yōu)先權(quán)日2004年1月14日
發(fā)明者M·翁焦爾, H·希什里, 李加, D·麥克赫倫, H·A·奈三世 申請人:國際商業(yè)機器公司