級的標(biāo)準(zhǔn)單元前面串聯(lián)互連電阻結(jié)構(gòu)）的等效電路示意圖；圖4為本發(fā)明一實(shí) 施例環(huán)形振蕩器的延遲仿真結(jié)構(gòu)（在環(huán)形振蕩器的每一級的標(biāo)準(zhǔn)單元前面增加互連電容 結(jié)構(gòu)）的等效電路不意圖。
[0039] 在圖3和圖4中，環(huán)形振蕩器電路可以包括多個(gè)標(biāo)準(zhǔn)單元10和分頻器12 ;其中， 標(biāo)準(zhǔn)單元10的個(gè)數(shù)通常為大于等于3的正奇數(shù)，在本發(fā)明的下述實(shí)施例中，僅以包括3個(gè) 標(biāo)準(zhǔn)單元10為例進(jìn)行說明。
[0040] 如圖3所示，三個(gè)首尾串聯(lián)的標(biāo)準(zhǔn)單元10構(gòu)成一個(gè)環(huán)形振蕩器，其中一個(gè)標(biāo)準(zhǔn) 單元10的輸出端與分頻器12的輸入端相連，標(biāo)準(zhǔn)單元10為反相器（inverter)、與非門 (nand)和或非門（nor)中的一種或多種；本發(fā)明環(huán)形振蕩器電路的互連寄生電阻電容校 準(zhǔn)結(jié)構(gòu)的關(guān)鍵點(diǎn)是，其還包括：在每一個(gè)標(biāo)準(zhǔn)單元10前面增加特定的互連寄生電阻子結(jié)構(gòu) 14,用于區(qū)分并校準(zhǔn)多晶硅互連和金屬互連的寄生電阻提取時(shí)存在的誤差。
[0041] 如圖4所示，三個(gè)首尾串聯(lián)的標(biāo)準(zhǔn)單元10構(gòu)成一個(gè)環(huán)形振蕩器，其中一個(gè)標(biāo)準(zhǔn) 單元10的輸出端與分頻器12的輸入端相連，標(biāo)準(zhǔn)單元10為反相器（inverter)、與非門 (nand)和或非門（nor)中的一種或多種；本發(fā)明環(huán)形振蕩器電路的互連寄生電阻電容校準(zhǔn) 結(jié)構(gòu)的關(guān)鍵點(diǎn)是，其還包括：在每一個(gè)標(biāo)準(zhǔn)單元10輸出端和接地端之間增加特定的電容子 結(jié)構(gòu)16,用于區(qū)分并校準(zhǔn)多晶硅互連和金屬互連之間的寄生電容提取時(shí)存在的誤差。
[0042] 通過增加上述這兩種子結(jié)構(gòu)，即在每個(gè)標(biāo)準(zhǔn)單元前面串聯(lián)互連電阻子結(jié)構(gòu)14(如 圖3所示）和在每個(gè)標(biāo)準(zhǔn)單元輸出端和接地端之間并聯(lián)互連電容子結(jié)構(gòu)16 (如圖3所示）， 找到電路仿真誤差是器件模型引起的或是互連寄生電阻和電容引起的。在本發(fā)明的實(shí)施例 中，可以提供下述幾種比較典型的互連電阻子結(jié)構(gòu)或并聯(lián)互連電容子結(jié)構(gòu)：
[0043] 實(shí)施例一
[0044] 請參閱圖5,圖5為本發(fā)明一實(shí)施例環(huán)形振蕩器電路延遲仿真的互連寄生電阻電 容校準(zhǔn)結(jié)構(gòu)中的互連寄生電阻子結(jié)構(gòu)（即在每個(gè)標(biāo)準(zhǔn)單元前面增加蛇形多晶硅互連電阻 單元）的示意圖。該互連寄生電阻子結(jié)構(gòu)為在每個(gè)標(biāo)準(zhǔn)單元前面增加的蛇形多晶硅互連電 阻單元，以校準(zhǔn)多晶硅互連的阻值。
[0045] 如圖所示，兩個(gè)標(biāo)準(zhǔn)單元10分別包括1個(gè)PMOS和1個(gè)NM0S，其中，AA為有源區(qū)， POLY為多晶硅層，CONTACT為接觸孔，Ml為金屬互連層，VSS為接地端，VDD為電源端。其 中，兩個(gè)標(biāo)準(zhǔn)單元10的通過位于POLY多晶硅層中的蛇形多晶硅互連電阻單元相連。
[0046] 具體地，該蛇形多晶硅互連電阻單元的一端通過CONTACT通孔層中的通孔與Ml金 屬互連層中的，兩個(gè)標(biāo)準(zhǔn)單元10的一金屬線相連個(gè)標(biāo)準(zhǔn)單元的輸出端與該金屬線相連；該 蛇形多晶硅互連電阻單元的另一端通過Ml金屬互連層中的金屬線與另一個(gè)標(biāo)準(zhǔn)單元的輸 入端相連。較佳地，多晶硅互連電阻單元上面覆蓋有一層金屬硅化物。
[0047]實(shí)施例二
[0048] 請參閱圖6,圖6為本發(fā)明一實(shí)施例環(huán)形振蕩器電路延遲仿真的互連寄生電阻電 容校準(zhǔn)結(jié)構(gòu)中的互連寄生電容子結(jié)構(gòu)（即在每個(gè)標(biāo)準(zhǔn)單元輸出端和接地端之間增加梳狀 多晶硅互連電容單元）的示意圖。該互連寄生電容子結(jié)構(gòu)為在每個(gè)標(biāo)準(zhǔn)單元10的輸出端 和接地端之間增加梳狀多晶硅互連電容單元，以校準(zhǔn)多晶硅互連對襯底的寄生電容。
[0049] 如圖所示，兩個(gè)標(biāo)準(zhǔn)單元10分別包括1個(gè)PMOS和1個(gè)NM0S，其中，AA為有源區(qū)， POLY為多晶硅層，CONTACT為通孔層，Ml為金屬互連層，VSS為接地端，VDD為電源端。其中， 兩個(gè)標(biāo)準(zhǔn)單元10的一個(gè)標(biāo)準(zhǔn)單元的輸出端直接通過Ml金屬互連層中的金屬線與另一個(gè)標(biāo) 準(zhǔn)單元的輸入端相串聯(lián)，位于POLY多晶硅層中的梳狀多晶硅互連電容單元通過CONTACT通 孔層中的通孔也與該Ml金屬互連層中的金屬線相連。
[0050] 具體地，該梳狀多晶娃互連電容單元通過CONTACT通孔層中的通孔與Ml金屬互連 層中的金屬線相連，兩個(gè)標(biāo)準(zhǔn)單元10中的一個(gè)標(biāo)準(zhǔn)單元的輸出端，通過Ml金屬互連層中的 該金屬線與另一個(gè)標(biāo)準(zhǔn)單元的輸入端相串聯(lián)。較佳地，多晶硅互連電容單元上面覆蓋有一 層金屬硅化物。
[0051] 實(shí)施例三
[0052] 請參閱圖7,圖7為本發(fā)明一實(shí)施例環(huán)形振蕩器電路延遲仿真的互連寄生電阻電 容校準(zhǔn)結(jié)構(gòu)中的互連寄生電容子結(jié)構(gòu)（即在每個(gè)標(biāo)準(zhǔn)單元輸出端和接地端之間增加插指 狀多晶硅互連電容單元）的示意圖。也就是說，該互連寄生電容子結(jié)構(gòu)為在每個(gè)標(biāo)準(zhǔn)單元 10輸出端和接地端之間增加插指狀多晶硅互連電容單元，以校準(zhǔn)多晶硅互連之間的寄生耦 合電容。
[0053] 如圖所示，兩個(gè)標(biāo)準(zhǔn)單元10分別包括1個(gè)PMOS和1個(gè)NM0S，其中，AA為有源區(qū)， POLY為多晶硅層，CONTACT為通孔層，Ml為金屬互連層，VSS為接地端，VDD為電源端。其中， 兩個(gè)標(biāo)準(zhǔn)單元10中的一個(gè)標(biāo)準(zhǔn)單元的輸出端直接通過Ml金屬互連層中的金屬線與另一個(gè) 標(biāo)準(zhǔn)單元的輸入端相串聯(lián)，位于POLY多晶娃層中的插指狀多晶娃電容單元通過CONTACT通 孔層中的通孔也與該Ml金屬互連層中的金屬線相連。
[0054] 具體地，該插指狀多晶硅互連電容單元通過CONTACT通孔層中的通孔與Ml金屬互 連層中的金屬線相連，兩個(gè)標(biāo)準(zhǔn)單元中的一個(gè)標(biāo)準(zhǔn)單元的輸出端，通過Ml金屬互連層中的 該金屬線與另一個(gè)標(biāo)準(zhǔn)單元的輸入端相串聯(lián)相連。較佳地，多晶硅互連電容單元上面覆蓋 有一層金屬硅化物。
[0055] 實(shí)施例四
[0056] 請參閱圖8,圖8為本發(fā)明一實(shí)施例環(huán)形振蕩器電路延遲仿真的互連寄生電阻電 容校準(zhǔn)結(jié)構(gòu)中的互連寄生電阻子結(jié)構(gòu)（即在每個(gè)標(biāo)準(zhǔn)單元前面增加蛇形金屬互連電阻單 元）的示意圖。也就是說，該互連寄生電阻子結(jié)構(gòu)為在每個(gè)標(biāo)準(zhǔn)單元10前面增加蛇形金屬 互連電阻單元，以校準(zhǔn)金屬互連的阻值。需要說明的是，該蛇形金屬互連電阻單元可以位 于多層金屬互連中的任意一層，金屬互連采用的金屬材料可以為鋁、銅、或其他金屬。如果 蛇形金屬互連電阻單元沒有位于Ml金屬互連層中，那么，該蛇形金屬互連電阻單元就通過 via通孔層中的通孔與Ml金屬互連層中的金屬線相連。
[0057] 如圖所示，兩個(gè)標(biāo)準(zhǔn)單元10分別包括1個(gè)PMOS和1個(gè)NM0S，其中，AA為有源區(qū)， POLY為多晶硅層，CONTACT為通孔層，Ml為金屬互連層，VSS為接地端，VDD為電源端。在本 實(shí)施例中，兩個(gè)標(biāo)準(zhǔn)單元10間直接通過Ml金屬互連層中的蛇形金屬互連電阻單元相串聯(lián)。
[0058] 實(shí)施例五
[0059] 請參閱圖9,圖9為本發(fā)明一實(shí)施例環(huán)形振蕩器的環(huán)形振蕩器電路延遲仿真的互 連寄生電阻校準(zhǔn)結(jié)構(gòu)中的互連寄生電容子結(jié)構(gòu)（即在即在每個(gè)標(biāo)準(zhǔn)單元輸出端和接地端 之間增加梳狀金屬互連電容單元）。也就是說，該互連寄生電容子結(jié)構(gòu)為在每個(gè)標(biāo)準(zhǔn)單元輸 出端和接地端之間增加梳狀金屬互連電容單元，以校準(zhǔn)金屬互連對襯底的寄生電容。
[0060] 如圖所示，兩個(gè)標(biāo)準(zhǔn)單元10分別包括1個(gè)PMOS和1個(gè)NM0S，其中，AA為有源區(qū)， POLY為多晶硅層，CONTACT為通孔層，Ml為金屬互連層，VSS為接地端，VDD為電源端。在本 實(shí)施例中，兩個(gè)標(biāo)準(zhǔn)單元10中的一個(gè)標(biāo)準(zhǔn)單元的輸出端直接通過Ml金屬互連層中的金屬 線與另一個(gè)標(biāo)準(zhǔn)單元的輸入端相串聯(lián)，位于Ml金屬互連層中的梳狀金屬互連電容單元也 與該Ml金屬互連層中的金屬線相連。
[0061] 需要說明的是，該梳狀金屬互連電容單元可以為多層金屬互連中的任意一層，金 屬互連采用的金屬材料可以為鋁、銅、或其他金屬。如果該梳狀金屬互連電容單元沒有位于 Ml金屬互連層中，那么，該梳狀金屬互連電容單元就通過via通孔層中的通孔與Ml金屬互 連層中的金屬線相連。
[0062] 實(shí)施例六
[0063] 請參閱圖10,圖10為本發(fā)明一實(shí)施例環(huán)形振蕩器的環(huán)形振蕩器電路延遲仿真的 互連寄生電阻電容校準(zhǔn)結(jié)構(gòu)中的互連寄生電容子結(jié)構(gòu)（即在每個(gè)標(biāo)準(zhǔn)單元輸出端和接地 端之間增加同層插指狀金屬互連電容單元）的示意圖。也就是說，該互連寄生電容子結(jié)構(gòu) 為在每個(gè)標(biāo)準(zhǔn)單元輸出端和接地端之間增加插指狀金屬互連電容單元，以校準(zhǔn)同層金屬互 連之間的寄生耦合電容。
[0064] 如圖所示，兩個(gè)標(biāo)準(zhǔn)單元10分別包括1個(gè)PMOS和1個(gè)NM0S，其中，AA為有源區(qū)， POLY為多晶硅層，CONTACT為通孔層，Ml為金屬互連層，VSS為接地端，VDD為電源端。在本 實(shí)施例中，兩個(gè)標(biāo)準(zhǔn)單元10中的一個(gè)標(biāo)準(zhǔn)單元的輸出端直接通過Ml金屬互連層中的金屬 線與另一個(gè)標(biāo)準(zhǔn)單元的輸入端相串聯(lián)，位于Ml金屬互連層中的插指狀金屬互連電容單元 也與該Ml金屬互連層中的金屬線相連