蝕刻速率模擬及其在室內(nèi)和室對室匹配中的用途

文檔序號：2869298閱讀：152來源：國知局

蝕刻速率模擬及其在室內(nèi)和室對室匹配中的用途
【專利摘要】本發(fā)明涉及蝕刻速率模擬及其在室內(nèi)和室對室匹配中的用途。具體而言，一種用于進行室對室匹配的方法包括接收在第一等離子體系統(tǒng)的射頻發(fā)生器的輸出處測量的電壓和電流。所述方法進一步包括計算多項的總和。第一項是系數(shù)與所述電壓的函數(shù)的第一乘積。第二項是系數(shù)與所述電流的函數(shù)的第二乘積。第三項是系數(shù)、所述電壓的函數(shù)和所述電流的函數(shù)的第三乘積。所述方法進一步包括確定所述總和為與所述第一等離子體系統(tǒng)相關的蝕刻速率并且調(diào)節(jié)來自第二等離子體系統(tǒng)的射頻發(fā)生器的功率輸出以達到與所述第一等離子體系統(tǒng)相關的蝕刻速率。
【專利說明】蝕刻速率模擬及其在室內(nèi)和室對室匹配中的用途

【技術(shù)領域】
[0001] 本實施方式涉及蝕刻速率模擬及其在室內(nèi)和室對室匹配中的用途。

【背景技術(shù)】
[0002] 等離子體室用作多種處理，例如，清潔晶片、在晶片上沉積材料等。等離子體用于執(zhí)行這些處理。例如，射頻（RF)發(fā)生器產(chǎn)生射頻信號以輸送到等離子體室，從而在等離子體室內(nèi)產(chǎn)生等離子體。射頻發(fā)生器可以2兆赫茲（MHz)的射頻發(fā)生器、27MHz射頻發(fā)生器或 60MHz射頻發(fā)生器。
[0003] 另一種處理包括蝕刻晶片。然而，當在等離子體室中蝕刻晶片時，晶片的蝕刻速率在等離子體室內(nèi)隨著時間的變化而變化。例如，當27MHz射頻發(fā)生器用于供應射頻功率到等離子體室以蝕刻晶片時，蝕刻速率存在〇. 85%的變化。又例如，當60MHz射頻發(fā)生器用于供應射頻功率到等離子體室以蝕刻晶片時，蝕刻速率存在1. 08%的變化。
[0004]此外，當晶片在多個等離子體室中蝕刻時，作用在晶片上的蝕刻速率可以不同。例如，當27MHz射頻發(fā)生器用于供應射頻功率到等離子體室以蝕刻晶片時，蝕刻速率在室與室之間的變化可以是3. 3%。作為另一個實例，當60MHz射頻發(fā)生器用于供應射頻功率到等離子體室以蝕刻晶片時，蝕刻速率在室與室之間的變化可以是4. 8 %。
[0005] 正是在這種背景下提出本發(fā)明中描述的實施方式。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的實施方式提供了用于蝕刻速率模擬及其在室內(nèi)匹配和室對室 (chamber-to-chamber)匹配中的用途的設備、方法和計算機程序。應當理解，本發(fā)明的實施方式可以用多種方式實施，例如，方法、設備、系統(tǒng)、裝置或計算機可讀的介質(zhì)上的方法。以下描述幾個實施方式。
[0007]在一些實施方式中，模擬蝕刻速率以便于蝕刻速率的室對室匹配和/或室內(nèi)匹配。例如，蝕刻速率被確定為系數(shù)與電壓和/或電流的函數(shù)。所確定的蝕刻速率用于維持等離子體系統(tǒng)恒定的蝕刻速率或者在多個等離子體系統(tǒng)之間維持恒定的蝕刻速率。
[0008]在各種實施方式中，描述了一種用于根據(jù)蝕刻速率模擬進行蝕刻速率的室對室匹配的方法。所述方法包括接收在第一等離子體系統(tǒng)的射頻（RF)發(fā)生器的輸出處在第一時間測量的電壓和電流并且計算第一項、第二項和第三項的總和。所述第一項是系數(shù)與所述電壓的函數(shù)的第一乘積，并且所述第二項是系數(shù)與所述電流的函數(shù)的第二乘積，并且所述第三項是系數(shù)、所述電壓的函數(shù)和所述電流的函數(shù)的第三乘積；所述方法進一步包括確定所述總和為與所述第一等離子體系統(tǒng)相關的蝕刻速率并且調(diào)節(jié)來自第二等離子體系統(tǒng)的射頻發(fā)生器的功率輸出以達到與所述第一等離子體系統(tǒng)相關的蝕刻速率。所述方法由處理器執(zhí)行。
[0009]在幾個實施方式中，描述了一種用于根據(jù)蝕刻速率模擬進行蝕刻速率的室內(nèi)匹配的方法。所述方法包括接收在等離子體系統(tǒng)的射頻發(fā)生器的輸出處在第一時間測量的電壓和電流并且計算第一項、第二項和第三項的總和。所述第一項是系數(shù)與所述電壓的函數(shù)的第一乘積，并且所述第二項是系數(shù)與所述電流的函數(shù)的第二乘積，并且所述第三項是系數(shù)、所述電壓的函數(shù)和所述電流的函數(shù)的第三乘積；所述方法進一步包括確定所述總和為與所述等離子體系統(tǒng)相關的蝕刻速率并且調(diào)節(jié)來自等離子體系統(tǒng)的射頻發(fā)生器的在第二時間的功率輸出以達到與所述蝕刻速率。所述方法由處理器執(zhí)行。
[0010] 在一些實施方式中，描述了一種用于模擬蝕刻速率的等離子體系統(tǒng)。第一等離子體系統(tǒng)包括用于產(chǎn)生射頻信號的射頻發(fā)生器。射頻發(fā)生器包括便于傳輸射頻信號的輸出。第一等離子體系統(tǒng)進一步包括：復阻抗傳感器，其連接至輸出上，用于測量射頻信號的復電壓和復電流；等離子體室，其用于在接收到射頻信號時產(chǎn)生等離子體；以及阻抗匹配電路，其經(jīng)由電纜連接至射頻發(fā)生器并且經(jīng)由射頻傳輸線連接至等離子體室。第一等離子體系統(tǒng) 包括處理器，該處理器連接至所述復阻抗傳感器，以接收來自所述復阻抗傳感器的復電壓和復電流的測量值。所述處理器用于接收在第二等離子體系統(tǒng)的射頻發(fā)生器的輸出處測量的電壓和電流并且計算第一項、第二項和第三項的總和。所述第一項是系數(shù)與在所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的電壓的函數(shù)的第一乘積。所述第二項是系數(shù)與在所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的所述電流的函數(shù)的第二乘積。所述第三項是系數(shù)、在所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的電壓的函數(shù)以及在所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的所述電流的函數(shù)的第三乘積。所述處理器進一步用于確定所述總和為與所述第二等離子體系統(tǒng)相關的蝕刻速率，并且調(diào)節(jié)在第一等離子體系統(tǒng)的射頻發(fā)生器的輸出處測量的功率以達到與所述第二等離子體系統(tǒng)相關的蝕刻速率。根據(jù)復電壓和復電流完成功率的調(diào) 節(jié)。
[0011] 上述實施方式的一些優(yōu)點包括提供蝕刻速率的模型。例如，蝕刻速率被確定為系數(shù)與電壓和/或電流的函數(shù)。作為另一個實例，蝕刻速率被確定為系數(shù)與電壓的函數(shù)、或電流的函數(shù)、或電壓的函數(shù)和電流的函數(shù)的組合的乘積的總和。模型是可行的并且使用處理器較少的計算時間和較少的資源，例如，較少數(shù)量的蝕刻速率測量裝置（ERMD)等，來維持蝕刻速率。例如，沒必要使用ERMS來測量蝕刻速率以達到室內(nèi)蝕刻速率均勻性。作為另一個實例，沒必要在例如室對室等多個等離子體系統(tǒng)中使用多個ERMD以在處理半導體襯底的同時實現(xiàn)蝕刻速率均勻性。另外，蝕刻速率的室內(nèi)或室對室均勻性提供了獨立于在等離子體系統(tǒng)中的射頻發(fā)生器供應電壓和/或電流以蝕刻晶片的時間的蝕刻速率的確定性。
[0012] 結(jié)合附圖，從以下詳細描述會明白其他方面。

【專利附圖】

【附圖說明】
[0013] 結(jié)合附圖，參照以下描述可以最好地理解實施方式。
[0014] 圖1是用于圖示根據(jù)本發(fā)明描述的一些實施方式的作為電壓和電流的函數(shù)的模型蝕刻速率的示意圖。
[0015] 圖2A是圖示根據(jù)本發(fā)明描述的一些實施方式的用于確定模型蝕刻速率的等離子體系統(tǒng)的實施方式的示意圖。
[0016] 圖2B是圖示根據(jù)本發(fā)明描述的多個實施方式的等離子體系統(tǒng)的實施方式的示意圖，該系統(tǒng)包括與圖2A的等離子體系統(tǒng)的工具類型相同或相似的工具。
[0017] 圖3是根據(jù)本發(fā)明描述的幾個實施方式的射頻（RF)傳輸線的結(jié)構(gòu)的實施方式的示意圖。
[0018] 圖4A是圖示根據(jù)本發(fā)明描述的一些實施方式的用于確定供確定蝕刻速率用的電壓和電流的系數(shù)的等離子體系統(tǒng)的實施方式的方框圖。
[0019] 圖4B是圖示根據(jù)本發(fā)明描述的多個實施方式的用于確定供確定蝕刻速率用的電壓和電流的系數(shù)的另一個等離子體系統(tǒng)的實施方式的方框圖。
[0020] 圖5是描繪了根據(jù)本發(fā)明描述的幾個實施方式的當z兆赫茲（MHz)的射頻發(fā)生器是可操作的并且X和yMHz的射頻發(fā)生器是不可操作的時候使用蝕刻速率測量裝置（ERMD) 確定的蝕刻速率模型的平均值與測量的蝕刻速率的平均值的關系的坐標圖的實施方式。
[0021] 圖6是描繪了根據(jù)本發(fā)明描述的一些實施方式的當zMHz射頻發(fā)生器是可操作的并且X和yMHz射頻發(fā)生器是不可操作的時候蝕刻速率模型的平均值與平均蝕刻速率的誤差的關系的坐標圖的實施方式。
[0022] 圖7A示出了根據(jù)本發(fā)明描述的一些實施方式的當27MHz射頻發(fā)生器是可操作的時候測量的蝕刻速率的平均值與模型的蝕刻速率的坐標圖的實施方式，以圖示測量的蝕刻速率與模型的蝕刻速率之間的一般線性關系。
[0023] 圖7B示出了根據(jù)本發(fā)明描述的一些實施方式的當60MHz射頻發(fā)生器是可操作的時候測量的蝕刻速率的平均值與模型的蝕刻速率的坐標圖的實施方式，以圖示測量的蝕刻速率與模型的蝕刻速率之間的一般線性關系。

【具體實施方式】
[0024] 以下實施方式描述了用于使用功率控制模式進行室匹配的系統(tǒng)和方法。本實施方式可以在沒有一些或所有的這些具體細節(jié)的情況下實施將是顯而易見的。在其他實例中，未詳細描述公知的方法操作以便不會不必要地模糊本實施方式。
[0025] 圖1是用于圖示作為電壓和/或電流的函數(shù)的模型蝕刻速率的示意圖。在一些實施方式中，以納米每分鐘為單位測量蝕刻速率。在射頻（RF)發(fā)生器的輸出處測量電壓，并且在射頻發(fā)生器的輸出處測量電流。
[0026] 當電壓和電流中的一者或多者發(fā)生變化時，模型蝕刻速率也發(fā)生變化。
[0027] 在一些實施方式中，電壓是電壓幅值，電流是電流幅值。幅值的實例包括零-峰值幅值、峰值-峰值幅值和均方根（RMS)幅值。
[0028] 圖2A是圖示了用于確定模型蝕刻速率的等離子體系統(tǒng)100的實施方式的示意圖。等離子體系統(tǒng)100包括X兆赫茲（MHz)射頻（RF)發(fā)生器、yMHz射頻發(fā)生器和zMHz射頻發(fā)生器。XMHz的實例包括2MHz、27MHz和60MHz。yMHz的實例包括2MHz、27MHz和60MHz。 zMHz的實例包括 2MHz、27MHz和 60MHz。
[0029]在一些實施方式中，XMHz不同于yMHz和zMHz，并且yMHz不同于zMHz。例如，當XMHz是 2MHz時，yMHz是 27MHz并且zMHz是 60MHz。
[0030] 應該指出的是，在一些實施方式中，連接到射頻發(fā)生器的輸出上的復阻抗傳感器被校準到精確水平。例如，每次在輸出102進行測量時，連接到XMHz的射頻發(fā)生器的輸出 102上的復阻抗傳感器119測量相同的電壓量、相同的電流量和/或相同的相位量。作為另一個實例，每次在輸出102進行測量時，復阻抗傳感器119測量在輸出102的電壓的測量閾值范圍內(nèi)的電壓量，并且/或者測量在輸出102的電流的測量閾值范圍內(nèi)的輸出102的電流量，并且/或者測量在輸出102的相位的測量閾值范圍內(nèi)的輸出102的相位。作為又另一個實例，在大部分時間內(nèi)，在輸出102進行測量，每次在輸出102進行測量時，復阻抗傳感器119測量相同的電壓量、相同的電流量和/或相同的相位量。作為另一個實例，在大部分時間內(nèi)，在輸出102進行測量，復阻抗傳感器119測量在輸出102的電壓的測量閾值范圍內(nèi) 的電壓量，并且/或者測量在輸出102的電流的測量閾值范圍內(nèi)的輸出102的電流量，并且 /或者測量在輸出102的相位的測量閾值范圍內(nèi)的輸出102的相位。
[0031] 在一些實施方式中，另一個復阻抗傳感器（未示出）連接到輸出108上，并且還有另一個復阻抗傳感器（未示出）連接到輸出112上。
[0032] 在幾個實施方式中，術(shù)語"復阻抗傳感器"和"復電壓傳感器"及"復電流傳感器" 可替換使用。
[0033] 應該指出的是，在各種實施方式中，相位是電壓與電流之間的相位。例如，當電壓是Vm伏特并且電流是Im安培時，電壓與電流之間的相位是Φ度，其中m是大于零的整數(shù)。
[0034] 在各種實施方式中，用于校準XMHz、yMHz和zMHz射頻發(fā)生器的復阻抗傳感器遵循預設標準，例如，美國國家標準技術(shù)協(xié)會（NIST)標準。例如，連接到射頻發(fā)生器的輸出上的校準的復阻抗傳感器可通過NIST追蹤。
[0035] 在多個實施方式中，在等離子體系統(tǒng)100內(nèi)使用任意數(shù)量的射頻發(fā)生器，例如，兩個、四個等。
[0036] 阻抗匹配電路104經(jīng)由射頻電纜106連接到輸出102上。類似地，阻抗匹配電路 104經(jīng)由射頻電纜110連接至yMHz射頻發(fā)生器的輸出108,并且阻抗匹配電路104經(jīng)由射頻電纜114連接至zMHz射頻發(fā)生器的輸出112。阻抗匹配電路104使連接至阻抗匹配電路104的一端的負載的阻抗與連接至阻抗匹配電路104的另一端的源的阻抗匹配。例如，阻抗匹配電路104使射頻傳輸線116和等離子體室118的阻抗與XMHz射頻發(fā)生器、yMHz 射頻發(fā)生器、zMHz射頻發(fā)生器、射頻電纜106、射頻電纜110和射頻電纜114的阻抗匹配。
[0037] 等離子體室118經(jīng)由射頻傳輸線116連接至阻抗匹配電路104。等離子體室118 包括卡盤120、上電極122和其他部分（未示出），例如，包圍上電極122的上電介質(zhì)環(huán)、包圍上電介質(zhì)環(huán)的上電極延伸體、包圍卡盤120的下電極的下電介質(zhì)環(huán)、包圍下電介質(zhì)環(huán)的下電極延伸體、上等離子體禁區(qū)（PEZ)環(huán)、下PEZ環(huán)等。上電極122定位成與卡盤120相對并面對卡盤。假晶片124支撐在卡盤120的上表面126上。每個下電極和上電極122是由金屬制成的，例如，由鋁、鋁的合金、銅等制成?？ūP120的實例包括靜電卡盤（ESC)和磁卡盤。
[0038] 在一些實施方式中，假晶片124用于確定蝕刻速率。例如，假晶片124是由與半導體不同的材料制成的。與半導體不同的材料的實例包括玻璃、鈉鈣、硼硅酸鹽、石英、陶瓷、碳纖維等。作為另一個實例，假晶片124比半導體晶片便宜。
[0039] 在一些實施方式中，使用半導體晶片來代替假晶片124。在生產(chǎn)期間在半導體晶片上進行多種處理，例如，化學氣相沉積、清潔、沉積、濺鍍、蝕刻、離子注入、抗蝕劑剝離等。在半導體晶片上形成集成電路，例如，專用集成電路（ASIC)、可編程邏輯器件（PLD)等，并且集成電路用于各種電子產(chǎn)品，例如，手機、平板電腦、智能電話、計算機、筆記本電腦、網(wǎng)絡設備等。
[0040] 射頻電纜106、110、114、阻抗匹配電路104、射頻傳輸線116和等離子體室118是等離子體系統(tǒng)100的工具133的零件。
[0041] 在一些實施方式中，上電極122包括連接至中央氣體進口（未示出）的一個或多個氣體入口，例如，孔等。中央氣體進口接收來自氣體貯存器（未示出）的一種或多種處理氣體。處理氣體的實例包括含氧氣體，例如，O2。處理氣體的其他實例包括含氟氣體，例如，四氟化碳（CF4)、六氟化硫（SF6)、六氟乙烷（C2F6)等。上電極122接地。卡盤120經(jīng)由阻抗匹配電路104連接至XMHz射頻發(fā)生器、yMHz射頻發(fā)生器和zMHz射頻發(fā)生器。
[0042] 當在上電極122與卡盤120之間供應處理氣體時并且當XMHz射頻發(fā)生器和/或 yMHz射頻發(fā)生器和/或zMHz射頻發(fā)生器經(jīng)由阻抗匹配電路104和射頻傳輸線116供應射頻信號到卡盤120時，處理氣體被點燃以在等離子體室118內(nèi)產(chǎn)生等離子體。
[0043] 當XMHz射頻發(fā)生器產(chǎn)生射頻信號并且經(jīng)由輸出102、射頻電纜106、阻抗匹配電路104和射頻傳輸線116將其提供到上面放置有假晶片124的卡盤120時，復阻抗傳感器 119測量輸出102處的復電壓和復電流。在一些實施方式中，復電壓和復電流包括電壓幅值、電流幅值以及電壓幅值與電流幅值之間的相位。復阻抗傳感器119測量的復電壓和復電流經(jīng)由電纜127提供到主系統(tǒng)130的處理器128,以便存儲在主系統(tǒng)130的存儲設備132 中。處理器128經(jīng)由電纜127連接至復阻抗傳感器119。
[0044]本文中使用的處理器可以是中央處理器（CPU)、微處理器、專用集成電路（ASIC)、可編程邏輯器件（PLD)等。存儲設備的實例包括只讀存儲器（ROM)、隨機存取處理器（RAM) 或它們的組合。存儲設備可以是閃存、存儲磁盤冗余陣列（RAID)、硬盤等。
[0045] 類似地，連接至輸出108和112的復阻抗傳感器（未示出）經(jīng)由對應的電纜提供復電壓和復電流到測量值到處理器128,以便存儲在存儲設備132中。
[0046] 處理器128根據(jù)從復阻抗傳感器119接收的復電壓和復電流在&時間的測量值計算與等離子體系統(tǒng)100相關的蝕刻速率。當XMHz射頻發(fā)生器162經(jīng)由輸出102供應功率到等離子體室118時，生成并接收復電壓和復電流的測量值。處理器128根據(jù)測量的復電壓和復電流生成模型蝕刻速率。例如，處理器128計算多個項的總和以確定與等離子體系統(tǒng)100相關的模型蝕刻速率。每個項是系數(shù)與在A時間測量的電壓的函數(shù)的乘積，或者系數(shù)與在h時間測量的電流的函數(shù)的乘積，或者系數(shù)、在A時間測量的電壓的函數(shù)和在 L時間測量的電流的函數(shù)的乘積。舉例來說，處理器128計算模型蝕刻速率ER1001等于 CiiVi+C1211，這是一階多項式，而C11V1和C12I1中的每個都是項，C11和C12是系數(shù)，V1是復阻抗傳感器119在時間測量的電壓幅值，并且I1是復阻抗傳感器119在時間測量的電流幅值。作為另一個實例，蝕刻速率模型ER1002按照以下方式計算=C21VJC22VC23V1WC24V1I1 +C25I12,這是二階多項式，C21VpC22I1A23VAc24V山和C25I12 中的每個都是項，C21、C22、C23、C24 和C25是系數(shù)，I12是I1的二次冪函數(shù)，V12是電壓V1的二次冪函數(shù)。作為又一個實例，模型蝕刻速率ER1003 按照以下方式計算：C31VfC32I^C33V1WC34V山+C35I1WC36VAC37V12IfC38V山2 +C39I13,這是三階多項式，C31V1'C32I1'C33V12'C34V1I1'C35I12'C36V13'C37V12I1'C38V山2 和C39I13 中的每個都是項，c31、C32、C33、C34、C35、C36、C37、C38和C39是系數(shù)，I13是電流I1的三次冪函數(shù)， V13是電壓V1的三次冪函數(shù)。作為另一個實例，模型蝕刻速率ER1004按照以下方式計算：C 54ιΛ這是四階多項式，C41VpC42IpC43VAC44V1IpC45IAC46V1^C47V12KC48V山2、C49IAC5tlV1' C51V13IpC52V12IAC53V1I13 和C54I14 中的每個都是項，c41、c42、c43、c44、c45、c46、c47、c48、c49、c5。、C51、C52、C53和C54是系數(shù)，I14是電流I1的四次冪函數(shù)，V14是電壓V1的四次冪函數(shù)。
[0047] 應該指出的是，Vm是電壓幅值，例如，零-峰值電壓、峰值-峰值電壓、均方根（RMS) 電壓等，并且Ini是電流幅值，例如，零-峰值電流、峰值-峰值電流、均方根電流等，其中"m" 是大于零的整數(shù)。應該指出的是，在一些實施方式中，一階多項式、二階多項式、三階多項式和四階多項式中的每一個是泰勒級數(shù)展開式的一部分。舉例來說，處理器128計算蝕刻速率模型ERlOOn等于泰勒級數(shù)展開式，其還是電壓V1的函數(shù)、I1的函數(shù)和系數(shù)的η階多項式，其中η是整數(shù)。舉例來說，處理器128計算蝕刻速率ERlOOn為收斂于數(shù)值的η階多項式，其中η是大于零的整數(shù)。
[0048] 在各種實施方式中，蝕刻速率模型中的項的數(shù)量在1至例如，100、1000UOOOO等大數(shù)值的范圍內(nèi)變化。例如，蝕刻速率ER1001包括兩項，蝕刻速率ER1002包括五項，蝕刻速率ER1003包括九項，而蝕刻速率ER1004包括14項。
[0049] 在多個實施方式中，用于確定與等離子體系統(tǒng)有關的蝕刻速率模型的多個項由使用者經(jīng)由與處理器128連接上的輸入設備（未示出）輸入，例如，經(jīng)由鼠標、鍵盤、手寫筆、觸屏等輸入。在多個實施方式中，處理器128確定用于確定與等離子體系統(tǒng)相關的蝕刻速率模型的多個項，以實現(xiàn)收斂于蝕刻速率模型的數(shù)值。例如，處理器128繼續(xù)增加在確定與等離子體系統(tǒng)相關的蝕刻速率模型中使用的項，直到實現(xiàn)蝕刻速率模型收斂。
[0050] 在多個實施方式中，處理器128從另一個處理器接收系數(shù)，例如，Cn、C12、C21、C22、 ^23·? ^24 >C25-,C31-,C32-,C33-,C34-,C35-,C36-,C37-,C38-,C39-,C41-,C42-,C43-,C44-,C45-,C46-,C47-,C48-,C49-,C50-,C51-, C52、C53、C54等，該另一個處理器以與處理器128確定系數(shù)的方式相同的方式確定系數(shù)。以下描述確定系數(shù)的方法。
[0051] 在一些實施方式中，工具133在幾個等離子體系統(tǒng)的幾個工具之中提供更高的產(chǎn) 率。該幾個工具與工具133具有相同或相似的類型。例如，多個對應工具的特征，例如，電阻、電容、電感或它們的組合等，與工具133的特征相同或者在工具133的特征的范圍內(nèi)。作為另一個實例，該幾個工具具有與工具133的結(jié)構(gòu)相同的結(jié)構(gòu)并且/或者實現(xiàn)與工具133 的功能相同的功能。
[0052] 在各種實施方式中，當高產(chǎn)率工具用于蝕刻晶片以獲得比使用低產(chǎn)率工具獲得的深寬比大的深寬比時，或者當使用高產(chǎn)率工具得到比使用低產(chǎn)率工具清潔得到的晶片干凈的晶片時，或者當高產(chǎn)率工具以比使用低產(chǎn)率工具獲得的蝕刻速率快的蝕刻速率進行蝕刻時，或者當高產(chǎn)率工具以比使用低產(chǎn)率工具獲得的清潔速率快的速率清潔晶片時，或者當高產(chǎn)率工具具有比低產(chǎn)率工具的晶片處理速率快的晶片處理速率時，或者它們的組合，工具133具有比相同或相似類型的另一種等離子體系統(tǒng)的工具的產(chǎn)率高的產(chǎn)率。
[0053] 在各種實施方式中，工具133稱為金工具。
[0054] 在一些實施方式中，與等離子體系統(tǒng)100相關的速率隨時間變化仍維持恒定。例如，當電壓V1在t2時間發(fā)生變化和/或電流I1在t2時間發(fā)生變化時，XMHz射頻發(fā)生器調(diào) 節(jié)經(jīng)由XMHz射頻發(fā)生器的輸出102傳輸?shù)墓β剩?，V1和I1的組合等，以維持與等離子體系統(tǒng)100相關的蝕刻速率恒定。t2時間在^時間之后。處理器128從復阻抗傳感器119 接收到電壓V1的變化和/或電流I1的變化。作為另一個實例，當電壓V1在t2時間發(fā)生變化和/或電流I1在t2時間發(fā)生變化時，XMHz射頻發(fā)生器調(diào)節(jié)在XMHz射頻發(fā)生器的輸出 102處測量的電壓V1和/或電流I1以維持與等離子體系統(tǒng)100相關的蝕刻速率。作為另一個實例，在確定蝕刻速率ER1001后，當XMHz射頻發(fā)生器供應的射頻信號的功率發(fā)生變化時，XMHz射頻發(fā)生器調(diào)節(jié)功率以獲得蝕刻速率ER1001。作為另一個實例，當XMHz射頻發(fā)生器傳遞到等離子體室118的功率發(fā)生波動時，XMHz射頻發(fā)生器調(diào)節(jié)功率以獲得蝕刻速率ER1001。
[0055] 在各種實施方式中，在使用假晶片124確定與等離子體系統(tǒng)100相關的蝕刻速率后，假晶片124被替換為半導體晶片，以蝕刻半導體晶片。當半導體晶片位于卡盤120的頂面126上時，XMHz、yMHz和zMHz射頻發(fā)生器中的一者或多者經(jīng)由對應的輸出102、108和 112,經(jīng)由對應的射頻電纜106U08和114,經(jīng)由阻抗匹配電路104,經(jīng)由射頻傳輸線116供應射頻功率到卡盤120。當XMHz射頻發(fā)生器供應射頻功率時，復阻抗傳感器119在t2時間測量輸出102處的復電壓和復電流。
[0056] 在一些實施方式中，主系統(tǒng)130的處理器128隨著時間的推移維持配方，以便在確定了與等離子體系統(tǒng)100相關的蝕刻速率并且維持恒定的蝕刻速率期間在等離子體室118 內(nèi)產(chǎn)生等離子體。例如，處理器128維持以下各項恒定：等離子體室118內(nèi)的壓力，和/或等離子體室118內(nèi)的溫度，和/或XMHz射頻發(fā)生器的頻率，和/或yMHz射頻發(fā)生器的頻率，和/或zMHz射頻發(fā)生器的頻率，和/或上電極122與卡盤120之間的間隙，和/或等離子體室118內(nèi)的一種或多種處理氣體的化學成分。作為另一個實例，處理器128維持以下各項恒定：等離子體室118內(nèi)的壓力，和/或等離子體室118內(nèi)的溫度，和/或上電極122 與卡盤120之間的間隙，和/或等離子體室118內(nèi)的一種或多種處理氣體的化學成分。作為另一個實例，處理器128維持等離子體室118內(nèi)的相似壓力、和/或等離子體室118內(nèi)的相似溫度、和/或XMHz射頻發(fā)生器的相似頻率、和/或yMHz射頻發(fā)生器的相似頻率、和/ 或zMHz射頻發(fā)生器的相似頻率、和/或上電極122與卡盤120之間的相似間隙、和/或等離子體室118內(nèi)的一種或多種處理氣體的相似化學成分。作為另一個實例，處理器128維持等離子體室118內(nèi)的相似壓力、和/或等離子體室118內(nèi)的相似溫度、和/或上電極122 與卡盤120之間的相似間隙、和/或等離子體室118內(nèi)的一種或多種處理氣體的相似化學成分。
[0057] 在一些實施方式中，當?shù)谝粔毫υ诘诙毫Φ姆秶鷥?nèi)時，就在等離子體室118內(nèi) 維持了相似壓力。在各種實施方式中，當?shù)谝粶囟仍诘诙囟鹊姆秶鷥?nèi)時，就在等離子體室 118內(nèi)維持了相似溫度。在各種實施方式中，當?shù)谝活l率在第二頻率的范圍內(nèi)時，就維持了射頻發(fā)生器的相似頻率。在一些實施方式中，當?shù)谝婚g隙在第二間隙的范圍內(nèi)時，就在等離子體室118內(nèi)維持了相似間隙。在各種實施方式中，當一定量的每種處理氣體維持在預定范圍內(nèi)并且/或者在等離子體室118內(nèi)維持組合類型的處理氣體時，就在等離子體室118 內(nèi)維持了相似的化學成分。在一些實施方式中，當在等離子體室118內(nèi)維持組合類型的處理氣體時，就在等離子體室118內(nèi)維持了相似的化學成分。處理氣體類型的實例包括含氧氣體、含氟氣體等。舉例來說，含氟氣體的類型不同于含氧氣體的類型。在一些實施方式中，當?shù)谝惶幚須怏w包括第二處理氣體中不包括的化學元素時，第一處理氣體的類型不同于第二處理氣體的類型。
[0058] 在各種實施方式中，處理器128控制氣體供應閥門（未示出），該氣體供應閥門便于從氣體貯存器（未示出）供應氣體到等離子體室的上電極的氣體入口以控制等離子體室內(nèi)的壓力。例如，處理器128控制驅(qū)動器（未示出），例如，晶體管等，該驅(qū)動器供應電流以打開或關閉閥門，相當于控制供應到等離子體室的處理氣體的量。對供應處理氣體進行控制還允許處理器128控制等離子體室（氣體供應到該等離子體室）內(nèi)的壓力。
[0059] 在幾個實施方式中，處理器128控制多個氣體供應閥門（未不出），該多個氣體供應閥門便于從多個氣體貯存器（未示出）供應多種處理氣體到等離子體室的上電極的氣體入口以控制等離子體室內(nèi)的化學成分。例如，處理器128控制供應電流以按一定量打開或關閉閥門的驅(qū)動器，以控制從第一氣體貯存器供應到上電極122的氣體入口的第一處理氣體的量，并且控制供應電流以按一定量打開或關閉另一個閥門的另一個驅(qū)動器，以控制從第二氣體貯存器供應到氣體入口的第二處理氣體的量。在各種實施方式中，第二處理氣體不同于第一處理氣體。例如，第一處理氣體是基于氧的處理氣體，并且第二處理氣體是基于氟的處理氣體。作為另一個實例，第一處理氣體是四氟化碳，并且第二處理氣體是六氟化硫。作為又一個實例，第一處理氣體的類型不同于第二處理氣體的類型。
[0060] 在一些實施方式中，加熱器包括在等離子體室的卡盤內(nèi)，并且加熱器經(jīng)由驅(qū)動器受到處理器128的控制以改變等離子體室內(nèi)的溫度。
[0061] 在幾個實施方式中，在等離子體室內(nèi)設置傳熱機構(gòu)，例如，導管等，并且處理器128 經(jīng)由閥門和驅(qū)動器控制傳熱機構(gòu)內(nèi)的冷卻液的流動以改變等離子體室內(nèi)的溫度。
[0062] 在各種實施方式中，等離子體室的上電極位于上結(jié)構(gòu)（未示出）內(nèi)，該上結(jié)構(gòu)可以通過使用由馬達驅(qū)動的螺栓機構(gòu)（未示出）上升或下降。處理器128經(jīng)由驅(qū)動器控制由馬達驅(qū)動的螺栓機構(gòu)以向上或向下移動上結(jié)構(gòu)，從而改變上電極與面對上電極的卡盤之間的間隙。
[0063] 在一些實施方式中，處理器128經(jīng)由電纜發(fā)送信號到射頻發(fā)生器的數(shù)字信號處理器（DSP)以調(diào)節(jié)電壓和/或電流，從而獲得蝕刻速率。例如，處理器128發(fā)送射頻信號的電壓幅值到射頻發(fā)生器。一旦接收到信號，射頻發(fā)生器的數(shù)字信號處理器（DSP)就發(fā)送電壓幅值到射頻發(fā)生器的驅(qū)動放大系統(tǒng)（DAS)。例如，射頻發(fā)生器的DSP接收電壓幅值并發(fā)送電壓幅值到射頻發(fā)生器的DAS。射頻發(fā)生器的DAS產(chǎn)生具有電壓幅值的射頻信號并且獲得蝕刻速率。射頻信號經(jīng)由射頻電纜和阻抗匹配電路104以及射頻傳輸線116被供應到等離子體室118。
[0064] 應該指出的是，在一些實施方式中，在等離子體系統(tǒng)100中使用任意數(shù)量的射頻發(fā)生器。
[0065] 圖2B是等離子體系統(tǒng)150的實施方式的示意圖，該等離子體系統(tǒng)包括類型與工具133 (圖2A)的類型相同或相似的工具152。使用等離子體系統(tǒng)100 (圖2A)確定的蝕刻速率，例如，使用在h時間測量的電壓和/或電流確定的蝕刻速率，被供應到等離子體系統(tǒng) 150以實現(xiàn)室對室匹配的蝕刻速率。
[0066] 等離子體系統(tǒng)150包括XMHz、yMHz和zMHz射頻發(fā)生器、復阻抗傳感器154、阻抗匹配電路156和等離子體室158。阻抗匹配電路156的輸入161經(jīng)由射頻電纜162連接到XMHz射頻發(fā)生器的輸出160上，阻抗匹配電路156的輸入165經(jīng)由射頻電纜166連接到y(tǒng)MHz射頻發(fā)生器的輸出164上，而阻抗匹配電路156的輸入167經(jīng)由射頻電纜170連接到XMHz射頻發(fā)生器的輸出168上。等離子體室158經(jīng)由射頻傳輸線172連接到阻抗匹配電路156上。
[0067]等離子體室158包括如上所述的卡盤174、上電極176和其他零件。上電極176定位成與卡盤174相對并且面對卡盤，并接地。工件178,例如，半導體晶片等，被支撐在卡盤 174的上表面180上。在生產(chǎn)期間，在工件178上進行如上所述的多種處理。集成電路形成在工件175上，并且集成電路用于多種電子產(chǎn)品，例如，手機、平板電腦、智能電話、計算機、筆記本電腦、網(wǎng)絡設備等。等離子體室158的下電極和上電極176中的每一個是由金屬制成的，例如，由鋁、鋁合金、銅等制成?？ūP174可以是ESC或磁卡盤。
[0068] 在各種實施方式中，等離子體室158的結(jié)構(gòu)與等離子體室118 (圖2A)的結(jié)構(gòu)相同。例如，等離子體室158包括具有與等離子體室118對應的結(jié)構(gòu)元件的尺寸相同的尺寸的結(jié)構(gòu)元件。作為具有相同結(jié)構(gòu)的等離子體室118和158的另一個實例，等離子體室158 包括類型與等離子體室118對應的結(jié)構(gòu)元件的類型相同的結(jié)構(gòu)元件。舉例來說，變壓器耦合等離子體（TCP)室具有與電感耦合等離子體（ICP)室的一個或多個結(jié)構(gòu)元件不同的一個或多個結(jié)構(gòu)元件類型，TCP室和ICP室兩者具有與電子回旋共振（ECR)等離子體室的一個或多個元件不同的一個或多個結(jié)構(gòu)元件類型。作為另一個實例，包括電感器作為電極的等離子體室類型不同于包括電容器作為電極的等離子體室。
[0069]等離子體室的結(jié)構(gòu)元件的實例包括上電極、下電極、上等離子體禁區(qū)（PEZ)環(huán)、下PEZ環(huán)、約束環(huán)組件、邊緣環(huán)、絕緣體層、配氣孔、等離子體室的壁、包圍上電極的上電介質(zhì) 環(huán)、包圍上電介質(zhì)環(huán)的上電極延伸體、包圍下電極的下電介質(zhì)環(huán)、位于上電極或下電極內(nèi)的加熱元件、位于上電極或下電極內(nèi)的冷卻元件、包圍下電介質(zhì)環(huán)的下電極延伸體等。在多個實施方式中，下電極和下電極延伸體是由金屬制成的，例如，陽極電鍍鋁、鋁合金等。另外，在一些實施方式中，上電極和上電極延伸體是由金屬制成的，例如，鋁、鋁合金等。在幾個實施方式中，上電極定位成與下電極相對并且面對下電極,并且上電極延伸體定位成與上電極相對并且面對上電極。
[0070] 結(jié)構(gòu)元件的尺寸實例包括元件的大小、元件的長度、元件的深度、元件的寬度、元件的表面積、元件占用的體積等。
[0071] 不同類型的結(jié)構(gòu)元件的實例包括平板電極、線圈電極等。
[0072] 在各種實施方式中，等離子體室158在結(jié)構(gòu)上與等離子體室118相同，并且具有與等離子體室118不同的標識碼。例如，實體使用標識碼aaaa來標識等離子體室158,實體使用標識碼bbbb來標識等離子體室118。
[0073] 在多個實施方式中，等離子體室158在結(jié)構(gòu)上與等離子體室118相同，并且用于實現(xiàn)與等離子體室118的功能相同的功能。作為相同功能的實例，等離子體室158具有與等離子體室118的特征相似的特征，例如，電容、電阻、電感、它們的組合等。舉例來說，等離子體室158具有在等離子體室118的電感范圍內(nèi)的電感。作為另一個實例，等離子體室158具有在等離子體室118的電容的范圍內(nèi)的電容。作為又一個實例，等離子體室158具有在等離子體室118的電阻的范圍內(nèi)的電阻。作為另一個實例，等離子體室158具有在等離子體室 118的電感、電阻和電容的組合的范圍內(nèi)的電感、電阻和電容的組合。由等離子體室實現(xiàn)的功能的實例包括物理氣相沉積（PVD)、化學氣相沉積（CVD)、等離子體增強CVD(PECVD)、金屬CVD、高密度等離子體CVD(HDP-CVD)功能、光致抗蝕劑剝離功能、光致抗蝕劑表面制備、紫外線熱處理（UVTP)等。
[0074] 在各種實施方式中，等離子體室158在結(jié)構(gòu)和功能上與等離子體室118相同，并且具有與等離子體室118的標識碼不同的標識碼。
[0075] 此外，在各種實施方式中，射頻傳輸線172在結(jié)構(gòu)上和/或功能上與射頻傳輸線 116(圖2A)相同。在圖3中進一步描述射頻傳輸線。
[0076] 在一些實施方式中，射頻傳輸線162連接至輸出102,射頻電纜166連接至輸出 108,并且射頻電纜170連接至輸出112。
[0077] 圖3是射頻傳輸線186的結(jié)構(gòu)的實施方式的示意圖，該射頻傳輸線是射頻傳輸線 116 (圖2A)或射頻傳輸線172 (圖2B)的實例。射頻傳輸線186包括通過螺栓連接到阻抗匹配電路190上的圓筒體188,例如，通道等，該阻抗匹配電路是阻抗匹配電路104 (圖2A) 或阻抗匹配電路156 (圖2B)的實例。阻抗匹配電路190與射頻電纜191連接上，該射頻電纜191是射頻電纜106 (圖2A)或射頻電纜162 (圖2B)的實例。絕緣體192和射頻桿194 位于圓筒體188的空心內(nèi)。
[0078] 射頻傳輸線186經(jīng)由螺栓B1、B2、B3和M通過螺栓連接至阻抗匹配電路190。在一個實施方式中，射頻傳輸線186經(jīng)由任意數(shù)量的螺栓與阻抗匹配電路190連接上。在一些實施方式中，不使用螺栓或除使用螺栓之外，使用任何其他形式的連接物，例如，膠水、螺釘?shù)?，以將射頻傳輸線186附接至阻抗匹配電路190。
[0079] 射頻傳輸桿194與阻抗匹配電路190的輸出196連接上。另外，射頻帶198,也稱為射頻勺，與射頻傳輸桿194連接上并且與射頻桿202連接上，該射頻桿202的一部分位于支承體204中，例如，位于圓筒體中。在一個實施方式中，圓筒體188、射頻帶198、支承體204 和射頻桿202的組合形成射頻傳輸線186。支承體204為等離子體室206提供支撐，該等離子體室206是等離子體室118 (圖2A)或等離子體室158 (圖2B)的實例。支承體204附接到等離子體室206的卡盤208上?？ūP208是卡盤120 (圖2A)或卡盤174 (圖2B)的實例。射頻信號從XMHz射頻發(fā)生器（圖2A或圖2B)經(jīng)由射頻電纜191、阻抗匹配電路190、射頻桿194、射頻帶198和射頻桿202供應到卡盤208。
[0080] 重新參照圖2B，在一些實施方式中，射頻傳輸線172在結(jié)構(gòu)上與射頻傳輸線 116(圖2A)相同。例如，射頻傳輸線172包括與射頻傳輸線116的元件相同的元件。射頻傳輸線的元件的實例包括連接至阻抗匹配電路的射頻桿、包圍射頻桿的圓筒體、射頻勺、連接至射頻勺和卡盤的射頻桿以及包圍該射頻桿的至少一部分的圓筒體。
[0081] 在各種實施方式中，射頻傳輸線172在結(jié)構(gòu)上與射頻傳輸線116相同并且具有與射頻傳輸線116的標識碼不同的標識碼。
[0082] 在多個實施方式中，射頻傳輸線172在功能上與射頻傳輸線116相同。例如，射頻傳輸線172具有與射頻傳輸線116的特征相似的特征。舉例來說，射頻傳輸線172具有在射頻傳輸線116的電感范圍內(nèi)的電感。作為另一個實例，射頻傳輸線172具有在射頻傳輸線116的電容的范圍內(nèi)的電容。作為又一個實例，射頻傳輸線172具有在射頻傳輸線116 的電阻的范圍內(nèi)的電阻。作為另一個實例，射頻傳輸線172具有在射頻傳輸線116的電感、電阻和電容的組合的范圍內(nèi)的電感、電阻和電容的組合。
[0083] 在一些實施方式中，射頻傳輸線172在功能上與射頻傳輸線116相同并且具有與射頻傳輸線116的標識碼不同的標識碼。
[0084] 在一些實施方式中，射頻傳輸線172在結(jié)構(gòu)上和功能上與射頻傳輸線116相同并且具有與射頻傳輸線116的標識碼不同的標識碼。
[0085] 類似地，在一些實施方式中，阻抗匹配電路156具有與阻抗匹配電路104(圖2A) 的結(jié)構(gòu)相同的結(jié)構(gòu)。例如，阻抗匹配電路156具有與阻抗匹配電路104的電容器數(shù)量相同的電容器數(shù)量，并且/或者具有與阻抗匹配電路104的電感器數(shù)量相同的電感器數(shù)量。另夕卜,在此實例中，阻抗匹配電路104和156兩者中的電容器以相同的方式彼此連接上，例如，串聯(lián)、并聯(lián)等。此外，在此實例中，阻抗匹配電路104和156兩者中的電感器以相同的方式彼此連接上，例如，串聯(lián)、并聯(lián)等。
[0086] 在各種實施方式中，阻抗匹配電路156在結(jié)構(gòu)上與阻抗匹配電路104相同，并且具有與阻抗匹配電路104的標識碼不同的標識碼。
[0087] 在幾個實施方式中，阻抗匹配電路156執(zhí)行與阻抗匹配電路104執(zhí)行的功能相同的功能。例如，阻抗匹配電路156的特征與阻抗匹配電路104的特征相似。舉例來說，阻抗匹配電路156具有在阻抗匹配電路104的電感的范圍內(nèi)的電感。作為另一個實例，阻抗匹配電路156具有在阻抗匹配電路104的電容的范圍內(nèi)的電容。作為另一個實例，阻抗匹配電路156具有在阻抗匹配電路104的電感和電容的組合的范圍內(nèi)的電感和電容的組合。
[0088] 在各種實施方式中，阻抗匹配電路156執(zhí)行與阻抗匹配電路104執(zhí)行的功能相同的功能，并且具有與阻抗匹配電路104的標識碼不同的標識碼。
[0089] 在各種實施方式中，阻抗匹配電路156具有與抗匹配電路104相同的結(jié)構(gòu)并執(zhí)行與阻抗匹配電路104執(zhí)行的功能相同的功能，并且具有與阻抗匹配電路104的標識碼不同的標識碼。
[0090] 射頻電纜162在結(jié)構(gòu)上與射頻電纜106 (圖2A)相同。例如，射頻電纜162和射頻電纜106的每一個包括被絕緣體包圍的導體。作為另一個實例，射頻電纜162具有與射頻電纜106的尺寸相同的尺寸，例如，長度、直徑等。
[0091] 在一些實施方式中，射頻電纜162具有與射頻電纜106相同的結(jié)構(gòu)，并且具有與射頻電纜106的標識碼不同的標識碼。
[0092] 在各種實施方式中，射頻電纜162執(zhí)行與射頻電纜106執(zhí)行的功能相同的功能。例如，射頻電纜162具有與射頻電纜106的特征相似的特征。舉例來說，射頻電纜162具有在射頻電纜106的電阻的范圍內(nèi)的電阻，并且/或者具有在射頻電纜106的電容的范圍內(nèi)的電容，并且/或者具有在射頻電纜106的電感的范圍內(nèi)的電感。
[0093] 在幾個實施方式中，射頻電纜162執(zhí)行與射頻電纜106執(zhí)行的功能相同的功能，并且具有與射頻電纜106的標識碼不同的標識碼。
[0094] 在多個實施方式中，射頻電纜162具有與射頻電纜106的結(jié)構(gòu)相同的結(jié)構(gòu)并且執(zhí) 行與射頻電纜106執(zhí)行的功能相同的功能，并且具有與射頻電纜106的標識碼不同的標識碼。
[0095] 類似地，射頻電纜166具有與射頻電纜110(圖2A)的結(jié)構(gòu)相同的結(jié)構(gòu)，并且/或者執(zhí)行與射頻電纜110的功能相同的功能，并且/或者具有與射頻電纜110的標識碼不同的標識碼。此外，射頻電纜170具有與射頻電纜114(圖2A)的結(jié)構(gòu)相同的結(jié)構(gòu)，并且/或者執(zhí)行與射頻電纜114的功能相同的功能，并且/或者具有與射頻電纜114的標識碼不同的標識碼。
[0096] 射頻電纜162、164、170、阻抗匹配電路156、射頻傳輸線172和等離子體室158是等離子體系統(tǒng)150的工具152的零件。
[0097] 在各種實施方式中，作為金工具的工具133(圖2A)提供比工具152提供的產(chǎn)率高的產(chǎn)率。
[0098] XMHz射頻發(fā)生器生成射頻功率并且經(jīng)由輸出160、射頻電纜162、阻抗匹配電路 156和射頻傳輸線172將射頻功率供應到卡盤174,晶片178位于該卡盤上以進行蝕刻。此外，yMHz射頻發(fā)生器生成射頻功率并且經(jīng)由輸出164、射頻電纜166、阻抗匹配電路156和射頻傳輸線172將射頻功率供應到卡盤174。另外，zMHz射頻發(fā)生器生成射頻功率并且經(jīng)由輸出168、射頻電纜170、阻抗匹配電路156和射頻傳輸線172將射頻功率供應到卡盤 174。當處理氣體從氣體供應源經(jīng)由上電極176的氣體進給件和氣體入口供應到上電極176 與卡盤174之間的空間并且卡盤174從XMHz、yMHz和/或zMHz射頻發(fā)生器供應的射頻信號接收射頻功率時，處理氣體被點燃以在等離子體室158內(nèi)產(chǎn)生等離子體。
[0099] 當XMHz射頻發(fā)生器經(jīng)由輸出160供應射頻信號時，復阻抗傳感器154測量電壓幅值、電流幅值以及電壓幅值與電流幅值之間的相位。類似地，當yMHz射頻發(fā)生器經(jīng)由輸出164供應射頻信號時，連接至輸出164的另一個復阻抗傳感器（未示出）測量電壓幅值、電流幅值以及電壓幅值與電流幅值之間的相位。另外，當zMHz射頻發(fā)生器經(jīng)由輸出168 供應射頻信號時，連接至輸出168的復阻抗傳感器（未示出）測量電壓、電流以及電壓與電流之間的相位。
[0100] 經(jīng)由電纜212連接至復阻抗傳感器154的處理器128經(jīng)由電纜212接收由復阻抗傳感器154測量的復電壓和復電流，接收由連接至輸出164的復阻抗傳感器測量的復電壓和復電流，并且接收由連接至輸出168的復阻抗傳感器測量的復電壓和復電流。
[0101] 處理器128根據(jù)從復阻抗傳感器154接收的復電壓和復電流確定與等離子體系統(tǒng) 150相關的蝕刻速率。例如，處理器128按照類似于確定與等離子體系統(tǒng)100相關的蝕刻速率的方式的方式確定與等離子體系統(tǒng)150相關的蝕刻速率。作為另一個實例，處理器128 確定蝕刻速率ER1501等于CnV2+C12I2，其中V2是復阻抗傳感器154測量的電壓幅值，并且 I2是復阻抗傳感器154測量的電流幅值。作為另一個實例，蝕刻速率ER1502按照以下方式計算：C21V2+C22I2+C23V22+C24V2I2+C25I22。作為又一個實例，蝕刻速率ER1503按照以下方式計算：c31v2+c32i2+c33v22+c34v2i2+c35i22+c36v23+c37v22i2+c38v2i22+c39i23。作為另一個實例，蝕刻速率 ER1504 按照以下方式計算：C41V2+C42I2+C43V22+C44V2I2+C45I22+C46V23+C47V22I2+C48V2I22+C49I23+C5。 V24+C51V23I2+C52V22I22+C53V2I23+C54I24。作為另一個實例，處理器128計算蝕刻速率ER150n等于泰勒級數(shù)展開式，其也是η階多項式，其中η為整數(shù)。舉例來說，處理器128計算蝕刻速率 150η等于收斂于某一值的η階多項式。
[0102] 處理器128將通過使用工具133 (圖2Α)確定的蝕刻速率與通過使用工具152確定的蝕刻速率進行比較，以確定通過使用工具133確定的蝕刻速率是否與通過使用工具152 確定的蝕刻速率相同或在其范圍內(nèi)。例如，處理器128確定蝕刻速率ER1001是否與蝕刻速率ER1501匹配或者在其范圍內(nèi)。作為另一個實例，處理器128確定蝕刻速率ER1002是否與蝕刻速率ER1502匹配或者在其范圍內(nèi)。作為又一個實例，處理器128確定蝕刻速率ER1003 是否與蝕刻速率ER1503匹配或者在其范圍內(nèi)。作為另一個實例，處理器128確定蝕刻速率 ER1004是否與蝕刻速率ER1504匹配或者在其范圍內(nèi)。作為另一個實例，處理器128確定蝕刻速率ERlOOn是否與蝕刻速率ER150n匹配或者在其范圍內(nèi)。
[0103] 在確定情況并非通過使用工具133確定的蝕刻速率與通過使用工具152確定的蝕刻速率或者在其范圍內(nèi)時，處理器128發(fā)送信號到XMHz射頻發(fā)生器以調(diào)節(jié)電壓V2和/或電流I2。應該指出的是，在一些實施方式中，對V2和I2兩者進行調(diào)節(jié)就是對功率進行調(diào)節(jié)。在各種實施方式中，功率是％和1 2的乘積。處理器128發(fā)送信號到XMHz射頻發(fā)生器以調(diào) 節(jié)電壓V2和/或電流I2，從而便于獲得使用工具133確定的蝕刻速率。例如，當蝕刻速率 ER1501與蝕刻速率ERlOOl并不匹配，也不在其范圍內(nèi)時，處理器128發(fā)送信號到XMHz射頻發(fā)生器以改變電壓V2和/或電流I2，從而便于使蝕刻速率ER1001與蝕刻速率1501匹配。作為另一個實例，當蝕刻速率ER150n不在蝕刻速率IOOn的范圍內(nèi)時，處理器128發(fā)送信號到XMHz射頻發(fā)生器以改變電壓V2和/或電流I2，從而便于使蝕刻速率ERlOOn與蝕刻速率150η匹配。
[0104] 在從處理器128經(jīng)由線路220接收信號時，XMHz射頻發(fā)生器調(diào)節(jié)（例如，增大、減小等）由XMHz射頻發(fā)生器產(chǎn)生的電壓V2和/或電流I2，以獲得使用工具133確定的蝕刻速率。例如，為了獲得蝕刻速率1〇〇η，χΜΗζ射頻發(fā)生器調(diào)節(jié)經(jīng)由輸出160、射頻電纜162、阻抗匹配電路156和射頻傳輸線172傳遞或供應到晶片178所處的等離子體室158的功率幅值。作為另一個實例，為了獲得蝕刻速率1〇〇η，XMHz射頻發(fā)生器調(diào)節(jié)經(jīng)由輸出160、射頻電纜162、阻抗匹配電路156和射頻傳輸線172供應到等離子體室158的射頻信號的電壓幅值和/或電流幅值。
[0105] 當使用工具152確定的蝕刻速率與使用工具133確定的蝕刻速率匹配或者在其范圍內(nèi)時，就實現(xiàn)了蝕刻速率的室對室匹配。
[0106] 在一些實施方式中，主系統(tǒng)130的處理器128隨著時間的推移維持配方，以便在等離子體室118和158內(nèi)維持恒定的蝕刻速率期間在等離子體室118和158內(nèi)產(chǎn)生等離子體。例如，處理器128在等離子體室118和158內(nèi)維持相同或相似的壓力，并且/或者在等離子體室118和158內(nèi)維持相同或相似的溫度，并且/或者在等離子體室118和158內(nèi)維持XMHz射頻發(fā)生器相同或相似的頻率，并且/或者在等離子體室118和158內(nèi)維持yMHz 射頻發(fā)生器相同或相似的頻率，并且/或者在等離子體室118和158內(nèi)維持zMHz射頻發(fā) 生器相同或相似的頻率，并且/或者在等離子體室118和158內(nèi)維持一種或多種處理氣體相同或相似的化學成分，并且/或者維持在上電極122與卡盤120 (圖2A)之間的第一間隙和在上電極176與卡盤174之間的第二間隙為相同或相似的量。在此實例中，當?shù)入x子體室118內(nèi)的壓力與等離子體室158內(nèi)的壓力相互在對方的范圍內(nèi)時，這兩種壓力相似。此夕卜，在此實例中，當?shù)入x子體室118內(nèi)的溫度與等離子體室158內(nèi)的溫度相互在對方的范圍內(nèi)時，這兩種溫度相似。另外，在此實例中，當?shù)入x子體系統(tǒng)100的xMHz射頻發(fā)生器的頻率與等離子體系統(tǒng)150的XMHz射頻發(fā)生器的頻率相互在對方的范圍內(nèi)時，這兩種頻率相似，當?shù)入x子體系統(tǒng)100的yMHz射頻發(fā)生器的頻率與等離子體系統(tǒng)150的yMHz射頻發(fā)生器的頻率相互在對方的范圍內(nèi)時，這兩種頻率相似，當?shù)入x子體系統(tǒng)100的zMHz射頻發(fā)生器的頻率與等離子體系統(tǒng)150的zMHz射頻發(fā)生器的頻率相互在對方的范圍內(nèi)時，這兩種頻率相似。另外，在此實例中，當?shù)谝婚g隙和第二間隙相互在對方的范圍內(nèi)時，第一間隙的量與第二間隙的量相似。
[0107] 在各種實施方式中，當每個等離子體室118和158中每種處理氣體的量維持在預定范圍內(nèi)時，在等離子體室118和158中維持相似的化學成分。在一些實施方式中，當在等離子體室118和158中的每一個內(nèi)維持組合類型的處理氣體中的每一種處理氣體時，就在等離子體室118和158內(nèi)維持了相似的化學成分。例如，當?shù)入x子體室118和158具有相同量的含氟氣體或者具有在對方預定范圍內(nèi)的量的含氟氣體時，等離子體室118和158兩者具有相似的化學成分。在各種實施方式中，當?shù)入x子體室118和158中的處理氣體的類型相同時，在等離子體室118和158內(nèi)維持相似的化學成分。例如，當?shù)入x子體室118和158 具有含氟氣體時，等離子體室118和158兩者具有相似的化學成分。
[0108] 應該指出的是，在一些實施方式中，在等離子體系統(tǒng)150中使用任意數(shù)量的射頻發(fā)生器。
[0109] 圖4A是圖示了用于確定供確定蝕刻速率用的電壓和電流的系數(shù)的等離子體系統(tǒng) 250的實施方式的方框圖。等離子體系統(tǒng)250包括等離子體系統(tǒng)100(圖2A)和蝕刻速率測量裝置（ERMD) 252。ERMD252經(jīng)由電纜254連接至處理器128,并且具有穿過等離子體室 254的窗口 256的視線。該視線指向在等離子體室118內(nèi)的產(chǎn)生等離子體的空間中。例如， ERMD252包括分光光度儀，該分光光度儀監(jiān)測等離子體室118內(nèi)的等離子體以測量由該等離子體通過窗口 256發(fā)射的輻射強度。在一些實施方式中，窗口 256是由允許等離子體發(fā)出的光穿過的透明材料（例如玻璃）制成的。在各種實施方式中，窗口 256是半透明的窗口。強度與等離子體消耗的假晶片124的層的蝕刻速率成正比。處理器128經(jīng)由電纜254接收測量的強度以確定與強度成正比的蝕刻速率。作為另一個實例，對于公知的配方，ERMD252 測量在tml時間的假晶片124的厚度，并且在tml時間之后且在蝕刻假晶片124之后測量在tm2時間的假晶片124的厚度。ERMD252將假晶片124的蝕刻速率ER2501確定為在tm2 時間的厚度與在tml時間的厚度之差與tm2時間和tml時間之間的比率。蝕刻速率ER2501 由ERMD252經(jīng)由電纜254提供給處理器128。在一些實施方式中，替代確定蝕刻速率ER2501 的ERMD252,處理器128從測量的強度確定蝕刻速率ER2501，并且將蝕刻速率ER2501提供給處理設備132以供存儲。公知的配方實例包括在等離子體室118內(nèi)維持的壓力，在等離子體室118內(nèi)維持的溫度，在上電極122與卡盤120之間的間隙，由XMHz、yMHz和zMHz 射頻發(fā)生器供應的功率量，XMHz、yMHz和zMHz射頻發(fā)生器的頻率或它們的組合。
[0110] 如上所述，復阻抗傳感器119經(jīng)由電纜127提供復電壓和復電流的測量值到處理器128。處理器128接收復電壓和復電流的測量值，從測量值求出電壓幅值V3和電流幅值 I3，并且將電壓幅值V3和電流幅值I3提供給存儲設備132以供存儲。在一些實施方式中，電壓幅值V3與通過使用等離子體系統(tǒng)100確定的電壓幅值V1相同，并且電流幅值I3與通過使用等離子體系統(tǒng)100確定的電流幅值I1相同。此外，處理器128從測量的強度確定蝕刻速率ER2501，并且將蝕刻速率ER2501提供給存儲設備132以供存儲。
[0111] 在一些實施方式中，取代等離子體系統(tǒng)100,使用另一個等離子體系統(tǒng)來確定供確定蝕刻速率用的電壓系數(shù)和電流系數(shù)。例如，結(jié)構(gòu)和/或功能與阻抗匹配電路104相同并且/或者標識號與阻抗匹配電路104不同的阻抗匹配電路用于代替阻抗匹配電路104。作為另一個實例，結(jié)構(gòu)和/或功能與電纜106相同并且/或者標識號與電纜106不同的電纜用于代替電纜106。作為又一個實例，結(jié)構(gòu)和/或功能與射頻傳輸線116相同并且/或者標識號與射頻傳輸線116不同的射頻傳輸線用于代替射頻傳輸線116。作為另一個實例，結(jié)構(gòu) 和/或功能與等離子體室118相同并且/或者標識號與等離子體室118不同的等離子體室用于代替等離子體室118。
[0112] 在各種實施方式中，取代假晶片124,當XMHz、yMHz和/或zMHz射頻發(fā)生器產(chǎn) 生射頻信號以測量等離子體室118內(nèi)的等離子體的強度并且測量輸出102處的復電壓和復電流時，在等離子體系統(tǒng)250中使用半導體晶片。
[0113] 在多個實施方式中，等離子體系統(tǒng)250包括任意數(shù)量的射頻發(fā)生器。
[0114] 圖4B是圖示了用于確定供確定蝕刻速率用的電壓和電流的系數(shù)的等離子體系統(tǒng) 270的實施方式的方框圖。等離子體系統(tǒng)270與等離子體系統(tǒng)150 (圖2B)相同，不同之處在于在等離子體室158中使用假晶片276來代替半導體晶片178 (圖2B)。此外，等離子體系統(tǒng)270包括測量蝕刻速率ER2701的ERMD272。蝕刻速率ER2701由ERMD272經(jīng)由電纜274 提供給處理器128。
[0115] 在各種實施方式中，取代確定蝕刻速率ERMD2701，ERMD272測量等離子體室158內(nèi) 產(chǎn)生的等離子體發(fā)射的穿過等離子體室158的窗口 273的光的強度，并且經(jīng)由電纜274將測量的強度提供給處理器128。電纜274將ERMD274連接至處理器128。在一些實施方式中，處理器128確定與測量的強度成正比的蝕刻速率ER2701，并且將蝕刻速率ER2701提供給存儲設備132以供存儲。
[0116] 處理器128還提供由復阻抗傳感器154在輸出160處測量的復電壓和復電流，從復電壓和復電流求出電壓幅值V4和電流幅值I4，并且將電壓幅值V4和電流幅值I4提供給存儲設備132以供存儲。在一些實施方式中，電壓幅值V4等于電壓幅值V2，并且電流幅值 I4等于電流幅值I2。
[0117] 處理器128根據(jù)使用等離子體系統(tǒng)250 (圖4A)確定的蝕刻速率ER2501、蝕刻速率ER2701、電壓V3和V4以及電流I3和I4進一步確定電壓V1的系數(shù)和電流I1的系數(shù)。舉例來說，處理器128通過求解蝕刻速率ER2501中的系數(shù)等于CnV3+C12I3，并且求解蝕刻速率 ER2701中的系數(shù)等于CnV4+C12I4來確定C11和C12。
[0118] 作為另一個實例，處理器128根據(jù)使用等離子體系統(tǒng)250 (圖4A)確定的蝕刻速率 ER2501、蝕刻速率ER2701、使用附加等離子體系統(tǒng)確定的三個附加蝕刻速率、電壓V3和V4、使用三個附加等離子體系統(tǒng)確定的三個附加電壓V5、V6和V7、電流I3和I4、以及使用三個附加等離子體系統(tǒng)確定的三個附加電流15、I6、和I7來確定電壓和電流的系數(shù)C21、C22、C23、C24 和C25。舉例來說，處理器128通過以下方式確定系數(shù)C21、C22、C23、C24和C25 :在ER2501等于 C21V3+C22I3+C23V32+C24V3I3+C25I32,在ER2701 等于C21V4+C22I4+C23V42+C24V4I4+C25I42,在三個附加蝕刻速率之一等于C21V5+C22I5+C23V52+C24V5I5+C25I52,在三個附加蝕刻速率中的第二個等于C21 v6+c22i6+c23v62+c24v6i6+c25i62,并且在三個附加蝕刻速率中的第三個等于c21v7+c22i7+c23v72+c2 4VJ7+C25I72中求解系數(shù)。
[0119] 在一些實施方式中，取代等離子體系統(tǒng)270,使用另一個等離子體系統(tǒng)來確定供確定蝕刻速率用的電壓系數(shù)和電流系數(shù)。例如，結(jié)構(gòu)和/或功能與阻抗匹配電路156相同并且/或者標識號與阻抗匹配電路156不同的阻抗匹配電路用于代替阻抗匹配電路156。作為另一個實例，結(jié)構(gòu)和/或功能與電纜162相同并且/或者標識號與電纜162不同的電纜用于代替電纜162。作為又一個實例，結(jié)構(gòu)和/或功能與射頻傳輸線172相同并且/或者標識號與射頻傳輸線172不同的射頻傳輸線用于代替射頻傳輸線172。作為另一個實例，結(jié)構(gòu) 和/或功能與等離子體室158相同并且/或者標識號與等離子體室158不同的等離子體室用于代替等離子體室158。
[0120] 在一些實施方式中，任意數(shù)量的等離子體系統(tǒng)用于確定蝕刻速率的未知量，例如，系數(shù)等。例如，未知量的數(shù)量等于用于確定未知量的等離子體系統(tǒng)的數(shù)量。
[0121] 在各種實施方式中，取代假晶片276,當XMHz、yMHz和zMHz射頻發(fā)生器產(chǎn)生射頻信號以測量等離子體室158內(nèi)的等離子體的強度并且測量輸出160的復電壓和復電流時，在等離子體系統(tǒng)270中使用半導體晶片。
[0122] 圖5是坐標圖290的實施方式，該坐標圖描繪了當zMHz射頻發(fā)生器是可操作的 (例如，供應功率、工作、發(fā)揮功能等）并且XMHz和yMHz射頻發(fā)生器是不可操作的（例如，不供應功率、不工作、不發(fā)揮功能等）時蝕刻速率模型（例如，二階多項式蝕刻速率、三階多項式蝕刻速率、四階多項式蝕刻速率等）的值與使用ERMD測量的蝕刻速率的值的關系。沿著X軸描繪使用ERMD測量的蝕刻速率，并且沿著y軸描繪蝕刻速率模型。對于坐標圖290 的蝕刻速率模型，可以穿過多個點描繪最佳擬合直線。如圖所示，坐標圖290中的二階多項式蝕刻速率模型的系數(shù)（R2)確定為〇. 9997,坐標圖290中的三階多項式蝕刻速率模型的系數(shù)（R2)確定為0.9999,并且坐標圖290中的四階多項式蝕刻速率模型的系數(shù)（R2)確定為 0. 9997。R2越大，蝕刻速率模型的平均值越精確。
[0123] 圖6是描繪了當zMHz射頻發(fā)生器是可操作的并且XMHz和yMHz射頻發(fā)生器是不可操作的時候蝕刻速率值與模型的蝕刻速率值的誤差的坐標圖292的實施方式。在坐標圖292中"X"、星號和具有指向右側(cè)的頂點的三角形代表蝕刻速率模型的值與當使用兩個或更多個不同工具時蝕刻速率模型的值的誤差。在坐標圖292中圓形、正方形和具有指向左側(cè)的頂點的三角形代表蝕刻速率模型的值與當使用單獨的工具而不是使用兩個或更多個不同工具時的值的誤差。
[0124] 圖7A示出了坐標圖302和坐標圖304的實施方式。每個坐標圖302和304描繪了當yMHz射頻發(fā)生器是可操作的并且XMHz和zMHz射頻發(fā)生器是不可操作的時候使用 ERMD測量的蝕刻速率與模型的蝕刻速率。在y軸上描繪了測量的蝕刻速率，并且在X軸上描繪了模型的蝕刻速率。坐標圖302中的星號代表當使用三個不同的工具時測量的蝕刻速率與模型的蝕刻速率。坐標圖302中的圓形代表當使用單獨的工具而不是使用三個工具時測量的蝕刻速率與模型的蝕刻速率。應該指出的是，坐標圖302的星號一般擬合成直線。坐標圖304是坐標圖302的一部分的放大圖。
[0125] 圖7B示出了坐標圖306和坐標圖308的實施方式。每個坐標圖306和308描繪了當zMHz射頻發(fā)生器是可操作的并且XMHz和yMHz射頻發(fā)生器是不可操作的時候測量的蝕刻速率與模型的蝕刻速率。坐標圖306中的星號代表當使用三個不同的工具時測量的蝕刻速率與模型的蝕刻速率。坐標圖306中的圓形代表當使用單獨的工具而不是使用三個工具時測量的蝕刻速率與模型的蝕刻速率。應該指出的是，坐標圖306的星號一般擬合成直線。坐標圖308是坐標圖306的一部分的放大圖。
[0126] 在一些實施方式中，不是將復阻抗傳感器連接至射頻發(fā)生器的輸出，而是將復阻抗傳感器連接至與射頻發(fā)生器的輸出連接上的阻抗匹配電路的輸入。
[0127] 盡管在多個實施方式中就蝕刻速率描述了上述實施方式，但是在一些不同的實施方式中，濺鍍速率可以用于代替蝕刻速率。例如，在一些實施方式中，濺鍍速率和蝕刻速率在本文中是可互換的。
[0128] 應指出的是，盡管結(jié)合射頻發(fā)生器的輸出處的復電壓和復電流描述了上述實施方式，但是上述實施方式同樣適用于在阻抗匹配電路104(圖2A和圖2B)的輸入處的復電壓和復電流以及適用于阻抗匹配電路156(圖4A和圖4B)的輸入處的復電壓和復電流。例如，在輸出102處測量的復電壓和復電流與在阻抗匹配電路104(圖2A和圖4A)的輸入161 處的復電壓和復電流相同。作為另一個實例，在輸出160 (圖2B和圖4B)處測量的復電壓和復電流與在阻抗匹配電路1〇4(圖2B和圖4B)的輸入161處的復電壓和復電流相同。作為又一個實例，根據(jù)在輸出102確定的復電壓和復電流所確定的模型的蝕刻速率與在輸入 161處的模型的蝕刻速率相同。
[0129] 應進一步指出的是，盡管參照例如電容耦合等離子體室等平行板等離子體室描述了上述操作，但是在一些實施方式中，上述操作適用于其他類型的等離子體室，例如，包括 ICP反應器、TCP反應器、導體工具、電介質(zhì)工具的等離子體室，包括ECR反應器的等離子體室等。例如，XMHz射頻發(fā)生器、yMHz射頻發(fā)生器和zMHz射頻發(fā)生器經(jīng)由阻抗匹配電路連接至ICP等離子體室內(nèi)的電感器。
[0130] 還應指出的是，盡管上述操作被描述為由處理器128 (圖2A、圖2B、圖4A和圖4B) 實施，但是在一些實施方式中，可以由主系統(tǒng)130的一個或多個處理器、或者由多個主系統(tǒng) 的多個處理器、或者由射頻發(fā)生器的DSP和主系統(tǒng)的處理器的組合來執(zhí)行這些操作。
[0131] 應該指出的是，盡管上述實施方式涉及提供射頻信號到等離子體室的卡盤的下電極并且將等離子體室的上電極接地，但是在幾個實施方式中，射頻信號被提供給上電極，而下電極接地。
[0132] 本文所述的實施方式可以使用多種計算機系統(tǒng)配置來實施，該計算機系統(tǒng)配置包括手持式硬件設備、微處理器系統(tǒng)、基于微處理器的或可編程的消費電子產(chǎn)品、微型計算機、大型計算機等。實施方式還可以由分布式計算環(huán)境來實施，其中任務由通過網(wǎng)絡連接的遠程處理硬件設備來執(zhí)行。
[0133] 在閱讀上述實施方式之后，應當理解這些實施方式可以采用涉及存儲在計算機系統(tǒng)中的數(shù)據(jù)的多種由計算機實施的操作。這些操作是需要對物理量進行物理操作的操作。本文中所述的構(gòu)成這些實施方式的一部分的任意操作是可用的機械操作。這些實施方式還涉及硬件設備或用于執(zhí)行這些操作的設備。設備還可以專門構(gòu)造成用于專用計算機。當限定為專用計算機時，計算機在能進行專用操作的同時還可以執(zhí)行并非專用的一部分的其他處理、程序運行或子程序。在一些實施方式中，這些操作可以由存儲在計算機內(nèi)存、緩存或通過網(wǎng)絡獲得的一個或多個計算機程序選擇性地激活或配置的計算機來執(zhí)行。當通過網(wǎng)絡獲得數(shù)據(jù)時，可以由網(wǎng)絡上的其他計算機，例如，云計算資源來處理這些數(shù)據(jù)。
[0134] 一個或多個實施方式還可以制造成非臨時性計算機可讀介質(zhì)上的計算機可讀的代碼。非臨時性計算機可讀介質(zhì)是可以存儲數(shù)據(jù)的任意的數(shù)據(jù)存儲硬件單元，例如，存儲設備等，這些數(shù)據(jù)隨后可以被計算機系統(tǒng)讀取。非臨時性計算機可讀介質(zhì)的實例包括硬盤驅(qū)動器、網(wǎng)絡附加存儲（NAS)、ROM、RAM、緊湊型只讀存儲器（CD-ROM)、可記錄光盤驅(qū)動器 (CD-R)、可擦寫光盤驅(qū)動器（CD-RW)、磁帶和其他的光學和非光學數(shù)據(jù)存儲硬件設備。非臨時性計算機可讀介質(zhì)可以包括分布在網(wǎng)絡耦合的計算機系統(tǒng)上的計算機可讀的有形介質(zhì)，使得計算機可讀的代碼以分布方式存儲和執(zhí)行。
[0135] 盡管按照特定順序描述上述方法操作，但應當理解，在操作之間可以執(zhí)行其他的內(nèi)務操作，或者操作可以經(jīng)過調(diào)節(jié)使得這些操作在稍微不同的時間執(zhí)行，或者可以分布在允許處理操作在與處理相關的多個間隔進行的系統(tǒng)中，只要按照期望的方式執(zhí)行疊加操作的處理即可。
[0136] 在不脫離由本發(fā)明描述的多個實施方式中描述的范圍內(nèi)，任何實施方式的一個或多個特征可以與任何其他實施方式的一個或多個特征結(jié)合。
[0137] 盡管為了理解清楚的目的描述了上述實施方式的一些細節(jié)，但是應當認識到，在所附權(quán)利要求書的范圍內(nèi)可以進行某些變化和修改。因此，本文的實施方式應當看成是說明性的而不是限制性的，并且這些實施方式不限于本文給出的細節(jié)，而是可以在所附權(quán)利要求書的范圍和等效形式內(nèi)進行修改。
【權(quán)利要求】
1. 一種方法，其包括：接收在第一等離子體系統(tǒng)的射頻（R巧發(fā)生器的輸出處測量的電壓和電流；計算第一項、第二項和第H項的總和，其中所述第一項是系數(shù)與所述電壓的函數(shù)的第一乘積，所述第二項是系數(shù)與所述電流的函數(shù)的第二乘積，并且所述第H項是系數(shù)、所述電壓的函數(shù)和所述電流的函數(shù)的第H乘積；將所述總和確定為與所述第一等離子體系統(tǒng)相關的蝕刻速率；并且調(diào)節(jié)來自第二等離子體系統(tǒng)的射頻發(fā)生器的功率輸出W達到與所述第一等離子體系統(tǒng)相關的蝕刻速率，其中所述方法由處理器執(zhí)行。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述第一等離子體系統(tǒng)的射頻發(fā)生器經(jīng)由電纜連接至阻抗匹配電路，并且其中所述阻抗匹配電路經(jīng)由射頻傳輸線連接至等離子體室。
3. 根據(jù)權(quán)利要求1所述的方法，其中所述第一乘積或所述第H乘積中的所述電壓的函數(shù)包括在所述第一等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的所述電壓的數(shù)學幕函數(shù)，并且所述第二乘積或所述第H乘積中的所述電流的函數(shù)包括在所述第一等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的所述電流的數(shù)學幕函數(shù)。
4. 根據(jù)權(quán)利要求1所述的方法，其中接收在所述第一等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的所述電壓和所述電流是使用所述第一等離子體系統(tǒng)的等離子體室中的假晶片來執(zhí)行。
5. 根據(jù)權(quán)利要求1所述的方法，其中所述第一等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出連接至阻抗匹配電路的輸入，其中所述輸出便于將射頻信號經(jīng)由所述阻抗匹配電路傳輸?shù)降入x子體室。
6. 根據(jù)權(quán)利要求1所述的方法，其中調(diào)節(jié)來自所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的所述功率輸出是在所述第二等離子體系統(tǒng)用于蝕刻半導體晶片時執(zhí)行。
7. 根據(jù)權(quán)利要求1所述的方法，其中調(diào)節(jié)所述功率包括增大或減小來自所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的功率輸出。
8. 根據(jù)權(quán)利要求1所述的方法，其中所述第一等離子體系統(tǒng)包括功能上與所述第二等離子體系統(tǒng)的工具相同并且具有與所述第二等離子體系統(tǒng)的工具的標識符不同的標識符的工具。
9. 根據(jù)權(quán)利要求1所述的方法，其中所述第一等離子體系統(tǒng)包括結(jié)構(gòu)上與所述第二等離子體系統(tǒng)的工具相同并且具有與所述第二等離子體系統(tǒng)的工具的標識符不同的標識符的工具。
10. 根據(jù)權(quán)利要求1所述的方法，其中所述第一等離子體系統(tǒng)包括結(jié)構(gòu)和功能上與所述第二等離子體系統(tǒng)的工具相同并且具有與所述第二等離子體系統(tǒng)的工具的標識符不同的標識符的工具。
11. 根據(jù)權(quán)利要求1所述的方法，其中所述總和是泰勒級數(shù)。
12. -種方法，其包括：接收在等離子體系統(tǒng)的射頻（R巧發(fā)生器的輸出處在第一時間測量的電壓和電流；計算第一項、第二項和第H項的總和，其中所述第一項是系數(shù)與所述電壓的函數(shù)的第一乘積，并且所述第二項是系數(shù)與所述電流的函數(shù)的第二乘積，并且所述第H項是系數(shù)、所述電壓的函數(shù)和所述電流的函數(shù)的第H乘積；將所述總和確定為與所述等離子體系統(tǒng)相關的蝕刻速率；并且調(diào)節(jié)來自所述等離子體系統(tǒng)的所述射頻發(fā)生器在第二時間的功率輸出W達到所述蝕刻速率，其中所述方法由處理器執(zhí)行。
13. 根據(jù)權(quán)利要求12所述的方法，其中所述射頻發(fā)生器的所述輸出連接至阻抗匹配電路的輸入，其中使用所述輸出W便于將射頻信號經(jīng)由所述阻抗匹配電路傳輸?shù)降入x子體室。
14. 根據(jù)權(quán)利要求12所述的方法，其中，所述第二時間在所述第一時間之后出現(xiàn)。
15. 根據(jù)權(quán)利要求12所述的方法，其中所述第一乘積或所述第H乘積中的所述電壓的函數(shù)包括在所述第一時間測量的電壓的數(shù)學幕函數(shù)，并且所述第二乘積或所述第H乘積中的所述電流的函數(shù)包括在所述第一時間測量的電流的數(shù)學幕函數(shù)。
16. 根據(jù)權(quán)利要求12所述的方法，其中接收在所述等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處在所述第一時間測量的所述電壓和電流是使用所述等離子體系統(tǒng)的等離子體室中的假晶片來執(zhí)行。
17. 根據(jù)權(quán)利要求12所述的方法，其中所述等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出連接至阻抗匹配電路的輸入，所述阻抗匹配電路用于使所述等離子體系統(tǒng)的等離子體室和連接至所述等離子體室的射頻傳輸線的阻抗與連接至所述射頻發(fā)生器的射頻電纜和所述射頻發(fā)生器的阻抗匹配。
18. 根據(jù)權(quán)利要求12所述的方法，其中調(diào)節(jié)在所述等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處在所述第二時間的功率是在所述等離子體系統(tǒng)用于蝕刻半導體晶片時執(zhí)行。
19. 一種用于模擬蝕刻速率的等離子體系統(tǒng)，所述等離子體系統(tǒng)包括：用于產(chǎn)生射頻信號的射頻（R巧發(fā)生器，所述射頻發(fā)生器包括便于傳輸所述射頻信號的輸出；復阻抗傳感器，其連接至所述射頻發(fā)生器的所述輸出，用于測量所述射頻信號的復電壓和復電流；等離子體室，用于在接收到所述射頻信號時產(chǎn)生等離子體；阻抗匹配電路，其經(jīng)由電纜連接至所述射頻發(fā)生器并且經(jīng)由射頻傳輸線連接至所述等離子體室；處理器，其連接至所述復阻抗傳感器，W接收來自所述復阻抗傳感器的復電壓和復電流的測量值，所述處理器用于：接收在第二等離子體系統(tǒng)的射頻發(fā)生器的輸出處測量的電壓和電流；計算第一項、第二項和第H項的總和，其中所述第一項是系數(shù)與在所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的電壓的函數(shù)的第一乘積，并且所述第二項是系數(shù)與在所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的所述電流的函數(shù)的第二乘積，并且所述第H項是系數(shù)、在所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的電壓的函數(shù)W及在所述第二等離子體系統(tǒng)的所述射頻發(fā)生器的所述輸出處測量的所述電流的函數(shù)的第H乘積；將所述總和確定為與所述第二等離子體系統(tǒng)相關的蝕刻速率；并且調(diào)節(jié)在第一等離子體系統(tǒng)的射頻發(fā)生器的輸出處的功率w達到與所述第二等離子體系統(tǒng)相關的所述蝕刻速率，其中調(diào)節(jié)所述功率W所述復電壓和所述復電流為依據(jù)。
20.根據(jù)權(quán)利要求19所述的等離子體系統(tǒng)，其中所述第一等離子體系統(tǒng)包括功能上與所述第二等離子體系統(tǒng)的工具相同并且具有與所述第二等離子體系統(tǒng)的工具的標識符不同的標識符的工具。
【文檔編號】H01J37/32GK104347340SQ201410363403
【公開日】2015年2月11日申請日期:2014年7月28日優(yōu)先權(quán)日:2013年7月26日
【發(fā)明者】約翰·C·小瓦爾考, 哈梅特·辛格, 亨利·波沃尼申請人:朗姆研究公司

完整全部詳細技術(shù)資料下載