專利名稱：語音信號降噪、抗干擾裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種語音信號處理裝置，是一種從被噪聲、干擾污染的音頻信號中過濾分離出有效語音信號并輸出的語音信號處理裝置，具體地說是一種語音信號降噪、抗干擾裝置。
背景技術(shù)：
目前，在語音通信、廣播、現(xiàn)場監(jiān)聽錄音等過程中，耳機或喇叭中的各種背景噪聲干擾是令人非常頭痛的事，長時間在強烈噪聲中辨別微弱的信號令人心煩意亂，倍感疲勞。所以如何降低這些背景噪聲及干擾，一直是用戶及設(shè)計師所關(guān)注的問題。這些噪聲的產(chǎn)生主要是由于接收、發(fā)送等電子設(shè)備本身電路產(chǎn)生的各種噪聲及信號在從發(fā)送設(shè)備到接收設(shè)備的傳輸過程中被外界無用信號干擾等等所引起的，在無線通信(如中波、短波通信)及現(xiàn)場監(jiān)聽錄音等領(lǐng)域中，這種背景噪聲的干擾尤為嚴重。
為了降低這些干擾，在通信方面目前的辦法主要還是在提高收信機的前端電路如射頻、中頻電路的性能指標方面，如提高接收機的靈敏度、互調(diào)、倒易混頻、阻塞等指標，這些措施都只能減少收信機本身電路所產(chǎn)生的噪聲干擾，對信號在通過有線、無線等信道傳輸過程中所受到的污染是無能為力的，所以對收信效果都無很明顯的提高；在現(xiàn)場監(jiān)聽錄音方面則主要采用高靈敏、強方向性、抗噪聲的拾音器等措施，具有一定的效果。
關(guān)于音頻降噪技術(shù)，目前主要有動態(tài)降噪技術(shù)(DNR，代表器件如LM1894等)和杜比降噪技術(shù)(代表器件如BA1106等)，它們都是針對寬帶(10Hz～20KHz)的音響系統(tǒng)所設(shè)計的，對常用的窄帶音頻帶寬(300Hz～6KHz)幾乎是無用的，無明顯效果，而且它們僅能降低背景噪聲中的“沙沙”白噪聲，對其它干擾噪聲不起作用，杜比降噪還需要事先對原始的音頻信號進行預(yù)處理，然后才有降噪效果等等，所以它們都不適用于窄帶的語音通信、現(xiàn)場監(jiān)聽錄音等領(lǐng)域。

發(fā)明內(nèi)容
本實用新型的目的是設(shè)計一種適用于對頻率范圍在300Hz～6kHz之間的語音信號進行有效降噪、抗干擾能力強、清晰度高的、適用范圍廣的語音信號降噪、抗干擾裝置。
本實用新型的技術(shù)方案是一種語音信號降噪、抗干擾裝置，其特征是它主要由數(shù)字信號處理器1、模數(shù)、數(shù)模轉(zhuǎn)換器2、8、存儲器3以及降噪控制電路4組成，模數(shù)轉(zhuǎn)換器2的輸入接外界含噪語音信號源，其輸出直接或通過相應(yīng)的邏輯電路間接與數(shù)字信號處理器1相連，數(shù)模轉(zhuǎn)換器8的輸入與數(shù)字信號處理器1的輸出端直接相連或通過相應(yīng)的邏輯電路(如可編程邏輯電路、TTL、COMS電路等)間接相連，其輸出接語音輸出裝置，存儲器3以及降噪控制電路4均直接或通過相應(yīng)邏輯電路間接與數(shù)字信號處理器1相連。
所述的模數(shù)轉(zhuǎn)換器2、數(shù)模轉(zhuǎn)換器8為單一模數(shù)/數(shù)模集成塊9。
所述的單一模數(shù)/數(shù)模集成塊9采用AD1881系列集成塊，相應(yīng)的數(shù)字信號處理器1為ADSP218×系列集成塊；單一模數(shù)/數(shù)模集成塊9的24腳為含噪音的音頻輸入端，36腳為降噪后的音頻輸出端；單一模數(shù)/數(shù)模集成塊9的數(shù)字信號輸入/輸出端5腳、8腳與數(shù)字信號處理器1對應(yīng)的信號輸入/輸出端31腳、34腳相對應(yīng)。
所述的單一模數(shù)/數(shù)模集成塊9采用TLV320AIC23系列集成塊，相應(yīng)的數(shù)字信號處理器1為TMS320VC54×系列集成塊；TLV320AIC23系列集成塊的19、20腳接有噪聲的音頻輸入，9、12、10、13腳接無噪聲的音頻輸出，24接與TMS320VC54×系列集成塊的81腳相連，6腳通過或門電路6與TMS320VC54×系列集成塊的47腳相連，3腳與TMS320VC54×系列集成塊的42腳相連，TLV320AIC23系列集成塊的輸入4腳與TMS320VC54×系列集成塊的輸出60腳相連，TLV320AIC23系列集成塊的輸入7腳與TMS320VC54×系列集成塊的輸出44腳相連。
所述的數(shù)字信號處理器1的數(shù)字信號輸出端82腳與單一模數(shù)/數(shù)模集成塊9的數(shù)字信號輸入端24腳之間還連接有分頻器5。
所述的存儲器3的地址端、數(shù)據(jù)端、時鐘端、片選端等信號端口與數(shù)字信號處理器1對應(yīng)的地址端、數(shù)據(jù)端、時鐘輸出端、片選輸出端等信號端口直接相連或通過相應(yīng)的邏輯電路間接相連。
存儲器3與數(shù)字信號處理器1間還連接有或門電路(或者由可編程邏輯電路實現(xiàn))6、7。
下面對照附圖對本實用新型作進一步的說明。
圖2是主要以美國ADI公司的器件構(gòu)成的技術(shù)方案，簡介如下所述的數(shù)模/模數(shù)轉(zhuǎn)換器2的數(shù)字信號輸入/輸出端與數(shù)字信號處理器1對應(yīng)的信號輸入/輸出端直接相連或通過其它邏輯電路(如可編程邏輯電路、TTL、COMS電路等)間接相連。
所述的存儲器3的地址端及數(shù)據(jù)端與數(shù)字信號處理器1對應(yīng)的地址端及數(shù)據(jù)端直接相連或通過其它邏輯電路(如可編程邏輯電路、TTL、COMS電路等)間接相連。
圖3是主要以美國TI公司的器件構(gòu)成的技術(shù)方案，簡介如下數(shù)模/模數(shù)轉(zhuǎn)換器2，存儲器3都采用標準的SPI串行接口與數(shù)字信號處理器1對應(yīng)的信號輸入/輸出端直接相連或通過其它邏輯電路(如可編程邏輯電路、TTL、COMS電路等)間接相連。數(shù)模/模數(shù)轉(zhuǎn)換器2，存儲器3的各信號線處于并連狀態(tài)，由數(shù)字信號處理器1的95腳發(fā)出的控制信號通過或門(可為74HC832等，也可由可編程邏輯電路構(gòu)成)控制當前操作是針對數(shù)模/模數(shù)轉(zhuǎn)換器2還是存儲器3。數(shù)模/模數(shù)轉(zhuǎn)換器2、存儲器3的數(shù)據(jù)輸出端通過或門等邏輯電路送到數(shù)字信號處理器1，數(shù)字信號處理器1的82腳的輸出信號經(jīng)過分頻器(可為74HC4040等，也可由可編程邏輯電路構(gòu)成)處理后送給數(shù)模/模數(shù)轉(zhuǎn)換器2作為時鐘信號。
本實用新型的有益效果1、能有效降低滲雜在語音信號中的“沙沙”背景噪聲，即白噪聲干擾，該種噪聲通常為設(shè)備內(nèi)部電路和外界大氣噪聲等所引起。
2、能有效降低滲雜在語音信號中“吱吱”、“咕?！?、“呼呼”等各種干擾噪聲，這些噪聲主要由外界干擾所引起，這些干擾源通常包括閃電、電火花、開關(guān)電源、各種電器設(shè)備的電磁輻射、活動物體引起的噪音等。
3、能消除滲雜在語音信號中的各種固定頻率所引起的嘯叫干擾，具有自動搜索尋找到這些干擾頻率，自動陷波濾除的功能。這些干擾噪聲通常為外界其它電器設(shè)備的電磁輻射干擾、收信機本身的組合音干擾、車船汽笛聲等所引起的。
4、結(jié)構(gòu)簡單，體積小，成本低。
5、運用范圍廣?？砂惭b在所有希望獲得清楚的傳輸聲音的設(shè)備或裝置中。在家電行業(yè)中使用可大幅提高設(shè)備的檔次。
6、降噪效果明顯。按圖2電原理圖設(shè)計的裝置可實現(xiàn)選一級降噪功能時降噪效果可達13.2dB；選兩級降噪功能時降噪效果可達26.2dB，對固定頻率干擾的抑制效果≥50dB。按圖3電原理圖設(shè)計的裝置可實現(xiàn)降噪效果在0dB～40dB間通過軟件任意設(shè)置。


圖1是本實用新型的原理框圖。
圖2是本實用新型的電原理圖之一。
圖3是本實用新型的電原理圖之二。
圖4是本實用新型的典型應(yīng)用示意圖之一。
圖5是本實用新型的典型應(yīng)用示意圖之二。
圖6是本實用新型內(nèi)置于通信接收設(shè)備內(nèi)部的應(yīng)用示意框圖。
圖7是本實用新型外置于語音信號接收設(shè)備外部的應(yīng)用示意框圖。
圖8是本實用新型在監(jiān)聽、錄音等場合的應(yīng)用示意框圖。
圖4、5中的大方框代表本實用新型的語音信號降噪、抗干擾裝置，其各連接腳表示所連接的輸入輸出端口及控制開關(guān)。圖6、7、8中的黑色方框也代表本實用新型的語音信號降噪、抗干擾裝置。
具體實施方式
以下結(jié)合附圖和實施例對本實用新型作進一步的說明。
實施例一。
如圖2所示。
一種語音信號降噪、抗干擾裝置， 它主要由數(shù)字信號處理器1(型號可為ADSP218×)、單一模數(shù)/數(shù)模集成塊9(型號可為AD1881)、存儲器3(型號可為AT29C020)以及降噪控制電路4(可采用開關(guān)型電路，如圖2、3中所示)及其外圍電路組成，單一模數(shù)/數(shù)模集成塊9、存儲器3以及降噪控制電路4均與數(shù)字信號處理器1相連，單一模數(shù)/數(shù)模集成塊9的24腳為含噪音的音頻輸入端，它的36腳為降噪后的音頻輸出端，即24腳為整個裝置的輸入端，36腳為整個裝置的輸出端。
具體實施時，單一模數(shù)/數(shù)模集成塊9的數(shù)字信號輸入/輸出端與數(shù)字信號處理器1對應(yīng)的信號輸入/輸出端可直接物理相連，也可在二端之間接有可編程邏輯電路(型號可為EPM7064)和其它如TTL、COMS等數(shù)字電路(可采用教科書常見的電路)，實現(xiàn)間接相連，但他們對應(yīng)的管腳上的信號特征不變，具體可為單一模數(shù)/數(shù)模集成塊9的數(shù)字信號輸入/輸出端5腳、8腳與數(shù)字信號處理器1對應(yīng)的信號輸入/輸出端31腳、34腳相對應(yīng)。也就是說在單一模數(shù)/數(shù)模集成塊9的數(shù)字信號輸入/輸出端5腳與數(shù)字信號處理器1對應(yīng)的信號輸入/輸出端3 1腳之間以及單一模數(shù)/數(shù)模集成塊9的數(shù)字信號輸入/輸出端8腳與數(shù)字信號處理器1對應(yīng)的信號輸入/輸出端34腳之間可增設(shè)可編程邏輯電路、TTL、COMS等電路，以進一提高電路的保密、安全性以及信號流通的順暢性。
具體實施時所述的單一模數(shù)/數(shù)模集成塊9也可采用二個獨立的數(shù)模轉(zhuǎn)換集成塊8和模數(shù)轉(zhuǎn)換集成塊2來等效代替。
降噪控制電路4的輸出端與數(shù)字信號處理器1的29腳相連，降噪控制電路4可采用圖2中所示的開關(guān)型電路。
存儲器3的地址端及數(shù)據(jù)端與數(shù)字信號處理器1對應(yīng)的地址端及數(shù)據(jù)端可直接相連也可通過在相對應(yīng)的輸入/輸出端之間增設(shè)像緩沖電路(可采用教科書常見的電路)、可編程邏輯電路之類的間接電路實現(xiàn)對應(yīng)端的相連，其目的也是增加數(shù)據(jù)傳輸?shù)姆€(wěn)定性以及增加電路的保密性。
具體連接時存儲器3的地址端A0、A1、A2、A3、A4、A5、A6、A7、A8、A9、A10、A11、A12與數(shù)字信號處理器1地址端A0、A1、A2、A3、A4、A5、A6、A7、A8、A9、A10、A11、A12相對應(yīng)，存儲器3的數(shù)據(jù)端D0、D1、D2、D3、D4、D5、D6、D7與數(shù)字信號處理器1的數(shù)據(jù)端65、68、69、70、72、73、74、75腳相對應(yīng)，如圖2所示。
實施例二。
如圖3所示。
一種帶雙路輸入輸出的語音信號降噪、抗干擾裝置， 它主要由數(shù)字信號處理器1(型號可為TMS320VC54×)、單一模數(shù)/數(shù)模集成塊9(型號可為TLV320AIC23)、存儲器3(型號可為AT25C128)以及降噪控制電路4及其外圍電路組成，單一模數(shù)/數(shù)模集成塊9的數(shù)字信號輸出腳通過或門電路6(型號可為74HC832或用可編程邏輯電路構(gòu)成)與數(shù)字信號處理器1相連，存儲器3通過所述的或門電路6以及或門電路7(型號可為74HC832或用可編程邏輯電路構(gòu)成)與數(shù)字信號處理器1的信號輸入/輸出腳相連，降噪控制電路4的輸出與數(shù)字信號處理器1的45腳相連。此外，在數(shù)字信號處理器1的輸出腳82腳與單一模數(shù)/數(shù)模集成塊9的25腳之間還連接有分頻器5(型號可為74HC4040或用可編程邏輯電路構(gòu)成)。TLV320AIC23系列集成塊的19、20腳接有噪聲的音頻輸入，9、12、10、13腳接無噪聲的音頻輸出，24腳與TMS320VC54×系列集成塊的81腳相連，6腳通過或門電路6與TMS320VC54×系列集成塊的47腳相連，3腳與TMS320VC54×系列集成塊的42腳相連，TLV320AIC23系列集成塊的輸入4腳與TMS320VC54×系列集成塊的輸出60腳相連，TLV320AIC23系列集成塊的輸入7腳與TMS320VC54×系列集成塊的輸出44腳相連。
具體實施時，在單一模數(shù)/數(shù)模集成塊9、存儲器3的數(shù)字信號輸入/輸出端與數(shù)字信號處理器1對應(yīng)的信號輸入/輸出端之間還可加接可編程邏輯等電路以增加電路的保密性(型號可為EPM7064)。
具體實施時所述的單一模數(shù)/數(shù)模集成塊9也可采用二個獨立的數(shù)模轉(zhuǎn)換集成塊8和模數(shù)轉(zhuǎn)換集成塊2來等效代替。
本實施例的具體連接關(guān)系可參見圖3所示，單一模數(shù)/數(shù)模集成塊9的二路含噪聲的語音信號輸入腳及四路降噪后的語音信號輸出腳也見圖3所示，具體實施時圖3中各連接腳的腳號也可根據(jù)編程程序的要求進行調(diào)整。
本實用新型的工作原理為首先混有噪聲干擾的模擬語音信號被“模/數(shù)轉(zhuǎn)換”(A/D)為數(shù)字音頻信號，數(shù)字音頻信號然后被傳入數(shù)字信號處理器(DSP)1中，通過運行相應(yīng)的軟件算法處理，如自相關(guān)性運算，數(shù)字自適應(yīng)濾波等，將有用的語音信息從噪聲、干擾中分離出來，然后將經(jīng)過處理的數(shù)字音頻信號送到數(shù)/模(D/A)轉(zhuǎn)換后，還原為清晰干凈的模擬音頻信號，實現(xiàn)了數(shù)字化的語音降噪、抗干擾功能。如圖1所示。
圖4、5是本實用新型的典型應(yīng)用電路圖。
圖6是本實用新型的裝置內(nèi)置于各種語音通信接收設(shè)備內(nèi)部，使設(shè)備升級為具有降噪、抗干擾功能的接收設(shè)備的結(jié)構(gòu)示意框圖。
圖7是本實用新型的裝置外置于各種語音通信接收設(shè)備的外部，從設(shè)備的耳機或喇叭線路中獲得輸入信號，通過在本實用新型的裝置的上連接喇叭或耳機從而實現(xiàn)具有降噪功能的降噪喇叭(音箱)或降噪耳機適配器的結(jié)構(gòu)示意框圖。
圖8是本實用新型的裝置用在嘈雜現(xiàn)場進行抗噪聲干擾的監(jiān)聽、錄音等的結(jié)構(gòu)示意框圖。
權(quán)利要求1.一種語音信號降噪、抗干擾裝置，其特征是它主要由數(shù)字信號處理器(1)、模數(shù)、數(shù)模轉(zhuǎn)換器(2)、(8)、存儲器(3)以及降噪控制電路(4)組成，模數(shù)轉(zhuǎn)換器(2)的輸入接外界含噪語音信號源，其輸出直接或通過相應(yīng)的邏輯電路間接與數(shù)字信號處理器(1)相連，數(shù)模轉(zhuǎn)換器(8)的輸入與數(shù)字信號處理器(1)的輸出端直接相連或通過相應(yīng)的邏輯電路間接相連，其輸出接語音輸出裝置，存儲器(3)以及降噪控制電路(4)均直接或通過相應(yīng)邏輯電路間接與數(shù)字信號處理器(1)相連。
2.根據(jù)權(quán)利要求1所述的語音信號降噪、抗干擾置，其特征是所述的模數(shù)轉(zhuǎn)換器(2)、數(shù)模轉(zhuǎn)換器(8)為單一模數(shù)/數(shù)模集成塊(9)。
3.根據(jù)權(quán)利要求2所述的語音信號降噪、抗干擾置，其特征是所述的單一模數(shù)/數(shù)模集成塊(9)采用AD1881系列集成塊，相應(yīng)的數(shù)字信號處理器(1)為ADSP218×系列集成塊；單一模數(shù)/數(shù)模集成塊(9)的24腳為含噪音的音頻輸入端，36腳為降噪后的音頻輸出端；單一模數(shù)/數(shù)模集成塊(9)的數(shù)字信號輸入/輸出端5腳、8腳與數(shù)字信號處理器1對應(yīng)的信號輸入/輸出端31腳、34腳相對應(yīng)。
4.根據(jù)權(quán)利要求2所述的語音信號降噪、抗干擾裝置，其特征是所述的單一模數(shù)/數(shù)模集成塊(9)采用TLV320AIC23系列集成塊，相應(yīng)的數(shù)字信號處理器(1)為TMS320VC54×系列集成塊；TLV320AIC23系列集成塊的19、20腳接有噪聲的音頻輸入，9、12、10、13腳接無噪聲的音頻輸出，24腳與TMS320VC54×系列集成塊的8 1腳相連，6腳通過或門電路6與TMS320VC54×系列集成塊的47腳相連，3腳與TMS320VC54×系列集成塊的42腳相連，TLV320AIC23系列集成塊的輸入4腳與TMS320VC54×系列集成塊的輸出60腳相連，TLV320AIC23系列集成塊的輸入7腳與TMS320VC54×系列集成塊的輸出44腳相連。
5.根據(jù)權(quán)利要求4所述的語音信號降噪、抗干擾裝置，其特征是所述的數(shù)字信號處理器(1)的數(shù)字信號輸出端82腳與單一模數(shù)/數(shù)模集成塊(9)的數(shù)字信號輸入端24腳之間還連接有分頻器(5)。
6.根據(jù)權(quán)利要求1所述的語音信號降噪、抗干擾裝置，其特征是所述的存儲器(3)的地址端、數(shù)據(jù)端、時鐘端、片選端等信號端口與數(shù)字信號處理器(1)對應(yīng)的地址端、數(shù)據(jù)端、時鐘輸出端、片選輸出端等信號端口直接相連或通過相應(yīng)的邏輯電路間接相連。
7.根據(jù)權(quán)利要求1所述的語音信號降噪、抗干擾裝置，其特征是存儲器(3)與數(shù)字信號處理器(1)間還連接有或門電路(6)、(7)。
專利摘要本實用新型針對在語音通信、廣播、現(xiàn)場監(jiān)聽錄音等領(lǐng)域中背景噪音干擾大，而目前的降噪設(shè)備降噪效果差的問題，設(shè)計了一種語音信號降噪、抗干擾裝置，其特征是它主要由數(shù)字信號處理器(1)、模數(shù)、數(shù)模轉(zhuǎn)換器(2)、(8)、存儲器(3)以及降噪控制電路(4)組成，模數(shù)轉(zhuǎn)換器(2)的輸入接外界含噪語音信號源，其輸出直接或通過相應(yīng)的邏輯電路間接與數(shù)字信號處理器(1)相連，數(shù)模轉(zhuǎn)換器(8)的輸入與數(shù)字信號處理器(1)的輸出端直接相連或通過相應(yīng)的邏輯電路間接相連，其輸出接語音輸出裝置，存儲器(3)以及降噪控制電路(4)均直接或通過相應(yīng)邏輯電路間接與數(shù)字信號處理器(1)相連。具有降噪效果好，結(jié)構(gòu)簡單，應(yīng)用范圍廣，成本低，體積小等優(yōu)點。
文檔編號G10L21/02GK2833787SQ20052007714
公開日2006年11月1日 申請日期2005年11月7日 優(yōu)先權(quán)日2005年11月7日
發(fā)明者鄭碩鈞 申請人:鄭碩鈞