一種陣列基板及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板及顯示裝置。
【背景技術(shù)】
[0002]目前，薄膜晶體管液晶顯示器已廣泛應(yīng)用于電視、手機(jī)以及公共信息顯示。薄膜晶體管液晶顯示器中包括薄膜晶體管陣列基板，其中，薄膜晶體管的柵極與柵線相連，柵線通過位于外圍區(qū)域的柵極引線與柵極驅(qū)動(dòng)電路相連，由柵極驅(qū)動(dòng)電路通過柵線向柵極提供開啟信號(hào)以實(shí)現(xiàn)圖形顯示。但是，由于陣列基板中有很多數(shù)據(jù)線等等，在柵線與數(shù)據(jù)線等之間會(huì)存在耦合電容，薄膜晶體管的柵極與源極和漏極之間也存在耦合電容，在信號(hào)傳輸?shù)倪^程中，會(huì)對(duì)耦合電容充電，導(dǎo)致柵線的信號(hào)延遲，尤其是在較大尺寸的液晶顯示器中柵線較長(zhǎng)，使得其電阻較大，更加大了對(duì)耦合電容充電的時(shí)間，導(dǎo)致柵線的信號(hào)延遲的問題較嚴(yán)重。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型實(shí)施例的目的是提供一種陣列基板及顯示裝置，用于解決柵線的信號(hào)延遲問題。
[0004]本實(shí)用新型實(shí)施例的目的是通過以下技術(shù)方案實(shí)現(xiàn)的:
[0005]—種陣列基板，包括襯底基板，在所述襯底基板上交叉設(shè)置的多條柵線，多條數(shù)據(jù)線，設(shè)置在相鄰的柵線與相鄰的數(shù)據(jù)線限定區(qū)域內(nèi)的像素電極，以及在所述柵線和所述數(shù)據(jù)線交叉位置處設(shè)置的薄膜晶體管，所述薄膜晶體管的漏極與所述像素電極通過過孔連接;
[0006]所述柵線在相鄰的數(shù)據(jù)線之間設(shè)置有寬化部；
[0007]所述寬化部設(shè)置有凹槽結(jié)構(gòu)；
[0008]所述凹槽結(jié)構(gòu)在所述襯底基板上的正投影與所述薄膜晶體管的漏極在所述襯底基板上的正投影至少部分重疊。
[0009]較佳地，所述薄膜晶體管的漏極在所述襯底基板上的正投影與所述凹槽結(jié)構(gòu)在所述襯底基板上的正投影的重疊部分至少包括一線段，或者一曲線段。
[0010]較佳地，所述線段或曲線段的兩端點(diǎn)之間連線的延伸方向與所述柵線的延伸方向之間的夾角大于0度且小于90度。
[0011]較佳地，所述直線段或曲線段的兩端點(diǎn)之間連線的延伸方向與所述柵線的延伸方向之間的夾角大于30度且小于60度。
[0012]較佳地，所述薄膜晶體管的漏極與所述像素電極連接所通過的過孔在所述襯底基板上的正投影位于所述凹槽結(jié)構(gòu)在所述襯底基板上的正投影的區(qū)域內(nèi)。
[0013]較佳地，所述薄膜晶體管的漏極與所述像素電極連接所通過的過孔在所述襯底基板上的正投影與所述凹槽結(jié)構(gòu)在所述襯底基板上的正投影部分重疊。
[0014]較佳地，所述凹槽結(jié)構(gòu)在所述襯底基板上的正投影的形狀為正方形，矩形，梯形或者半圓形。
[0015]一種顯示裝置，包括以上任一項(xiàng)所述的陣列基板。
[0016]本實(shí)用新型實(shí)施例的有益效果如下:
[0017]本實(shí)用新型實(shí)施例提供的一種陣列基板及顯示裝置中，由于柵線在相鄰的數(shù)據(jù)線之間設(shè)置有寬化部，與現(xiàn)有技術(shù)相比，大大增加了柵線的部分位置的寬度，使得柵線的電阻減小，降低了與數(shù)據(jù)線之間的耦合電容的充電時(shí)間，從而降低了柵線的信號(hào)延遲；又由于柵線與數(shù)據(jù)線交叉處未增加寬度，就不會(huì)增加?xùn)啪€與數(shù)據(jù)線之間的耦合電容。并且，在上述寬化部設(shè)置有凹槽結(jié)構(gòu)，該凹槽結(jié)構(gòu)有利于靈活布線，凹槽結(jié)構(gòu)在襯底基板上的正投影與薄膜晶體管的漏極在襯底基板上的正投影至少部分重疊，即薄膜晶體管的漏極經(jīng)過上述凹槽結(jié)構(gòu)，減少了薄膜晶體管的漏極與柵線的重疊，從而可以降低薄膜晶體管的漏極與柵線的耦合電容。
【附圖說明】
[0018]圖1為本實(shí)用新型實(shí)施例提供的一種陣列基板的結(jié)構(gòu)之一的示意圖；
[0019]圖2為本實(shí)用新型實(shí)施例中圖1所示的陣列基板的AA’方向的截面圖；
[0020]圖3為本實(shí)用新型實(shí)施例中薄膜晶體管的漏極在襯底基板上的正投影與凹槽結(jié)構(gòu)在襯底基板上的正投影的重疊部分所包括的線段的兩端點(diǎn)之間連線的延伸方向與柵線的延伸方向之間的夾角示意圖；
[0021]圖4為本實(shí)用新型實(shí)施例中薄膜晶體管的漏極在襯底基板上的正投影與凹槽結(jié)構(gòu)在襯底基板上的正投影的重疊部分所包括的曲線段的兩端點(diǎn)之間連線的延伸方向與柵線的延伸方向之間的夾角示意圖；
[0022]圖5為本實(shí)用新型實(shí)施例提供的一種陣列基板的結(jié)構(gòu)之二的示意圖；
[0023]圖6為本實(shí)用新型實(shí)施例提供的一種陣列基板的結(jié)構(gòu)之三的示意圖；
[0024]圖7為本實(shí)用新型實(shí)施例提供的一種陣列基板的結(jié)構(gòu)之四的示意圖；
[0025]圖8為本實(shí)用新型實(shí)施例提供的一種陣列基板的結(jié)構(gòu)之五的示意圖。
【具體實(shí)施方式】
[0026]本實(shí)用新型提供了一種陣列基板及顯示裝置，用于解決柵線的信號(hào)延遲的問題。下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型提供的一種陣列基板及顯示裝置進(jìn)行更詳細(xì)地說明。
[0027]本實(shí)用新型實(shí)施例提供一種陣列基板，如圖1所示，包括襯底基板(圖1中未示出)，在襯底基板上交叉設(shè)置的多條柵線1，多條數(shù)據(jù)線2，設(shè)置在相鄰的柵線1與相鄰的數(shù)據(jù)線2限定區(qū)域內(nèi)的像素電極3，以及在柵線1和數(shù)據(jù)線2交叉位置處設(shè)置的薄膜晶體管，薄膜晶體管的漏極4與像素電極3通過過孔5連接；
[0028]柵線1在相鄰的數(shù)據(jù)線2之間設(shè)置有寬化部11 ;
[0029]寬化部11設(shè)置有凹槽結(jié)構(gòu)12 ;
[0030]凹槽結(jié)構(gòu)12在襯底基板上的正投影與薄膜晶體管的漏極4在襯底基板上的正投影至少部分重疊。
[0031]本實(shí)用新型實(shí)施例中，由于柵線1在相鄰的數(shù)據(jù)線2之間設(shè)置有寬化部，與現(xiàn)有技術(shù)相比，大大增加了柵線1的部分位置的寬度，使得柵線1的電阻減小，降低了與數(shù)據(jù)線2之間的耦合電容的充電時(shí)間，從而降低了柵線1的信號(hào)延遲；又由于柵線1與數(shù)據(jù)線2交叉處未增加寬度，就不會(huì)增加?xùn)啪€1與數(shù)據(jù)線2之間的耦合電容。并且，在上述寬化部11設(shè)置有凹槽結(jié)構(gòu)12，該凹槽結(jié)構(gòu)12有利于靈活布線，凹槽結(jié)構(gòu)22在襯底基板上的正投影與薄膜晶體管的漏極4在襯底基板上的正投影至少部分重疊，即薄膜晶體管的漏極4經(jīng)過上述凹槽結(jié)構(gòu)12，減少了薄膜晶體管的漏極4與柵線1的重疊，從而可以降低薄膜晶體管的漏極4與柵線1的耦合電容。
[0032]其中，凹槽結(jié)構(gòu)12將寬化部11分成了第一寬化部111和第二寬化部112。柵線的第一寬化部111的寬度與柵線的第二寬化部112的寬度可以相同。當(dāng)然，柵線的第一寬化部111的寬度與柵線的第二寬化部112的寬度也可以不同。
[0033]其中，柵線1與數(shù)據(jù)線2的交叉處設(shè)置有細(xì)化部13，該細(xì)化部13的寬度小于上述寬化部11的寬度。
[0034]其中，薄膜晶體管還包括有源層6，源極7和柵極。薄膜晶體管的源極7與數(shù)據(jù)線2連接，薄膜晶體管的柵極與柵線連接。具體的:
[0035]圖1中柵線1的第一寬化部111作為薄膜晶體管的柵極。薄膜晶體管的漏極4具有相互連接的第一線段41和第二線段42 ;薄膜晶體管的漏極的第一線段41的延伸方向與數(shù)據(jù)線2的延伸方向平行；薄膜晶體管的漏極的第二線段42在襯底基板上的正投影與薄膜晶體管的有源層6在襯底基板上的正投影部分重疊。相應(yīng)的，上述凹槽結(jié)構(gòu)12在襯底基板上的正投影與薄膜晶體管的漏極的第二線段42在襯底基板上的正投影至少部分重疊，圖1中已由B所表示的區(qū)域示出了該重疊部分，這里需要說明的是，B所表示的區(qū)域并不要求示出所有的重疊部分，這里B只是用于說明本實(shí)用新型實(shí)施例。
[0036]上述陣列基板還包括柵極絕緣層(圖1中未示出)和鈍化層(圖1中未示出)。
[0037]圖1中的陣列基板在AA’方向的截面圖如圖2所示，柵線1位于襯底基板8上；柵極絕緣層9位于襯底基板8和柵線1上；薄膜晶體管的有源層6位于柵極絕緣層9上；薄膜晶體管的源極7位于薄膜晶體管的有源層6上；薄膜晶體管的漏極4位于薄膜晶體管的有源層6和柵極絕緣層9上；鈍化層10位于薄膜晶體管的漏極4、薄膜晶體管的有源層6、薄膜晶體管的源極7和柵極絕緣層9上；過孔5位于鈍化層10中；像素電極3位于鈍化層10上。
[0038]其中，柵線1、數(shù)據(jù)線2、薄膜晶體管的漏極4和薄膜晶體管的源極7的材料可以是鋁，或其它金屬材料。
[0039]其中，柵極絕緣層9可以是單層也可以是多層，其材料可以是氮化硅或者氧化硅。
[0040]其中，薄膜晶體管的有源層6的材料可以是非晶硅、多晶硅、微晶硅或者銦鎵鋅氧化物(Indium Gallium Zinc Oxide)。
[0041]其中，鈍化層10的材料可以是無(wú)機(jī)物，如氮化硅；也可以是有機(jī)絕緣材料，如有機(jī)樹脂材料。
[0042]其中，像素電極3的材料可以是氧化銦錫(Indium Tin Oxide，ITO)、氧化銦鋅(Indium Zinc Oxide，IZO)，或其它透明金屬氧化物導(dǎo)電材料。
[0043]上述實(shí)用新型實(shí)施例中，較佳地，薄膜晶體管的漏極4在襯底基板上的正投影與上述凹槽結(jié)構(gòu)12在襯底基板上的正投影的重疊部分至少包括一線段，或者一曲線段。
[0044]本實(shí)用新型實(shí)施例中，薄膜晶體管的漏極4在襯底基板上的正投影與上述凹槽結(jié)構(gòu)12在襯底基板上的正投影的重疊部分的形狀，可以根據(jù)需要靈活設(shè)置成至少包括一線段或者一曲線段，使得陣列基板的設(shè)計(jì)更加靈活。
[0045]較佳地，上述線段或者曲線段的兩端點(diǎn)之間連線的延伸方向與柵線1的延伸方向之間的夾角大于0度且小于90度。
[0046]圖3中示出了上述線段的兩端點(diǎn)之間連線的延伸方向與柵線1的延伸方向之間的夾角Θ，圖4中示出了上述曲線段的兩端點(diǎn)之間連線的延伸方向與柵線1的延伸方向之間的夾角Θ。圖3和圖4中，B所表示的區(qū)域的含義與圖1中B所表示的區(qū)域的含義相同。
[0047]本實(shí)用新型實(shí)施例中，