一種tft陣列基板、顯示面板及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，尤其涉及一種TFT陣列基板、顯示面板及顯示裝置。
【背景技術(shù)】
[0002]目前來(lái)說(shuō)，為了實(shí)現(xiàn)顯示產(chǎn)品的輕薄化，在顯示面板的掃描驅(qū)動(dòng)電路的設(shè)計(jì)上，一般會(huì)采用陣列基板行驅(qū)動(dòng)(Gate Driver on Array，GOA)技術(shù)即將柵極開(kāi)關(guān)電路集成在陣列基板上形成對(duì)顯示面板的逐行掃描驅(qū)動(dòng)，從而替代原先的單獨(dú)的柵極驅(qū)動(dòng)集成電路部分的設(shè)計(jì)。如圖1所示，位于陣列基板上的低溫多晶娃柵極驅(qū)動(dòng)電路100(vertical shiftregister，VSR，簡(jiǎn)稱柵極驅(qū)動(dòng)電路)一般設(shè)置在顯示區(qū)101的一側(cè)或者兩側(cè)，會(huì)占用顯示面板的邊框區(qū)域的較大面積，而目前顯示產(chǎn)品的主流設(shè)計(jì)是要求盡量減少邊框區(qū)域的面積。
[0003]如圖2所示，圖2為柵極驅(qū)動(dòng)電路1000中各個(gè)部件布局的示意圖。一般來(lái)說(shuō)，柵極驅(qū)動(dòng)電路 1000 包括 VSR(vertical shift register) Bus (共通)走線 111、VSR 電容 112及VSR TFT器件113，現(xiàn)有技術(shù)中，VSR電容112所包括兩塊電極板，通常采用的是柵極金屬層112b和源/漏極金屬層112a。但是由于柵極金屬層112b或源漏極金屬層112a —般是由不透光的材料制成，故這種不透光的VSR電容112會(huì)影響顯示面板邊框的透過(guò)率，在紫外光照射固化封框膠時(shí)，由于VSR電容區(qū)域不透光，從而使得封框膠固化不良。
[0004]由柵極驅(qū)動(dòng)電路的元件基本都是布置在陣列基板上的非顯示區(qū)，必定是占用較大的空間，從而使得實(shí)現(xiàn)窄邊框或者無(wú)邊框的設(shè)計(jì)理念變更較為困難。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明的目的是提供一種TFT陣列基板、顯示面板及顯示裝置。
[0006]根據(jù)本發(fā)明的一個(gè)示范性的實(shí)施例，提供一種TFT陣列基板，包括:一基板，所述基板上設(shè)有顯示區(qū)；
[0007]所述基板上設(shè)置有半導(dǎo)體層，位于所述半導(dǎo)體層上的柵極金屬層，位于所述柵極金屬層上的源漏極金屬層和位于所述源漏極金屬層上的公共電極層；
[0008]所述基板上設(shè)置覆蓋所述公共電極層的像素電極層；
[0009]所述顯示區(qū)包括多條形成于柵極金屬層上的掃描線、多條形成于源漏極金屬層上的數(shù)據(jù)線、多條所述掃描線與多條所述數(shù)據(jù)線交錯(cuò)定義出多個(gè)呈陣列布置的子像素；
[0010]多個(gè)所述子像素相互分離設(shè)置，并形成有留空區(qū)；
[0011]所述顯示區(qū)還包括多個(gè)設(shè)置于所述留空區(qū)的柵極驅(qū)動(dòng)電路元件；且所述公共電極層覆蓋所述柵極驅(qū)動(dòng)電路元件。
[0012]根據(jù)本發(fā)明的一個(gè)示范性的實(shí)施例，提供一種顯示面板，包括上述的TFT陣列基板、彩膜基板及位于兩者之間的顯示介質(zhì)層。
[0013]根據(jù)本發(fā)明的一個(gè)示范性的實(shí)施例，提供一種顯示裝置，包括上述的顯示面板。
[0014]通過(guò)上述技術(shù)方案，本發(fā)明公開(kāi)了一種TFT陣列基板、顯示面板及顯示裝置，通過(guò)將柵極驅(qū)動(dòng)電路及其柵極驅(qū)動(dòng)電路元件集成在顯示區(qū)中，從而節(jié)省了現(xiàn)有技術(shù)中在非顯示區(qū)即邊框區(qū)域布置柵極驅(qū)動(dòng)電路元件的空間，從而可以實(shí)現(xiàn)窄邊框甚至無(wú)邊框設(shè)計(jì)。
【附圖說(shuō)明】
[0015]為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0016]圖1為現(xiàn)有技術(shù)中公開(kāi)的一柵極驅(qū)動(dòng)電路區(qū)示意圖；
[0017]圖2為現(xiàn)有技術(shù)中公開(kāi)的又一柵極驅(qū)動(dòng)電路區(qū)示意圖；
[0018]圖3為本發(fā)明實(shí)施例中公開(kāi)的一種柵極驅(qū)動(dòng)電路VSR示意圖；
[0019]圖4為圖3中柵極驅(qū)動(dòng)電路VSR的等效電路圖；
[0020]圖5為本發(fā)明實(shí)施例中公開(kāi)的一種陣列基板示意圖；
[0021]圖6為本發(fā)明實(shí)施例中公開(kāi)的一個(gè)像素單元P的放大示意圖；
[0022]圖7為圖6中沿aa線方向的截面示意圖；
[0023]圖8為本發(fā)明實(shí)施例中公開(kāi)的信號(hào)控制線的布置方式一示意圖；
[0024]圖9為本發(fā)明實(shí)施例中公開(kāi)的信號(hào)控制線的布置方式又一示意圖；
[0025]圖10為圖9中沿bb線方向的截面示意圖；
[0026]圖11為本發(fā)明實(shí)施例中公開(kāi)的第一種TFT的布置方式不意圖；
[0027]圖12為圖11中沿dd線方向的截面示意圖；
[0028]圖13為本發(fā)明實(shí)施例中公開(kāi)的第二種TFT的布置方式示意圖；
[0029]圖14為圖13中沿ee線方向的截面示意圖；
[0030]圖15為本發(fā)明實(shí)施例中公開(kāi)的第三種TFT的布置方式示意圖；
[0031]圖16為圖15中沿ff線方向的截面示意圖；
[0032]圖17為本發(fā)明實(shí)施例中公開(kāi)的第四種TFT的布置方式示意圖；
[0033]圖18為圖17中沿cc線方向的截面示意圖；
[0034]圖19為本發(fā)明實(shí)施例中公開(kāi)的一二極管型的TFT的布置方式示意圖；
[0035]圖20為圖19中沿gg線方向的截面示意圖；
[0036]圖21為本發(fā)明實(shí)施例中公開(kāi)的又一二極管型的TFT的布置方式示意圖；
[0037]圖22為圖21中沿hh線方向的截面示意圖；
[0038]圖23為本發(fā)明實(shí)施例中公開(kāi)的第一種電容器布置方式示意圖；
[0039]圖24為圖23中沿ii線方向的截面示意圖；
[0040]圖25為本發(fā)明實(shí)施例中公開(kāi)的第二種電容器布置方式示意圖；
[0041]圖26為圖25中沿jj線方向的截面示意圖；
[0042]圖27為本發(fā)明實(shí)施例中公開(kāi)的第三種電容器布置方式示意圖；
[0043]圖28為本發(fā)明實(shí)施例中公開(kāi)的第四種電容器布置方式示意圖；
[0044]圖29為本發(fā)明實(shí)施例中公開(kāi)的一電容器等效電路圖；
[0045]圖30為本發(fā)明實(shí)施例中公開(kāi)的一種顯示面板示意圖；
[0046]圖31為本發(fā)明實(shí)施例中公開(kāi)的一種顯示裝置示意圖。
【具體實(shí)施方式】
[0047]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0048]附圖中各器件的形狀和大小不反映其真實(shí)比例，目的只是示意說(shuō)明本
【發(fā)明內(nèi)容】
。
[0049]如圖3_圖7所不，本發(fā)明公開(kāi)了一種TFT陣列基板1，包括:一基板11，在基板11上包括顯示區(qū)AA和非顯示區(qū)；其中，
[0050]如圖7(圖7為圖6中沿aa虛線的截面圖)所示，基板11上設(shè)置有半導(dǎo)體層13、覆蓋半導(dǎo)體層13柵極金屬層13、覆蓋柵極金屬層13上的源漏極金屬層14和覆蓋所述源漏極金屬層的公共電極層16 ;
[0051]另外，基板11上還設(shè)置覆蓋所述公共電極層16的像素電極層17。
[0052]如圖5-7所示，在顯示區(qū)內(nèi)設(shè)有多條形成于柵極金屬層12上的掃描線、多條形成于源漏極金屬層14上的數(shù)據(jù)線、多條掃描線與多條數(shù)據(jù)線交錯(cuò)定義出多個(gè)呈陣列布置的子像素；其中，多個(gè)子像素相互分離設(shè)置，并形成有留空區(qū)(如圖5中的虛線方框所示)；
[0053]如圖3-4所示，在顯示區(qū)AA中還包括多個(gè)設(shè)置于留空區(qū)(如圖5中的虛線方框所示)的柵極驅(qū)動(dòng)電路VSR元件；另外，為了避免柵極驅(qū)動(dòng)電路VSR工作時(shí)對(duì)陣列基板處于顯示狀態(tài)下的影響，需要設(shè)置公共電極層16將柵極驅(qū)動(dòng)電路VSR元件覆蓋，通過(guò)公共電極層16來(lái)屏蔽來(lái)自柵極驅(qū)動(dòng)電路VSR元件上的干擾信號(hào)。
[0054]繼續(xù)參考圖7(圖7為圖6中沿aa虛線的截面圖)所示，為了更好的屏蔽來(lái)自柵極驅(qū)動(dòng)電路VSR元件上的干擾信號(hào)對(duì)陣列基板處于顯示狀態(tài)下的影響，需要在源漏極金屬層14和公共電極層16之間設(shè)有第一非導(dǎo)電介質(zhì)層15。一般來(lái)說(shuō)，第一非導(dǎo)電介質(zhì)層15可以是鈍化層或有機(jī)膜層。對(duì)于鈍化層的材料，一般為氮化硅或者氧化硅等等。另外，為了進(jìn)一步的保證陣列基板在顯示狀態(tài)下的無(wú)干擾信號(hào)，對(duì)第一非導(dǎo)電介質(zhì)層15的厚度是有一定要求的，至少厚度為0.8 μ m，且小于等于5 μ m，在此厚度范圍內(nèi)，厚度越大，對(duì)干擾信號(hào)的屏蔽效果越好。當(dāng)然，從工藝的角度出發(fā)，較佳地，鈍化層或有機(jī)膜層的厚度范圍為2-3 μ m。在此厚度范圍內(nèi)，既可以保證對(duì)干擾信號(hào)屏蔽基本完全，同時(shí)膜層厚度合適，不會(huì)使得陣列基板的整體厚度過(guò)大，從而違背當(dāng)前技術(shù)中對(duì)產(chǎn)品輕薄化的要求。
[0055]繼續(xù)參考圖7所示，半導(dǎo)體層13是被柵極金屬層12所覆蓋，故從薄膜晶體管TFT的類型來(lái)說(shuō)，是一種頂柵結(jié)構(gòu)，即TFT的柵極是位于TFT的半導(dǎo)體之上。這種結(jié)構(gòu)，當(dāng)半導(dǎo)體層的材料為低溫多晶娃(low temperature p_Si，LTPS)半導(dǎo)體材料，會(huì)使得TFT的工作性質(zhì)表現(xiàn)優(yōu)異，同時(shí)在工藝制程上更為簡(jiǎn)單易行，具體來(lái)說(shuō)，LTPS工藝形成的p-Si結(jié)構(gòu)是由許多Si原子的小規(guī)模結(jié)晶顆粒組而成，采用工藝溫度低于600°C的低溫多晶硅技術(shù)，可以使得TFT的電子迀移率達(dá)到300cm2/V.S。當(dāng)采用“頂柵結(jié)構(gòu)”時(shí)，TFT中的寄生電容可以通過(guò)柵極自對(duì)準(zhǔn)工藝降低值最小，降低功耗，且在ELA(eximer laser annealing準(zhǔn)分子激光退火)工藝時(shí)能夠比較容易得到均勻的P-Si。目前來(lái)說(shuō)頂柵結(jié)構(gòu)是LTPS-TFT的主流結(jié)構(gòu)。本發(fā)明實(shí)施例是基于上述的“頂柵結(jié)構(gòu)”為例進(jìn)行闡述。
[0056]為了能夠在陣列基板上的顯示區(qū)AA中設(shè)置多個(gè)柵極驅(qū)動(dòng)電路VSR元件，故需要在顯示區(qū)AA中設(shè)置多個(gè)留空區(qū)，以下將詳細(xì)闡述留空區(qū)的具體設(shè)置方式:
[0057]在顯示區(qū)AA中為了盡可能大的拉開(kāi)子像素之間的間隙，以有足夠的空間放置柵極驅(qū)動(dòng)電路VSR的元件，故需要對(duì)子像素的結(jié)構(gòu)有特殊的設(shè)計(jì)。具體來(lái)說(shuō)，如圖5和圖6所示，其中圖6是圖5中一個(gè)第一像素單元P的局部放大圖，在顯示區(qū)AA包括多個(gè)第一像素單元P，如圖6所示，每個(gè)第一像素單元P包括相鄰設(shè)置的第一子像素Pl和第二子像素Pl ;相鄰設(shè)置的第一數(shù)據(jù)線Dl和第二數(shù)據(jù)線D2位于所述第一子像素Pl和所述第二子像素P2之間，且第一子像素Pl和第二子像素P2分別與第一數(shù)據(jù)線Dl和第二數(shù)據(jù)線D2電連接。以第一子像素Pl為例，具體來(lái)說(shuō)，第一子像素Pl中的像素電極通過(guò)其所對(duì)應(yīng)的薄膜晶體管TFT的源/漏極連接到第一數(shù)據(jù)線Dl上，當(dāng)?shù)谝蛔酉袼豍l處于顯示狀態(tài)時(shí)，第一數(shù)據(jù)線Dl向其傳輸顯示數(shù)據(jù)信號(hào)。
[0058]參考圖5-6所示，由于第一數(shù)據(jù)線Dl和第二數(shù)據(jù)線D2是相鄰設(shè)置，那么兩個(gè)相鄰的像素單元P之間無(wú)數(shù)據(jù)線設(shè)置，則可以在兩個(gè)相鄰的像素單元P之間設(shè)置沿?cái)?shù)據(jù)線方向延伸的第一預(yù)設(shè)留空區(qū)Gl (如圖5中虛線方框所示)，如圖5所示。<