8。支撐襯底58可以例如是硅晶片、玻璃板或者一些其他合適的材料。半導(dǎo)體可以使用任何合適的方法(例如，不損傷CMOS電路的方法)被固定到支撐襯底58。
[0112]參考圖5d，然后例如使用濕法刻蝕或者一些其他合適的技術(shù)去除硅襯底。這留下P型摻雜娃層62。
[0113]參考圖5e，硼層64設(shè)置在P型摻雜硅層62頂上。硼層64可以例如使用濺射或者任何其他合適的技術(shù)形成(例如，可以在不對現(xiàn)有結(jié)構(gòu)引起損傷的溫度(例如，低于400°C的溫度)下實(shí)現(xiàn)的技術(shù))。硼層64可以例如具有30納米或者更少、20納米或者更少、或者10納米或者更少的厚度。硼層64可以例如具有I納米或者更多的厚度。硼層64可以例如具有約6nm的厚度。因?yàn)榕饘?4吸收輻射，所以使硼層64更薄將改進(jìn)傳感器的靈敏度。然而，因?yàn)榕鸬某练e可以提供非均勻硼層64，所以讓硼層64更薄將增加硼層中存在小孔的概率。硼層64可以被提供有平衡這兩個競爭性要求的厚度。
[0114]因?yàn)榕饘?4在低溫下提供(例如，低于400°C )，所以硼64和ρ型摻雜硅層62之間的窄過渡將發(fā)生。過渡可以例如在幾分之一納米到幾納米內(nèi)發(fā)生，諸如上至5nm或者甚至上至10nm。硼的濃度在過渡中降低。過渡可以被描述為硼、然后硅化硼、然后(ρ++)摻雜硅、然后(P+)摻雜硅、然后P型摻雜硅。在過渡的下部處，硼的濃度降低直到不存在擴(kuò)散硼。
[0115]提供從硼向硅的過渡的梯度擴(kuò)散層可以甚至比1nm更厚。在這種情況下，傳感器靈敏度將降低，但是半導(dǎo)體層的第一表面的導(dǎo)電性(即，由陣列形成的所有像素的公共電極)將增加，這對其中更快的響應(yīng)比更高的靈敏度更優(yōu)選的一些應(yīng)用可以是有利的。
[0116]在一個實(shí)施例中，可以期望增加硼向ρ型摻雜硅中的擴(kuò)散。這可以例如使用激光退火(或者不將傳感器加熱到可以損傷CMOS電路的溫度的任何其他合適的技術(shù))實(shí)現(xiàn)。備選地，短暫的熱處理步驟可以在多500°C的溫度下被應(yīng)用到傳感器50的背側(cè)表面以便附加地促進(jìn)硅化物層的形成，其中時間控制使得高溫下的加熱只在表面處完成。在這樣的情況下，從硼向P型摻雜硅的過渡可以例如發(fā)生在幾個納米。
[0117]諸如抗反射涂層之類的光學(xué)涂層68可以設(shè)置在硼層64的頂上。
[0118]參考圖4中的傳感器50，在使用時輻射(由箭頭80指出)將在與常規(guī)相對的側(cè)處(即，從傳感器50的背側(cè))入射在傳感器50上。背側(cè)照射表面是半導(dǎo)體層的第二表面。傳感器50可以因此被認(rèn)為是背照式傳感器。傳感器50的前側(cè)可以被認(rèn)為是傳感器的其上提供CMOS電路55的一側(cè)，其為半導(dǎo)體層的第一表面。再次參考圖5，傳感器制作工藝的步驟5a和5b可以被認(rèn)為是前側(cè)處理，因?yàn)樗鼈儗鞲衅鞯那皞?cè)做改變。圖5c示出了傳感器的反轉(zhuǎn)。傳感器制作工藝的步驟5d至5g可以被認(rèn)為是背側(cè)處理，因?yàn)樗鼈儗鞲衅鞯谋硞?cè)做改變。
[0119]背照式傳感器50提供優(yōu)于現(xiàn)有技術(shù)DUV和EUV圖像傳感器的明顯優(yōu)點(diǎn)，諸如在由CMOS或者CCD陣列檢測之前使用轉(zhuǎn)換材料將DUV或者EUV光子轉(zhuǎn)換為可見光的現(xiàn)有技術(shù)傳感器，或者如上文所描述的其他現(xiàn)有技術(shù)引導(dǎo)輻射檢測傳感器。轉(zhuǎn)換材料可以例如是磷光體、Yag-Ce或者功能性熒光玻璃(Lumilass)。DUV或者EUV光子以這種方式向可見光子的轉(zhuǎn)換不是有效的，轉(zhuǎn)換過程通常具有20%和40%之間的效率。此外，生成的可見光子在所有方向上發(fā)出，而不是僅在檢測陣列的方向上發(fā)出。由于這些缺點(diǎn)，輻射(特別是EUV輻射)的測量可以需要很多時間，這可以降低EUV光刻設(shè)備的生產(chǎn)率。另外，在轉(zhuǎn)換材料中形成的圖像在其到達(dá)檢測器之前就變模糊，由此損害了傳感器的精確度。此外，雜散光在轉(zhuǎn)換材料內(nèi)被生成，由此降低了傳感器的精確度。
[0120]因?yàn)楸景l(fā)明的實(shí)施例直接地檢測(D) UV或者EUV光子，所以以上缺點(diǎn)被避免，并且另外實(shí)現(xiàn)對輻射致退化和/或環(huán)境退化的改進(jìn)的傳感器保護(hù)。
[0121]傳感器的實(shí)施例的配置使得傳感器的實(shí)施例的制造可以以避免對于在形成CMOS電路之后將整個半導(dǎo)體層加熱到高溫(例如，500°C或者更高)的任何需要的方式實(shí)現(xiàn)。這是有利的，因?yàn)閷鞲衅骷訜岬竭@樣的溫度將對CMOS電路引起損傷。
[0122]雖然圖示的實(shí)施例的光電二極管52是PN光電二極管，但是在實(shí)施例中光電二極管可以是PIN光電二極管。即，本征半導(dǎo)體可以設(shè)置在η型摻雜部分和ρ型摻雜層之間。
[0123]雖然所描述的本發(fā)明的實(shí)施例已經(jīng)使用硅，但是本發(fā)明的其他實(shí)施例可以使用其他半導(dǎo)體。例如，本發(fā)明的實(shí)施例可以使用高帶隙材料，諸如II1-V材料(例如，GaAs,AlGaN等)而不是硅。在這種情況下，等效梯度擴(kuò)散層被期望形成在P型摻雜保護(hù)材料和P型摻雜半導(dǎo)體區(qū)域之間，從ρ型摻雜保護(hù)材料向半導(dǎo)體層的過渡因此包括具有比半導(dǎo)體層顯著更少的懸掛鍵的激活化合物層，與上文引用的硅化物層等效。
[0124]修改的方法(未示出)可以用于制作傳感器。在修改的方法中，在創(chuàng)建P型摻雜硅層之前，硼層被沉積在襯底上。該方法的優(yōu)點(diǎn)是在該方法的這個階段，處理可以在高溫下完成，諸如彡500°C，優(yōu)選地彡600°C或者甚至彡700°C，因?yàn)闇囟让舾胁糠?例如，CMOS電路)尚未被創(chuàng)建。創(chuàng)建在硼層頂上的P型摻雜硅層可以開始具有非常高濃度的硼。在生長P型摻雜硅層時，硼的濃度可以被降低，例如使得在幾納米內(nèi)硼處于非常低的水平。以這種方式降低硼的濃度將提供空穴的變化的濃度，由此提供電場，其補(bǔ)充由傳感器的光電二極管生成的電場(以如上文所進(jìn)一步描述的相同的方式)。
[0125]在修改的步驟中，在其上沉積硼層的襯底需要在不去除硼自身的情況下被去除。硼可以用作所使用的刻蝕方法的“刻蝕停止層”。其中這可以被實(shí)現(xiàn)的一種方法是在沉積硼之前在襯底表面上沉積附加的層。該附加的層因此將在襯底和硼之間。附加的層可以具有使用刻蝕工藝可去除的性質(zhì)，對于該刻蝕工藝硼是可靠的刻蝕停止層。
[0126]雖然上文描述的本發(fā)明的實(shí)施例涉及具有CMOS電路的光電二極管傳感器，但是本發(fā)明可以應(yīng)用于其他傳感器。例如，本發(fā)明可以應(yīng)用于C⑶傳感器。C⑶傳感器可以例如包括CMOS電路。例如，CCD陣列可以設(shè)置在半導(dǎo)體層的第一表面處，并且硼層可以設(shè)置在半導(dǎo)體層的第二表面上。半導(dǎo)體層的第一表面可以被固定到支撐襯底的表面。
[0127]雖然本發(fā)明的實(shí)施例已經(jīng)涉及硼，但是可以使用其他材料。硼可以被認(rèn)為是合適的P型摻雜保護(hù)材料的示例?？梢允褂玫钠渌线m的保護(hù)材料包括硼化物或者本領(lǐng)域中已知的其他合適的材料。例如，可以使用硼化鎵、氟化硼、氮化硼或者碳化硼，及其混合物或者與硼的混合物。術(shù)語“硼”應(yīng)當(dāng)被廣義地理解為也包括含過量的硼的材料。保護(hù)材料可以提供P型摻雜。保護(hù)材料可以抵抗由DUV和/或EUV輻射引起的損傷。保護(hù)材料可以抵抗由清潔劑引起的損傷。保護(hù)材料可以是對DUV和/或EUV輻射基本上透明的，或者設(shè)置在足夠薄使得入射DUV和/或EUV輻射的大部分能夠穿過保護(hù)層的層中。
[0128]雖然本發(fā)明的實(shí)施例涉及ρ型摻雜，但是根據(jù)本發(fā)明的傳感器的結(jié)構(gòu)關(guān)于層的類型可以反轉(zhuǎn)，即，η型層可以是ρ型的，并且ρ型層將是η型層。代替諸如由硼實(shí)現(xiàn)的ρ型摻雜，也可以使用其他η型摻雜保護(hù)材料，諸如磷或者砷。在這樣的情況下，從η型摻雜保護(hù)材料層向η型摻雜半導(dǎo)體區(qū)域的過渡可以被描述為η型摻雜保護(hù)材料層、然后硅化物或者具有比半導(dǎo)體層顯著更少的懸掛鍵的等效的化合物、然后(η--)摻雜硅、然后(η-)摻雜硅、然后η型摻雜硅。在過渡的下部處，η型摻雜物的濃度降低直到不存在擴(kuò)散的η型摻雜物。來自V族的元素(諸如磷或者砷)可以被用作η型摻雜半導(dǎo)體區(qū)域的施主(η型摻雜物)。
[0129]雖然本發(fā)明的實(shí)施例涉及(D)UV和EUV輻射的檢測，但是本發(fā)明可以用于從I到400nm的整個UV范圍以從400到IlOOnm的可見光譜范圍(VIS)，并且也可以用于檢測低能粒子。低能粒子可以是例如低能電子(例如，具有低于500eV的能量的電子)。諸如電子之類的低能粒子以類似于DUV光子的方式被很快地吸收。提供靠近保護(hù)層延伸的耗盡區(qū)域是有利的，因?yàn)樗鼘⑻峁χT如電子之類的低能粒子的改進(jìn)的檢測(與其中耗盡區(qū)域在距保護(hù)層相當(dāng)大的距離停止的情況相比)。
[0130]術(shù)語“EUV輻射”可以被解釋為指代具有5-20nm范圍內(nèi)的波長的電磁輻射，例如在13-14nm的范圍內(nèi)或者在5-10nm的范圍內(nèi)(例如，6.7nm或者6.8nm)。
[0131]術(shù)語“DUV輻射”可以被解釋為指代具有20-200nm范圍內(nèi)的波長的電磁輻射。術(shù)語“ (D)UV輻射”可以被解釋為指代具有20-400nm范圍內(nèi)的波長的電磁輻射。
[0132]術(shù)語“短波長紫外輻射”可以被認(rèn)為包含EUV和DUV輻射二者。術(shù)語“短波長紫外輻射”可以被認(rèn)為意指在波長范圍5-200nm內(nèi)的輻射。
[0133]雖然傳感器可以有利地設(shè)置在光刻設(shè)備的襯底臺WT中，但是傳感器可以設(shè)置在光刻設(shè)備中的任何合適的位置處。此外，傳感器可以被使用在其他應(yīng)用區(qū)域中(例如，其中對期望DUV或者EUV輻射的檢測的應(yīng)用區(qū)域)。這些可以包括例如，晶片或者掩模檢查工具或者與集成電路的制作相關(guān)聯(lián)的其他設(shè)備。術(shù)語“光刻工藝工具”可以被認(rèn)為包含光刻設(shè)備、晶片或者掩模檢查工具或者與集成電路的制作相關(guān)聯(lián)的其他設(shè)備。
[0134]雖然在本文中具體參考了 IC制造中的光刻設(shè)備的使用，但是應(yīng)當(dāng)理解本文所描述的光刻設(shè)備可以具有其他應(yīng)用，諸如集成光學(xué)系統(tǒng)、磁疇存儲器的引導(dǎo)及檢測圖案、平板顯示器、液晶顯示器(LCD)、薄膜磁頭等的制造。本領(lǐng)域技術(shù)人員將領(lǐng)會，在這樣的備選應(yīng)用的上下文中，在本文中術(shù)語“晶片”或者“裸片”的任何使用可以被認(rèn)為分別與更一般的術(shù)語“襯底”或者“目標(biāo)部分”同義。本文所指的襯底可以在曝光之前或者之后被處理，例如在軌道(通常向襯底涂布抗蝕劑層并且對暴露的抗蝕劑顯影的工具)、量測工具和/或檢查工具中。在適用的情況下，本文的公開可以被應(yīng)用于這樣的或者其他襯底處理工具。此夕卜，襯底可以被處理一次以上，例如以便創(chuàng)建多層1C，使得本文所使用的術(shù)語襯底也可以指已經(jīng)包含多個處理后的層的襯底。
[0135]在上下文允許的情況下，術(shù)語“透鏡”可以指代各種類型的光學(xué)部件的任一個或者組合，包括折射、反射、磁、電磁和靜電光學(xué)部件。
[0136]雖然上文描述了本發(fā)明的特定實(shí)施例，但是將領(lǐng)會本發(fā)明可以以除上文所描述的之外的其他方式實(shí)踐。例如，本發(fā)明可以采取包含描述如上文所公開的方法的一個或者多個機(jī)器可讀指令序列的計(jì)算機(jī)程序的形式，或者具有存儲在其中的這樣的計(jì)算機(jī)程序的數(shù)據(jù)存儲介質(zhì)(例如，半導(dǎo)體存儲器、磁盤或者光盤)的形式。以上描述旨在是說明性的，而不是限制性的。因此，對于本領(lǐng)域技術(shù)人員明顯的是，可以在不脫離下文所陳述的權(quán)利要求和子句的范圍的情況下對所描述的發(fā)明做出修改。
[0137]子句
[0138]1.一種背照式傳感器，包括:
[0139]支撐襯底；
[0140]半導(dǎo)體層，包括光電二極管，所述光電二極管具有ρ型摻雜半導(dǎo)體區(qū)域和設(shè)置在所述半導(dǎo)體層的第一表面處的η型摻雜半導(dǎo)體區(qū)域，其中耗盡區(qū)域被形成在所述η型摻雜半導(dǎo)體區(qū)域和所述ρ型摻雜半導(dǎo)體區(qū)域之間；以及
[0141]ρ型摻雜保護(hù)材料層，設(shè)置在所述半導(dǎo)體層的第二表