本發(fā)明屬于液晶顯示技術(shù)領(lǐng)域，特別涉及一種陣列基板、液晶顯示面板及其點反轉(zhuǎn)驅(qū)動方法。

背景技術(shù)：

液晶面板行業(yè)已經(jīng)歷了數(shù)十年的發(fā)展，垂直配向va(verticalalignment)顯示模式以其寬視野角、高對比度和無需摩擦配向等優(yōu)勢，成為大尺寸液晶電視用顯示屏的常見顯示模式。為解決va顯示模式大視角色偏問題，常采用多疇結(jié)構(gòu)設(shè)計作為對策手段。

在多疇結(jié)構(gòu)設(shè)計中，各子像素被劃分為主區(qū)和子區(qū)，顯示畫面時，使主區(qū)的像素電壓高于子區(qū)的像素電壓。但高、低不同的像素電壓會導(dǎo)致主區(qū)和子區(qū)受到到的饋穿(feedthrough)效應(yīng)不同，進(jìn)而導(dǎo)致在極性反轉(zhuǎn)的驅(qū)動方式下，子像素的主區(qū)和子區(qū)正負(fù)極性像素電極電位的對稱性會存在不一致性，由此引發(fā)畫面閃爍與畫面殘留等問題。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題之一就是改善多疇結(jié)構(gòu)子像素的像素電極電位的對稱性，從而解決由此引發(fā)的閃爍、殘留等問題。

為了解決上述技術(shù)問題，本發(fā)明的實施例首先提供了一種陣列基板，在所述陣列基板上設(shè)置有矩陣排列的多個子像素，每個子像素被分別劃分為主區(qū)與子區(qū)，在顯示畫面時，所述主區(qū)的像素電壓高于所述子區(qū)的像素電壓，所述主區(qū)設(shè)置有為其配置像素電壓的第一加載路徑，所述子區(qū)設(shè)置有為其配置像素電壓的第二加載路徑與第三加載路徑；

所述子像素被配置為，當(dāng)所述子像素被正極性電壓驅(qū)動時，所述第一加載路徑的加載速率等于所述第二加載路徑的加載速率，且大于所述第三加載路徑的加載速率；當(dāng)所述子像素被負(fù)極性電壓驅(qū)動時，所述第一加載路徑的加載速率等于所述第二加載路徑的加載速率，且小于所述第三加載路徑的加載速率。

優(yōu)選地，對應(yīng)于每行子像素分別設(shè)置有第一掃描線與第二掃描線；對應(yīng)于每列子像素分別設(shè)置有一條數(shù)據(jù)線；在所述主區(qū)內(nèi)設(shè)置有第一薄膜晶體管，在所述子區(qū)內(nèi)設(shè)置有第二薄膜晶體管與第三薄膜晶體管；

所述第一掃描線連接其所屬行子像素中奇數(shù)列子像素的第一薄膜晶體管與第二薄膜晶體管的柵極，并連接其所屬行子像素中偶數(shù)列子像素的第三薄膜晶體管的柵極；

所述第二掃描線連接其所屬行子像素中偶數(shù)列子像素的第一薄膜晶體管與第二薄膜晶體管的的柵極，并連接其所屬行子像素中奇數(shù)列子像素的第三薄膜晶體管的柵極；

同一列子像素的第一薄膜晶體管與第二薄膜晶體管的源極共同連接同一條數(shù)據(jù)線；

每個子像素的第一薄膜晶體管的漏極連接該子像素的主區(qū)的像素電極，每個子像素的第二薄膜晶體管的漏極連接該子像素的子區(qū)的像素電極；

每個子像素的第三薄膜晶體管的源極連接該子像素的子區(qū)的像素電極，其漏極連接下拉電容的一個極板，所述下拉電容的另一個極板與所述陣列基板上的公共電極相連接。

優(yōu)選地，所述子像素為八疇結(jié)構(gòu)。

本發(fā)明的實施例還提供了一種液晶顯示面板，包括陣列基板，在所述陣列基板上設(shè)置有矩陣排列的多個子像素，每個子像素被分別劃分為主區(qū)與子區(qū)，在顯示畫面時，所述主區(qū)的像素電壓高于所述子區(qū)的像素電壓，所述主區(qū)設(shè)置有為其配置像素電壓的第一加載路徑，所述子區(qū)設(shè)置有為其配置像素電壓的第二加載路徑與第三加載路徑；

所述子像素被配置為，當(dāng)所述子像素被正極性電壓驅(qū)動時，所述第一加載路徑的加載速率等于所述第二加載路徑的加載速率，且大于所述第三加載路徑的加載速率；當(dāng)所述子像素被負(fù)極性電壓驅(qū)動時，所述第一加載路徑的加載速率等于所述第二加載路徑的加載速率，且小于所述第三加載路徑的加載速率。

優(yōu)選地，對應(yīng)于每行子像素分別設(shè)置有第一掃描線與第二掃描線；對應(yīng)于每列子像素分別設(shè)置有一條數(shù)據(jù)線；在所述主區(qū)內(nèi)設(shè)置有第一薄膜晶體管，在所述子區(qū)內(nèi)設(shè)置有第二薄膜晶體管與第三薄膜晶體管；

所述第一掃描線連接其所屬行子像素中奇數(shù)列子像素的第一薄膜晶體管與第二薄膜晶體管的柵極，并連接其所屬行子像素中偶數(shù)列子像素的第三薄膜晶體管的柵極；

所述第二掃描線連接其所屬行子像素中偶數(shù)列子像素的第一薄膜晶體管與第二薄膜晶體管的的柵極，并連接其所屬行子像素中奇數(shù)列子像素的第三薄膜晶體管的柵極；

同一列子像素的第一薄膜晶體管與第二薄膜晶體管的源極共同連接同一條數(shù)據(jù)線；

每個子像素的第一薄膜晶體管的漏極連接該子像素的主區(qū)的像素電極，每個子像素的第二薄膜晶體管的漏極連接該子像素的子區(qū)的像素電極；

每個子像素的第三薄膜晶體管的源極連接該子像素的子區(qū)的像素電極，其漏極連接下拉電容的一個極板，所述下拉電容的另一個極板與所述陣列基板上的公共電極相連接。

優(yōu)選地，所述子像素為八疇結(jié)構(gòu)。

本發(fā)明的實施例還提供了一種用于上述的液晶顯示面板的點反轉(zhuǎn)驅(qū)動方法，包括：

在進(jìn)行前一幀畫面的驅(qū)動顯示時，

對于奇數(shù)行子像素，同時以第一掃描線與第二掃描線分別傳輸?shù)谝粬艠O電壓與第二柵極電壓，對于偶數(shù)行子像素，同時以第一掃描線與第二掃描線分別傳輸所述第二柵極電壓與所述第一柵極電壓；

在進(jìn)行后一幀畫面的驅(qū)動顯示時，

對于奇數(shù)行子像素，同時以第一掃描線與第二掃描線分別傳輸所述第二柵極電壓與所述第一柵極電壓，對于偶數(shù)行子像素，同時以第一掃描線與第二掃描線分別傳輸所述第一柵極電壓與所述第二柵極電壓；

所述第一柵極電壓與所述第二柵極電壓均為矩形脈沖信號，且所述第一柵極電壓的幅值大于所述第二柵極電壓的幅值。

優(yōu)選地，所述子像素為八疇結(jié)構(gòu)。

優(yōu)選地，所述第一柵極電壓的幅值為33v。

優(yōu)選地，所述第二柵極電壓的幅值為28v。

本發(fā)明通過分別調(diào)整用于形成主區(qū)和子區(qū)的像素電壓的加載路徑的加載速率，以相應(yīng)提高子區(qū)的像素電壓，進(jìn)而解決多疇結(jié)構(gòu)子像素的主區(qū)和子區(qū)的像素電極電位的對稱性不一致的問題，從而消除或改善由其引發(fā)的畫面閃爍和畫面殘留。

本發(fā)明的其他優(yōu)點、目標(biāo)，和特征在某種程度上將在隨后的說明書中進(jìn)行闡述，并且在某種程度上，基于對下文的考察研究對本領(lǐng)域技術(shù)人員而言將是顯而易見的，或者可以從本發(fā)明的實踐中得到教導(dǎo)。本發(fā)明的目標(biāo)和其他優(yōu)點可以通過下面的說明書，權(quán)利要求書，以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。

附圖說明

附圖用來提供對本申請的技術(shù)方案或現(xiàn)有技術(shù)的進(jìn)一步理解，并且構(gòu)成說明書的一部分。其中，表達(dá)本申請實施例的附圖與本申請的實施例一起用于解釋本申請的技術(shù)方案，但并不構(gòu)成對本申請技術(shù)方案的限制。

圖1為現(xiàn)有技術(shù)中饋穿效應(yīng)作用的示意圖；

圖2為本發(fā)明一實施例中子像素結(jié)構(gòu)的等效電路示意圖；

圖3為本發(fā)明一實施例中陣列基板上子像素的排列的示意圖；

圖4為本發(fā)明另一實施例的點反轉(zhuǎn)驅(qū)動方法的示意圖；

圖5為本發(fā)明另一實施例的點反轉(zhuǎn)驅(qū)動方法的掃描線上驅(qū)動信號的時序圖；

圖6為根據(jù)本發(fā)明另一實施例的對子像素進(jìn)行正極性驅(qū)動時的驅(qū)動過程示意圖；

圖7為根據(jù)本發(fā)明另一實施例的對子像素進(jìn)行負(fù)極性驅(qū)動時的驅(qū)動過程示意圖。

具體實施方式

以下將結(jié)合附圖及實施例來詳細(xì)說明本發(fā)明的實施方式，借此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成相應(yīng)技術(shù)效果的實現(xiàn)過程能充分理解并據(jù)以實施。本申請實施例以及實施例中的各個特征，在不相沖突前提下可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

在對液晶顯示面板進(jìn)行驅(qū)動時，一方面，若始終以相同方向電場驅(qū)動液晶分子旋轉(zhuǎn)，則液晶分子對該電場的反應(yīng)會逐漸遲鈍。為了避免這種問題的產(chǎn)生，液晶顯示技術(shù)中采用極性反轉(zhuǎn)的驅(qū)動方式，即施加在像素電極上的數(shù)據(jù)信號的電壓會在正極性電壓與負(fù)極性電壓(以公共電極上的電壓為參考)之間交替變換。其中，當(dāng)像素電極的電壓高于公共電極的電壓時，稱之為正極性。當(dāng)像素電極的電壓低于公共電極的電壓時，稱之為負(fù)極性。不管是正極性或是負(fù)極性，像素電極與共電極之間的壓差絕對值是固定時，或者說，正負(fù)極性的像素電壓相對于公共電壓是對稱的。例如，公共電壓為6.5v，在某一灰階下，正極性的像素電壓為13v，負(fù)極性的像素電壓為0v，這樣正負(fù)極性驅(qū)動下，像素電壓相對于公共電壓是對稱的，進(jìn)而實現(xiàn)畫面的正常顯示。

另一方面，像素電壓還要受到饋穿(feedthrough)效應(yīng)的影響。無論像素電壓的極性為正還是為負(fù)，饋穿效應(yīng)都會對像素電壓的進(jìn)行拉低，導(dǎo)致壓降，而為了保證正、負(fù)極性驅(qū)動下像素電壓的對稱性，通常要對初始電壓進(jìn)行設(shè)定調(diào)整，以使像素電壓在饋穿效應(yīng)拉低后仍保證對稱性。例如，如圖1中的主區(qū)所示，公共電極電壓為6.5v，并假設(shè)由于饋穿效應(yīng)的影響，會將像素電壓拉低1v。那么，在某一灰階下，將正、負(fù)極性像素電壓的驅(qū)動值分別設(shè)定為14v和1v，則被拉低后的像素電壓分別為13v和0v，這樣就可以保證像素電壓相對于公共電壓是對稱的。

而為了解決va顯示模式大視角色偏問題，陣列基板中的子像素結(jié)構(gòu)常采用多疇結(jié)構(gòu)設(shè)計。多疇結(jié)構(gòu)設(shè)計的子像素中，每個子像素被分別劃分為主區(qū)與子區(qū)，在顯示畫面時，主區(qū)的像素電壓高于子區(qū)的像素電壓，以實現(xiàn)多疇功能。而像素電壓的不同，會導(dǎo)致饋穿效應(yīng)造成的壓降不同。具體為，像素電壓較低時，饋穿效應(yīng)引起的壓降更大。這種壓降差異會造成子像素正負(fù)極性驅(qū)動的對稱性問題，下面結(jié)合圖1舉例說明：

如圖1所示，某一灰階下，我們假設(shè)主區(qū)的正負(fù)極性驅(qū)動電壓分別為14v(正極性)和1v(負(fù)極性)，由于饋穿效應(yīng)的影響，主區(qū)的像素電壓會被拉低1v，子區(qū)受饋穿效應(yīng)的影響更大，其像素電壓會被拉低1.15v。那么，主區(qū)的正負(fù)極性的像素電壓將被分別拉低至13v和0v，相對于公共電壓6.5v仍是對稱的。在多疇結(jié)構(gòu)中，子區(qū)的像素電壓相對主區(qū)本身就比較低。如圖1所示，假設(shè)子區(qū)的正負(fù)極性驅(qū)動電壓分別為12v(正極性)和3v(負(fù)極性)，由于饋穿效應(yīng)的影響，子區(qū)的正負(fù)極性的像素電壓將被分別拉低至10.85v和1.85v。這時子區(qū)像素電壓10.85v與1.85v實際上是相對于6.35v對稱的。而主區(qū)像素電壓13v與0v相對于6.5v對稱，出現(xiàn)了不一致的狀況。而實際多疇結(jié)構(gòu)設(shè)計中公共電極的電壓只有一個數(shù)值，例如6.5v，則這種不一致狀況導(dǎo)致了子像素的子區(qū)正負(fù)極性驅(qū)動的像素電壓的對稱性問題，由此將引發(fā)畫面閃爍、畫面殘留等問題。

而本發(fā)明提出一種通過配置主區(qū)像素電極的電壓與子區(qū)像素電極的電壓的加載路徑的電壓加載速率的方式，來解決上述問題。

下面以一具體實施例對本發(fā)明作進(jìn)一步說明。

在本發(fā)明的實施例中，首先提出了一種陣列基板，陣列基板上設(shè)置有矩陣排列的多個子像素。子像素采用多疇結(jié)構(gòu)設(shè)計，例如八疇結(jié)構(gòu)設(shè)計。每個子像素被分別劃分為主區(qū)與子區(qū)，在顯示畫面時，主區(qū)的像素電壓高于子區(qū)的像素電壓，以實現(xiàn)多疇功能。外部的驅(qū)動電壓通過主區(qū)的第一加載路徑加載而形成主區(qū)的像素電壓，通過子區(qū)的第二加載路徑和第三加載路徑加載而形成子區(qū)的像素電壓。

各子像素結(jié)構(gòu)的等效電路如圖2所示，對應(yīng)于該子像素結(jié)構(gòu)，設(shè)置有一條數(shù)據(jù)線，且同時設(shè)置有兩條掃描線，分別為第一掃描線與第二掃描線。在圖2中，在主區(qū)內(nèi)設(shè)置有第一薄膜晶體管tft1，且tft1的漏極連接主區(qū)的像素電極。在子區(qū)內(nèi)設(shè)置有第二薄膜晶體管tft2，且tft2的漏極連接子區(qū)的像素電極。在子區(qū)內(nèi)還設(shè)置有第三薄膜晶體管tft3，且tft3的源極連接子區(qū)的像素電極，tft3的漏極連接下拉電容cdown的一個極板，cdown的另一個極板與陣列基板上的公共電極acom相連接。

具有上述結(jié)構(gòu)的子像素的進(jìn)行多疇顯示的原理為，第一掃描線驅(qū)動主區(qū)的第一薄膜晶體管tft1以及子區(qū)的第二薄膜晶體管tft2同時打開，數(shù)據(jù)線的驅(qū)動電壓通過tft1和tft2分別對主區(qū)及子區(qū)的像素電極進(jìn)行充電。具體為，主區(qū)的像素電極電位記為vp_m，子區(qū)的像素電極電位記為vp_s，這時，主區(qū)和子區(qū)像素電極是等電位的。開啟第二掃描線，驅(qū)動第三薄膜晶體管tft3打開，子區(qū)通過tft3向下拉電容cdown釋放電荷，此時，主區(qū)像素電極的電位保持不變，而子區(qū)像素電極的電位被拉低，也即vp_m與vp_s不再相等。對于相同的彩膜基板上的公共電極的電位vcom，施加于主區(qū)和子區(qū)的液晶分子上的電壓δvm＝vp_m-vcom與δvs＝vp_s-vcom不同，進(jìn)而實現(xiàn)多疇顯示功能。

進(jìn)一步地，本實施例中的陣列基板上多個子像素的排列方式如圖3所示，圖3示出的是多行子像素中某一行的排列結(jié)構(gòu)。在圖3中，示意性地給出6個子像素，圖中rgb表示的是對應(yīng)于不同子像素的彩膜的類型，對應(yīng)于每個子像素均設(shè)置有一條數(shù)據(jù)線，在圖中未示出。m表示主區(qū)，s表示子區(qū)。

如圖3所示，在每一行子像素中，第一掃描線與第二掃描線交錯連接行中的各個子像素。具體為，第一掃描線連接該行子像素中奇數(shù)列的子像素的第一薄膜晶體管與第二薄膜晶體管的柵極，并同時連接偶數(shù)列的子像素的第三薄膜晶體管的柵極。第二掃描線連接該行子像素中偶數(shù)列子像素的第一薄膜晶體管與第二薄膜晶體管的的柵極，并同時連接奇數(shù)列子像素的第三薄膜晶體管的柵極。

本實施例中的陣列基板上其余各行子像素均具有圖3所示的連接關(guān)系。以該陣列基板構(gòu)成液晶顯示面板，并對液晶顯示面板采用以下實施例中所提供的點反轉(zhuǎn)驅(qū)動方法，便可以解決多疇結(jié)構(gòu)子像素的主區(qū)和子區(qū)的像素電極電位對稱性不一致的問題，下面結(jié)合圖4和圖5對點反轉(zhuǎn)驅(qū)動方法進(jìn)行說明。

圖4為本發(fā)明另一實施例的點反轉(zhuǎn)驅(qū)動方法的示意圖，圖中的“+”表示正極性驅(qū)動，“-”表示負(fù)極性驅(qū)動，即整體為點反轉(zhuǎn)驅(qū)動。

如圖4所示，在進(jìn)行前一幀畫面的驅(qū)動顯示時，對于奇數(shù)行子像素，同時以第一掃描線與第二掃描線分別傳輸?shù)谝粬艠O電壓h與第二柵極電壓l，對于偶數(shù)行子像素，同時以第一掃描線與第二掃描線分別傳輸?shù)诙艠O電壓l與第一柵極電壓h。

在進(jìn)行后一幀畫面的驅(qū)動顯示時，對于奇數(shù)行子像素，同時以第一掃描線與第二掃描線分別傳輸?shù)诙艠O電壓l與第一柵極電壓h，對于偶數(shù)行子像素，同時以第一掃描線與第二掃描線分別傳輸?shù)谝粬艠O電壓h與第二柵極電壓l。

并且，第一柵極電壓h與第二柵極電壓l均為矩形脈沖信號，且h的幅值大于l的幅值。

第一柵極電壓h與第二柵極電壓l的時序圖如圖5所示，下面以圖4中奇數(shù)行的第一個子像素為例，結(jié)合圖6和圖7，對本發(fā)明實施例的驅(qū)動方法的具體過程做詳細(xì)說明。

在前一幀中，該子像素為正極性驅(qū)動。第一掃描線輸出高幅值的第一柵極電壓h，第二掃描線同時輸出低幅值的第二柵極電壓l。如圖6所示，對該子像素來說，tft1、tft2和tft3同時開啟。此時數(shù)據(jù)線中的驅(qū)動電壓為正極性驅(qū)動。在某一灰階下，假設(shè)數(shù)據(jù)線驅(qū)動電壓為14v，公共電極的電壓為6.5v，而由于多疇結(jié)構(gòu)中子像素的子區(qū)的像素電壓本身就較低，假設(shè)子區(qū)像素電壓預(yù)期為12v。

其驅(qū)動過程為，如圖6所示，對子區(qū)而言，相當(dāng)于通過開啟的tft2對像素電極充電(第二加載路徑加載)，同時子區(qū)還通過開啟的tft3對像素電極放電(第三加載路徑加載)，子區(qū)像素電極的電位變化趨勢為從6.5v到12v。充放電的方向如圖6中帶箭頭的曲線所示。子區(qū)像素電極的電位實際為充電、放電共同作用的結(jié)果。這一過程中，tft2的柵極承載的為高幅值的第一柵極電壓h，tft3的柵極承載的是低幅值的第二柵極電壓l，不同幅值的柵極電壓影響溝道寬度，導(dǎo)致通過tft2的充電較快，而通過tft3的放電較慢，即第二加載路徑的加載速率大于第三加載路徑的加載速率。進(jìn)而為充、放電所保持(holding)的像素電極的電位較預(yù)期的高，即子區(qū)的像素電壓會大于12v。此外，主區(qū)像素電壓，僅為tft1開啟后充電形成(第一加載路徑加載)。

根據(jù)前面對饋穿電壓的影響所做的假設(shè)，最終主區(qū)像素電壓會被拉低至13v。而子區(qū)的像素電壓是在大于12v的基礎(chǔ)上被下拉1.15v。

類似的，后一幀中，該子像素為負(fù)極性驅(qū)動。第一掃描線輸出低幅值的第二柵極電壓l，第二掃描線同時輸出高幅值的第一柵極電壓h。由于此時為負(fù)極性驅(qū)動，因此在同一灰階下，假設(shè)數(shù)據(jù)線驅(qū)動電壓設(shè)為1v，子區(qū)像素電壓預(yù)期為3v，公共電極的電壓維持6.5v不變。

其驅(qū)動過程為，如圖7所示，對子區(qū)而言，相當(dāng)于通過開啟的tft2對像素電極放電(第二加載路徑加載)，同時子區(qū)結(jié)構(gòu)還通過開啟的tft3對像素電極充電(第三加載路徑加載)，子區(qū)像素電極的電位變化趨勢為從6.5v到3v。充放電的方向如圖6中帶箭頭的曲線所示。子區(qū)像素電極的電位實際為充電、放電共同作用的結(jié)果。這一過程中，tft2的柵極承載的為低幅值的第二柵極電壓l，tft3的柵極承載的是高幅值的第一柵極電壓h，不同幅值的柵極電壓影響溝道寬度，導(dǎo)致通過tft3的充電較快，而通過tft2的放電較慢，即第二加載路徑的加載速率小于第三加載路徑的加載速率。進(jìn)而為充、放電所保持(holding)的像素電極的電位較預(yù)期的高，即子區(qū)的像素電壓會大于3v。此外，此時主區(qū)像素電壓，僅為tft1開啟后放電形成(第一加載路徑加載)。

根據(jù)前面對饋穿電壓的影響所做的假設(shè)，最終主區(qū)像素電壓會被拉低至0v。而子區(qū)的像素電壓是在大于3v的基礎(chǔ)上被下拉1.15v。

即對于子區(qū)來說，其正極性驅(qū)動時的像素電壓大于10.85v，負(fù)極性驅(qū)動時的像素電壓大于1.85v，可以使得理論上的公共電壓大于6.35v。進(jìn)而，不同灰階情況下，通過實際中對子區(qū)的驅(qū)動電壓進(jìn)行進(jìn)一步地調(diào)整，可以使得上述理論上的公共電壓接近或等于6.5v，與主區(qū)一致。

現(xiàn)有技術(shù)中，通過第一薄膜晶體管tft1形成的電壓加載路徑(第一加載路徑)，與通過第二薄膜晶體管tft2形成的電壓加載路徑(第二加載路徑)，以及通過第三薄膜晶體管tft3形成的電壓加載路徑(第三加載路徑)的加載速率是相同的。

而在本發(fā)明實施例中，子像素被正極性電壓驅(qū)動時，通過使第一加載路徑的加載速率等于第二加載路徑的加載速率，且大于第三加載路徑的加載速率，以及子像素被負(fù)極性電壓驅(qū)動時，使第一加載路徑的加載速率等于第二加載路徑的加載速率，且小于第三加載路徑的加載速率，解決了主區(qū)和子區(qū)的像素電極電位的對稱性不一致的問題。

進(jìn)一步地，在本發(fā)明的優(yōu)選的實施例中，第一柵極電壓h的幅值為33v，第二柵極電壓l的幅值為28v。

本實施中的點反轉(zhuǎn)驅(qū)動方法，能夠?qū)φ?fù)極性驅(qū)動時，各子像素子區(qū)的像素電壓得以相應(yīng)提高，使子像素的主區(qū)、子區(qū)的對稱性達(dá)到一致，進(jìn)而避免了畫面閃爍、畫面殘留等問題的出現(xiàn)。

以上所述，僅為本發(fā)明較佳的具體實施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉該技術(shù)的人員在本發(fā)明所揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。