本申請(qǐng)涉及顯示技術(shù)領(lǐng)域，尤其涉及一種母板。

背景技術(shù)：

隨著液晶顯示面板的應(yīng)用領(lǐng)域和液晶顯示面板制造工藝的不斷提高，液晶顯示面板的應(yīng)用范圍也越來越大。液晶顯示面板是母板經(jīng)過很多制作過程后得到的產(chǎn)品。在制作液晶顯示面板的過程中，需要對(duì)母板上的液晶分子進(jìn)行配向，而具體液晶分子配向的方法為：用毛刷等配向工具按照一定的方向和速度在母板上對(duì)配向膜進(jìn)行摩擦(即，配向膜摩擦配向)，而將液晶分子布設(shè)在經(jīng)過配向摩擦的配向膜上后，液晶分子將會(huì)指向既定方向，最終實(shí)現(xiàn)對(duì)液晶分子的統(tǒng)一配向。

但是，在配向膜摩擦配向的過程中，毛刷上所產(chǎn)生或者接受到的靜電荷將會(huì)在母板所包含的連接在不同驅(qū)動(dòng)芯片之間，或者驅(qū)動(dòng)芯片與驅(qū)動(dòng)集成電路之間的多條連接導(dǎo)線上聚集，而當(dāng)靜電荷積累到一定量后，會(huì)出現(xiàn)尖端放電的現(xiàn)象，進(jìn)而會(huì)對(duì)連接導(dǎo)線附近的電路或者電子元器件造成擊傷。另外，由于母板上電器件的數(shù)量過于龐大，故電路或者電子元器件的擊傷很不易被察覺，通常在液晶顯示面板制作完成后的測(cè)試階段或使用階段才能發(fā)現(xiàn)電路擊傷位置或被擊傷的器件，這將在一定程度上降低液晶顯示面板的合格率。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本申請(qǐng)實(shí)施例提供了一種母板，該母板包括：襯底基板、線路層、絕緣層、靜電防護(hù)線路、多個(gè)短路環(huán)；線路層位于襯底基板上，絕緣層位于線路層遠(yuǎn)離襯底基板的一側(cè)，靜電防護(hù)線路位于絕緣層遠(yuǎn)離線路層的一側(cè)；線路層包括連接在不同驅(qū)動(dòng)芯片之間，或者驅(qū)動(dòng)芯片與驅(qū)動(dòng)集成電路之間的多條連接導(dǎo)線，靜電防護(hù)線路包括至少一條靜電感應(yīng)線，至少一條靜電感應(yīng)線與短路環(huán)電連接，靜電感應(yīng)線向襯底基板的正投影至少與一條連接導(dǎo)線向襯底基板的正投影相互交疊。

本申請(qǐng)?zhí)峁┑哪赴?，通過在連接導(dǎo)線上方設(shè)置靜電防護(hù)線路，且靜電防護(hù)線路中的靜電感應(yīng)線向襯底基板的正投影至少與一條連接導(dǎo)線向襯底基板的正投影相互交疊，在利用毛刷對(duì)配向膜進(jìn)行摩擦配向的過程中，優(yōu)先將毛刷上的靜電荷吸引到靜電感應(yīng)線上，并通過短路環(huán)將靜電荷導(dǎo)出，進(jìn)而可以降低毛刷上所產(chǎn)生或者接受到的靜電荷傳輸?shù)竭B接在不同驅(qū)動(dòng)芯片之間，或者驅(qū)動(dòng)芯片與驅(qū)動(dòng)集成電路之間的多條連接導(dǎo)線上的概率，同時(shí)對(duì)連接導(dǎo)線附近電路或者電子元器件的靜電擊傷現(xiàn)象進(jìn)行改善，提升母板的良率，進(jìn)而提高顯示面板的合格率。

附圖說明

通過閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例詳細(xì)描述，本申請(qǐng)的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯：

圖1a是本申請(qǐng)?zhí)峁┑哪赴宓慕Y(jié)構(gòu)示意圖；

圖1b是沿圖1a中a-a’的剖視圖；

圖2a是靜電感應(yīng)線多于連接導(dǎo)線時(shí)母板的結(jié)構(gòu)示意圖；

圖2b是圖2a中a-a’的剖視圖；

圖2c是一條靜電感應(yīng)線對(duì)應(yīng)多條連接導(dǎo)線時(shí)母板的結(jié)構(gòu)示意圖；

圖2d是圖2c中a-a’的剖視圖；

圖3是靜電感應(yīng)線覆蓋至少一條連接導(dǎo)線時(shí)的剖面圖；

圖4a是多條靜電感應(yīng)線與部分多條連接導(dǎo)線一一對(duì)應(yīng)時(shí)母板的結(jié)構(gòu)示意圖；

圖4b是圖4a中a-a’的剖面圖；

圖5a是圖4a中母板上局部b的連接導(dǎo)線和靜電感應(yīng)線延伸方向相同的一個(gè)示意圖；

圖5b是圖4a中母板上局部b的連接導(dǎo)線和靜電感應(yīng)線延伸方向相同的另一個(gè)示意圖；

圖6是靜電感應(yīng)線在襯底基板的正投影覆蓋連接導(dǎo)線在襯底基板的正投影時(shí)的剖面圖；

圖7a是靜電感應(yīng)線與連接導(dǎo)線一一對(duì)應(yīng)時(shí)母板的結(jié)構(gòu)示意圖；

圖7b是圖7a中a-a’的剖面圖；

圖8是圖4a中母板上局部b包含靜電導(dǎo)出線的示意圖；

圖9是靜電導(dǎo)出線同層設(shè)置且彼此之間存在間隙的剖面圖；

圖10是靜電導(dǎo)出線和靜電感應(yīng)線同層設(shè)置時(shí)的示意圖；

圖11是母板所包含的陣列基板單元的結(jié)構(gòu)示意圖；

圖12a是靜電感應(yīng)線與公共電極同層設(shè)置時(shí)的剖面圖；

圖12b是靜電感應(yīng)線與像素電極同層設(shè)置時(shí)的剖面圖；

圖13是包括切割線區(qū)域和陣列基板單元的母板俯視圖；

圖14a是短路環(huán)與掃描線同層設(shè)置時(shí)的剖面圖；

圖14b是短路環(huán)與數(shù)據(jù)線同層設(shè)置時(shí)的剖面圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本申請(qǐng)作進(jìn)一步的詳細(xì)說明?？梢岳斫獾氖牵颂幩枋龅木唧w實(shí)施例僅僅用于解釋相關(guān)發(fā)明，而非對(duì)該發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與有關(guān)發(fā)明相關(guān)的部分。

需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本申請(qǐng)。

請(qǐng)參考圖1a，其示出了本申請(qǐng)?zhí)峁┑哪赴宓囊粋€(gè)實(shí)施例的示意性結(jié)構(gòu)圖，圖1b為沿圖1a中a-a’的剖視圖。圖1a中示意性地示出了母板包括四個(gè)陣列基板。

下面，將結(jié)合圖1a和圖1b來對(duì)本實(shí)施例的母板進(jìn)行描述。

如圖1a、1b所示，本實(shí)施例提供的母板包括襯底基板101、線路層、絕緣層103、靜電防護(hù)線路、多個(gè)短路環(huán)1042。線路層位于襯底基板101上，絕緣層103位于線路層遠(yuǎn)離襯底基板101的一側(cè)，靜電防護(hù)線路位于絕緣層103遠(yuǎn)離線路層的一側(cè)。線路層包括連接在不同驅(qū)動(dòng)芯片之間，或者驅(qū)動(dòng)芯片與驅(qū)動(dòng)集成電路之間的多條連接導(dǎo)線1021，圖1a中示意性的設(shè)置多條連接導(dǎo)線1021連接在兩個(gè)驅(qū)動(dòng)芯片1022之間。靜電防護(hù)線路包括至少一條靜電感應(yīng)線1041，該靜電感應(yīng)線1041與短路環(huán)1042電連接，靜電感應(yīng)線1041向襯底基板101的正投影至少與一條連接導(dǎo)線1021向襯底基板101的正投影相互交疊?？梢岳斫獾氖?，圖1a中，驅(qū)動(dòng)芯片1022可以直接設(shè)置在線路層上，并焊接在襯底基板101，也可以不設(shè)置在線路層上，而是在母板切割完成形成顯示面板后直接插接到襯底基板101上，故在圖1a中用虛線框表示。其中，短路環(huán)1042能夠?qū)㈧o電分散到更大的金屬面積上，降低了金屬單位面積上聚集的靜電。

如圖1a、1b所示，襯底基板101為母板上的電路或者電子器件的載體，而線路層中的多條連接導(dǎo)線1021、絕緣層103、靜電防護(hù)線路中的至少一條靜電感應(yīng)線1041以及多個(gè)短路環(huán)1042在襯底基板101上依次層疊設(shè)置。在靜電感應(yīng)線1041遠(yuǎn)離襯底基板101的一側(cè)，可以設(shè)置有一層配向膜(圖中未示出)。而當(dāng)利用毛刷對(duì)連接導(dǎo)線1021附近的配向膜進(jìn)行摩擦配向時(shí)，為了避免毛刷上所產(chǎn)生或者接受到的靜電荷傳輸?shù)竭B接導(dǎo)線1021上，對(duì)連接導(dǎo)線1021附近的電路或者電子元器件造成擊傷，本發(fā)明實(shí)施例所提供的技術(shù)方案，在絕緣層103之上還設(shè)置有靜電防護(hù)線路。其中，靜電防護(hù)線路包括至少一條靜電感應(yīng)線1041，靜電感應(yīng)線1041在襯底基板101的正投影至少與一條連接導(dǎo)線1021在襯底基板101的正投影相互交疊，如圖1b所示。在圖1b中，示意性的設(shè)置靜電感應(yīng)線1041在襯底基板101的正投影與兩條連接導(dǎo)線1021在襯底基板101的正投影相互交疊。這樣，靜電感應(yīng)線1041至少能夠?yàn)榕c其存在交疊的兩條連接導(dǎo)線1021提供靜電防護(hù)，將毛刷上的靜電荷優(yōu)先吸引到靜電感應(yīng)線1041上，并通過短路環(huán)1042將靜電荷導(dǎo)出，以降低配向膜摩擦配向的過程中，毛刷上的靜電荷傳輸?shù)竭B接導(dǎo)線1021上的概率，減小連接導(dǎo)線1021因靜電荷的積累而出現(xiàn)尖端放電的風(fēng)險(xiǎn)，減小連接導(dǎo)線1021附近電路或者電子元器件被靜電擊傷的故障率。其中，靜電感應(yīng)線1041與連接導(dǎo)線1021的交疊面積越大，連接導(dǎo)線1021被靜電感應(yīng)線1041覆蓋的條數(shù)越多，靜電防護(hù)線路對(duì)連接導(dǎo)線1021的靜電防護(hù)效果越好。

本發(fā)明實(shí)施例所提供的技術(shù)方案，通過在連接導(dǎo)線上方設(shè)置靜電防護(hù)線路，且靜電防護(hù)線路中的靜電感應(yīng)線向襯底基板的正投影至少與一條連接導(dǎo)線向襯底基板的正投影相互交疊，在利用毛刷對(duì)配向膜進(jìn)行摩擦配向的過程中，優(yōu)先將毛刷上的靜電荷吸引到靜電感應(yīng)線上，并通過短路環(huán)將靜電荷導(dǎo)出，進(jìn)而可以降低毛刷上所產(chǎn)生或者接受到的靜電荷傳輸?shù)竭B接在不同驅(qū)動(dòng)芯片之間，或者驅(qū)動(dòng)芯片與驅(qū)動(dòng)集成電路之間的多條連接導(dǎo)線上的概率，對(duì)連接導(dǎo)線附近電路或者電子元器件的靜電擊傷現(xiàn)象進(jìn)行改善，提升母板的良率，進(jìn)而提高顯示面板的合格率。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖2a、圖2b、圖2c和圖2d所示，任意一條連接導(dǎo)線1021向襯底基板101的正投影都有一條靜電感應(yīng)線1041向襯底基板101的正投影與之相互交疊。

具體地，如圖2a所示，為降低毛刷上所產(chǎn)生或者接受到的靜電荷傳輸?shù)竭B接導(dǎo)線1021上的概率，可以為每一條連接導(dǎo)線1021都配置一條靜電感應(yīng)線1041。其中，連接導(dǎo)線1021與靜電感應(yīng)線1041的空間位置關(guān)系為：任意一條連接導(dǎo)線1021向襯底基板101的正投影都有一條靜電感應(yīng)線1041與該連接導(dǎo)線1021交疊，如圖2b所示。示意性的，在圖2b中，每條連接導(dǎo)線1021都有一條靜電感應(yīng)線1041與之對(duì)應(yīng)，并且，連接導(dǎo)線1021在襯底基板101的正投影與對(duì)應(yīng)的一條靜電感應(yīng)線1041向襯底基板101的正投影相互交疊。而如圖2c和圖2d所示，一條很寬的靜電感應(yīng)線1041在襯底基板101的正投影可以覆蓋所有連接導(dǎo)線1021在襯底基板101上的正投影，這樣，任意一條連接導(dǎo)線1021向襯底基板101的正投影同樣也是都有一條靜電感應(yīng)線1041向襯底基板101的正投影與之相互交疊。本申請(qǐng)所提供的技術(shù)方案，通過設(shè)置任意一條連接導(dǎo)線1021向襯底基板101的正投影都有一條靜電感應(yīng)線1041向襯底基板101的正投影與之相互交疊，使得靜電防護(hù)線路中的靜電感應(yīng)線1041能夠?yàn)榫€路層中的每一條連接導(dǎo)線1021都提供靜電防護(hù)，可以進(jìn)一步的降低毛刷上所產(chǎn)生或者接受到的靜電荷傳輸?shù)竭B接導(dǎo)線1021上的概率，進(jìn)一步的對(duì)連接導(dǎo)線附近電路或者電子元器件的靜電擊傷現(xiàn)象進(jìn)行改善，進(jìn)一步的提升母板的良率，提高顯示面板的合格率。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖3所示，每條靜電感應(yīng)線1041向襯底基板101的正投影覆蓋至少一條連接導(dǎo)線1021。

具體地，如圖3所示，示意性的，設(shè)置靜電感應(yīng)線1041在襯底基板的正投影覆蓋兩條連接導(dǎo)線1021向襯底基板的正投影。靜電感應(yīng)線1041能夠?yàn)榕c其存在交疊的連接導(dǎo)線1021提供靜電防護(hù)，將毛刷上的靜電荷優(yōu)先吸引到靜電感應(yīng)線1041上，并通過短路環(huán)1042將靜電荷導(dǎo)出，以降低配向膜摩擦配向的過程中，毛刷上的靜電荷傳輸?shù)竭B接導(dǎo)線1021上的概率，減小連接導(dǎo)線1021因靜電荷的積累而出現(xiàn)尖端放電的風(fēng)險(xiǎn)，減小連接導(dǎo)線1021附近電路或者電子元器件被靜電擊傷的故障率。其中，靜電感應(yīng)線1041與連接導(dǎo)線1021的交疊面積越大，靜電防護(hù)線路對(duì)連接導(dǎo)線1021的靜電防護(hù)效果越好。本申請(qǐng)所提供的技術(shù)方案，通過設(shè)置每條靜電感應(yīng)線1041向襯底基板101的正投影覆蓋至少一條連接導(dǎo)線1021，能夠?yàn)楸混o電感應(yīng)線1041覆蓋的連接導(dǎo)線1021提供盡可能大的靜電防護(hù)，能夠進(jìn)一步的降低毛刷上所產(chǎn)生或者接受到的靜電荷傳輸?shù)竭B接導(dǎo)線1021上的概率，進(jìn)一步的對(duì)連接導(dǎo)線附近電路或者電子元器件的靜電擊傷現(xiàn)象進(jìn)行改善，進(jìn)一步的提升母板的良率，提高顯示面板的合格率。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖4a和圖4b所示，靜電防護(hù)線路包括多條靜電感應(yīng)線1041；多條靜電感應(yīng)線1041至少與部分多條連接導(dǎo)線1021一一對(duì)應(yīng)，靜電感應(yīng)線1041向襯底基板101的正投影與其對(duì)應(yīng)的連接導(dǎo)線1021向襯底基板101的正投影相互交疊。

具體地，如圖4a和4b所示，靜電防護(hù)線路可以包括多條靜電感應(yīng)線1041。多條靜電感應(yīng)線1041與多條連接導(dǎo)線1021中的至少部分一一對(duì)應(yīng)。即，部分或者全部的連接導(dǎo)線1201與靜電感應(yīng)線1041在垂直于襯底基板所在平面的方向上一一對(duì)應(yīng)，相互交疊。本申請(qǐng)?zhí)峁┑募夹g(shù)方案，通過設(shè)置多條靜電感應(yīng)線1041，實(shí)現(xiàn)至少與部分連接導(dǎo)線1021的一一對(duì)應(yīng)和相互交疊，能夠同時(shí)為多條連接導(dǎo)線1021提供靜電防護(hù)，能夠進(jìn)一步的降低毛刷上所產(chǎn)生或者接受到的靜電荷傳輸?shù)竭B接導(dǎo)線1021上的概率，進(jìn)一步的對(duì)連接導(dǎo)線1021附近電路或者電子元器件的靜電擊傷現(xiàn)象進(jìn)行改善，進(jìn)一步的提升母板的良率，提高顯示面板的合格率。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖5a和圖5b所示，靜電感應(yīng)線1041的延伸方向與其對(duì)應(yīng)的連接導(dǎo)線1021的延伸方向相同。

具體地，如圖5a所示，示意性的，驅(qū)動(dòng)芯片1022之間的連接導(dǎo)線1021為沿第一方向延伸的直線，而與連接導(dǎo)線1021對(duì)應(yīng)的靜電感應(yīng)線1041也是沿第一方向延伸的直線。或者，驅(qū)動(dòng)芯片1022之間的連接導(dǎo)線1021為具有多個(gè)延伸方向的曲線。例如，如圖5b所示，連接導(dǎo)線1021先后沿著第二方向、第一方向以及第二方向延伸，而與連接導(dǎo)線1021對(duì)應(yīng)的靜電感應(yīng)線1041同樣的也是先后沿著第二方向、第一方向以及第二方向延伸，且延伸方向的改變節(jié)點(diǎn)相同，即，相對(duì)應(yīng)的靜電感應(yīng)線1041和連接導(dǎo)線1021的延伸方向相同。本申請(qǐng)?zhí)峁┑募夹g(shù)方案，通過設(shè)置相對(duì)應(yīng)的靜電感應(yīng)線1041和連接導(dǎo)線1021的延伸方向相同能夠保證相對(duì)應(yīng)的靜電感應(yīng)線1041和連接導(dǎo)線1021之間的交疊關(guān)系，保證靜電防護(hù)線路對(duì)連接導(dǎo)線1021的靜電防護(hù)效果，同時(shí)能夠降低布設(shè)靜電感應(yīng)線1041的工藝難度，降低生產(chǎn)成本。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖6所示，靜電感應(yīng)線1041向襯底基板101的正投影覆蓋其對(duì)應(yīng)的連接導(dǎo)線1021向襯底基板101的正投影。

具體地，如圖6所示，示意性的，分別存在兩條靜電感應(yīng)線1041與兩條不同的連接導(dǎo)線1021對(duì)應(yīng)設(shè)置，且靜電感應(yīng)線1041向襯底基板101的正投影覆蓋其對(duì)應(yīng)的連接導(dǎo)線1021向襯底基板101的正投影。靜電感應(yīng)線1041能夠?yàn)榕c其存在交疊的連接導(dǎo)線1021提供靜電防護(hù)，將毛刷上的靜電荷優(yōu)先吸引到靜電感應(yīng)線1041上，并通過短路環(huán)將靜電荷導(dǎo)出，以降低配向膜摩擦配向的過程中，毛刷上的靜電荷傳輸?shù)竭B接導(dǎo)線1021上的概率，減小連接導(dǎo)線1021因靜電荷的積累而出現(xiàn)尖端放電的風(fēng)險(xiǎn)，減小連接導(dǎo)線1021附近電路或者電子元器件被靜電擊傷的故障率。其中，靜電感應(yīng)線1041與連接導(dǎo)線1021的交疊面積越大，靜電防護(hù)線路對(duì)連接導(dǎo)線1021的靜電防護(hù)效果越好。本申請(qǐng)所提供的技術(shù)方案，通過設(shè)置靜電感應(yīng)線1041向襯底基板101的正投影覆蓋其對(duì)應(yīng)的連接導(dǎo)線1021向襯底基板101的正投影，能夠?yàn)楸混o電感應(yīng)線1041覆蓋的連接導(dǎo)線1021提供盡可能大的靜電防護(hù)，能夠進(jìn)一步的降低毛刷上所產(chǎn)生或者接受到的靜電荷傳輸?shù)竭B接導(dǎo)線1021上的概率，進(jìn)一步的對(duì)連接導(dǎo)線附近電路或者電子元器件的靜電擊傷現(xiàn)象進(jìn)行改善，進(jìn)一步的提升母板的良率，提高顯示面板的合格率。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖7a和圖7b所示，多條靜電感應(yīng)線1041與多條連接導(dǎo)線1021一一對(duì)應(yīng)。

具體地，如圖7a所示，靜電感應(yīng)線1041與連接導(dǎo)線1021一一對(duì)應(yīng)，且在垂直于襯底基板101所在平面的方向上相互交疊。本申請(qǐng)所提供的技術(shù)方案，通過為每條連接導(dǎo)線1021都設(shè)置一條與之相互交疊的靜電感應(yīng)線1041，能夠?yàn)榫€路層中的每一條連接導(dǎo)線1021都提供靜電防護(hù)，可以進(jìn)一步的降低毛刷上所產(chǎn)生或者接受到的靜電荷傳輸?shù)竭B接導(dǎo)線1021上的概率，進(jìn)一步的對(duì)連接導(dǎo)線附近電路或者電子元器件的靜電擊傷現(xiàn)象進(jìn)行改善，進(jìn)一步的提升母板的良率，提高顯示面板的合格率。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖4a、4b所示，多條靜電感應(yīng)線同層設(shè)置，且彼此之間存在間隙。

具體地，如圖4a和圖4b所示，將全部的靜電感應(yīng)線1041都設(shè)置同一個(gè)層次中，能夠便于靜電感應(yīng)線1041與短路環(huán)1042的連接，降低工藝難度。而本申請(qǐng)所提供的技術(shù)方案通過在同層次設(shè)置的不同靜電感應(yīng)線1041之間設(shè)置間隙，能夠有效避免較大面積的靜電感應(yīng)線1041對(duì)連接導(dǎo)線1041上傳輸?shù)男盘?hào)造成干擾。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖8所示，靜電防護(hù)線路還包括多條靜電導(dǎo)出線1043，靜電感應(yīng)線1042通過靜電導(dǎo)出線1043電連接至短路環(huán)1042。

具體地，當(dāng)靜電感應(yīng)線自身能與短路環(huán)連接時(shí)，可以直接將靜電感應(yīng)線與短路環(huán)電連接。而如圖8所示，當(dāng)靜電感應(yīng)線1041自身不能與短路環(huán)1042連接時(shí)，需要另外設(shè)置靜電導(dǎo)出線1043，通過靜電導(dǎo)出線1043將靜電感應(yīng)線1041與短路環(huán)1042連接起來，將靜電感應(yīng)線1041上的靜電導(dǎo)入短路環(huán)1042。本申請(qǐng)所提供的技術(shù)方案，能夠通過靜電導(dǎo)出線1043靈活地將靜電感應(yīng)線1041和短路環(huán)1042連接起來，降低布設(shè)靜電感應(yīng)線1041和短路環(huán)1042的工藝難度。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖9所示，多條靜電導(dǎo)出線1043同層設(shè)置，且彼此之間存在間隙。

具體地，將全部的靜電導(dǎo)出線1043都設(shè)置同一個(gè)層次中，能夠便于靜電導(dǎo)出線1043與靜電感應(yīng)線1041的連接，降低工藝難度。而本申請(qǐng)所提供的技術(shù)方案通過在同層次設(shè)置的不同靜電導(dǎo)出線1043之間設(shè)置間隙，能夠有效避免較大面積的靜電導(dǎo)出線1043對(duì)連接導(dǎo)線1041上傳輸?shù)男盘?hào)造成干擾。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖10所示，多條靜電導(dǎo)出線1043與多條靜電感應(yīng)線1041同層設(shè)置，且在交叉處相互連接。

具體地，如圖10所示，可以將靜電導(dǎo)出線1043與靜電感應(yīng)線1041設(shè)置在同一個(gè)層次，降低工藝難度，節(jié)省生產(chǎn)成本，同時(shí)每條靜電導(dǎo)出線1043都分別與每條同其相交的靜電感應(yīng)線1041在交叉處電連接。本申請(qǐng)所提供的技術(shù)方案，能夠增加靜電感應(yīng)線1041上的靜電荷導(dǎo)入短路環(huán)1042的途徑，加快靜電荷的導(dǎo)出速度，提升靜電感應(yīng)線1041的靜電防護(hù)能力。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，母板可以包括多個(gè)陣列基板單元，如圖11所示，陣列基板單元可以包括：顯示區(qū)108和非顯示區(qū)109，非顯示區(qū)109圍繞顯示區(qū)108；多條掃描線105、多條數(shù)據(jù)線106，在顯示區(qū)108，多條掃描線105沿第一方向延伸，且沿第二方向排列，多條數(shù)據(jù)線106沿第二方向延伸，且沿第一方向排列，第一方向與第二方向交叉，掃描線105與數(shù)據(jù)線106絕緣；多條掃描線105與多條數(shù)據(jù)線106交叉限定多個(gè)像素單元110，像素單元110內(nèi)設(shè)置有像素電極107。

具體地，如圖11所示，每個(gè)像素單元110內(nèi)還可以設(shè)置至少一個(gè)薄膜晶體管(圖中未示出)，而薄膜晶體管的柵極與掃描線105電連接、源極與數(shù)據(jù)線106電連接、漏極與像素電極107電連接，其中掃描線105可以為像素單元110提供柵極驅(qū)動(dòng)信號(hào)，以導(dǎo)通相應(yīng)的薄膜晶體晶體管，而在薄膜晶體管被導(dǎo)通后，數(shù)據(jù)線106可以經(jīng)由薄膜晶體管的源極和漏極向像素107傳輸顯示數(shù)據(jù)信號(hào)(例如像素電極電壓)。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，圖12a是靜電感應(yīng)線與公共電極同層設(shè)置時(shí)的剖面圖，圖12b是靜電感應(yīng)線與像素電極同層設(shè)置時(shí)的剖面圖，如圖12a和圖12b所示，至少一條靜電感應(yīng)線1041位于非顯示區(qū)，且與公共電極或者像素電極同層設(shè)置。

具體地，如圖12a、12b所示，陣列基板單元從上到下可以包括依次層疊設(shè)置的公共電極112、像素電極107、數(shù)據(jù)線106、薄膜晶體管，其中，薄膜晶體管的源極1073可以與數(shù)據(jù)線106電連接、漏極1074可以與像素電極107電連接、柵極1071可以與掃描線(圖中未示出)電連接，而薄膜晶體管的源極1073、柵極1071可以分別與數(shù)據(jù)線106、掃描線同層設(shè)置。

如圖12a所示，通過將靜電感應(yīng)線1041在非顯示區(qū)內(nèi)與公共電極112同層設(shè)置，可以利用與公共電極112相同的材料，在一道工藝流程內(nèi)同時(shí)形成公共電極112和靜電感應(yīng)線1041，進(jìn)而可以節(jié)省工藝，降低生產(chǎn)成本。

而如圖12b所示，類似地，通過將靜電感應(yīng)線1041在非顯示區(qū)內(nèi)與像素電極107同層設(shè)置，可以利用與像素電極107相同的材料，在一道工藝流程內(nèi)同時(shí)形成像素電極107和靜電感應(yīng)線1041，進(jìn)而可以節(jié)省工藝，降低生產(chǎn)成本。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，如圖13所示，母板包括切割線區(qū)域111，切割線區(qū)域111圍繞非顯示區(qū)109，且位于短路環(huán)1042與非顯示區(qū)109之間。

具體地，一張母板上可同時(shí)設(shè)置有多個(gè)陣列基板單元，例如，在圖13中，示意性的，在一張母板上設(shè)置有四個(gè)呈陣列排布的陣列基板單元，其中，每個(gè)陣列基板單元的結(jié)構(gòu)都相同。而在完成母板上的所有工藝流程后，需要通過切割來獲得單獨(dú)的陣列基板單元，如圖13所示，本申請(qǐng)所提供的技術(shù)方案，通過設(shè)置圍繞非顯示區(qū)109的切割線區(qū)域111，可在切割線區(qū)域111內(nèi)完成對(duì)母板的切割以獲得單獨(dú)的陣列基板單元，同時(shí)可以將在單獨(dú)的陣列基板單元中不起作用的短路環(huán)去除，以擴(kuò)大顯示區(qū)的屏占比。需要說明的是，雖然在圖13中，示意性的設(shè)置切割線區(qū)域111為一個(gè)具有一定寬度的閉合區(qū)域，但是在本申請(qǐng)所提供的技術(shù)方案中，切割線區(qū)域111還可以是一條閉合的線，本發(fā)明對(duì)此不作限制。

在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，圖14a是短路環(huán)與掃描線同層設(shè)置時(shí)的剖面圖，圖14b是短路環(huán)與數(shù)據(jù)線同層設(shè)置時(shí)的剖面圖如圖14a和圖14b所示，短路環(huán)1042與掃描線或者數(shù)據(jù)線106同層設(shè)置。

具體地，如圖14a、14b所示，陣列基板單元從上到下可以包括依次層疊設(shè)置的公共電極112、像素電極107、數(shù)據(jù)線106、薄膜晶體管，其中，薄膜晶體管的源極1073可以與數(shù)據(jù)線106電連接、漏極1074可以與像素電極107電連接、柵極1071可以與掃描線(圖中未示出)電連接，而薄膜晶體管的源極1073、柵極1071可以分別與數(shù)據(jù)線106、掃描線同層設(shè)置。

如圖14a所示，通過將短路環(huán)1042與掃描線同層設(shè)置，可以利用與掃描線相同的材料，在一道工藝流程內(nèi)同時(shí)形成掃描線和短路環(huán)1042，進(jìn)而可以節(jié)省工藝，降低生產(chǎn)成本。

而如圖14b所示，類似地，通過將短路環(huán)1042與數(shù)據(jù)線106同層設(shè)置，可以利用與數(shù)據(jù)線106相同的材料，在一道工藝流程內(nèi)同時(shí)形成數(shù)據(jù)線106和短路環(huán)1042，進(jìn)而可以節(jié)省工藝，降低生產(chǎn)成本。

以上描述僅為本申請(qǐng)的較佳實(shí)施例以及對(duì)所運(yùn)用技術(shù)原理的說明。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本申請(qǐng)中所涉及的發(fā)明范圍，并不限于上述技術(shù)特征的特定組合而成的技術(shù)方案，同時(shí)也應(yīng)涵蓋在不脫離上述發(fā)明構(gòu)思的情況下，由上述技術(shù)特征或其等同特征進(jìn)行任意組合而形成的其它技術(shù)方案。例如上述特征與本申請(qǐng)中公開的(但不限于)具有類似功能的技術(shù)特征進(jìn)行互相替換而形成的技術(shù)方案。