一種測試電路、陣列基板及顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種測試電路，用于測試一包括多條數(shù)據(jù)線的像素陣列，包括第一測試總線、第二測試總線和至少一個第一晶體管；第一測試總線和第二測試總線分別用于向多條數(shù)據(jù)線中的不同數(shù)據(jù)線提供不同的測試信號；每個第一晶體管的柵極電連接一個控制端，第一晶體管的第一極電連接第一測試總線，第一晶體管的第二極電連接第二測試總線；第一晶體管在測試階段處于關態(tài)。本發(fā)明還提供一種陣列基板和顯示裝置，在像素陣列的至少一側(cè)設置本發(fā)明提供的測試電路。采用本發(fā)明的提供的測試電路和陣列基板可以避免掉電導致的液晶極化，解決畫面殘像和畫面抖動的問題。
【專利說明】一種測試電路、陣列基板及顯示裝置

【技術領域】
[0001]本發(fā)明涉及顯示領域，特別涉及一種測試電路、包括該測試電路的陣列基板以及包括該陣列基板的顯示裝置。

【背景技術】
[0002]近些年來，有源矩陣型顯示裝置得到普及，例如，廣泛應用在移動電話、平板電腦、MP3、MP4等移動設備中。為保證產(chǎn)品的質(zhì)量，顯示面板在出廠前一般會進行電學測試，圖1示出了現(xiàn)有技術中的測試方式。如圖1所示，包括像素陣列20和用于測試像素陣列20的兩條測試線DO和DE，像素陣列20包括多條掃描線12、多條數(shù)據(jù)線13和多個開關器件14 ;像素電極15位于掃描線12與數(shù)據(jù)線13相交限定了像素區(qū)域，呈陣列排布。兩條測試線DO和DE分別電連接數(shù)據(jù)線13，為其提供測試信號。
[0003]在現(xiàn)有技術中，若在測試階段突然掉電，畫面會出現(xiàn)殘像；而且由于殘留電荷對液晶的極化，在通電后的顯示中也會出現(xiàn)畫面抖動。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的實施例所要解決的技術問題是現(xiàn)有技術中由于電學測試中突然掉電造成的畫面出現(xiàn)殘像和抖動的問題。
[0005]在現(xiàn)有技術中，當電學測試階段突然掉電時，像素陣列20和測試線DO與DE電荷釋放較慢，導致了電荷殘留在像素陣列20從而導致了液晶極化，畫面出現(xiàn)殘像和抖動。
[0006]為了解決上述技術問題，本發(fā)明提供了一種測試電路，用于測試一包括多條數(shù)據(jù)線的像素陣列，包括第一測試總線、第二測試總線和至少一個第一晶體管；
[0007]所述第一測試總線和所述第二測試總線分別用于向所述多條數(shù)據(jù)線中的不同數(shù)據(jù)線提供不同的測試信號；
[0008]每個所述第一晶體管的柵極電連接一個控制端，所述第一晶體管的第一極電連接所述第一測試總線，，所述第一晶體管的第二極電連接所述第二測試總線；
[0009]所述第一晶體管在測試階段處于關態(tài)。
[0010]本發(fā)明提供的測試電路，在測試階段控制第一晶體管處于關態(tài)，不會影響電路的正常測試，在掉電時，不再第一測試總線、所述第二測試總線和第一測試端相應的信號，在第一測試總線和第二測試總線的第一晶體管由于柵極浮置，處于不穩(wěn)定狀態(tài)，其有一定的漏電流，在第一測試總線和第二測試總線之間形成一定的通路，可加快電荷的消散速度，避免液晶被極化。
[0011]本發(fā)明還提供一種陣列基板，包括多條數(shù)據(jù)線、多條與所述數(shù)據(jù)線交叉的柵極線和由所述掃描線和數(shù)據(jù)線圍合形成的像素區(qū)域，所像素區(qū)域排列為像素陣列；在所述像素陣列的至少一側(cè)設置如本發(fā)明實施例提供的測試電路。
[0012]本發(fā)明還提供一種顯示裝置，包括本發(fā)明提供的陣列基板以及與所述陣列基板對置設置的彩膜基板，所述顯示裝置還包括液晶層，所述液晶層位于所述陣列基板與所述彩膜基板之間。本發(fā)明提供的陣列基板和顯示裝置，由于其包括本發(fā)明提供的測試電路，既可以對陣列基板進行電學檢測以保證產(chǎn)品質(zhì)量，又解決了由于電學檢測時掉電導致的液晶極化帶來的畫面抖動的問題。

【專利附圖】

【附圖說明】
[0013]圖1為現(xiàn)有技術中陣列基板的電學測試圖；
[0014]圖2為本發(fā)明實施例提供的一種測試電路圖；
[0015]圖3為本發(fā)明實施例提供的另一種測試電路圖；
[0016]圖4為本發(fā)明實施例提供的再一種測試電路圖；
[0017]圖5為圖4中測試電路在測試階段的時序圖；
[0018]圖6為圖4中測試電路各端口的電壓變化圖；
[0019]圖7為本發(fā)明實施例提供的一種測試完成后測試電路圖；
[0020]圖8A為本發(fā)明實施例提供的另一種測試電路圖；
[0021]圖8B為本發(fā)明實施例提供的再一種測試電路圖；
[0022]圖9為本發(fā)明實施例提供的電荷消散效果對比圖；
[0023]圖10為本發(fā)明實施例提供的一種陣列基板俯視圖；
[0024]圖11為本發(fā)明實施例提供的一種顯示裝置的側(cè)視圖。

【具體實施方式】
[0025]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0026]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。
[0027]如圖2所示，本發(fā)明實施例提供一種測試電路10，用于測試一包括多條數(shù)據(jù)線22的像素陣列20，包括第一測試總線DO、第二測試總線DE和至少一個第一晶體管Tl ;第一測試總線DO和第二測試總線DE分別用于向多條數(shù)據(jù)線22中的不同數(shù)據(jù)線提供不同的測試信號。第一測試總線DO和第二測試總線DE可以通過直接電連接多條數(shù)據(jù)線22中的不同數(shù)據(jù)線以提供信號，也可以通過其他電學元件間接電連接多條數(shù)據(jù)線22中的不同數(shù)據(jù)線以提供信號。
[0028]每個第一晶體管Tl的柵極電連接一個控制端，圖2中包括一個第一晶體管Tl，其柵極電連接到對應的控制端DR1，第一晶體管Tl的第一極電連接所述第一測試總線DO，第一晶體管Tl的第二極電連接第二測試總線DE。第一晶體管Tl在測試階段處于關態(tài)。在測試階段，使第一晶體管Tl處于關態(tài)的方法有多種，可以將控制端DRl電連接固定電位使所述第一晶體管處于關態(tài)，固定電位可以是接地電位、高電位、低電位甚至為浮置，只要使第一晶體管Tl處于截止區(qū)即可。
[0029]進一步，DRl電連接固定電位取決于第一晶體管Tl的類型，如圖2所示在本發(fā)明中第一晶體管Tl可以為P溝道型晶體管；也可如圖3所示，第一晶體管Tl為P溝道型晶體管。
[0030]進一步，第一晶體管Tl可以僅有一個，也可有多個；關于多個第一晶體管Tl的類型，可以全部為P溝道型晶體管；也可以全部為P溝道型晶體管；或者一部分第一晶體管Tl為P溝道型晶體管，一部分第一晶體管Tl為N溝道型晶體管。如圖4所示，測試電路10包括兩個第一晶體管Tl和T2，第一晶體管Tl為N溝道型晶體管，第一晶體管T2為P溝道型晶體管。第一晶體管Tl和T2的柵極分別電連接對應的控制端DRl和DR2。第一晶體管Tl和T2的第一極均電連接所述第一測試總線DO，第一晶體管Tl和T2的第二極電連接均第二測試總線DE。
[0031]在測試階段，所述第一測試總線和所述第二測試總線在同一時刻的電位極性相反，圖5為圖4中測試電路10在測試階段的時序圖。如圖5所示，DRl接入高電位信號，使第一晶體管Tl處于關態(tài)；DR2接入低電位信號，使第一晶體管T2處于關態(tài)。第一測試總線DO接入第一測試信號，第二測試總線DE接入第二測試信號，在同一時刻，第一測試信號和第二測試信號的電位極性相反。
[0032]進一步，第一測試信號和第二測試信號可以互為反相信號。
[0033]請結合圖5和圖4，當?shù)綦姇r，DRl接入的高電位信號，DR2接入的低電位信號，第一測試總線DO接入第一測試信號以及第二測試總線DE接入第二測試信號均不能正常提供，測試電路10進入不穩(wěn)定狀態(tài)。第一晶體管Tl和T2的柵極處于浮置狀態(tài)，且第一測試總線DO和第二測試總線DE的一條正處于高電位，另一條正處于低電位，即積攢了極性相反的電荷。與此同時，第一晶體管Tl和T2的柵極第一極和第二極的一端處于高電位狀態(tài)，一端處于低電位狀態(tài)，其會形成漏電1ffl和1ff2。測試電路10通過第一晶體管Tl的漏電流1ffl和第一晶體管T2的漏電流1ff2，來中和第一測試總線DO和第二測試總線DE上的極性相反電荷。
[0034]對于源極電連接數(shù)據(jù)線22、漏極電連接像素電極24的開關器件23，在掉電時電位由正常開啟電位下降，能形成較短時間的通路，此時像素電極24的電荷可以通過數(shù)據(jù)線22進行消散，由于第一測試總線DO和第二測試總線DE與數(shù)據(jù)線22電連接的第一測試總線DO和第二測試總線DE，電荷可轉(zhuǎn)移到第一測試總線DO和第二測試總線DE，這樣采用本發(fā)明提供的測試電路，提高了第一測試總線DO和第二測試總線DE的電荷消散速度，因此，第一測試總線DO和第二測試總線DE的電荷消散速度快于像素電極24向數(shù)據(jù)線22消散電荷的速度，因此電荷會加快向第一測試總線DO和第二測試總線DE移動，從而不會殘留在像素電極24中將液晶極化。
[0035]圖6示出了測試電路10在測試階段和掉電時各端的電壓變化。如圖6所示，在測試階段各段的電壓隨著提供的信號進行變化，當發(fā)生掉電時，各端處于浮置狀態(tài)，電荷開始消散，電壓逐級接近于基準電位，即地電位。從圖6可以清楚看出，第一測試總線DO和第二測試總線DE的消散速度明顯高于控制端DRl和DR2的電荷消散速度。
[0036]因此，采用本發(fā)明提供的測試電路，可以加快在測試階段掉電后的電荷消散速度，避免電荷殘留在像素電極中，防止液晶極化，解決了畫面殘像和畫面抖動的問題。
[0037]需要說明的是，當測試完成后，第一測試總線DO與第一測試總線DO對應的數(shù)據(jù)線22的電連接通路以及第二測試總線DE與第二測試總線DE對應的數(shù)據(jù)線的電連接通路會被斷開。
[0038]本發(fā)明實施例提供斷開第一測試總線DO和第二測試總線DE與各自對應的數(shù)據(jù)線22的方法有多種，當?shù)谝粶y試總線DO和第二測試總線DE與各自對應的數(shù)據(jù)線22直接電連接時，可以將連接部斷開。如圖7中所示，可在測試完成后，用激光沿直線AA’灼燒，使電連接通路斷開。這樣留在基板上的測試電路10包括第一測試總線DO和第二測試總線DE以及兩者之間的第一晶體管Tl和T2，其不再為對應的數(shù)據(jù)線提供數(shù)據(jù)信號。
[0039]當?shù)谝粶y試總線DO和第二測試總線DE與各自對應的數(shù)據(jù)線22通過其他電路元件間接電連接時，使其他電路元件的電連接通路斷開即可。
[0040]如圖8A和圖8B所示，測試電路10還包括第二晶體管TO和第三晶體管TE，數(shù)據(jù)線包括第一數(shù)據(jù)線220和第二數(shù)據(jù)線22E ;第二晶體管TO的第一極電連接第一數(shù)據(jù)線220，第二晶體管TO的第二極電連接第一測試總線DO ;第三晶體管TE的第一極電連接第二數(shù)據(jù)線22E，第三晶體管TE的第二極電連接第二測試總線TE。
[0041 ] 進一步，第一數(shù)據(jù)線220為奇數(shù)列數(shù)據(jù)線，第二數(shù)據(jù)線22E為偶數(shù)列數(shù)據(jù)線。
[0042]第二晶體管TO和第三晶體管TE的柵極可以由一個測試端控制，也可由兩個不同的測試端控制，如圖8A所示，測試電路10還包括第一測試端SW1，第二晶體管TO的柵極和第三晶體管TE的柵極電連接第一測試端SWl ;第一測試端SWl在測試階段連接至固定電位，第二晶體管TO的柵極和第三晶體管TE可以為P溝道型晶體管或N溝道型晶體管，根據(jù)第二晶體管TO的柵極和第三晶體管TE的類型，固定電位可以為高電位和低電位，以控制第二晶體管TO的和第三晶體管TE開啟。在掉電時，無法X向第一測試端正常提供SWl的固定電位，第一測試端SWl電位浮置，緩慢放電，第二晶體管TO和第三晶體管TE在較短的時間內(nèi)，逐漸處于關態(tài)。
[0043]第二晶體管TO和第三晶體管TE可由兩個不同的測試端控制，如圖SB所示，測試電路10還包括第一測試端SWl和第二測試端SW2，第二晶體管TO的柵極電連接第一測試端SW1，第三晶體管TE的柵極電連接第二測試端SW2 ;第一測試端SWl和第二測試端SW2在測試階段分別連接至固定電位，固定電位可以為高電位和低電位，以控制第二晶體管TO的和第三晶體管TE開啟；第二晶體管TO和第三晶體管TE可以為同種類型的晶體管，也可為不同類型的晶體管，第二晶體管TO和第三晶體管TE分別可以P溝道型晶體管或N溝道型晶體管，只要滿足第一測試端SWl在測試階段控制第二晶體管T0、第二測試端SW2在測試階段控制第三晶TE體管開啟即可。在掉電時，第一測試端SWl和第二測試端SW2的固定電位無法正常提供，第一測試端SWl和第二測試端SW2電位浮置，緩慢放電，第二晶體管TO和第三晶體管TE在較短的時間內(nèi)，逐漸處于關態(tài)。
[0044]采用第二晶體管TO和第三晶體管TE后，在測試完后，使第二晶體管TO和第三晶體管TE關閉即可將測試電路的第一測試總線DO和第二測試總線DE與對應數(shù)據(jù)線22的電連接斷開，無需再通過激光將電連接的導線部分燒斷。
[0045]進一步，第一晶體管的漏電流與其寬長比有關，因此電荷中和或電荷消散的速度也與第一晶體管的寬長比相關。經(jīng)過發(fā)明人的大量實驗，第一晶體管寬長越大，電荷中和或電荷消散的速度越快。以利用一個P溝道型的第一晶體管Tl和一個N溝道型的第一晶體管T2的漏電流進行電荷中和為例，假設在第一測試總線DO電壓達到3.8V時發(fā)生掉電，設定地電位為OVLl表示現(xiàn)有技術，即不采用第一晶體管時第一測試總線DO的電壓變化曲線；L2表示采用第一晶體管Tl和T2的寬長比為40/5時第一測試總線DO的電壓變化曲線；L3表示采用第一晶體管Tl和T2的寬長比為60/5時第一測試總線DO的電壓變化曲線。
[0046]從圖9可以看出，在掉電2S后，未添加第一晶體管幫助電荷中和的現(xiàn)有技術測試方案，其第一測試總線DO的電壓為0.70344V ;采用寬長比為40/5的第一晶體管Tl和T2時第一測試總線DO的電壓為0.37507V，結合曲線LI和L2可以看出，電荷消散速度快了將近一半。當采用寬長比為60/5的第一晶體管Tl和T2時第一測試總線DO的電壓為0.24035V，結合L2和L3可以看出，寬長比增大后，進一步加快了電荷消散速度，但沒有LI和L2消散速度差異那么明顯。在考慮到寬長比增大需增大晶體管面積并增加一定成本，因此，優(yōu)選地，本發(fā)明提供的第一晶體管Tl和T2的寬長比大于或等于40/5。本發(fā)明提供的第一晶體管Tl和T2的寬長比小于或等于60/5。
[0047]本發(fā)明還提供一種陣列基板，如圖10所示，包括透明襯底100，多條位于透明襯底100上的數(shù)據(jù)線22、與數(shù)據(jù)線22交叉的柵極線21和由掃描線21和數(shù)據(jù)線22圍合形成的像素陣列，像素陣列包括開關器件23和像素電極24，開關器件23的柵極與柵極線21電連接，開關器件23的源極與數(shù)據(jù)線22電連接，開關器件23的漏極與像素電極24電連接，在像素陣列20的至少一側(cè)設置本發(fā)明提供的上述測試電路10。
[0048]本發(fā)明還提供一種顯示裝置，如圖11所示，包括陣列基板200，與陣列基板對置設置的彩膜基板300，以及位于陣列基板200和彩膜基板300間的液晶層50，陣列基板200包括本發(fā)明提供的測試電路(未示出)。
[0049]本發(fā)明提供的測試電路、陣列基板以及顯示裝置，可以進一步加快在測試階段掉電后的電荷消散速度，在較短時間內(nèi)，將像素電極中的殘留電荷通過第一測試總線和第二測試總線中和掉，有效地避免電荷殘留在像素電極中，防止了液晶極化，解決了畫面殘像和畫面抖動的問題。
[0050]需要說明的是，以上實施例可以互相借鑒、綜合使用。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術方案的保護范圍。
【權利要求】
1.一種測試電路，用于測試一包括多條數(shù)據(jù)線的像素陣列，所述測試電路包括第一測試總線、第二測試總線和至少一個第一晶體管； 所述第一測試總線和所述第二測試總線分別用于向所述多條數(shù)據(jù)線中的不同數(shù)據(jù)線提供不同的測試信號； 每個所述第一晶體管的柵極電連接一個控制端，所述第一晶體管的第一極電連接所述第一測試總線，所述第一晶體管的第二極電連接所述第二測試總線； 所述第一晶體管在測試階段處于關態(tài)。
2.如權利要求1所述的測試電路，其特征在于，在測試階段，所述控制端電連接固定電位使所述第一晶體管處于關態(tài)，所述第一測試總線和所述第二測試總線在同一時刻的電位極性相反； 在掉電時，所述第一晶體管的柵極浮置，所述測試電路通過所述第一晶體管的漏電流中和所述第一測試總線和所述第二測試總線上的電荷。
3.如權利要求2所述的測試電路，其特征在于，在測試階段，所述第一測試總線上接入的第一測試信號與所述第二測試總線上接入的第二測試信號互為反相信號。
4.如權利要求1所述的測試電路，其特征在于，在測試完成后，所述第一測試總線與所述第一測試總線對應的數(shù)據(jù)線的電連接通路被斷開；所述第二測試總線與所述第二測試總線對應的數(shù)據(jù)線的電連接通路被斷開。
5.如權利要求1所述的測試電路，其特征在于，所述第一晶體管為P溝道型晶體管或N溝道型晶體管。
6.如權利要求1所述的測試電路，其特征在于，所述測試電路包括至少兩個所述第一晶體管，其中，至少一個所述第一晶體管為P溝道型晶體管，或者至少一個所述第一晶體管為N溝道型晶體管。
7.如權利要求1所述的測試電路，其特征在于，所述第一晶體管的寬長比大于或等于40/5 ο
8.如權利要求1所述的測試電路，其特征在于，所述第一晶體管的寬長比小于或等于60/5。
9.如權利要求1所述的測試電路，其特征在于，所述測試電路還包括第二晶體管和第三晶體管，所述數(shù)據(jù)線包括第一數(shù)據(jù)線和第二數(shù)據(jù)線； 所述第二晶體管的第一極電連接所述第一數(shù)據(jù)線，所述第二晶體管的第二極電連接所述第一測試總線； 所述第三晶體管的第一極電連接所述第二數(shù)據(jù)線，所述第三晶體管的第二極電連接所述第二測試總線。
10.如權利要求9所述的測試電路，其特征在于，所述第一數(shù)據(jù)線為奇數(shù)列數(shù)據(jù)線，所述第二數(shù)據(jù)線為偶數(shù)列數(shù)據(jù)線。
11.如權利要求9所述的測試電路，其特征在于，所述測試電路還包括第一測試端，所述第二晶體管的柵極和所述第三晶體管的柵極電連接所述第一測試端； 所述第一測試端在測試階段控制所述第二晶體管和所述第三晶體管開啟，所述第一測試端在掉電時浮置。
12.如權利要求9所述的測試電路，其特征在于，所述測試電路還包括第一測試端和第二測試端，所述第二晶體管的柵極電連接所述第一測試端，所述第三晶體管的柵極電連接所述第二測試端； 所述第一測試端在測試階段控制所述第二晶體管開啟、所述第二測試端在測試階段控制所述第三晶體管開啟，所述第一測試端和所述第二測試端在掉電時浮置。
13.一種陣列基板，包括多條數(shù)據(jù)線、多條與所述數(shù)據(jù)線交叉的柵極線和由所述掃描線和數(shù)據(jù)線圍合形成的像素區(qū)域，所像素區(qū)域排列為像素陣列；在所述像素陣列的至少一側(cè)設置如權利要求1至12任一項所述的測試電路。
14.一種顯示裝置，包括如權利要求13所述的陣列基板以及與所述陣列基板對置設置的彩膜基板，所述顯示裝置還包括液晶層，所述液晶層位于所述陣列基板與所述彩膜基板之間。
【文檔編號】G02F1/13GK104485058SQ201410767844
【公開日】2015年4月1日 申請日期:2014年12月12日 優(yōu)先權日:2014年12月12日
【發(fā)明者】蘇俊雄, 吳昊 申請人:廈門天馬微電子有限公司, 天馬微電子股份有限公司