低色偏液晶陣列基板及其驅(qū)動方法
【專利摘要】本發(fā)明涉及一種液晶陣列基板以及相應(yīng)的驅(qū)動方法，該液晶陣列基板包括多個像素結(jié)構(gòu)，每一像素結(jié)構(gòu)包括一主像素區(qū)以及一次像素區(qū)，所述主像素區(qū)與次像素區(qū)之間設(shè)置有一柵線，所述柵線設(shè)置有一第一薄膜晶體管以及一第二薄膜晶體管，分別連接于所述主像素區(qū)以及所述次像素區(qū)，其中所述柵線與所述次像素區(qū)之間還包括：一共用電極線，設(shè)置有一關(guān)態(tài)電容；以及一金屬部件，設(shè)置有一共享薄膜晶體管與所述關(guān)態(tài)電容連接，并且通過一通孔與一數(shù)據(jù)線電連接。通過省略子?xùn)啪€的設(shè)計，直接以數(shù)據(jù)線的訊號電壓開啟共享薄膜晶體管的開關(guān)，并且利用調(diào)整主像素區(qū)中薄膜晶體管的柵源電容來改善主像素區(qū)與次像素區(qū)之間的電壓不一致問題，以提升開口率并且降低制程的成本。
【專利說明】低色偏液晶陣列基板及其驅(qū)動方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及低色偏液晶陣列基板及其相應(yīng)的驅(qū)動方法，特別是涉及一種省略子?xùn)?線的像素結(jié)構(gòu)。

【背景技術(shù)】
[0002] 隨著信息社會的發(fā)展，人們對顯示設(shè)備的需求逐年升高，從而推動了液晶面板的 快速發(fā)展，面板的尺寸也越做越大，尤其對廣視角、低能耗等要求也越來越高，因此薄膜晶 體管（TFT)器件及液晶面板的像素結(jié)構(gòu)設(shè)計也朝多樣化發(fā)展。
[0003] -般的液晶電子裝置均具有廣視角的顯示模式，在廣視角的顯示模式下，由于在 不同視角觀察到的液晶分子指向不同，導(dǎo)致于大視角下觀察到的顏色失真。目前，為了改 善大視角的顏色失真，在像素結(jié)構(gòu)設(shè)計時會將一個像素結(jié)構(gòu)分為主像素區(qū)和次像素區(qū)兩部 分，并通過共享薄膜晶體管和關(guān)態(tài)電容來降低次像素區(qū)的電壓，從而控制主像素區(qū)和次像 素區(qū)的液晶旋轉(zhuǎn)量差，以改善在廣視角下顏色失真的現(xiàn)象。而上述將像素結(jié)構(gòu)分為主像素 區(qū)以及次像素區(qū)的設(shè)計一般稱為低色偏設(shè)計（Low Color Shift，LCS)。
[0004] 圖1顯示現(xiàn)有技術(shù)的像素結(jié)構(gòu)示意圖，該像素結(jié)構(gòu)包括有主像素區(qū)11和次像素區(qū) 12、連接于主像素區(qū)11的第一薄膜晶體管13、連接于次像素區(qū)12的第二薄膜晶體管14、共 享薄膜晶體管15、主柵線16 (main gate line)、子?xùn)啪€17 (sub gate line)、共同電極18、 關(guān)態(tài)（Cdown)電容19、以及共享薄膜晶體管15等關(guān)鍵部件，其中共享薄膜晶體管15的開關(guān) 由子?xùn)啪€17所控制，而第N根子?xùn)啪€與第N+1或N+2或N+3或N+4根主柵線連接在一起。
[0005] 上述設(shè)計的缺陷在于，子?xùn)啪€17會增加與數(shù)據(jù)線20的重迭區(qū)域，不但影響像素的 開口率，亦導(dǎo)致柵線與數(shù)據(jù)線20之間短路（Gate-Drain Short,⑶S)的發(fā)生機率增加，連帶 產(chǎn)品制造的成本大幅度上升。故，有必要提供一種像素結(jié)構(gòu)，以解決現(xiàn)有技術(shù)所存在的問 題。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的在于提供一種低色偏液晶陣列基板的技術(shù)方案，通過省略子?xùn)啪€， 減少不良的短路現(xiàn)象發(fā)生，進而提升開口率以及節(jié)約成本。
[0007] 為達成本發(fā)明的前述目的，本發(fā)明提供一種有別于現(xiàn)有技術(shù)使用兩條柵線以實現(xiàn) 低色偏陣列基板的設(shè)計，本發(fā)明的液晶陣列基板包括多個像素結(jié)構(gòu)，每一像素結(jié)構(gòu)包括一 主像素區(qū)以及一次像素區(qū)，所述主像素區(qū)與所述次像素區(qū)間設(shè)置有一柵線，所述柵線分別 連接一第一薄膜晶體管以及一第二薄膜晶體管，以及至少一數(shù)據(jù)線分別連接于所述第一薄 膜晶體管以及第二薄膜晶體管，其中所述柵線與所述次像素區(qū)間還包括：一共用電極線，設(shè) 置有一關(guān)態(tài)電容；以及一金屬部件，設(shè)置有一共享薄膜晶體管與所述關(guān)態(tài)電容連接，并且通 過一通孔與所述數(shù)據(jù)線電連接。
[0008] 在本發(fā)明的液晶陣列基板中，所述共享薄膜晶體管的開關(guān)可直接由所述數(shù)據(jù)線所 控制。
[0009] 在本發(fā)明的液晶陣列基板中，所述第一薄膜晶體管具有一第一柵源電容值，所述 第二薄膜晶體管具有一第二柵源電容值，所述第一柵源電容值大于所述第二柵源電容值。 [0010] 在本發(fā)明的液晶陣列基板中，所述金屬部件為一浮閘。
[0011] 本發(fā)明的另一目的在于提供一種液晶陣列基板的驅(qū)動方法，通過省略子?xùn)啪€，直 接以數(shù)據(jù)線驅(qū)動共享薄膜晶體管以減少不良的短路現(xiàn)象發(fā)生，進而提升開口率以及節(jié)約成 本。
[0012] 為解決上述技術(shù)問題，本發(fā)明提供一種液晶陣列基板的驅(qū)動方法，所述液晶陣列 基板包括多個像素結(jié)構(gòu)，每一像素結(jié)構(gòu)包括一主像素區(qū)以及一次像素區(qū)，所述主像素區(qū)與 所述次像素區(qū)間設(shè)置有一柵線，所述柵線分別連接一第一薄膜晶體管以及一第二薄膜晶體 管，以及至少一數(shù)據(jù)線分別連接于所述第一薄膜晶體管以及第二薄膜晶體管，所述柵線與 所述次像素區(qū)間還包括一共用電極線，設(shè)置有一關(guān)態(tài)電容；以及一第一金屬部，設(shè)置有一共 享薄膜晶體管，其中所述柵線產(chǎn)生一電壓信號用于控制所述第一薄膜晶體管以及一第二薄 膜晶體管的開關(guān)；所述共享薄膜晶體管通過一通孔與所述數(shù)據(jù)線電連接，并且所述數(shù)據(jù)線 產(chǎn)生一電壓信號用于控制所述共享薄膜晶體管的開關(guān)。
[0013] 在本發(fā)明的驅(qū)動方法中所述，共享薄膜晶體管與所述關(guān)態(tài)電容連接，當(dāng)所述共享 薄膜晶體管導(dǎo)通時，所述次像素區(qū)的一電荷即釋放到所述關(guān)態(tài)電容。
[0014] 在本發(fā)明的驅(qū)動方法中，所述第一薄膜晶體管具有一第一柵源電容值，所述第二 薄膜晶體管具有一第二柵源電容值，所述第一柵源電容值大于所述第二柵源電容值。
[0015] 在本發(fā)明的驅(qū)動方法中，所述金屬部件為一浮閘。
[0016] 在本發(fā)明的驅(qū)動方法中，所述數(shù)據(jù)線的電壓于白畫面時為0. 2伏特或14. 2伏特。 [0017] 在本發(fā)明的驅(qū)動方法中，所述數(shù)據(jù)線的電壓于黑畫面時為7. 7伏特或7. 2伏特。
[0018] 本發(fā)明通過省略子?xùn)啪€的設(shè)置，直接以數(shù)據(jù)線控制共享薄膜晶體管的開關(guān)，并且 通過將主像素區(qū)中薄膜晶體管的柵源電容設(shè)計為大于在次像素區(qū)中薄膜晶體管的柵源電 容，以調(diào)整主像素區(qū)與次像素區(qū)之間的電壓差，使主像素區(qū)與次像素區(qū)之間的電壓一致。
[0019] 在本發(fā)明的設(shè)計下，可省略子?xùn)啪€，降低和數(shù)據(jù)線與金屬部件的重迭部分，降低 GDS不良發(fā)生率的發(fā)生，在不降低像素開口率的情況下實現(xiàn)低色偏的顯示效果，即節(jié)能又節(jié) 省成本。
[0020] 為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實施例，并配合所附圖示，做 詳細(xì)說明如下：

【專利附圖】

【附圖說明】
[0021] 圖1為現(xiàn)有技術(shù)的像素結(jié)構(gòu)示意圖。
[0022] 圖2繪示本發(fā)明的像素結(jié)構(gòu)示意圖。
[0023] 圖3為圖2中標(biāo)號"50"處的剖面示意圖。

【具體實施方式】
[0024] 以下各實施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實施的特定實施 例。本發(fā)明所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內(nèi)」、「外」、「側(cè) 面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發(fā)明，而非用 以限制本發(fā)明。在圖中，結(jié)構(gòu)相似的單元是以相同標(biāo)號表示。
[0025] 本發(fā)明的液晶陣列基板包括多個像素結(jié)構(gòu)，圖2繪示每一像素結(jié)構(gòu)示意圖，每一 像素結(jié)構(gòu)包括一個主像素區(qū)31以及一個次像素區(qū)32,所述主像素區(qū)31與所述次像素區(qū)32 間設(shè)置有一柵線36,所述柵線36分別電性連接一第一薄膜晶體管33以及一第二薄膜晶體 管34的柵級，以及至少一數(shù)據(jù)線分別連接于所述第一薄膜晶體管33以及第二薄膜晶體管 34的源級，所述第一薄膜晶體管33以及第二薄膜晶體管34的漏極則分別連接于所述主像 素區(qū)31以及所述次像素區(qū)32,用于控制主像素區(qū)31以及次像素區(qū)32的顯示。所述柵線 36與所述次像素區(qū)32之間還包括：一共用電極線37且所述共用電極線37設(shè)置有一關(guān)態(tài) 電容38,以及一金屬部件39,設(shè)置有一共享薄膜晶體管35且所述共享薄膜晶體管35用于 與所述關(guān)態(tài)電容38電性連接，并且通過一通孔41與所述數(shù)據(jù)線40電連接。
[0026] 在本發(fā)明一實施例中，所述柵線36、通孔41、金屬部件39、以及共用電極線37皆為 一第一金屬層，可同時形成于液晶陣列基板上，所述數(shù)據(jù)線40則為一第二金屬層，形成于 所述第一金屬層之后，并且與所述柵線36以及通孔41有部分重迭。
[0027] 在本發(fā)明一實施例中，所述主像素區(qū)與次像素區(qū)的電極為透明導(dǎo)電電極，優(yōu)選為 氧化銦錫（ΙΤ0)。
[0028] 在本發(fā)明一實施例中，所述金屬部件39為一浮閘。
[0029] 請參考圖示3,圖示3為本發(fā)明圖示2中標(biāo)號"50"處的剖面示意圖，其中，39為金 屬部件，也就是第一金屬層，其可為一浮閘；51為柵極-氮化硅層（Gate-SiNx) ;40為數(shù)據(jù) 線，也就是第二金屬層；52為氮化娃鈍化層（Passivation-SiNx)。因此，所述金屬部件39 通過通孔41與數(shù)據(jù)線40,40產(chǎn)生電連接。
[0030] 而一般數(shù)據(jù)線的電壓皆為正負(fù)半周交變電壓，例如，在白畫面時的電壓為0.2伏 特或14. 2伏特，在黑畫面時的電壓為7. 7伏特或7. 2伏特。依據(jù)現(xiàn)有非晶硅的電流對電壓 曲線（I-V Curve)特性，上述7. 2伏特、7. 7伏特、以及14. 2伏特都可以開啟共享薄膜晶體 管35的開關(guān)。
[0031] 因此，有別于現(xiàn)有技術(shù)使用子?xùn)啪€來控制共享薄膜晶體管的開關(guān)，在本發(fā)明一實 施例中，共享薄膜晶體管35的開關(guān)可直接由數(shù)據(jù)線40所控制，也就是利用數(shù)據(jù)線40的訊 號電壓來開啟非晶硅共享薄膜晶體管35的開關(guān)，使得次像素區(qū)32的電荷可釋放至關(guān)態(tài)電 容38,達到低色偏的顯示效果。
[0032] 由于上述數(shù)據(jù)線40的電壓在0. 2伏特時已接近閾值電壓（Vth)，共享薄膜晶體管 35的開關(guān)視為不開啟，因此在白畫面下正負(fù)半周共享薄膜晶體管35開啟的程度不同，次像 素區(qū)32釋放的電荷也不同，導(dǎo)致次像素區(qū)32的正半周電壓下降，負(fù)半周的電壓也跟著下 降，從而其最佳共享電壓（Best Vcom)也需要向下調(diào)整。
[0033] 因此，為了使得主像素區(qū)31與次像素區(qū)32的最佳共享電壓一致，在本發(fā)明一實施 例中，可視實際狀況把主像素區(qū)31中薄膜晶體管33的柵源電容（Cgs)設(shè)計的大一點，通過 跳變電壓（Λ Vp)將主像素區(qū)31的最佳共享電壓下拉至與次像素區(qū)32的最佳共享電壓一 致。也就是說，使主像素區(qū)31中第一薄膜晶體管33的第一柵源電容值大于次像素區(qū)32中 第二薄膜晶體管34的第二柵源電容值，以改善通過數(shù)據(jù)線40控制共享薄膜晶體管35時因 為數(shù)據(jù)線正負(fù)半周開啟程度不同所引起的最佳共享電壓偏移（Best Vcom Shift)現(xiàn)象。
[0034] 通過上述的像素結(jié)構(gòu)設(shè)計，本發(fā)明可省略子?xùn)啪€的配置，直接以數(shù)據(jù)線控制的訊 號電壓開啟共享薄膜晶體管的開關(guān)，并且利用調(diào)整主像素區(qū)中薄膜晶體管的柵源電容來改 善主像素區(qū)與次像素區(qū)之間的電壓不一致問題。因此，不但可減少數(shù)據(jù)線與柵線之間的重 迭部分、提升開口率，亦可降低整體制程的成本。
[0035] 本發(fā)明還涉及一種液晶陣列基板的驅(qū)動方法，所述液晶陣列基板包括：所述液晶 顯示面板包括多個像素結(jié)構(gòu)，每一像素結(jié)構(gòu)包括一主像素區(qū)31以及一次像素區(qū)32,所述主 像素區(qū)31與所述次像素區(qū)32間設(shè)置有一柵線36,所述柵線36分別電性連接一第一薄膜晶 體管33以及一第二薄膜晶體管34,所述第一薄膜晶體管33以及第二薄膜晶體管34分別 連接于所述主像素區(qū)31以及所述次像素區(qū)32,用于控制主像素區(qū)31以及次像素區(qū)32的 顯示，其中所述柵線36與所述次像素區(qū)32間還包括：一共用電極線37,設(shè)置有一關(guān)態(tài)電容 38 ;以及一第一金屬部39,設(shè)置有一共享薄膜晶體管35。
[0036] 在本發(fā)明一實施例中，所述金屬部件39為一浮閘。
[0037] 在本發(fā)明一實施例中，所述主像素區(qū)31與次像素區(qū)32的電極為透明導(dǎo)電電極，優(yōu) 選為氧化銦錫（ΙΤ0)。
[0038] 在本發(fā)明一實施例中，所述柵線36用于產(chǎn)生開啟或關(guān)閉的電壓信號給第一薄膜 晶體管33,用于控制第一薄膜晶體管33的開關(guān)，第一薄膜晶體管33的漏極連接于第一像素 區(qū)31，第一薄膜晶體管33的源極連接于數(shù)據(jù)線40,所述數(shù)據(jù)線40在第一薄膜晶體管33導(dǎo) 通時輸入數(shù)據(jù)驅(qū)動信號，從而控制主像素區(qū)31的顯示。
[0039] 在本發(fā)明一實施例中，所述柵線36用于產(chǎn)生開啟或關(guān)閉的電壓信號給第二薄膜 晶體管34,用于控制第二薄膜晶體管34的開關(guān)，第二薄膜晶體管34的漏極連接于第二像素 區(qū)32,第二薄膜晶體管34的源極連接于數(shù)據(jù)線40,所述數(shù)據(jù)線40在第二薄膜晶體管34導(dǎo) 通時輸入數(shù)據(jù)驅(qū)動信號，從而控制次像素區(qū)32的顯示。
[0040] 由于一般數(shù)據(jù)線的電壓都是正負(fù)半周交變電壓，例如，在白畫面時的電壓為0.2 伏特或14. 2伏特，在黑畫面時的電壓為7. 7伏特或7. 2伏特。依據(jù)現(xiàn)有非晶硅的電流對電 壓曲線（I-V Curve)的特性，上述7. 2伏特、7. 7伏特、以及14. 2伏特皆可開啟所述共享薄 膜晶體管35的開關(guān)。
[0041] 因此，在本發(fā)明的一實施例中，所述共享薄膜晶體管35的開關(guān)可直接由所述數(shù)據(jù) 線40所控制，也就是所述共享薄膜晶體管35通過一通孔41與數(shù)據(jù)線40電連接，利用數(shù)據(jù) 線40的電壓訊號來開啟非晶硅共享薄膜晶體管35的開關(guān)。
[0042] 在本發(fā)明一實施例中，所述共享薄膜晶體管35與關(guān)態(tài)電容38連接，因此當(dāng)所述 共享薄膜晶體管35導(dǎo)通時，次像素區(qū)32的電荷即釋放到所述關(guān)態(tài)電容38達到低色偏的效 果。
[0043] 在本發(fā)明一實施例中，所述數(shù)據(jù)線的電壓于白畫面時為0. 2伏特或14. 2伏特。
[0044] 在本發(fā)明一實施例中，術(shù)數(shù)據(jù)線的電壓于黑畫面時為7. 7伏特或7. 2伏特。
[0045] 由于上述數(shù)據(jù)線40的電壓在0.2伏特時已接近閾值電壓，共享薄膜晶體管35的 開關(guān)視為不開啟，因此在白畫面下正負(fù)半周共享薄膜晶體管35開啟的程度不同，次像素區(qū) 32釋放的電荷也不同，導(dǎo)致次像素區(qū)32的正半周電壓下降，負(fù)半周的電壓也下降，從而其 最佳共享電壓也需要向下調(diào)整。
[0046] 因此，為了使得主像素區(qū)31與次像素區(qū)32的最佳共享電壓一致，在本發(fā)明一實施 例中，可視實際狀況把主像素區(qū)31中薄膜晶體管33的柵源電容設(shè)計的大一點，通過跳變電 壓將主像素區(qū)31的最佳共享電壓下拉至與次像素區(qū)32的最佳共享電壓一致。也就是說， 使主像素區(qū)31中第一薄膜晶體管33的第一柵源電容值大于次像素區(qū)32中第二薄膜晶體 管34的第二柵源電容值，以改善通過數(shù)據(jù)線40控制共享薄膜晶體管35時因為數(shù)據(jù)線正負(fù) 半周開啟程度不同所引起的最佳共享電壓偏移現(xiàn)象。
[0047] 綜上所述，雖然本發(fā)明已以優(yōu)選實施例揭露如上，但上述優(yōu)選實施例并非用以限 制本發(fā)明，本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可做各種更動與潤 飾，因此本發(fā)明的保護范圍以權(quán)利要求界定的范圍為準(zhǔn)。
【權(quán)利要求】
1. 一種液晶陣列基板，包括多個像素結(jié)構(gòu)，每一像素結(jié)構(gòu)包括一主像素區(qū)以及一次像 素區(qū)，所述主像素區(qū)與所述次像素區(qū)間設(shè)置有一柵線，所述柵線分別連接一第一薄膜晶體 管以及一第二薄膜晶體管，以及至少一數(shù)據(jù)線分別連接于所述第一薄膜晶體管以及第二薄 膜晶體管，其特征在于，所述柵線與所述次像素區(qū)間還包括： 一共用電極線，設(shè)置有一關(guān)態(tài)電容；以及 一金屬部件，設(shè)置有一共享薄膜晶體管與所述關(guān)態(tài)電容連接，并且通過一通孔與所述 數(shù)據(jù)線電連接。
2. 根據(jù)權(quán)利要求1所述的液晶陣列基板，其特征在于，所述共享薄膜晶體管的開關(guān)是 由所述數(shù)據(jù)線所控制。
3. 根據(jù)權(quán)利要求1所述的液晶陣列基板，其特征在于，所述第一薄膜晶體管具有一第 一柵源電容值，所述第二薄膜晶體管具有一第二柵源電容值，所述第一柵源電容值大于所 述第二柵源電容值。
4. 根據(jù)權(quán)利要求1所述的液晶陣列基板，其特征在于，所述金屬部件為一浮閘。
5. -種液晶陣列基板的驅(qū)動方法，所述液晶陣列基板包括多個像素結(jié)構(gòu)，每一像素結(jié) 構(gòu)包括一主像素區(qū)以及一次像素區(qū)，所述主像素區(qū)與所述次像素區(qū)間設(shè)置有一柵線，所述 柵線分別連接一第一薄膜晶體管以及一第二薄膜晶體管，以及至少一數(shù)據(jù)線分別連接于所 述第一薄膜晶體管以及第二薄膜晶體管，所述柵線與所述次像素區(qū)間還包括一共用電極 線，設(shè)置有一關(guān)態(tài)電容，以及一第一金屬部，設(shè)置有一共享薄膜晶體管，其特征在于：所述柵 線產(chǎn)生一電壓信號用于控制所述第一薄膜晶體管以及一第二薄膜晶體管的開關(guān)； 所述共享薄膜晶體管通過一通孔與所述數(shù)據(jù)線電連接，并且所述數(shù)據(jù)線產(chǎn)生一電壓信 號用于控制所述共享薄膜晶體管的開關(guān)。
6. 根據(jù)權(quán)利要求5所述的驅(qū)動方法，其特征在于，所述共享薄膜晶體管與所述關(guān)態(tài)電 容連接，當(dāng)所述共享薄膜晶體管導(dǎo)通時，所述次像素區(qū)的一電荷即釋放到所述關(guān)態(tài)電容。
7. 根據(jù)權(quán)利要求5所述的驅(qū)動方法，其特征在于，所述第一薄膜晶體管具有一第一柵 源電容值，所述第二薄膜晶體管具有一第二柵源電容值，所述第一柵源電容值大于所述第 二柵源電容值。
8. 根據(jù)權(quán)利要求5所述的驅(qū)動方法，其特征在于，所述金屬部件為一浮閘。
9. 根據(jù)權(quán)利要求5所述的驅(qū)動方法，其特征在于，所述數(shù)據(jù)線的電壓于白畫面時為0. 2 伏特或14. 2伏特。
10. 根據(jù)權(quán)利要求5所述的驅(qū)動方法，其特征在于，所述數(shù)據(jù)線的電壓于黑畫面時為 7. 7伏特或7. 2伏特。
【文檔編號】G02F1/1368GK104122724SQ201410318192
【公開日】2014年10月29日 申請日期:2014年7月4日 優(yōu)先權(quán)日:2014年7月4日
【發(fā)明者】柴立 申請人:深圳市華星光電技術(shù)有限公司