陣列基板及其制造方法、顯示裝置制造方法
【專利摘要】本發(fā)明的陣列基板及其制造方法、顯示裝置。其中，陣列基板包括柵線、數(shù)據(jù)線以及形成在柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)的像素電極，還包括與像素電極連接的用于測試薄膜晶體管特性的測試端子。本發(fā)明的顯示裝置，包括本發(fā)明的陣列基板。本發(fā)明的陣列基板的制造方法包括：在基板上形成第一像素電極以及與第一像素電極連接的用于測試薄膜晶體管特性的測試端子的圖形。本發(fā)明的技術(shù)方案，對陣列基板進行整體優(yōu)化，設(shè)置與像素電極連接的用于測試薄膜晶體管特性的測試端子，這樣通過給上述測試端子加電信號可以對像素區(qū)域的TFT?Character進行確認，第一時間對不良做出反應，保證了開發(fā)的順利完成，提升開發(fā)效率同時減少開發(fā)成本。
【專利說明】陣列基板及其制造方法、顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示裝置【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板及其制造方法、顯示裝置。【背景技術(shù)】
[0002]薄膜晶體管液晶顯不器(ThinFilm Transistor Liquid Crystal Display,TFT-LCD)具有體積小、功耗低、無輻射等優(yōu)點，在當前的平板顯示裝置市場中占據(jù)了主導地位。對于TFT-LCD來說，陣列基板以及制造方法決定了其產(chǎn)品性能、成品率和價格。
[0003]TN、IPS、VA、ADS 是液晶顯示的幾種模式，其中，ADS 是 ADSDS(ADvanced SuperDimension Switch)的簡稱，即高級超維場轉(zhuǎn)換技術(shù),通過同一平面內(nèi)狹縫電極邊緣所產(chǎn)生的電場以及狹縫電極層與板狀電極層間產(chǎn)生的電場形成多維電場，使液晶盒內(nèi)狹縫電極間、電極正上方所有取向液晶分子都能夠產(chǎn)生旋轉(zhuǎn)，從而提高了液晶工作效率并增大了透光效率。
[0004]聞級超維場開關(guān)技術(shù)可以提聞TFT廣品的畫面品質(zhì)，具有聞分辨率、聞透過率、低功耗、寬視角、高開口率、低色差、無擠壓水波紋(pushMura)等優(yōu)點。
[0005]ADS產(chǎn)品在陣列基板制造階段無法進行像素區(qū)域的薄膜晶體管特性(TFTCharacter)確認,從而不能準確判斷像素區(qū)域的TFT Character是否異常，即使開發(fā)過程中很合理的考慮到了測試需求，設(shè)計了測試Teg(電學測試點)區(qū)域，但其TFT Character也和像素區(qū)域的TFT Character存在一定偏差,無法精確反應像素區(qū)域的TFT Character,給開發(fā)檢討工作帶來極大的不便，影響開發(fā)效率；一旦出現(xiàn)問題也不能第一時間得以解決，無形當中增加了生產(chǎn)成本。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種有助于像素區(qū)域的TFT Character確認、有助于開發(fā)效率同時減少開發(fā)成本的陣列基板及其制造方法、顯示裝置。
[0007]本發(fā)明的陣列基板，包括柵線、數(shù)據(jù)線以及形成在柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)的像素電極，還包括與所述像素電極連接的用于測試薄膜晶體管特性的測試端子。
[0008]本發(fā)明的陣列基板，其中，所述像素電極包括設(shè)置于柵絕緣層以及有源層上的第一像素電極以及與所述第一像素電極平行設(shè)置的第二像素電極，所述測試端子與所述第一像素電極連接。
[0009]本發(fā)明的陣列基板，其中，包括:
[0010]在基板上的柵電極；
[0011]柵電極上方的柵絕緣層以及有源層；
[0012]柵絕緣層以及有源層上的第一像素電極，所述測試端子與第一像素電極同層形成且位于所述基板上；
[0013]形成于有源層上的源電極以及形成于第一像素電極上的漏電極；
[0014]形成于源電極、漏電極上的保護層；[0015]形成于保護層上的第二像素電極。
[0016]本發(fā)明的陣列基板，其中，所述測試端子位于所述像素區(qū)域與柔性電路板綁定區(qū)域之間。
[0017]本發(fā)明的陣列基板，其中，所述像素區(qū)域與柔性電路板綁定區(qū)域之間設(shè)置有靜電環(huán)，所述測試端子位于所述靜電環(huán)與柔性電路板綁定區(qū)域之間。
[0018]本發(fā)明的陣列基板，其中，所述靜電環(huán)與柔性電路板綁定區(qū)域之間設(shè)置有公共電極引線，所述測試端子位于公共電極弓丨線與柔性電路板綁定區(qū)域之間。
[0019]本發(fā)明的陣列基板，其中，所述公共電極引線與柔性電路板綁定區(qū)域之間設(shè)置有測試走線，所述測試端子位于測試走線與柔性電路板綁定區(qū)域之間。
[0020]本發(fā)明的顯示裝置，包括本發(fā)明的陣列基板。
[0021]本發(fā)明的陣列基板的制造方法，包括:
[0022]在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成柵線和柵電極的圖形；
[0023]在所述基板上形成柵絕緣層以及有源層的圖形；
[0024]在所述基板上同層形成第一像素電極以及與所述第一像素電極連接的用于測試薄膜晶體管特性的測試端子的圖形；
[0025]在所述基板上形成源/漏電極的圖形；
[0026]在所述基板上形成保護層的圖形；
[0027]在所述基板上形成第二像素電極的圖形。
[0028]本發(fā)明的陣列基板的制造方法，其中，在所述基板上同層形成第一像素電極以及與所述第一像素電極連接的用于測試薄膜晶體管特性的測試端子的圖形包括:
[0029]在所述基板上沉積第一像素電極材料以及測試端子材料；
[0030]在第一像素電極材料以及測試端子材料上涂敷光刻膠，利用掩膜板對所述光刻膠進行曝光、顯影處理，通過刻蝕工藝得到第一像素電極以及測試端子的圖形。
[0031]本發(fā)明的技術(shù)方案，對陣列基板進行整體優(yōu)化，設(shè)置與像素電極連接的用于測試薄膜晶體管特性的測試端子，這樣可以通過給上述測試端子加電信號對像素區(qū)的TFTCharacter進行確認，第一時間對不良做出反應，保證了開發(fā)的順利完成，提升開發(fā)效率同時減少開發(fā)成本。
【專利附圖】

【附圖說明】
[0032]圖1為本發(fā)明的陣列基板的微觀結(jié)構(gòu)示意圖；
[0033]圖2為本發(fā)明的陣列基板的結(jié)構(gòu)示意圖；
[0034]圖3為圖2的A局部放大圖，示出了測試端子的位置；
[0035]圖4為本發(fā)明實施例的陣列基板的制造方法的流程圖。
【具體實施方式】
[0036]下面結(jié)合附圖和具體實施例對本發(fā)明作進一步說明，以使本領(lǐng)域的技術(shù)人員可以更好的理解本發(fā)明并能予以實施，但所舉實施例不作為對本發(fā)明的限定。
[0037]如圖1、圖2、圖3所示，本發(fā)明的陣列基板，包括柵線、數(shù)據(jù)線以及形成在柵線和數(shù)據(jù)線限定的像素區(qū)域10內(nèi)的像素電極，還包括與像素電極連接的用于測試薄膜晶體管特性的測試端子20。
[0038]本發(fā)明的陣列基板，其中，像素電極包括設(shè)置于柵絕緣層3以及有源層4上的第一像素電極11以及與第一像素電極11平行設(shè)置的第二像素電極12，測試端子20與第一像素電極11連接。
[0039]本發(fā)明的陣列基板，其中，包括:
[0040]形成在基板I上的柵電極2 ；
[0041]形成于柵電極2上方的柵絕緣層3以及有源層4 ；
[0042]形成于柵絕緣層3以及有源層4上的第一像素電極11，測試端子20形成在基板I上；
[0043]形成于有源層4上的源電極5以及形成于第一像素電極11上的漏電極6 ；
[0044]形成于源電極5、漏電極6上的保護層7 ；
[0045]形成于保護層7上的第二像素電極12。
[0046]本發(fā)明的陣列基板上包括顯示區(qū)域100以及顯示區(qū)域100上方的上邊緣區(qū)域200，測試端子20位于上邊緣區(qū)域200的內(nèi)部。
[0047]本發(fā)明的陣列基板，其中，測試端子20位于像素區(qū)域10與柔性電路板綁定區(qū)域30之間。
[0048]本發(fā)明的陣列基板，其中，像素區(qū)域10與柔性電路板綁定區(qū)域30之間設(shè)置有靜電環(huán)40，測試端子20位于靜電環(huán)40與柔性電路板綁定區(qū)域30之間。
[0049]本發(fā)明的陣列基板，其中，靜電環(huán)40與柔性電路板綁定區(qū)域30之間設(shè)置有公共電極引線50，測試端子20位于公共電極引線50與柔性電路板綁定區(qū)域30之間。其中，靜電環(huán)與公共電極引線可以采用現(xiàn)有的設(shè)計，在此不作贅述。
[0050]在本發(fā)明中，第一像素電極可以用作液晶顯示面板的像素電極、第二像素電極可以用作液晶顯示面板的公共電極，因此本發(fā)明實施例中的公共電極引線為第二像素電極的電極引線。
[0051]本發(fā)明的陣列基板，其中，公共電極引線50與柔性電路板綁定區(qū)域30之間設(shè)置有測試走線60，測試端子20位于測試走線60與柔性電路板綁定區(qū)域30之間。
[0052]測試走線60用于連接ET pad (電學測試端子)的走線，通常在常規(guī)測試中，在測試走線60上加載信號，以完成Array test (陣列基板測試)。
[0053]本發(fā)明的顯示裝置，包括本發(fā)明的陣列基板。所述顯示裝置可以為:液晶面板、電子紙、OLED面板、液晶電視、液晶顯示器、數(shù)碼相框、手機、平板電腦等任何具有顯示功能的產(chǎn)品或部件。
[0054]本發(fā)明的技術(shù)方案，對陣列基板進行整體優(yōu)化，設(shè)置與像素電極連接的用于測試薄膜晶體管特性的測試端子，這樣可以通過給上述測試端子加電信號對像素區(qū)域的TFTCharacter進行確認，第一時間對不良做出反應，保證了開發(fā)的順利完成，提升開發(fā)效率同時減少開發(fā)成本。
[0055]本發(fā)明的陣列基板的制造方法的實施例，包括如下步驟:
[0056]步驟1、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成柵線和柵電極的圖形；
[0057]步驟2、在完成步驟I的基板上形成柵絕緣層以及有源層的圖形；
[0058]步驟3、在完成步驟2的基板上形成第一像素電極以及與所述第一像素電極連接的用于測試薄膜晶體管特性的測試端子的圖形；
[0059]步驟4、在完成步驟3的基板上形成源/漏電極的圖形；
[0060]步驟5、在完成步驟4的基板上形成保護層的圖形；
[0061]步驟6、在完成步驟5的基板上形成第二像素電極的圖形。
[0062]本發(fā)明的陣列基板的制造方法的實施例，其中，所述步驟I包括:
[0063]步驟11、提供一基板；
[0064]步驟12、在基板上沉積柵金屬薄膜；
[0065]步驟13、在柵金屬薄膜上涂敷一層光刻膠；
[0066]步驟14、采用掩膜板對光刻膠進行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，所述光刻膠保留區(qū)域?qū)跂啪€和柵電極的圖形所在區(qū)域，所述光刻膠未保留區(qū)域?qū)谏鲜鰣D形以外的區(qū)域；
[0067]步驟15、進行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；
[0068]步驟16、通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的柵金屬薄膜，形成柵線和柵電極的圖形；
[0069]步驟17、剝離剩余的光刻膠。
[0070]本發(fā)明的陣列基板的制造方法的實施例，其中，所述步驟2包括:
[0071]步驟21、在完成步驟I的基板上設(shè)置柵絕緣層材料以及有源層材料；
[0072]步驟22、在有源層材料上涂敷光刻膠，利用掩膜板對光刻膠進行曝光、顯影處理，通過刻蝕工藝得到柵絕緣層以及有源層的圖形。
[0073]本發(fā)明的陣列基板的制造方法的實施例，其中，所述步驟3包括:
[0074]步驟31、在完成步驟2的基板上沉積第一像素電極材料以及測試端子材料；
[0075]步驟32、在第一像素電極材料以及測試端子材料上涂敷光刻膠，利用掩膜板對光刻膠進行曝光、顯影處理，通過刻蝕工藝得到第一像素電極以及測試端子的圖形。
[0076]本發(fā)明的陣列基板的制造方法的實施例，其中，所述步驟4包括:
[0077]步驟41、在完成步驟3的基板上沉積源漏極金屬層；
[0078]步驟42、在源漏極金屬層上涂敷光刻膠，利用掩膜板對光刻膠進行曝光、顯影處理，通過刻蝕工藝得到源/漏電極的圖形。
[0079]本發(fā)明的陣列基板的制造方法的實施例，其中，所述步驟5包括:
[0080]步驟51、在完成步驟4的基板上沉積保護層材料；
[0081]步驟52、在保護層材料上涂敷光刻膠，利用掩膜板對光刻膠進行曝光、顯影處理，通過刻蝕工藝得到保護層的圖形。
[0082]本發(fā)明的陣列基板的制造方法的實施例，其中，所述步驟6包括:
[0083]步驟61、在完成步驟6的基板上沉積第二像素電極材料；
[0084]步驟62、在第二像素電極材料上涂敷光刻膠，利用掩膜板對光刻膠進行曝光、顯影處理，通過刻蝕工藝得到第二像素電極的圖形。
[0085]本發(fā)明的技術(shù)方案針對以上技術(shù)問題對陣列基板進行整體優(yōu)化，在上邊緣區(qū)域200內(nèi)設(shè)置于第一像素電極11導通的測試端子，這樣通過給此測試端子加信號，就可以對像素區(qū)域的TFT Character進行確認，第一時間對不良做出反應，保證了開發(fā)的順利完成。[0086]本發(fā)明的陣列基板，其中，可以將數(shù)據(jù)線做在第一像素電極11下面。無論數(shù)據(jù)線在第一像素電極11下面還是上面，都可以在上邊緣區(qū)域200內(nèi)設(shè)置于第一像素電極11導通的測試端子。
[0087]本發(fā)明的陣列基板的制造方法中，在做第一像素電極的同時利用同一張掩膜板在上邊緣區(qū)域200內(nèi)、測試走線60的外側(cè)做與第一像素電極能夠?qū)ǖ臏y試端子，這樣可以避免在保護層上做過孔。
[0088]以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種陣列基板，包括柵線、數(shù)據(jù)線以及形成在柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)的像素電極，其特征在于，還包括與所述像素電極連接的用于測試薄膜晶體管特性的測試端子。
2.如權(quán)利要求1所述的陣列基板，其特征在于，所述像素電極包括設(shè)置于柵絕緣層以及有源層上的第一像素電極以及與所述第一像素電極平行設(shè)置的第二像素電極，所述測試端子與所述第一像素電極連接。
3.如權(quán)利要求2所述的陣列基板，其特征在于，包括: 在基板上的柵電極； 柵電極上方的柵絕緣層以及有源層； 柵絕緣層以及有源層上的第一像素電極，所述測試端子與第一像素電極同層形成且位于所述基板上； 形成于有源層上的源電極以及形成于第一像素電極上的漏電極； 形成于源電極、漏電極上的保護層； 形成于保護層上的第二像素電極。
4.如權(quán)利要求1所述的陣列基板，其特征在于，所述測試端子位于所述像素區(qū)域與柔性電路板綁定區(qū)域之間。
5.如權(quán)利要求4所述的陣列基板，其特征在于，所述像素區(qū)域與柔性電路板綁定區(qū)域之間設(shè)置有靜電環(huán)，所述測試端子位于所述靜電環(huán)與柔性電路板綁定區(qū)域之間。
6.如權(quán)利要求5所述的陣列基板，其特征在于，所述靜電環(huán)與柔性電路板綁定區(qū)域之間設(shè)置有公共電極引線，所述測試端子位于公共電極弓丨線與柔性電路板綁定區(qū)域之間。
7.如權(quán)利要求6所述的陣列基板，其特征在于，所述公共電極引線與柔性電路板綁定區(qū)域之間設(shè)置有測試走線，所述測試端子位于測試走線與柔性電路板綁定區(qū)域之間。
8.—種顯示裝置，其特征在于，包括如權(quán)利要求1-7任一項所述的陣列基板。
9.一種陣列基板的制造方法，其特征在于，包括: 在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成柵線和柵電極的圖形； 在所述基板上形成柵絕緣層以及有源層的圖形； 在所述基板上同層形成第一像素電極以及與所述第一像素電極連接的用于測試薄膜晶體管特性的測試端子的圖形； 在所述基板上形成源/漏電極的圖形； 在所述基板上形成保護層的圖形； 在所述基板上形成第二像素電極的圖形。
10.如權(quán)利要求9所述的陣列基板的制造方法，其特征在于，在所述基板上同層形成第一像素電極以及與所述第一像素電極連接的用于測試薄膜晶體管特性的測試端子的圖形包括: 在所述基板上沉積第一像素電極材料以及測試端子材料； 在第一像素電極材料以及測試端子材料上涂敷光刻膠，利用掩膜板對所述光刻膠進行曝光、顯影處理，通過刻蝕工藝得到第一像素電極以及測試端子的圖形。
【文檔編號】G02F1/1368GK103995408SQ201410200687
【公開日】2014年8月20日 申請日期:2014年5月13日 優(yōu)先權(quán)日:2014年5月13日
【發(fā)明者】薛靜, 邢紅燕, 陳雅娟, 尹巖巖, 崔子巍 申請人:京東方科技集團股份有限公司, 北京京東方光電科技有限公司