專利名稱：陣列基板及其制造方法、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板及其制造方法、顯示裝置。
背景技術(shù)：
TFT-LCD具有體積小、功耗低、無輻射等特點(diǎn)，在當(dāng)前的平板顯示器市場占據(jù)了主導(dǎo)地位。高級超維場轉(zhuǎn)換技術(shù)(ADvanced Super Dimension Switch,簡稱ADS)通過同一平面內(nèi)狹縫電極邊緣所產(chǎn)生的電場以及狹縫電極層與板狀電極層間產(chǎn)生的電場形成多維電場，使液晶盒內(nèi)狹縫電極間、電極正上方所有取向液晶分子都能夠產(chǎn)生旋轉(zhuǎn)，從而提高了液晶工作效率并増大了透光效率。高級超維場轉(zhuǎn)換技術(shù)可以提高TFT-IXD產(chǎn)品的畫面品質(zhì)，具有高分辨率、高透過率、低功耗、寬視角、高開ロ率、低色差、無擠壓水波紋(push Mura)等優(yōu)點(diǎn)。ADS模式液晶顯示陣列基板像素電極的關(guān)鍵尺寸(Critical Dimension, CD)對液晶面板的顯示質(zhì)量有很大的影響，如果整個(gè)液晶面板內(nèi)部像素電極的關(guān)鍵尺寸均勻性不好，會導(dǎo)致像素電極和公共電極之間的電場不均勻，從而影響最終的顯示效果。然而ADS模式液晶面板為了增大視角，改善顯示效果，將第二層透明電極(像素電極)8的圖案設(shè)計(jì)為多疇的傾斜狀條紋，如圖I所示，該基板包括公共電極I (可視為板狀電極)、公共電極線(未示出)、柵線2、數(shù)據(jù)線3、有源層4、源電極5、漏電極6、數(shù)據(jù)線3、以及像素電極8 (可視為狹縫電極)，像素電極8通過過孔71與漏電極6連接。一般像素電極8和柵線2之間的角度為7° 15°之間，這樣給實(shí)際測量造成了不便。因此，精確測量像素電極關(guān)鍵尺寸從而為ADS模式液晶面板的最優(yōu)化設(shè)計(jì)以及生產(chǎn)エ藝提供參考，具有重要的意義?，F(xiàn)有TFT-IXD生產(chǎn)エ藝中，⑶測量設(shè)備自動測量垂直或平行于測量基臺的圖案的CD值精確度較高。然而現(xiàn)有ADS技術(shù)中，像素電極為傾斜狀條紋，因此自動測量時(shí)會產(chǎn)生較大誤差，甚至自動測量無法進(jìn)行，需要人工手動進(jìn)行測量。目前ADS型TFT-LCD設(shè)計(jì)吋，都會在液晶面板的像素區(qū)域以外的不同位置設(shè)置垂直或平行于測量基臺的像素電極關(guān)鍵尺寸監(jiān)測圖案，不同部位的像素電極關(guān)鍵尺寸和像素區(qū)域的像素電極關(guān)鍵尺寸有一定的差另O，特別是當(dāng)液晶面板尺寸較大時(shí)，該差別也會隨之増大。因此，位于像素區(qū)域以外的像素電極關(guān)鍵尺寸監(jiān)測圖案不能有效的監(jiān)測像素區(qū)域像素電極的關(guān)鍵尺寸，特別是像素電極關(guān)鍵尺寸的均勻性。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是提供ー種能夠更加快速、精確的測量像素區(qū)域像素電極的關(guān)鍵尺寸以及關(guān)鍵尺寸的均勻性的陣列基板及其制造方法、顯示裝置。( ニ )技術(shù)方案 為解決上述問題，本發(fā)明提供了一種陣列基板，基底、公共電極、柵線、數(shù)據(jù)線、以及像素電極，所述公共電極形成于所述基底上方，所述像素電極呈傾斜條紋形成于所述公共電極上，在所述柵線和/或數(shù)據(jù)線上留有至少ー個(gè)空隙，所述空隙的下方形成有透明導(dǎo)電薄膜區(qū)域，所述空隙的上方形成有垂直或平行于對應(yīng)的柵線或數(shù)據(jù)線的像素電極關(guān)鍵尺寸監(jiān)測圖案，所述像素電極關(guān)鍵尺寸監(jiān)測圖案用于測量像素電極關(guān)鍵尺寸；所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述柵線或數(shù)據(jù)線的寬度，且尺寸大于所述空隙的尺寸；所述像素電極關(guān)鍵尺寸監(jiān)測圖案中像素電極的關(guān)鍵尺寸等于所述像素電極區(qū)域的像素電極的關(guān)鍵尺寸，且所述像素電極關(guān)鍵尺寸監(jiān)測圖案的尺寸小于所述空隙的尺寸。優(yōu)選地，所述像素電極關(guān)鍵尺寸監(jiān)測圖案形成于至少一個(gè)所述空隙的上方。優(yōu)選地，所述空隙為矩形或正方形；所述透明導(dǎo)電薄膜區(qū)域?yàn)榫匦位蛘叫?。本發(fā)明還提供了一種陣列基板的制造方法，該方法包括步驟形成公共電極、公共電極、柵線、以及數(shù)據(jù)線的步驟，其中，在所述柵線和/或數(shù)據(jù)線上留有至少ー個(gè)空隙，所述空隙的下方設(shè)置有透明導(dǎo)電薄膜區(qū)域，所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述柵線或數(shù)據(jù)線的寬度，且尺寸大于所述空隙的尺寸；形成鈍化層過孔的步驟；以及形成像素電極以及在所述空隙上方形成像素電極關(guān)鍵尺寸監(jiān)測圖案的步驟，其中，所述像素電極關(guān)鍵尺寸監(jiān)測圖案垂直或平行于對應(yīng)的柵線或數(shù)據(jù)線，且用于測量像素電極關(guān)鍵尺寸，所述像素電極關(guān)鍵尺寸監(jiān)測圖案中像素電極的關(guān)鍵尺寸等于像素電極區(qū)域的像素電極的關(guān)鍵尺寸，且所述像素電極監(jiān)測圖案形成于所述空隙上方，尺寸小于所述空隙的尺寸。優(yōu)選地，形成公共電極、公共電極、柵線、以及數(shù)據(jù)線的步驟包括形成公共電極，并在所述公共電極之間要形成柵線的區(qū)域形成至少ー個(gè)透明導(dǎo)電薄膜區(qū)域的步驟；形成柵線和公共電極線的步驟，在所述柵線上預(yù)留至少ー個(gè)空隙，且所述空隙位于所述透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于所述透明導(dǎo)電薄膜區(qū)域的尺寸；以及形成數(shù)據(jù)線的步驟。優(yōu)選地，形成公共電極、公共電極、柵線、以及數(shù)據(jù)線的步驟包括形成公共電極，并在所述公共電極之間要形成數(shù)據(jù)線的區(qū)域形成至少ー個(gè)透明導(dǎo)電薄膜區(qū)域的步驟，所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述要形成的數(shù)據(jù)線的寬度；形成柵線和公共電極線的步驟；以及形成數(shù)據(jù)線，并在所述數(shù)據(jù)線上預(yù)留至少ー個(gè)空隙的步驟，所述空隙位于所述透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于所述透明導(dǎo)電薄膜區(qū)域的尺寸。優(yōu)選地，形成公共電極、公共電極、柵線、以及數(shù)據(jù)線的步驟包括形成公共電極，在所述公共電極之間要形成柵線和數(shù)據(jù)線的區(qū)域形成至少ー個(gè)透明導(dǎo)電薄膜區(qū)域的步驟，所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述要形成的柵線和數(shù)據(jù)線的寬度；形成柵線和公共電極線，在柵線上預(yù)留至少ー個(gè)空隙的步驟，所述空隙位于所述透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于所述透明導(dǎo)電薄膜區(qū)域的尺寸；以及形成數(shù)據(jù)線，在所述數(shù)據(jù)線上預(yù)留至少一個(gè)空隙的步驟，所述空隙位于所述透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于所述透明導(dǎo)電薄膜區(qū)域的尺寸。優(yōu)選地，所述像素電極關(guān)鍵尺寸監(jiān)測圖案形成于至少一個(gè)所述空隙上方。優(yōu)選地，所述空隙為矩形或正方形；所述透明導(dǎo)電薄膜區(qū)域?yàn)榫匦位蛘叫巍１景l(fā)明還提供ー種包括上述陣列基板的顯示裝置。(三)有益效果本發(fā)明通過改變現(xiàn)有技術(shù)公共電極、柵極或/和數(shù)據(jù)線、以及像素電極的設(shè)計(jì)，在柵線或/和數(shù)據(jù)線上預(yù)留一定的空隙，在柵線或/和數(shù)據(jù)線上的空隙上方形成垂直或平行于柵線或數(shù)據(jù)線的用于測量像素電極關(guān)鍵尺寸的監(jiān)測圖案；由于在柵線或/和數(shù)據(jù)線上預(yù)、留一定的空隙，因此在形成像素電極關(guān)鍵尺寸監(jiān)測圖案的曝光エ藝時(shí)，可以避免由于柵線或/和數(shù)據(jù)線對光的反射而影響柵線或/和數(shù)據(jù)線上方像素電極監(jiān)測圖案的關(guān)鍵尺寸，使得柵線或/和數(shù)據(jù)線上方像素電極監(jiān)測圖案的關(guān)鍵尺寸等同于像素內(nèi)像素電極的關(guān)鍵尺寸，能夠更加快速、精確的測量像素區(qū)域像素電極的關(guān)鍵尺寸以及關(guān)鍵尺寸的均勻性，從而為液晶面板的最優(yōu)化設(shè)計(jì)以及生產(chǎn)エ藝提供參考。


圖I為現(xiàn)有的ADS型TFT-IXD陣列基板結(jié)構(gòu)示意圖；
圖2 (a) -2 (f)為實(shí)施例I的ADS型TFT-LCD陣列基板制造方法原理圖；圖3為本發(fā)明的ADS型TFT-IXD陣列基板制造方法流程圖；圖4(a)為實(shí)施例2的方法所制備的ADS型TFT-IXD陣列基板的結(jié)構(gòu)示意圖；圖4(b)為圖4(a)的陣列基板中沿A_A’線的截面示意圖；圖5為實(shí)施例3的方法所制備的ADS型TFT-IXD陣列基板的結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明提出的陣列基板及其制造方法，結(jié)合附圖及實(shí)施例詳細(xì)說明如下。如圖2 (a) -2 (f)所示，為依照本發(fā)明ー種實(shí)施方式的ADS型TFT-IXD陣列基板的結(jié)構(gòu)示意圖，該基板包括基底100、公共電極I、公共電極線(未示出)、柵線2、有源層4、源電極5、漏電極6、數(shù)據(jù)線3以及像素電極8(此處未提及的本領(lǐng)域技術(shù)人員所熟知的其它TFT-LCD陣列基板的必要組成部分，例如柵極、柵極絕緣層、鈍化層、以及有源層等等，為簡要起見不做贅述，在此不應(yīng)作為對本發(fā)明的限制)。在本實(shí)施方式的陣列基板中，公共電極I形成于基底100上，像素電極8呈傾斜條紋形成于公共電極I上方，在柵線2和/或數(shù)據(jù)線3上留有至少ー個(gè)空隙21 (圖2 (a) -2 (f)中所示為在柵線2上留有空隙21，但不限于此)，空隙21的下方設(shè)置有透明導(dǎo)電薄膜區(qū)域11 (如圖2(a)中所示)，空隙21上方形成有像素電極關(guān)鍵尺寸監(jiān)測圖案81 (如圖2(e)-2(f)所示)。該透明導(dǎo)電薄膜區(qū)域11的寬度不大于對應(yīng)的柵線2或數(shù)據(jù)線3的寬度，且尺寸大于空隙21的尺寸。像素電極關(guān)鍵尺寸監(jiān)測圖案81垂直或平行于對應(yīng)的柵線2或數(shù)據(jù)線3，用于測量像素電極關(guān)鍵尺寸的，像素電極關(guān)鍵尺寸監(jiān)測圖案81中像素電極的關(guān)鍵尺寸等于像素電極區(qū)域的像素電極8的關(guān)鍵尺寸，且該像素電極監(jiān)測圖案81的尺寸小于該空隙21的尺寸。在本實(shí)施方式的陣列基板中，像素電極關(guān)鍵尺寸監(jiān)測圖案81形成于至少ー個(gè)空隙21的上方，像素電極監(jiān)測圖案81可以對應(yīng)于每ー個(gè)像素而形成，也可以對應(yīng)于每N(1
<N <柵線或數(shù)據(jù)線條數(shù))個(gè)像素而形成，或者任意對應(yīng)于指定的像素而設(shè)置。每個(gè)像素周圍的柵線2和/或數(shù)據(jù)線3上可以設(shè)置ー個(gè)像素電極關(guān)鍵尺寸監(jiān)測圖案81，也可以設(shè)置多個(gè)?？障?1可為矩形、正方形、或其它エ藝上可以實(shí)施的圖形。透明導(dǎo)電薄膜區(qū)域11可為矩形、正方形、或其它エ藝上可以實(shí)施的圖形。在本實(shí)施方式的陣列基板中，透明導(dǎo)電薄膜可為納米銦錫金屬氧化物ΙΤ0、銦鋅氧化物IZO、或氧化鋅鋁AZO等材料。如圖3所示，本發(fā)明還提供了ー種上述ADS型TFT-IXD陣列基板的制造方法，該方法包括步驟SI.如圖2(a)_2(c)中所示，在基底100上形成公共電極I、公共電極線以及柵線2后，連續(xù)沉積柵極絕緣層、a-Si非晶硅薄膜和n+a-Si非晶硅薄膜、以及源漏層金屬薄膜，通過光刻エ藝形成有源層4、源電極5、漏電極6以及數(shù)據(jù)線3，其中，在柵線2和/或數(shù)據(jù)線3上留有至少ー個(gè)空隙21，空隙21的下方設(shè)置有透明導(dǎo)電薄膜區(qū)域11，透明導(dǎo)電薄膜區(qū)域11的寬度不大于對應(yīng)的柵線2或數(shù)據(jù)線3的寬度，且尺寸大于空隙21的尺寸，其中，透明導(dǎo)電薄膜可以為ITO、IZO或AZO等，金屬薄膜可以為鑰Mo、鋁Al、銅Cu、釹化鋁AlNd中的ー種或幾種的合金，本步驟的エ藝。S2.如圖2 (d)所示，在完成步驟SI的基底100上沉積ー層鈍化層薄膜(未示出)，通過光刻エ藝和刻蝕エ藝形成鈍化層過孔71，該鈍化層可以為氮化硅SiNx、SiO2等。S3.如圖2(e)所示，在完成步驟S2的基底100上沉積ー層透明導(dǎo)電薄膜，通過光刻エ藝和刻蝕エ藝形成像素電極8以及在空隙21上方形成像素電極關(guān)鍵尺寸監(jiān)測圖案81，該像素電極關(guān)鍵尺寸監(jiān)測圖案81垂直或平行于對應(yīng)的柵線2或數(shù)據(jù)線3，其中的像素電極的關(guān)鍵尺寸等于像素電極區(qū)域的像素電極8的關(guān)鍵尺寸，尺寸小于所述空隙21的尺寸，透明導(dǎo)電薄膜可以為ΙΤ0、ΙΖ0、或AZO等。圖2(e)中沿Α-Α’線的截面如圖3 (f)所示，其中，標(biāo)號7表示鈍化層薄膜,標(biāo)號9表示絕緣層。在本實(shí)施方式的方法中，像素電極關(guān)鍵尺寸監(jiān)測圖案81形成于至少ー個(gè)空隙21的上方，像素電極關(guān)鍵尺寸監(jiān)測圖案81可以對應(yīng)于每ー個(gè)像素而形成，也可以對應(yīng)每N(1
<N <柵線或數(shù)據(jù)線條數(shù))個(gè)像素而形成，或者任意對應(yīng)于指定的像素而設(shè)置。每個(gè)像素周圍的柵線2和/或數(shù)據(jù)線3上可以設(shè)置ー個(gè)像素電極關(guān)鍵尺寸監(jiān)測圖案81，也可以設(shè)置多個(gè)。空隙21可為矩形、正方形、或其它エ藝上可以實(shí)施的圖形；透明導(dǎo)電薄膜區(qū)域11可為矩形、正方形、或其它エ藝上可以實(shí)施的圖形。透明導(dǎo)電薄膜為納米銦錫金屬氧化物ΙΤ0、銦鋅氧化物ΙΖ0、或氧化鋅鋁AZO等材料。實(shí)施例I本實(shí)施例的陣列基板中，像素電極關(guān)鍵尺寸監(jiān)測圖案81形成于柵線2上，且在本實(shí)施例的ADS型TFT-IXD陣列基板的制造方法包括SI. I如圖2(a)所示，在基底100上沉積ー層透明導(dǎo)電薄膜，通過光刻エ藝和刻蝕エ藝形成公共電極1，在公共電極I之間要形成柵線2的區(qū)域形成至少ー個(gè)透明導(dǎo)電薄膜區(qū)域11 ;SI. 2如圖2(b)所示，在完成步驟SI. I的基底100上沉積金屬薄膜，通過光刻エ藝和刻蝕エ藝形成柵線2和公共電極線，在柵線2上預(yù)留至少ー個(gè)空隙21，空隙21位于透明導(dǎo)電薄膜區(qū)域(未示出)的上方，且尺寸小于透明導(dǎo)電薄膜區(qū)域的尺寸；SI. 3如圖2(c)所示,在完成步驟SI. 2的基底100上連續(xù)沉積絕緣層(未示出)、a-Si非晶硅薄膜、n+a-Si非晶硅薄膜、以及源漏層金屬薄膜，通過光刻和刻蝕エ藝，形成有源層4、源電極5、漏電極6及數(shù)據(jù)線3，；S2.如圖2(d)所示，在完成步驟SI. 1-1. 3的基底100上沉積ー層鈍化層薄膜(未示出)，通過光刻エ藝和刻蝕エ藝形成鈍化層過孔71，該鈍化層可以為氮化硅SiNx、SiO2等;S3.如圖2(e)所示，在完成步驟S2的基底100上沉積ー層透明導(dǎo)電薄膜，通過光刻エ藝和刻蝕エ藝形成像素電極8以及平行于柵線2的像素電極關(guān)鍵尺寸監(jiān)測圖案81，且像素電極關(guān)鍵尺寸監(jiān)測圖案81形成于空隙21上方。其中，像素電極關(guān)鍵尺寸監(jiān)測圖案81的尺寸小于空隙21的尺寸，像素電極關(guān)鍵尺寸監(jiān)測圖案81中像素電極的關(guān)鍵尺寸等于像素電極區(qū)域的像素電極8的關(guān)鍵尺寸。圖2(e)中沿A-A’線的截面如圖3(f)所示，其中，標(biāo)號7表示鈍化層薄膜,標(biāo)號9表示絕緣層。
實(shí)施例2如圖4(a)_4(b)所示，其中，圖4(b)為圖4(a)中沿A-A，線的截面示意圖。本實(shí)施例的陣列基板中，像素電極關(guān)鍵尺寸監(jiān)測圖案81形成于數(shù)據(jù)線3上，且在本實(shí)施例的ADS型TFT-IXD陣列基板的制造方法包括SI. I在基底100上沉積ー層透明導(dǎo)電薄膜，通過光刻エ藝和刻蝕エ藝形成公共電極1，在公共電極I之間要形成數(shù)據(jù)線3的區(qū)域形成至少ー個(gè)透明導(dǎo)電薄膜區(qū)域11 ；SI. 2在完成步驟SI. I的基底100上沉積金屬薄膜，通過光刻エ藝和刻蝕エ藝形成柵線2和公共電極線(未示出)；SI. 3在完成步驟SI. 2的基底上連續(xù)沉積絕緣層9、a_Si非晶硅薄膜、n+a_Si非晶硅薄膜、以及源漏層金屬薄膜，通過光刻和刻蝕エ藝，形成有源層4、源電極5、漏電極6及數(shù)據(jù)線3，在數(shù)據(jù)線3上預(yù)留至少ー個(gè)空隙21，空隙21位于透明導(dǎo)電薄膜區(qū)域11的上方，且尺寸小于透明導(dǎo)電薄膜區(qū)域11的尺寸。S2.在完成步驟SI. 1-1. 3的基底100上沉積ー層鈍化層薄膜7，通過光刻エ藝和刻蝕エ藝形成鈍化層過孔71，該鈍化層可以為氮化硅SiNx、SiO2等；S3.在完成步驟S2的基底100上沉積ー層透明導(dǎo)電薄膜，通過光刻エ藝和刻蝕エ藝形成像素電極8以及平行于數(shù)據(jù)線3的像素電極關(guān)鍵尺寸監(jiān)測圖案81，且像素電極關(guān)鍵尺寸監(jiān)測圖案81形成于空隙21上方。其中，像素電極關(guān)鍵尺寸監(jiān)測圖案81的尺寸小于空隙21的尺寸，像素電極關(guān)鍵尺寸監(jiān)測圖案81中像素電極的關(guān)鍵尺寸等于像素電極區(qū)域的像素電極8的關(guān)鍵尺寸。實(shí)施例3如圖5所示，本實(shí)施例的陣列基板中，像素電極監(jiān)測圖案81形成于柵線2和數(shù)據(jù)線3上，且在本實(shí)施例的ADS型TFT-IXD陣列基板的制造方法包括SI. I在基底100上沉積ー層透明導(dǎo)電薄膜，通過光刻エ藝和刻蝕エ藝形成公共電極1，在公共電極I之間要形成柵線2和數(shù)據(jù)線3的區(qū)域形成至少ー個(gè)透明導(dǎo)電薄膜區(qū)域(未示出)；SI. 2在完成步驟SI. I的基底100上沉積金屬薄膜，通過光刻エ藝和刻蝕エ藝形成柵線2和公共電極線，在柵線2上預(yù)留至少ー個(gè)空隙21，且空隙21位于透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于透明導(dǎo)電薄膜區(qū)域的尺寸；SI. 3在完成步驟SI. 2的基底上連續(xù)沉積絕緣層(未示出)、a-Si非晶硅薄膜、n+a-Si非晶硅薄膜、以及源漏層金屬薄膜，通過光刻和刻蝕エ藝，形成有源層4、源電極5、漏電極6及數(shù)據(jù)線3，在數(shù)據(jù)線3上預(yù)留至少ー個(gè)空隙21，空隙21位于透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于透明導(dǎo)電薄膜區(qū)域的尺寸。S2.在完成步驟SI. 1-1. 3的基底100上沉積ー層鈍化層薄膜(未示出)，通過光刻エ藝和刻蝕エ藝形成鈍化層過孔71，該鈍化層可以為氮化硅SiNx、SiO2等；
S3.在完成 步驟S2的基底100上沉積ー層透明導(dǎo)電薄膜，通過光刻エ藝和刻蝕エ藝像素電極8以及平行于柵線2和數(shù)據(jù)線3的像素電極關(guān)鍵尺寸監(jiān)測圖案81，且像素電極關(guān)鍵尺寸監(jiān)測圖案81形成于空隙21上方。其中，像素電極關(guān)鍵尺寸監(jiān)測圖案81的尺寸小于空隙21的尺寸，像素電極關(guān)鍵尺寸監(jiān)測圖案81中像素電極的關(guān)鍵尺寸等于像素電極區(qū)域的像素電極8的關(guān)鍵尺寸。本發(fā)明實(shí)施例還提供了一種顯示裝置，包括陣列基板，該陣列基板包括基底、公共電極、柵線、數(shù)據(jù)線、以及像素電極，所述公共電極形成于所述基底上，所述像素電極呈傾斜條紋形成于所述公共電極上方，其中，在所述柵線和/或數(shù)據(jù)線上留有至少ー個(gè)空隙，所述空隙的下方形成有透明導(dǎo)電薄膜區(qū)域，所述空隙的上方形成有垂直或平行于對應(yīng)的柵線或數(shù)據(jù)線的像素電極關(guān)鍵尺寸監(jiān)測圖案，所述像素電極關(guān)鍵尺寸監(jiān)測圖案用于測量像素電極關(guān)鍵尺寸；所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述柵線或數(shù)據(jù)線的寬度，且尺寸大于所述空隙的尺寸；所述像素電極關(guān)鍵尺寸監(jiān)測圖案中像素電極的關(guān)鍵尺寸等于所述像素電極區(qū)域的像素電極的關(guān)鍵尺寸，且所述像素電極關(guān)鍵尺寸監(jiān)測圖案的尺寸小于所述空隙的尺寸。上述顯示裝置可以是液晶面板，也可是其他設(shè)備中包括的液晶面板。在本發(fā)明的實(shí)施例中，基底可以為玻璃基板，也可以是其他材料制作的基板。以上實(shí)施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種陣列基板，該陣列基板包括基底、公共電極、柵線、數(shù)據(jù)線、以及像素電極，所述公共電極形成于所述基底上，所述像素電極呈傾斜條紋形成于所述公共電極上方，其特征在于 在所述柵線和/或數(shù)據(jù)線上留有至少一個(gè)空隙，所述空隙的下方形成有透明導(dǎo)電薄膜區(qū)域，所述空隙的上方形成有垂直或平行于對應(yīng)的柵線或數(shù)據(jù)線的像素電極關(guān)鍵尺寸監(jiān)測圖案，所述像素電極關(guān)鍵尺寸監(jiān)測圖案用于測量像素電極關(guān)鍵尺寸； 所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述柵線或數(shù)據(jù)線的寬度，且尺寸大于所述空隙的尺寸；所述像素電極關(guān)鍵尺寸監(jiān)測圖案中像素電極的關(guān)鍵尺寸等于所述像素電極區(qū)域的像素電極的關(guān)鍵尺寸，且所述像素電極關(guān)鍵尺寸監(jiān)測圖案的尺寸小于所述空隙的尺寸。
2.如權(quán)利要求I所述的陣列基板，其特征在于，所述像素電極關(guān)鍵尺寸監(jiān)測圖案形成于至少一個(gè)所述空隙的上方。
3.如權(quán)利要求I所述的陣列基板，其特征在于，所述空隙為矩形或正方形；所述透明導(dǎo)電薄膜區(qū)域?yàn)榫匦位蛘叫巍?br> 4.一種陣列基板的制造方法，其特征在于，該方法包括步驟 形成公共電極、公共電極、柵線、以及數(shù)據(jù)線的步驟，其中，在所述柵線和/或數(shù)據(jù)線上留有至少一個(gè)空隙，所述空隙的下方設(shè)置有透明導(dǎo)電薄膜區(qū)域，所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述柵線或數(shù)據(jù)線的寬度，且尺寸大于所述空隙的尺寸； 形成鈍化層過孔的步驟； 形成像素電極以及在所述空隙上方形成像素電極關(guān)鍵尺寸監(jiān)測圖案的步驟，其中，所述像素電極關(guān)鍵尺寸監(jiān)測圖案垂直或平行于對應(yīng)的柵線或數(shù)據(jù)線，且用于測量像素電極關(guān)鍵尺寸，所述像素電極關(guān)鍵尺寸監(jiān)測圖案中像素電極的關(guān)鍵尺寸等于像素電極區(qū)域的像素電極的關(guān)鍵尺寸，且所述像素電極監(jiān)測圖案形成于所述空隙上方，尺寸小于所述空隙的尺寸。
5.如權(quán)利要求4所述的方法，其特征在于，形成公共電極、公共電極、柵線、以及數(shù)據(jù)線的步驟包括 形成公共電極，并在所述公共電極之間要形成柵線的區(qū)域形成至少一個(gè)透明導(dǎo)電薄膜區(qū)域的步驟； 形成柵線和公共電極線的步驟，在所述柵線上預(yù)留至少一個(gè)空隙，且所述空隙位于所述透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于所述透明導(dǎo)電薄膜區(qū)域的尺寸； 形成數(shù)據(jù)線的步驟。
6.如權(quán)利要求4所述的方法，其特征在于，形成公共電極、公共電極、柵線、以及數(shù)據(jù)線的步驟包括 形成公共電極，并在所述公共電極之間要形成數(shù)據(jù)線的區(qū)域形成至少一個(gè)透明導(dǎo)電薄膜區(qū)域的步驟，所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述要形成的數(shù)據(jù)線的寬度； 形成柵線和公共電極線的步驟； 形成數(shù)據(jù)線，并在所述數(shù)據(jù)線上預(yù)留至少一個(gè)空隙的步驟，所述空隙位于所述透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于所述透明導(dǎo)電薄膜區(qū)域的尺寸。
7.如權(quán)利要求4所述的方法，其特征在于，形成公共電極、公共電極、柵線、以及數(shù)據(jù)線的步驟包括形成公共電極，在所述公共電極之間要形成柵線和數(shù)據(jù)線的區(qū)域形成至少一個(gè)透明導(dǎo)電薄膜區(qū)域的步驟，所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述要形成的柵線和數(shù)據(jù)線的寬度； 形成柵線和公共電極線，在柵線上預(yù)留至少一個(gè)空隙的步驟，所述空隙位于所述透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于所述透明導(dǎo)電薄膜區(qū)域的尺寸； 形成數(shù)據(jù)線，在所述數(shù)據(jù)線上預(yù)留至少一個(gè)空隙的步驟，所述空隙位于所述透明導(dǎo)電薄膜區(qū)域的上方，且尺寸小于所述透明導(dǎo)電薄膜區(qū)域的尺寸。
8.如權(quán)利要求4-7任一項(xiàng)所述的方法，其特征在于，所述像素電極關(guān)鍵尺寸監(jiān)測圖案形成于至少一個(gè)所述空隙上方。
9.如權(quán)利要求8所述的方法，其特征在于，所述空隙為矩形或正方形；所述透明導(dǎo)電薄膜區(qū)域?yàn)榫匦位蛘叫巍?br> 10.一種顯示裝置，包括陣列基板，該陣列基板包括基底、公共電極、柵線、數(shù)據(jù)線、以及像素電極，所述公共電極形成于所述基底上，所述像素電極呈傾斜條紋形成于所述公共電極上方，其特征在于， 在所述柵線和/或數(shù)據(jù)線上留有至少一個(gè)空隙，所述空隙的下方形成有透明導(dǎo)電薄膜區(qū)域，所述空隙的上方形成有垂直或平行于對應(yīng)的柵線或數(shù)據(jù)線的像素電極關(guān)鍵尺寸監(jiān)測圖案，所述像素電極關(guān)鍵尺寸監(jiān)測圖案用于測量像素電極關(guān)鍵尺寸； 所述透明導(dǎo)電薄膜區(qū)域的寬度不大于所述柵線或數(shù)據(jù)線的寬度，且尺寸大于所述空隙的尺寸；所述像素電極關(guān)鍵尺寸監(jiān)測圖案中像素電極的關(guān)鍵尺寸等于所述像素電極區(qū)域的像素電極的關(guān)鍵尺寸，且所述像素電極關(guān)鍵尺寸監(jiān)測圖案的尺寸小于所述空隙的尺寸。
全文摘要
本發(fā)明公開一種陣列基板極其制造方法、顯示裝置，涉及TFT-LCD技術(shù)領(lǐng)域。該陣列基板的柵線和/或數(shù)據(jù)線上留有至少一個(gè)空隙，空隙的下方形成有透明導(dǎo)電薄膜區(qū)域，空隙的上方形成有垂直或平行于對應(yīng)的柵線或數(shù)據(jù)線的像素電極關(guān)鍵尺寸監(jiān)測圖案；透明導(dǎo)電薄膜區(qū)域的寬度不大于柵線或數(shù)據(jù)線的寬度，且尺寸大于空隙的尺寸；像素電極關(guān)鍵尺寸監(jiān)測圖案中像素電極的關(guān)鍵尺寸等于像素電極區(qū)域的像素電極的關(guān)鍵尺寸，且像素電極關(guān)鍵尺寸監(jiān)測圖案的尺寸小于空隙的尺寸。本發(fā)明的陣列基板及按照本發(fā)明的方法制造的陣列基板的像素電極監(jiān)測圖案能夠更加精確的反應(yīng)像素區(qū)域像素電極的關(guān)鍵尺寸以及關(guān)鍵尺寸的均勻性。
文檔編號G02F1/1368GK102629060SQ201210042818
公開日2012年8月8日 申請日期2012年2月22日 優(yōu)先權(quán)日2012年2月22日
發(fā)明者于航, 姚琪, 張鋒, 戴天明 申請人:京東方科技集團(tuán)股份有限公司