專利名稱：Ffs型tft-lcd陣列基板及其制造方法
技術領域：
本發(fā)明涉及一種液晶顯示器及其制造方法，尤其是一種FFS型TFT-IXD陣列基板 及其制造方法。
背景技術：
薄膜晶體管液晶顯示裝置(ThinFilm Transistor Liquid Crystal Display，簡 稱TFT-LCD)是一種主要的平板顯示裝置(Flat Panel Display，簡稱為FPD)。根據(jù)驅(qū)動液晶的電場方向，TFT-IXD分為垂直電場型和水平電場型。其中，垂直電 場型TFT-LCD需要在陣列基板形成像素電極，在彩膜基板形成公共電極；然而水平電場型 TFT-LCD需要在陣列基板同時形成像素電極和公共電極。因此，制作水平電場型TFT-LCD的 陣列基板時，需要額外增加一次形成公共電極的掩模工藝。垂直電場型TFT-LCD包括扭 曲向列(TwistNematic，簡稱為TN)型TFT-LCD ；水平電場型TFT-LCD包括邊界電場切換 (Fringe Field Switching，簡稱為 FFS)型 TFT-LCD，共平面切換(In-PlaneSwitching，簡 稱為IPS)型TFT-IXD。水平電場型TFT-IXD，尤其是FFS型TFT-IXD具有廣視角、開口率高 等優(yōu)點，廣泛應用于液晶顯示器領域。圖1為現(xiàn)有的FFS型TFT-LCD陣列基板的平面示意圖。如圖1所示，陣列基板 (Array Substrate)包括柵線1、數(shù)據(jù)線2、薄膜晶體管(Thin FirmTransistor，簡稱為 TFT) 3、像素電極4、公共電極50以及公共電極線5。柵線1橫向設置在透明基板上，數(shù)據(jù)線 2縱向設置在透明基板之上，柵線1與數(shù)據(jù)線2的交叉處設置有TFT3。TFT3為有源開關元 件。像素電極4為狹縫電極。公共電極50位于像素電極4的下方，且大部分重疊，公共電 極50與像素電極形成用于驅(qū)動液晶的電場。公共電極線5與公共電極50連接。值得一提 的是，圖1中，附圖標記“50”所指并非是長條狀的狹縫，而是狹縫的下方的板狀公共電極。圖2a為圖1的A-A向剖面圖，示出了陣列基板的剖面結構。如圖2a所示，陣列基 板具體還包括透明基板11、公共電極50、柵電極12、柵絕緣層13、半導體層14、摻雜半導 體層15、源電極16、漏電極17、鈍化層18。柵電極12與柵線1 一體成型，源電極16與數(shù)據(jù) 線2—體成型，漏電極17與像素電極4 一般通過鈍化層過孔180(via hole)連接。當柵線 1中輸入導通信號時，有源層(半導體層14和摻雜半導體層15)導電，數(shù)據(jù)線2的數(shù)據(jù)信 號可從源電極16經(jīng)TFT溝道(channel) 19到達漏電極17，最終輸入至像素電極4。像素電 極4得到信號后與板狀的公共電極50形成用于驅(qū)動液晶轉(zhuǎn)動的電場。由于像素電極4具 有狹縫49，因此與公共電極50形成水平電場。圖2b為現(xiàn)有的FFS型TFT-IXD陣列基板的PAD區(qū)域的數(shù)據(jù)線區(qū)域的剖面圖；圖2c 為現(xiàn)有的FFS型TFT-LCD陣列基板的PAD區(qū)域的柵線區(qū)域的剖面圖。PAD區(qū)域即為壓接區(qū) 域，是將柵線、數(shù)據(jù)線及公共電極線等信號線與外部的驅(qū)動電路板的引線壓接的區(qū)域。PAD 區(qū)域位于陣列基板的4個邊中的其中一個或相鄰的兩個邊上。為了將引線和信號線電連 接，PAD區(qū)域的信號線上方必須沒有絕緣層覆蓋。從圖2b及2c中可以看出，PAD區(qū)域的數(shù) 據(jù)線2和柵線1上方皆開設有連接孔181、182，數(shù)據(jù)線2和柵線1分別通過連接孔181、182與第七透明導電部44和第八透明導電部45連接。第七透明導電部44與第八透明導電部 45是通過刻蝕透明導電薄膜形成像素電極時同時形成的，因此可導電。圖2b中的140和 150是刻蝕摻雜半導體層15和半導體層14時形成的結構，不影響數(shù)據(jù)線2的通信。如此可 以將外部引線直接焊接在第七透明導電部44與第八透明導電部45上，實現(xiàn)陣列基板與驅(qū) 動電路板的連接。同理，公共電極線上方也同樣開設有連接孔，用于與外部的引線連接，其 結構與圖2c大體相同，圖略。目前，F(xiàn)FS型TFT-IXD陣列基板是通過多次構圖工藝形成結構圖形來完成，每一次 構圖工藝中又分別包括掩膜曝光、顯影、刻蝕和剝離等工藝，其中刻蝕工藝包括干法刻蝕和 濕法刻蝕，所以構圖工藝的次數(shù)可以衡量制造TFT-IXD陣列基板的繁簡程度，減少構圖工 藝的次數(shù)就意味著制造成本的降低?，F(xiàn)有技術的六次構圖工藝包括公共電極構圖、柵線和 柵電極構圖、有源層構圖、源電極/漏電極構圖、過孔構圖和像素電極構圖?，F(xiàn)有技術中公開有大量的，通過減少構圖工藝次數(shù)來降低制造成本，并通過工藝 的簡化來提高生產(chǎn)效率的技術文獻。其中，較為領先的技術為通過五次構圖工藝制造FFS 型TFT-IXD陣列基板的方法。該方法包括步驟1、沉積第一透明導電薄膜，通過普通掩模板(mask)形成板狀的公共電極的 圖形；步驟2、沉積第一金屬薄膜，用普通掩模板形成柵線、柵電極及公共電極線的圖 形；步驟3、依次沉積第一絕緣薄膜、半導體薄膜、摻雜半導體薄膜和第二金屬薄膜，用 雙調(diào)掩模板(dual tone mask)形成有源層(半導體層和摻雜半導體層)、TFT溝道、源電 極、漏電極和數(shù)據(jù)線的圖形；步驟4、沉積第二絕緣薄膜，用第二雙調(diào)掩模板形成過孔的圖形，在PAD區(qū)域的柵 線區(qū)域、PAD區(qū)域的數(shù)據(jù)線區(qū)域及PAD區(qū)域的公共電極線區(qū)域形成連接孔的圖形；步驟5、沉積第二透明導電薄膜，通過普通掩模板(mask)形成具有狹縫的像素電 極的圖形。這種傳統(tǒng)的FFS型TFT-IXD陣列基板的制造方法存，在如下缺陷1、需要5次構圖工藝，成本較高，市場競爭力低下；2、上述步驟3中，為了形成TFT溝道、源電極及漏電極，需要對整個基板進行兩次 刻蝕，一般采用濕法刻蝕進行，即將基板浸泡于刻蝕液中，刻蝕掉沒有被光刻膠所覆蓋且可 被該刻蝕液侵蝕的部分。TFT溝道被濕法刻蝕時，需要嚴格控制刻蝕參數(shù)，通常用控制刻蝕 時間的方法進行。但是由于工藝誤差存在，經(jīng)常會發(fā)生TFT溝道被過度刻蝕(Over Etch)。 對于陣列基板具有重大意義的TFT溝道，這種過度刻蝕會產(chǎn)生不可忽視的缺陷，會引起TFT 溝道變寬或直接破壞TFT溝道，對液晶顯示器的整體性能及產(chǎn)品合格率產(chǎn)生極大的負面影 響。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種TFT-IXD陣列基板及其制造方法，通過4次構圖工藝制 造陣列基板，降低成本，提高市場競爭力。本發(fā)明的另一目的是提供一種TFT-IXD陣列基板及其制造方法，能夠避免溝道被過度刻蝕。為實現(xiàn)上述目的，本發(fā)明提供了一種FFS型TFT-IXD陣列基板的制造方法，所述陣 列基板包括公共電極區(qū)域、公共電極線區(qū)域、柵電極區(qū)域、數(shù)據(jù)線區(qū)域、半導體層區(qū)域，源電 極區(qū)域、漏電極區(qū)域、柵線區(qū)域、像素電極區(qū)域、PAD區(qū)域的數(shù)據(jù)線區(qū)域及PAD區(qū)域的柵線區(qū) 域，包括步驟1 在透明基板上依次沉積第一透明導電薄膜、源漏金屬薄膜及摻雜半導體 薄膜，通過第一構圖工藝形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2 沉積半導體薄膜，通過第二構圖工藝形成包括摻雜半導體層、TFT溝道和 半導體層的圖形；步驟3 沉積絕緣薄膜和柵金屬薄膜、通過第三構圖工藝形成包括連接孔、柵線、 柵電極以及公共電極線的圖形；步驟4、沉積第二透明導電薄膜，通過第四構圖工藝形成包括公共電極的圖形。為實現(xiàn)上述目的，本發(fā)明還提供了一種通過上述FFS型TFT-IXD陣列基板的制造 方法得到的TFT-IXD陣列基板。由上述技術方案可知，本發(fā)明的FFS型TFT-LCD陣列基板及其制造方法具有如下 優(yōu)點1、本發(fā)明相比現(xiàn)有的6次或5次構圖工藝制造陣列基板的方法，可以采用4次構 圖工藝既可制備完成，具有工藝步驟簡化、工藝時間短、生產(chǎn)效率高和生產(chǎn)成本低等優(yōu)點。2、本發(fā)明形成TFT溝道的方法與現(xiàn)有技術相比，由于無需刻蝕半導體層的TFT溝 道區(qū)域，不會產(chǎn)生過度刻蝕的問題，TFT溝道區(qū)域可以很精確地設計，液晶顯示器的性能可 得到保障，良品率提高。


圖1為現(xiàn)有的FFS型TFT-IXD陣列基板的平面示意圖；圖2a為圖1的A-A向剖面圖；圖2b為現(xiàn)有的FFS型TFT-IXD陣列基板的PAD區(qū)域的數(shù)據(jù)線區(qū)域的剖面圖；圖2c為現(xiàn)有的FFS型TFT-IXD陣列基板的PAD區(qū)域的柵線區(qū)域的剖面圖；圖3為本發(fā)明FFS型TFT-IXD陣列基板的平面示意圖；圖4a為圖3中Al-Al向的剖面圖；圖4b為本發(fā)明FFS型TFT-IXD陣列基板的PAD區(qū)域的數(shù)據(jù)線區(qū)域的剖面圖；圖4c為本發(fā)明FFS型TFT-IXD陣列基板的PAD區(qū)域的柵線區(qū)域的剖面圖；圖5為在透明基板上沉積透明導電薄膜、源漏金屬薄膜及摻雜半導體薄膜后的剖 面圖；圖6a_圖6c為圖5的結構上涂覆了光刻膠后，對光刻膠進行了曝光及顯影處理后 的剖面圖；圖7a-圖7c為對圖6a_圖6c的結構進行了第一刻蝕工藝后的剖面圖；圖8a-圖8c為對圖7a_圖7c中的光刻膠進行了灰化工藝之后的剖面圖；圖9a-圖9c為對圖8a_圖8c的結構進行了第二刻蝕工藝后的剖面圖；圖IOa-圖IOc為圖9a_圖9c的結構上剝離掉了剩余光刻膠后的剖面6
圖Ila-圖Ilc為在圖IOa-圖IOc的結構上沉積了半導體薄膜后的剖面圖；圖12a-圖12c為在圖Ila-圖Ilc的結構上涂覆光刻膠并進行曝光和顯影處理后 的剖面圖；圖13a-圖13c為對圖12a_圖12c的結構進行第三刻蝕工藝后的剖面圖；圖14a-圖14c為在圖13a_圖13c的結構上沉積絕緣薄膜和柵金屬薄膜后的剖面 圖；圖15a-圖15c為在圖14a_圖14c的結構上涂覆了光刻膠后進行曝光和顯影工藝 之后的剖面圖；圖16a-圖16c為對圖15a_圖15c的結構進行第四次刻蝕工藝后的剖面圖；圖17a-圖17c為對圖16a_圖16c的光刻膠后進行灰化工藝的剖面圖；圖18a-圖18c為對圖17a_圖17c的結構進行第五刻蝕工藝后的剖面圖；圖19a-圖19c為在圖18a_圖18c中的結構上沉積第二透明導電薄膜后的剖面 圖；圖20a-圖20c為對圖19a_圖19c的結構上涂覆了光刻膠后進行曝光和顯影處理 之后的剖面圖；圖21a-圖21c為對圖20a_圖20c中的結構進行了第六刻蝕工藝后的剖面圖。
具體實施例方式下面通過附圖和實施例，對本發(fā)明的技術方案做進一步的詳細描述。需要說明的是1、本發(fā)明中所述的例如“X設置于Y上”或“X上設置有Y”中的“上” 一般包含了 X與Y接觸，并且X位于Y的上方的意思，本發(fā)明中如附圖所示，將透明基板定義為設置于最 下方；2、本發(fā)明所稱的構圖工藝包括光刻膠涂覆、掩模、曝光、顯影、刻蝕、光刻膠剝離等 工藝，光刻膠以正性光刻膠為例；3、本發(fā)明中所述的“某某區(qū)域”是某某圖形在透明基板上映射的區(qū)域，即該區(qū)域與 某某圖形具有相同的形狀，例如柵線區(qū)域，即為柵線的圖形在透明基板上的映射的區(qū)域，也 可以理解為透明基板上將要設置柵線圖形的區(qū)域。圖3為本發(fā)明FFS型TFT-IXD陣列基板的平面示意圖，所反映的是一個像素單元 的結構。如圖3所示，本實施例TFT-IXD陣列基板主要包括柵線1’、數(shù)據(jù)線2’、TFT 3’、像 素電極4’、公共電極50’以及公共電極線5’。相互垂直的柵線1’和數(shù)據(jù)線2’定義了像素 單元，TFT3’和像素電極4’形成在像素單元內(nèi)，像素電極4’位于公共電極50’下方，公共 電極50’為狹縫電極，柵線1’用于向TFT3’提供開啟信號，數(shù)據(jù)線2’用于向像素電極4’ 提供數(shù)據(jù)信號，公共電極線5’向公共電極50’提供公共電壓。TFT3’為有源開關元件。圖 3中，附圖標記“4’”所指并非長條狀狹縫，而是狹縫下方的板狀的像素電極。圖4a為圖3中Al-Al向的剖面圖，主要反映的是TFT3’的結構。如圖4a所示，本 發(fā)明的TFT-IXD陣列基板，包括透明基板21、第一透明導電部41、第二透明導電部42、源 電極26、漏電極27、摻雜半導體層25、半導體層24、柵絕緣層23以及柵電極22。其中，第一 透明導電部41、第二透明導電部42及像素電極4’設置于透明基板21上，并且第一透明導
7電部41不與第二透明導電部42及像素電極4’連接；第一透明導電部41上設置有源電極 26 ；第二透明導電部42與像素電極4’ 一體而成，第二透明導電部42上設置有漏電極27 ； 源電極26和漏電極27上分別設置有摻雜半導體層25 ；兩側的摻雜半導體層25上設置有 半導體層24，半導體層24覆蓋在透明基板21上的部分形成TFT溝道29 ；柵絕緣層23設置 在上述結構圖形上并覆蓋整個透明基板21 ；；柵絕緣層23上設置有柵電機22、柵線1’、公 共電極50’以及公共電極線5’，公共電極50’與公共電極線5’連接；柵電極22設置于TFT 溝道29的上方；公共電極50’設置于像素電極4’的上方，與像素電極4’大部分重疊。圖4b為本發(fā)明FFS型TFT-IXD陣列基板的PAD區(qū)域的數(shù)據(jù)線區(qū)域的剖面圖；如圖 4b所示，在透明基板21依次設有第三透明導電部43、數(shù)據(jù)線2’、柵絕緣層23以及第四透明 導電部51 ；其中，柵絕緣層23上刻蝕出了連接孔230，第四透明導電部51通過連接孔230 與數(shù)據(jù)線2’連接，外部驅(qū)動電路板的引線可以接到第四透明導電部51上將數(shù)據(jù)信號專遞 到數(shù)據(jù)線2’中。圖4c為本發(fā)明FFS型TFT-IXD陣列基板的PAD區(qū)域的柵線區(qū)域的剖面圖；如圖4c 所示，在透明基板21上依次設置有柵絕緣層23、第五透明導電部52以及柵線1’。外部驅(qū) 動電路板的引線可以接到第五透明導電部52上將信號專遞到柵線1’中。本發(fā)明的上述技術方案是一種頂柵電極結構，從圖4a中可以看出，本發(fā)明的TFT 溝道沒有經(jīng)過刻蝕，其厚度與沉積的薄膜厚度相當，因此也就不會產(chǎn)生現(xiàn)有技術中TFT溝 道過度刻蝕的問題發(fā)生，TFT溝道區(qū)域可以很精確地設計，液晶顯示器的性能可得到保障， 良品率提高。下面說明本發(fā)明的一種FFS型TFT-IXD陣列基板的制造方法。本發(fā)明一種FFS型TFT-IXD陣列基板的制造方法包括如下步驟步驟1 在透明基板上依次沉積第一透明導電薄膜、源漏金屬薄膜及摻雜半導體 薄膜，通過第一構圖工藝形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2 沉積半導體薄膜，通過第二構圖工藝形成包括摻雜半導體層、TFT溝道和 半導體層的圖形；步驟3 沉積絕緣薄膜和柵金屬薄膜、通過第三構圖工藝形成包括連接孔、柵線、 柵電極以及公共電極線的圖形；步驟4、沉積第二透明導電薄膜，通過第四構圖工藝形成包括公共電極的圖形。本發(fā)明相比現(xiàn)有的6次或5次構圖工藝制造陣列基板的方法，可以采用4次構圖 工藝既可制備完成，具有工藝步驟簡化、工藝時間短、生產(chǎn)效率高和生產(chǎn)成本低等優(yōu)點。下面結合附5-圖21c按照工藝步驟順序詳細說明本發(fā)明FFS型TFT-IXD陣 列基板的制造方法。圖5為在透明基板上沉積透明導電薄膜、源漏金屬薄膜及摻雜半導體薄膜后的剖 面圖。如圖5所示，首先采用等離子增強化學氣相沉積(PECVD)、磁控濺射、熱蒸發(fā)或其它成 膜方法，在透明基板21 (如玻璃基板或石英基板)上依次沉積透明導電薄膜100、源漏金屬 薄膜200及摻雜半導體薄膜300。源漏金屬薄膜200可以是鉬、鋁、鋁釹合金、鎢、鉻、銅等金 屬形成的單層薄膜，也可以是以上金屬多層沉積形成的多層薄膜。透明導電薄膜100可以 為 ITO、IZO 等。圖6a_圖6c為圖5的結構上涂覆了光刻膠后，對光刻膠進行了曝光及顯影處理后的剖面圖。圖6a為像素單元的剖面圖，圖6b為PAD區(qū)域的數(shù)據(jù)線區(qū)域的剖面圖，圖6c為 PAD區(qū)域的柵線區(qū)域的剖面圖。如圖6a-圖6c所示，在摻雜半導體薄膜300上涂敷一層光 刻膠1000，通過雙調(diào)(dual tone)掩模板(半調(diào)掩膜板或灰調(diào)掩膜板)對光刻膠1000進行 曝光及顯影處理，使得數(shù)據(jù)線區(qū)域20、源電極區(qū)域260及漏電極區(qū)域270的光刻膠1000具 有第一厚度H，像素電極區(qū)域40的光刻膠1000具有第二厚度h，所述第一厚度H大于第二 厚度h，柵線區(qū)域10等其余區(qū)域不存在光刻膠。圖7a_圖7c為對圖6a_圖6c的結構進行了第一刻蝕工藝后的剖面圖。如圖7a_圖 7c所示，通過第一刻蝕工藝完全刻蝕掉像素電極區(qū)域40、數(shù)據(jù)線區(qū)域20、源電極區(qū)域260及 漏電極區(qū)域270之外的其余區(qū)域的摻雜半導體薄膜300、源漏金屬薄膜200和透明導電薄膜 100，即刻蝕掉沒有覆蓋光刻膠1000的區(qū)域的摻雜半導體薄膜300、源漏金屬薄膜200和透 明導電薄膜100。具體為，通過SF6、HC1、Cl2, He等氣體對摻雜半導體薄膜300 (n+a-Si :H) 進行刻蝕；通過磷酸和硝酸的混合物制得的刻蝕劑對源漏金屬薄膜200進行刻蝕；通過硫 酸或過氧化物等刻蝕劑對透明導電薄膜100(ΙΤ0或ΙΖ0)進行刻蝕。如圖7b中所示，PAD 區(qū)域的數(shù)據(jù)線區(qū)域，刻蝕后形成了第三透明導電部43和數(shù)據(jù)線2’的圖形。圖7c所示，PAD 區(qū)域的柵線區(qū)域，刻蝕后只剩下透明基板21.上述的第一刻蝕工藝中，若采用可進行干法刻蝕的Mo或Mo/Al/Mo作為源漏金屬 薄膜200時，摻雜半導體薄膜300和源漏金屬薄膜200可以進行連續(xù)的干法刻蝕，優(yōu)點是可 以精確控制刻蝕程度。當然，也可以進行干法刻蝕接濕法刻蝕的方案。這種刻蝕方法可根 據(jù)源漏金屬薄膜的材料進行選擇。圖8a-圖8c為對圖7a_圖7c中的光刻膠進行了灰化工藝之后的剖面圖。如圖 8a-圖8c所示，通過光刻膠的灰化工藝去除了第二厚度h程度的光刻膠1000，暴露出像素 電極區(qū)域40的摻雜半導體薄膜300，其余的光刻膠1000也相應地變薄了第二厚度h程度。圖9a_圖9c為對圖8a_圖8c的結構進行了第二刻蝕工藝后的剖面圖。如圖9a_圖 9c所示，通過第二刻蝕工藝完全刻蝕掉像素電極區(qū)域40的摻雜半導體薄膜300、源漏金屬 薄膜200，形成了第一透明導電部41、第二透明導電部42，像素電極4’、源電極26以及漏電 極27。圖IOa-圖IOc為圖9a_圖9c的結構上剝離掉了剩余光刻膠后的剖面圖。至此，通過圖5至圖IOc完成了第一構圖工藝。圖Ila-圖Ilc為在圖IOa-圖IOc的結構上沉積了半導體薄膜后的剖面圖。通常 可以采用PECVD或其它成膜方法，沉積一層半導體薄膜400。本次沉積后，在數(shù)據(jù)線區(qū)域20、 源電極區(qū)域260和漏電極區(qū)域270，半導體薄膜400沉積在摻雜半導體薄膜300上，在像素 電極區(qū)域40半導體薄膜400沉積在像素電極40上，在其它區(qū)域(包括TFT溝道區(qū)域290 和柵線區(qū)域10)，半導體薄膜400沉積在透明基板21上。圖12a-圖12c為在圖Ila-圖Ilc的結構上涂覆光刻膠并進行曝光和顯影處理后 的剖面圖。先在半導體薄膜400上涂覆光刻膠2000，然后通過普通掩膜板，對光刻膠2000 進行曝光及顯影處理，使得光刻膠2000覆蓋在半導體區(qū)域240上，其它區(qū)域無剩余光刻膠。 如圖12a-圖12c所示，半導體區(qū)域240包括TFT溝道區(qū)域290及全部或部分的源電極區(qū)域 260和漏電極區(qū)域270。圖13a-圖13c為對圖12a_圖12c的結構進行第三刻蝕工藝后的剖面圖。如圖13a-圖13c所示，通過刻蝕劑刻蝕掉沒有光刻膠覆蓋的半導體薄膜400和摻雜半導體薄膜 300，形成了半導體層24和摻雜半導體25的圖形。圖13a中，半導體層24形成在TFT溝道 區(qū)域290及部分的源電極區(qū)域260和漏電極區(qū)域270內(nèi)。位于TFT溝道區(qū)域290上的半導 體層24形成了 TFT溝道29。圖13b中，PAD區(qū)域的數(shù)據(jù)線區(qū)域的透明基板21上只剩下了 第三透明導電部43和數(shù)據(jù)線2’ ；圖Ilc中PAD區(qū)域的柵線區(qū)域只剩余透明基板21。然后， 剝離掉了圖12a中所示的光刻膠。至此，通過圖Ila至圖13c完成了第二構圖工藝。本發(fā)明通過第一和第二構圖工 藝中，形成了 TFT溝道。本發(fā)明形成TFT溝道的方法與現(xiàn)有技術相比，由于無需刻蝕半導體 層的TFT溝道區(qū)域，不會產(chǎn)生過度刻蝕的問題，TFT溝道區(qū)域可以很精確地設計，液晶顯示 器的性能可得到保障，良品率提高。圖14a-圖14c為在圖13a_圖13c的結構上沉積絕緣薄膜和柵金屬薄膜后的剖面 圖。如圖14a-圖14c所示，在整個透明基板21采用PECVD或其它成膜方法沉積一層絕緣 薄膜，形成柵絕緣層23，然后繼續(xù)沉積柵金屬薄膜500。絕緣薄膜可以采用SiNx、SiOx或 SiOxNy的單層薄膜，或上述材料多層沉積形成的多層薄膜。柵金屬薄膜500可以是鉬、鋁、 鋁釹合金、鎢、鉻、銅等金屬形成的單層薄膜，也可以是以上金屬多層沉積形成的多層薄膜。圖15a-圖15c為在圖14a_圖14c的結構上涂覆了光刻膠后進行曝光和顯影工 藝之后的剖面圖。先在柵金屬薄膜500上涂覆光刻膠3000，通過第二雙調(diào)掩膜板對光刻 膠3000進行曝光和顯影處理，使得所述柵電極區(qū)域220、柵線區(qū)域10以及公共電極線區(qū)域 (未圖示)的光刻膠3000具有第三厚度H’，PAD區(qū)域的數(shù)據(jù)線區(qū)域20無剩余光刻膠3000， 其它區(qū)域的光刻膠3000具有第四厚度h’，所述第三厚度H’大于第四厚度h’。柵電極區(qū)域 220包括全部TFT溝道區(qū)域290以及全部或部分的源電極區(qū)域260和漏電極區(qū)域270。圖16a-圖16c為對圖15a_圖15c的結構進行第四次刻蝕工藝后的剖面圖。如圖 16a-圖16c所示，通過第四刻蝕工藝分別對PAD區(qū)域的數(shù)據(jù)線區(qū)域20的柵金屬薄膜500和 柵絕緣層23進行刻蝕，暴露出數(shù)據(jù)線2’。圖17a-圖17c為對圖16a_圖16c的光刻膠后進行灰化工藝的剖面圖。如圖 17a-圖17c所示，對光刻膠3000進行灰化工藝，去掉第四厚度h’的光刻膠，經(jīng)灰化工藝后， 除了柵電極區(qū)域220、柵線區(qū)域10以及公共電極線區(qū)域之外，其他區(qū)域的柵金屬薄膜500暴
Mo圖18a-圖18c為對圖17a_圖17c的結構進行第五刻蝕工藝后的剖面圖。如圖 18a-圖18c所示，通過刻蝕劑刻蝕掉沒有光刻膠3000覆蓋的柵金屬薄膜500，形成了柵電 極22、及柵線1’以及公共電極線5’的圖形。然后剝離剩余的光刻膠。至此，通過圖14a至圖18c完成了第三構圖工藝。圖19a-圖19c為在圖18a_圖18c中的結構上沉積第二透明導電薄膜后的剖面圖。 如圖19a-圖19c所示，沉積了第二透明導電薄膜600，第二透明導電薄膜600可以是ITO或 IZO 等。圖20a-圖20c為對圖19a_圖19c的結構上涂覆了光刻膠后進行曝光和顯影處 理之后的剖面圖。如圖20a-圖20c所示，涂覆一層光刻膠4000，通過普通掩膜板對光刻膠 4000進行了曝光和顯影處理，使得公共電極線區(qū)域、公共電極區(qū)域、PAD區(qū)域的數(shù)據(jù)線區(qū)域 以及PAD區(qū)域的柵線區(qū)域上剩余一層光刻膠4000，其它區(qū)域無光刻膠覆蓋。
圖21a-圖21c為對圖20a_圖20c中的結構進行了第六刻蝕工藝后的剖面圖。如 圖20a-圖20c所示，對公共電極線區(qū)域、公共電極區(qū)域、PAD區(qū)域的數(shù)據(jù)線區(qū)域以及PAD 區(qū)域的柵線區(qū)域之外的區(qū)域，即沒有被光刻膠覆蓋的區(qū)域的第二透明導電層600進行了刻 蝕，形成了公共電極50’。第四透明導電部51以及第五透明導電部52的圖形，并將公共電 極與公共電極線形成連接。公共電極區(qū)域與像素電極區(qū)域40大部分重疊，且公共電極區(qū)域 具有狹縫的圖形。至此，通過圖19a至圖21c完成了第四構圖工藝，得到了本發(fā)明的FFS型TFT-IXD 陣列基板。本發(fā)明的FFS型TFT-IXD陣列基板，相比現(xiàn)有的6次或5次構圖工藝制造陣列基 板的方法，可以采用4次構圖工藝制備完成，具有工藝步驟簡化、工藝時間短、生產(chǎn)效率高 和生產(chǎn)成本低等優(yōu)點。最后應說明的是以上實施例僅用以說明本發(fā)明的技術方案而非對其進行限制， 盡管參照較佳實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解其依 然可以對本發(fā)明的技術方案進行修改或者等同替換，而這些修改或者等同替換亦不能使修 改后的技術方案脫離本發(fā)明技術方案的精神和范圍。
權利要求
一種FFS型TFT LCD陣列基板的制造方法，所述陣列基板包括公共電極區(qū)域、公共電極線區(qū)域、柵電極區(qū)域、柵線區(qū)域、數(shù)據(jù)線區(qū)域、半導體層區(qū)域，源電極區(qū)域、漏電極區(qū)域、像素電極區(qū)域PAD區(qū)域的柵線區(qū)域及PAD區(qū)域的數(shù)據(jù)線區(qū)域，其特征在于，包括步驟1在透明基板上依次沉積第一透明導電薄膜、源漏金屬薄膜及摻雜半導體薄膜，通過第一構圖工藝形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2沉積半導體薄膜，通過第二構圖工藝形成包括摻雜半導體層、TFT溝道和半導體層的圖形；步驟3沉積絕緣薄膜和柵金屬薄膜、通過第三構圖工藝形成包括連接孔、柵線、柵電極以及公共電極線的圖形；步驟4、沉積第二透明導電薄膜，通過第四構圖工藝形成包括公共電極的圖形。
2.根據(jù)權利要求1的FFS型TFT-LCD陣列基板的制造方法，其特征在于，所述步驟1具 體包括提供透明基板；在所述透明基板上依次沉積第一透明導電薄膜、源漏金屬薄膜及摻雜半導體薄膜； 在摻雜半導體薄膜上涂敷光刻膠；通過第一雙調(diào)掩模板對所述光刻膠進行曝光及顯影處理，使得所述數(shù)據(jù)線區(qū)域、源電 極區(qū)域及漏電極區(qū)域的光刻膠具有第一厚度，所述像素電極區(qū)域的光刻膠具有第二厚度， 所述第一厚度大于第二厚度，其余區(qū)域不存在光刻膠；通過第一刻蝕工藝完全刻蝕掉所述其余區(qū)域的摻雜半導體薄膜、源漏金屬薄膜和透明 導電薄膜；通過灰化工藝去除第二厚度的光刻膠，暴露出所述像素電極區(qū)域的摻雜半導體薄膜； 通過第二刻蝕工藝完全刻蝕掉所述像素電極區(qū)域的摻雜半導體薄膜和源漏金屬薄膜；剝離剩余光刻膠。
3.根據(jù)權利要求1的FFS型TFT-LCD陣列基板的制造方法，其特征在于，所述步驟2具 體包括沉積半導體薄膜；在所述半導體薄膜上涂覆光刻膠；通過掩膜板對所述光刻膠進行曝光和顯影處理，僅在所述半導體層區(qū)域保留光刻膠； 通過第三刻蝕工藝刻蝕掉暴露出的半導體薄膜； 剝離剩余光刻膠。
4.根據(jù)權利要求1的FFS型TFT-LCD陣列基板的制造方法，其特征在于，所述步驟3具 體包括沉積絕緣薄膜和柵金屬薄膜； 在所述柵金屬薄膜上涂覆光刻膠；通過第二雙調(diào)掩膜板對光刻膠進行曝光和顯影處理，使得所述柵電極區(qū)域、柵線區(qū)域 以及公共電極線區(qū)域的光刻膠具有第三厚度，PAD區(qū)域的數(shù)據(jù)線區(qū)域無剩余光刻膠，其它區(qū) 域的光刻膠具有第四厚度，所述第三厚度大于第四厚度；通過第四刻蝕工藝分別對PAD區(qū)域的數(shù)據(jù)線區(qū)域的柵金屬薄膜和柵絕緣層進行刻蝕；對光刻膠進行灰化工藝，去掉第四厚度的光刻膠，經(jīng)灰化工藝后，除了柵電極區(qū)域、柵 線區(qū)域以及公共電極線區(qū)域之外，其他區(qū)域的柵金屬薄膜暴露；通過第五刻蝕工藝，刻蝕掉暴露出的柵金屬薄膜；剝離剩余光刻膠。
5.根據(jù)權利要求1的FFS型TFT-LCD陣列基板的制造方法，其特征在于，所述步驟4具 體包括沉積第二透明導電薄膜；在所述第二透明導電薄膜上涂覆光刻膠；通過普通掩膜板對光刻膠進行了曝光和顯影處理，使得公共電極線區(qū)域、公共電極區(qū) 域、PAD區(qū)域的數(shù)據(jù)線區(qū)域以及PAD區(qū)域的柵線區(qū)域上剩余光刻膠，其它區(qū)域無光刻膠覆 蓋；通過第六刻蝕工藝完全刻蝕掉所述其它區(qū)域的所述第二透明導電薄膜；剝離剩余光刻膠。
6.根據(jù)權利要求1所述的FFS型TFT-LCD陣列基板的制造方法，其特征在于，所述絕緣 薄膜為SiNx、SiOx或SiOxNy的單層薄膜，或這些材料多層沉積形成的多層薄膜。
7.根據(jù)權利要求1所述的FFS型TFT-LCD陣列基板的制造方法，其特征在于，所述源漏 金屬薄膜或柵金屬薄膜為鉬、鋁、鋁釹合金、鎢、鉻、銅形成的單層薄膜，或為以上金屬多層 沉積形成的多層薄膜。
8.根據(jù)權利要求2所述的FFS型TFT-LCD陣列基板的制造方法，其特征在于，通過磷酸 和硝酸的混合物制得的刻蝕劑對源漏金屬薄膜進行刻蝕；
9.根據(jù)權利要求2所述的FFS型TFT-LCD陣列基板的制造方法，其特征在于，通過硫酸 或過氧化物對第一透明導電薄膜進行刻蝕。
10.根據(jù)權利要求7所述的TFT-IXD陣列基板的制造方法，其特征在于，所述源漏金屬 薄膜為Mo或Mo/Al/Mo時，對所述摻雜半導體薄膜和所述源漏金屬薄膜連續(xù)進行兩次干法 刻蝕。
11.一種通過如權利要求1-10中任一所述的FFS型TFT-IXD陣列基板的制造方法得到 的TFT-IXD陣列基板。
全文摘要
本發(fā)明公開了一種FFS型TFT-LCD陣列基板及其制造方法。該方法包括步驟1在透明基板上依次沉積第一透明導電薄膜、源漏金屬薄膜及摻雜半導體薄膜，通過第一構圖工藝形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2沉積半導體薄膜，通過第二構圖工藝形成包括摻雜半導體層、TFT溝道和半導體層的圖形；步驟3沉積絕緣薄膜和柵金屬薄膜、通過第三構圖工藝形成包括連接孔、柵線、柵電極以及公共電極線的圖形；步驟4沉積第二透明導電薄膜，通過第四構圖工藝形成包括公共電極的圖形。本發(fā)明可以采用4次構圖工藝既可制備完成，相比現(xiàn)有技術具有工藝步驟簡化、工藝時間短、生產(chǎn)效率高和生產(chǎn)成本低等優(yōu)點。
文檔編號G02F1/1362GK101963727SQ200910089829
公開日2011年2月2日 申請日期2009年7月24日 優(yōu)先權日2009年7月24日
發(fā)明者劉圣烈, 宋泳錫, 崔承鎮(zhèn) 申請人:北京京東方光電科技有限公司