專利名稱：液晶顯示裝置、像素陣列基板及防止顯示面板閃爍的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)於一種提高顯示面板之顯示品質(zhì)的方法及使用此方法的液晶顯示裝置(Liquid Crystal Display，LCD)與像素陣列基板(pixelarray substrate)，且特別是有關(guān)於一種防止顯示面板閃爍(flicker)的方法及使用此方法的液晶顯示裝置與像素陣列基板。
背景技術(shù)：
針對多媒體社會之急速進步，多半受惠於半導體元件或人機顯示裝置的飛躍性進步。就顯示裝置而言，具有高畫質(zhì)、空間利用效率佳、低消耗功率、無輻射等優(yōu)越特性之平面顯示裝置已逐漸成為市場之主流。而在各種平面顯示裝置中，薄膜晶體管(Thin Film Transistor，TFT)液晶顯示裝置(Liquid Crystal Display，LCD)又為目前技術(shù)最為成熟的平面顯示裝置。
圖1繪示為一習知薄膜晶體管液晶顯示裝置的電路示意圖。請參照圖1，一般液晶顯示裝置位於同一列上的像素P10A、P10B、P10C...之薄膜晶體管TFT10A、TFT10B、TFT10C...皆由同一條掃瞄配線(scanline)S10進行驅(qū)動。當掃瞄配線S10提供足夠的開啟電壓時，連接至掃瞄配線S10的薄膜晶體管TFT10A、TFT10B、TFT10C...就會被打開，以使各條數(shù)據(jù)配線D10所搭載的數(shù)據(jù)(電壓位準)能夠?qū)懭胂袼豍10A、P10B、P10C...。當上述寫入動作完成後，薄膜晶體管TFT10A、TFT10B、TFT10C...就會被關(guān)閉，并藉由液晶電容CLC與像素儲存電容CST等保持各像素P10A、P10B、P10C...內(nèi)像素電極(pixel electrode)的電壓位準。
然而，當薄膜晶體管TFT10A、TFT10B、TFT10C...被關(guān)閉時，各像素P10A、P10B、P10C...內(nèi)之像素電極的電壓位準(level)很容易受到其他周圍電壓改變的影響而變動，此電壓變動量稱為饋通電壓(Feed-through voltage)，以下以VFD表示之。饋通電壓可表示為VFD＝[CGD/(CLC+CST+CGD)]×ΔVG(1)其中，方程式(1)內(nèi)的CLC為液晶電容，CST為像素儲存電容，CGD為薄膜晶體管之柵極與漏極間之電容，ΔVG則為掃瞄配線在開啟與關(guān)閉薄膜晶體管時的電壓差。在液晶顯示裝置之作動原理中，主要就是藉由施加於液晶分子的電場大小來改變液晶分子的旋轉(zhuǎn)角度，進而表現(xiàn)出各種灰階變化。由於施加於液晶分子的電場大小是由各像素的像素電極與一共用電極(common electrode)的電壓差所決定，因此當像素電極的電壓位準受饋通電壓VFD影響而改變時，就會影響液晶顯示裝置的顯示效果。
一般而言，經(jīng)由調(diào)整共用電極之電壓位準便可以消除饋通電壓VFD所造成之影響。然而，由於掃描配線內(nèi)的電阻及其他電容的影響，使得ΔVG會隨著像素距離掃描配線的輸入端(input end)越遠而越小，亦即圖1所示之像素P10A、P10B、P10C的ΔVG會呈現(xiàn)(ΔVG)A＞(ΔVG)B＞(ΔVG)C的現(xiàn)象。因此，根據(jù)方程式(1)，當各像素的CLC、CST、CGD都相同時，像素P10A、P10B、P10C的ΔVFD就會呈現(xiàn)(ΔVFD)A＞(ΔVFD)B＞(ΔVFD)C的現(xiàn)象，無法經(jīng)由調(diào)整共用電極之電壓位準來消除VFD所造成的影響，進而使得液晶顯示裝置之畫面發(fā)生閃爍的情形。
美國專利案號6028650即是為了解決前述缺失之發(fā)明。請參考圖2，其繪示為一習知薄膜晶體管液晶顯示裝置之像素陣列的上視圖。請參照圖2，像素P20A、P20B與P20C系由同一條掃描配線S20所驅(qū)動，而掃描配線S20的輸入端系位於圖2中的左側(cè)。在此像素陣列中，更設(shè)計有穿過各像素的共用配線C20，其作用系與各像素之像素電極耦合為像素儲存電容CST。同時，共用配線C20在各像素內(nèi)之面積系隨像素與掃瞄配線之輸入端的距離增加而減少。如此一來，在像素P20A、P20B與P20C中即可獲得(CST)A＞(CST)B＞(CST)C之結(jié)果。根據(jù)方程式(1)，當像素P20A、P20B與P20C中(CST)A＞(CST)B＞(CST)C，而CLC與CGD皆相同時，雖然各像素呈現(xiàn)(ΔVG)A＞(ΔVG)B＞(ΔVG)C之現(xiàn)象，但饋通電壓VFD仍可保持(VFD)A≈(VFD)B≈(VFD)C之關(guān)系，進而解決畫面閃爍的問題。
然而，由於共用配線之材質(zhì)為不透光的金屬，因此在采用上述習知設(shè)計的薄膜晶體管液晶顯示裝置中，就會存在各像素之開口率不同的缺點，并影響液晶顯示裝置之顯示效果甚鉅。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種像素陣列基板，適於調(diào)整各像素區(qū)的饋通電壓值。
本發(fā)明的再一目的是提供一種液晶顯示裝置，適於提升液晶顯示裝置之顯示品質(zhì)。
本發(fā)明的另一目的是提供一種防止顯示面板閃爍的方法，適於提升顯示面板之顯示品質(zhì)。
本發(fā)明提出一種像素陣列基板，其包括一基板、一第一圖案化導體層、一第二圖案化導體層以及多個像素電極。第一圖案化導體層系配置於基板上，且至少包括多條第一配線。第二圖案化導體層系配置於基板上，且至少包括多條第二配線與多個電容電極。其中，各條第二配線與第一配線共同定義出多個像素區(qū)，而各個電容電極分別與各像素區(qū)中第一圖案化導體層疊置，且第二配線與第一配線在各個交會處系分別構(gòu)成一個有源元件。各個像素電極分別配置於基板上之各像素區(qū)中，且每一個像素電極系與對應之有源元件及對應之電容電極電性連接。
其中，上述電容電極與第一圖案化導體層系耦合為多個像素儲存電容，且電容電極與第一圖案化導體層之耦合面積系隨對應之像素區(qū)至對應之掃描配線之輸入端的距離增加而減少。
本發(fā)明再提出一種液晶顯示裝置，其包括上述之像素陣列基板、配置於像素陣列基板上方的一對向基板以及配置於對向基板與像素陣列基板之間的一液晶層。
在此液晶顯示裝置中，例如更包括一背光模組，而像素陣列基板、對向基板以及液晶層系配置於背光模組上。
另外，在上述像素陣列基板與液晶顯示裝置中，電容電極的面積例如系隨對應之像素區(qū)至對應之掃描配線之輸入端的距離增加而減少。
此外，第一圖案化導體層在像素區(qū)中的覆蓋率例如實質(zhì)上相同，且電容電極例如完全位於第一圖案化導體層上方。
再者，電容電極例如位於第一配線上方?；蛘?，第一圖案化導體層例如更包括多條共用配線，其分別位於各條第一配線之間，而電容電極例如位於共用配線上方。
另外，前述之有源元件例如系薄膜晶體管。
本發(fā)明另提出一種防止顯示面板閃爍的方法。其中，顯示面板至少包括多個像素，而每一個像素系由一條數(shù)據(jù)配線與一條掃瞄配線所驅(qū)動，且每一個像素至少具有一像素電極以及由一第一電極與一第二電極耦合成的一個像素儲存電容，像素電極并電性連接第一電極。此防止顯示面板閃爍的方法系使像素儲存電容中第一電極與第二電極之耦合面積隨對應之像素至對應之掃描配線之輸入端的距離增加而減少。
另外，在此防止顯示面板閃爍的方法中，例如系使第一電極的面積隨對應之像素至對應之掃描配線之輸入端的距離增加而減少。
綜上所述，在本發(fā)明之防止顯示面板閃爍的方法及使用此方法的液晶顯示裝置與像素陣列基板中，可藉由改變像素儲存電容而將同一條掃瞄配線上各像素之饋通電壓調(diào)整為一致，進而提升顯示品質(zhì)。
為讓本發(fā)明之上述和其他目的、特徵和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。


圖1繪示為一習知薄膜晶體管液晶顯示裝置的電路示意圖。
圖2繪示為一習知薄膜晶體管液晶顯示裝置之像素陣列的上視圖。
圖3A～3C繪示為本發(fā)明三種實施例之像素陣列基板的局部上視圖。
圖4繪示為圖3A中沿I-I線之剖面圖。
圖5繪示為本發(fā)明一實施例之像素陣列基板的局部上視圖。
圖6繪示為本發(fā)明一實施例之液晶顯示裝置的示意圖。
具體實施例方式
圖3A～3C繪示為本發(fā)明三種實施例之像素陣列基板的局部上視圖，而圖4繪示為圖3A中沿I-I線之剖面圖。請參照圖3A與圖4，本實施例之像素陣列基板100主要包括一基板110、一第一圖案化導體層120、一第二圖案化導體層130以及多個像素電極140。其中，第一圖案化導體層120系配置於基板110上，且第一圖案化導體層120至少包括多條掃瞄配線S100。在此實施例中，第一圖案化導體層120更包括多條共用配線C100，其分別位於各條掃瞄配線S100之間。第二圖案化導體層130亦配置於基板110上方，并藉由一絕緣層125而與第一圖案化導體層120隔開。同時，第二圖案化導體層130至少包括多條數(shù)據(jù)配線D100與多個電容電極132a、132b、132c、...。一般而言，第一圖案化導體層120與第二圖案化導體層130之材質(zhì)皆為導電性較佳的但不透光的金屬材質(zhì)。
請繼續(xù)參照圖3A與圖4，各條數(shù)據(jù)配線D100與掃瞄配線S100共同定義出多個像素區(qū)R100A、R100B、R100C、...。各個電容電極132a、132b、132c、...分別位於對應之像素區(qū)R100A、R100B、R100C、...中第一圖案化導體層120的上方。例如，各個電容電極132a、132b、132c、...分別位於對應之像素區(qū)R100A、R100B、R100C、...中掃瞄配線S100或共用配線C100上方，而在本實施例中系以位於共用配線C100上方為例。
另外，各條數(shù)據(jù)配線D100與掃瞄配線S100在其交會處系分別構(gòu)成一個有源元件A100。在本實施例中，有源元件A100例如是薄膜晶體管，但有源元件A100也可以是例如二極體或其他適當?shù)挠性丛?。此外，各個像素電極140分別配置於基板110上之各像素區(qū)R100A、R100B、R100C、...中，且每一個像素電極140系與對應之有源元件A100及對應之電容電極132a、132b、132c、...電性連接。同時，像素電極140與第二圖案化導體層130之間更配置有一絕緣層135。
其中，上述電容電極132a、132b、132c、...與第一圖案化導體層120(在本實施例中為共用配線C100)系耦合為多個像素儲存電容CST，且電容電極132a、132b、132c、...與第一圖案化導體層120之耦合面積系隨對應之像素區(qū)R100A、R100B、R100C、...至對應之掃描配線S100之輸入端的距離增加而減少。在本實施例中，掃描配線S100系由位於圖3A中左側(cè)之驅(qū)動電路所驅(qū)動，因此在像素區(qū)R100A、R100B、R100C中的各個像素儲存電容CST會具有(CST)A＞(CST)B＞(CST)C的關(guān)系。
為使電容電極132a、132b、132c、...與第一圖案化導體層120之耦合面積隨對應之像素區(qū)R100A、R100B、R100C、...至對應之掃描配線S100之輸入端的距離增加而減少，其中一種作法系使電容電極132a、132b、132c、...的面積隨對應之像素區(qū)R100A、R100B、R100C、...至對應之掃描配線S100之輸入端的距離增加而減少。
此外，為使各個像素區(qū)R100A、R100B、R100C、...之開口率能彼此相同，可如圖3A所繪示般將第一圖案化導體層120在像素區(qū)R100A、R100B、R100C、...中的覆蓋率設(shè)計成實質(zhì)上相同，并使電容電極132a、132b、132c、...完全位於第一圖案化導體層120(在本實施例中為共用配線C100)上方。
當然，除了上述作法以外，也可如圖3B所示般將所有電容電極132d、132e、132f、...之面積設(shè)計為實質(zhì)上相同，而改將共用配線C102在各像素區(qū)R100D、R100E、R100F、...中的面積設(shè)計為隨對應之像素區(qū)R100D、R100E、R100F、...至對應之掃描配線S100之輸入端的距離增加而減少，例如將共用配線C102在各像素區(qū)R100D、R100E、R100F、...中的線寬設(shè)計為隨對應之像素區(qū)R100D、R100E、R100F、...至對應之掃描配線S100之輸入端的距離增加而減少，亦可獲得電容電極132d、132e、132f、...與第一圖案化導體層之耦合面積隨對應之像素區(qū)R100D、R100E、R100F、...至對應之掃描配線S100之輸入端的距離增加而減少的目的，同時保持各個像素區(qū)R100D、R100E、R100F、...之開口率彼此相同的結(jié)果。
值得注意的是，除了上述將電容電極與共用配線兩者其中之一在各個像素區(qū)中的面積設(shè)計為實質(zhì)上相同，并改變另一者的面積之作法以外，也可如圖3C所示般同時改變兩者的面積，例如混合使用前述兩種設(shè)計方式，只要能使電容電極132g、132h、132i、...與第一圖案化導體層之耦合面積隨對應之像素區(qū)R100G、R100H、R100I、...至對應之掃描配線S100之輸入端的距離增加而減少即可。
承上所述，根據(jù)方程式(1)，由於在圖3A中像素區(qū)R100A、R100B、R100C內(nèi)的各個像素儲存電容CST具有(CST)A＞(CST)B＞(CST)C的關(guān)系，且(ΔVG)A＞(ΔVG)B＞(ΔVG)C，因此在適當調(diào)整各個像素儲存電容CST後即可獲得饋通電壓(VFD)A≈(VFD)B≈(VFD)C之結(jié)果。
另外，在本實施例中雖然共用配線C100也會與其上方之像素電極140耦合而產(chǎn)生電容作用，但因為相較之下電容電極132a、132b、132c、...與共用配線C100之距離近了許多，因此藉由變化電容電極132a、132b、132c、...之面積即可達成調(diào)整饋通電壓之目的。同時，共用配線C100上方之像素電極140亦可視需要而移除。
圖5繪示為本發(fā)明一實施例之像素陣列基板的局部上視圖。請參照圖5，本實施例之像素陣列基板200與圖3之像素陣列基板100的差異在於，電容電極232a、232b、232c、...系分別位於對應之像素區(qū)R200A、R200B、R200C、...旁的掃瞄配線S200上方。由於電容電極232a、232b、232c、...與掃瞄配線S200之耦合面積隨對應之像素區(qū)R200A、R200B、R200C、...至掃描配線S200之輸入端的距離增加而減少，因此同樣可達到將各像素區(qū)R200A、R200B、R200C、...之饋通電壓調(diào)整為一致的目的。
圖6繪示為本發(fā)明一實施例之液晶顯示裝置的示意圖。請參照圖6，本實施例之液晶顯示裝置300主要包括一像素陣列基板310、配置於像素陣列基板310上方的一對向基板320以及配置於對向基板320與像素陣列基板310之間的一液晶層330。其中，像素陣列基板310例如是圖3之像素陣列基板100、圖5之像素陣列基板200或其他符合本發(fā)明之特徵與精神的像素陣列基板。另外，液晶顯示裝置300例如更包括一背光模組340，而像素陣列基板310、對向基板320以及液晶層330系配置於背光模組340上。背光模組340之功用系提供液晶顯示裝置300在顯示畫面時所需的光源。換言之，當液晶顯示裝置300系使用外界光源或藉助其他光源裝置提供光源時，也就不需要配設(shè)背光模組340。
在上述內(nèi)容中主要介紹了兩種實施例之像素陣列基板以及使用此像素陣列基板的液晶顯示裝置，然而兩種實施例之像素陣列基板主要都是應用了一種防止顯示面板閃爍的方法，以下將對此方法做說明。
本發(fā)明之防止顯示面板閃爍的方法主要系應用於一顯示面板中。以液晶顯示裝置為例，顯示面板主要包括了像素陣列基板、液晶層及對向基板。當然，顯示面板也可為有機電致發(fā)光顯示面板或其他顯示面板，但必須符合下列條件此顯示面板至少包括多個像素，而每一個像素系由一條數(shù)據(jù)配線與一條掃瞄配線所驅(qū)動，且每一個像素至少具有一像素電極以及由一第一電極與一第二電極耦合成的一個像素儲存電容，像素電極并電性連接第一電極。此防止顯示面板閃爍的方法主要系使像素儲存電容中第一電極與第二電極之耦合面積隨對應之像素至對應之掃描配線之輸入端的距離增加而減少。
以圖3與圖5為例，第一電極即是圖3之電容電極132a、132b、132c、...與圖5之電容電極232a、232b、232c、...，而第二電極可為圖3之共用配線C100與圖5之掃瞄配線S200，而第一電極的面積系隨對應之像素至對應之掃描配線之輸入端的距離增加而減少。當然，也可藉由改變第二電極之面積或同時改變第一電極與第二電極之面積的方式而達到同樣結(jié)果。總之，也就是第一電極與第二電極之耦合面積隨對應之像素至對應之掃描配線之輸入端的距離增加而減少。
綜上所述，在本發(fā)明之防止顯示面板閃爍的方法及使用此方法的液晶顯示裝置與像素陣列基板中，由於各個像素儲存電容中兩個電極之耦合面積隨對應之像素至對應之掃描配線之輸入端的距離增加而減少，因此可將同一條掃瞄配線上各像素之饋通電壓調(diào)整為一致，進而提升顯示品質(zhì)。同時，由於作為像素儲存電容之電極之一的共用配線或掃瞄配線皆已存在於目前常用之像素陣列基板中，因此只需在固有架構(gòu)中做小幅改變即可提升顯示品質(zhì)，而不會增加太多成本。再者，由於本發(fā)明可在不改變各像素區(qū)之開口率的前提下將各像素之饋通電壓調(diào)整為一致，因此可避免造成畫面顯示不均的缺點。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明之精神和范圍內(nèi)，當可作些許之更動與潤飾，因此本發(fā)明之保護范圍當視後附之權(quán)利要求所界定者為準。
主要元件符號說明D10數(shù)據(jù)配線S10、S20掃瞄配線C20共用配線TFT10A、TFT10B、TFT10C薄膜晶體管P10A、P10B、P10C、P20A、P20B、P20C像素CLC液晶電容CGD柵極與漏極間之電容CST像素儲存電容100、200、310像素陣列基板110、210基板120第一圖案化導體層125、135絕緣層130第二圖案化導體層132a、132b、132c、132d、132e、132f、132g、132h、132i、232a、232b、232c電容電極140像素電極300液晶顯示裝置320對向基板330液晶層340背光模組
R100A、R100B、R100C、R100D、R100E、R100F、R100G、R100H、R100I、R200A、R200B、R200C像素區(qū)A100有源元件C100、C102、C104、C200共用配線S100、S200掃瞄配線D100數(shù)據(jù)配線
權(quán)利要求
1.一種像素陣列基板，包括一基板；一第一圖案化導體層，配置於該基板上，該第一圖案化導體層至少包括多條第一配線；一第二圖案化導體層，配置於該基板上，該第二圖案化導體層至少包括多條第二配線與多個電容電極，其中該些第二配線與該些第一配線定義出多個像素區(qū)，而該些電容電極分別與該些像素區(qū)中該第一圖案化導體層疊置，且該些第二配線與該些第一配線在交會處系構(gòu)成多個有源元件；以及多個像素電極，分別配置於該基板上之該些像素區(qū)中，且每一該些像素電極系與對應之該有源元件及對應之該電容電極電性連接，其中該些電容電極與該第一圖案化導體層耦合為多個像素儲存電容，且該些電容電極與該第一圖案化導體層之耦合面積系隨對應之該些像素區(qū)至對應之掃描配線之輸入端的距離增加而減少。
2.如權(quán)利要求第1項所述之像素陣列基板，其中所述第一配線為掃描配線，所述第二配線為數(shù)據(jù)配線。
3.如權(quán)利要求第1項所述之像素陣列基板，其中所述第一配線為數(shù)據(jù)配線，所述第二配線為掃描配線。
4.如權(quán)利要求第1項所述之像素陣列基板，其中該些電容電極的面積系隨對應之該些像素區(qū)至對應之掃描配線之輸入端的距離增加而減少。
5.如權(quán)利要求第1項所述之像素陣列基板，其中該第一圖案化導體層在該些像素區(qū)中的覆蓋率實質(zhì)上相同，且該些電容電極完全位於該第一圖案化導體層上方。
6.如權(quán)利要求第2項所述之像素陣列基板，其中該些電容電極系位於該些第一配線上方。
7.如權(quán)利要求第1項所述之像素陣列基板，其中該第一圖案化導體層更包括多條共用配線，分別位於該些第一配線之間，而該些電容電極系位於該些共用配線上方。
8.如權(quán)利要求第1項所述之像素陣列基板，其中該第一圖案化導體層更包括多條共用配線，分別位於該些第一配線之間，每一該些共用配線位於該些像素區(qū)內(nèi)的面積系隨對應之該些像素區(qū)至對應之掃描配線之輸入端的距離增加而減少，而該些電容電極系位於該些共用配線上方，且該些電容電極之面積彼此實質(zhì)上相同。
9.一種液晶顯示裝置，包括一像素陣列基板，包括一基板；一第一圖案化導體層，配置於該基板上，該第一圖案化導體層至少包括多條第一配線；一第二圖案化導體層，配置於該基板上，該第二圖案化導體層至少包括多條第二配線與多個電容電極，其中該些第二配線與該些第一配線定義出多個像素區(qū)，而該些電容電極分別與該些像素區(qū)中該第一圖案化導體層疊置，且該些第二配線與該些第一配線在交會處系構(gòu)成多個有源元件；多個像素電極，分別配置於該基板上之該些像素區(qū)中，且每一該些像素電極系與對應之該有源元件及對應之該電容電極電性連接，其中該些電容電極與該第一圖案化導體層耦合為多個像素儲存電容，且該些電容電極與該第一圖案化導體層之耦合面積系隨對應之該些像素區(qū)至對應之掃描配線之輸入端的距離增加而減少；一對向基板，配置於該像素陣列基板上方；以及一液晶層，配置於該對向基板與該像素陣列基板之間。
10.如權(quán)利要求第9項所述之像素陣列基板，其中所述第一配線為掃描配線，所述第二配線為數(shù)據(jù)配線。
11.如權(quán)利要求第9項所述之像素陣列基板，其中所述第一配線為數(shù)據(jù)配線，所述第二配線為掃描配線。
12.如權(quán)利要求第9項所述之液晶顯示裝置，其中該些電容電極的面積系隨對應之該些像素區(qū)至對應之掃描配線之輸入端的距離增加而減少。
13.如權(quán)利要求第9項所述之液晶顯示裝置，其中該第一圖案化導體層在該些像素區(qū)中的覆蓋率實質(zhì)上相同，且該些電容電極完全位於該第一圖案化導體層上方。
14.如權(quán)利要求第9項所述之液晶顯示裝置，其中該些電容電極系位於該些第一配線上方。
15.如權(quán)利要求第9項所述之液晶顯示裝置，其中該第一圖案化導體層更包括多條共用配線，分別位於該些第一配線之間，而該些電容電極系位於該些共用配線上方。
16.如權(quán)利要求第9項所述之液晶顯示裝置，其中該第一圖案化導體層更包括多條共用配線，分別位於該些第一配線之間，每一該些共用配線位於該些像素區(qū)內(nèi)的面積系隨對應之該些像素區(qū)至對應之掃描配線之輸入端的距離增加而減少，而該些電容電極系位於該些共用配線上方，且該些電容電極之面積彼此實質(zhì)上相同。
17.如權(quán)利要求第9項所述之液晶顯示裝置，更包括一背光模組，而該像素陣列基板、該對向基板以及該液晶層系配置於該背光模組上。
18.一種防止顯示面板閃爍的方法，其中該顯示面板至少包括多個像素，而每一該些像素系由一數(shù)據(jù)配線與一掃瞄配線所驅(qū)動，且每一該些像素至少具有一像素電極以及由一第一電極與一第二電極耦合成的一像素儲存電容，該像素電極并電性連接該第一電極，該防止顯示面板閃爍的方法包括使該些像素儲存電容中該些第一電極與該些第二電極之耦合面積隨對應之該些像素至對應之該些掃描配線之輸入端的距離增加而減少。
19.如權(quán)利要求第18項所述之防止顯示面板閃爍的方法，系使該些第一電極的面積隨對應之該些像素至對應之該些掃描配線之輸入端的距離增加而減少。
20.如權(quán)利要求第18項所述之防止顯示面板閃爍的方法，系使該些第二電極的面積隨對應之該些像素至對應之該些掃描配線之輸入端的距離增加而減少。
全文摘要
一種防止顯示面板閃爍的方法及使用此方法的液晶顯示裝置與像素陣列基板。使用此方法之顯示面板至少包括多個像素，而每一個像素系由一條數(shù)據(jù)配線與一條掃瞄配線所驅(qū)動，且每一個像素至少具有一像素電極以及由一第一電極與一第二電極耦合成的一個像素儲存電容，像素電極并電性連接第一電極。此防止顯示面板閃爍的方法系使像素儲存電容中第一電極與第二電極之耦合面積隨對應之像素至對應之掃描配線之輸入端的距離增加而減少。
文檔編號G02F1/13GK1971910SQ20051012519
公開日2007年5月30日 申請日期2005年11月22日 優(yōu)先權(quán)日2005年11月22日
發(fā)明者吳永良 申請人:奇美電子股份有限公司