專利名稱：薄膜晶體管及其制造方法,以及采用它的液晶顯示器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管及其制造方法，以及采用它的液晶顯示器件。
背景技術(shù)：
(第1背景技術(shù))雖然以往用無定形硅(以下稱“a-Si”)形成的有源矩陣型液晶顯示器件的像素的驅(qū)動(dòng)性能用a-Si已充分滿足，但在同一基板上用相同的工藝構(gòu)成信號(hào)線的驅(qū)動(dòng)電路，要得到所需性能是困難的，所以用單晶硅形成的外置驅(qū)動(dòng)電路(driver)來驅(qū)動(dòng)顯示面板。
但是，a-Si的遷移率為0.5～1cm2s-1V-1，今后在液晶面板的像素?cái)?shù)增多的場(chǎng)合，一般說來，使相當(dāng)于最大的1個(gè)水平期間的像素的TFT導(dǎo)通時(shí)間將越來越短，因而向像素寫入的能力不足。
與此相反，通過用多晶硅(以下稱“p-Si”)制作像素的TFT，該TFT的遷移率要比用a-Si制作的場(chǎng)合高1個(gè)數(shù)量級(jí)到2個(gè)數(shù)量級(jí)以上，從而提高了對(duì)像素的充電能力。因此，隨著液晶面板向高精細(xì)化的進(jìn)展，用p-Si形成像素TFT是有利的(FPD Expo Forum 97，2-14)。
一般說來，作為p-Si TFT的結(jié)構(gòu)，存在柵電極位于溝道層上方的頂柵型和柵極相對(duì)溝道層在基板一側(cè)的底柵型兩種。頂柵型結(jié)構(gòu)與底柵型結(jié)構(gòu)相比，可借助于以柵電極作為掩模自對(duì)準(zhǔn)地進(jìn)行摻雜，制成寄生電容小的TFT，這有利于微細(xì)化。
將上述頂柵型TFT用于例如液晶顯示器件，并從該TFT的背面照射光的場(chǎng)合，背光源的光直接照射到TFT的溝道區(qū)。這樣，存在當(dāng)光照射上述溝道區(qū)時(shí)，在該部分產(chǎn)生光電導(dǎo)電流，使關(guān)態(tài)電流增大的問題。這里對(duì)“光電導(dǎo)電流”加以說明。
半導(dǎo)體中的光電導(dǎo)電流的產(chǎn)生機(jī)制，迄今為止以太陽能電池等為中心在多篇論文(例如田中一宣編著《無定形半導(dǎo)體基礎(chǔ)》，1982年，等等)中作了介紹，但是討論p-Si TFT的光電導(dǎo)電流的產(chǎn)生機(jī)制的論文還較少。
一般地說，光電導(dǎo)電流是在電場(chǎng)施加狀態(tài)下經(jīng)帶隙產(chǎn)生電子/空穴對(duì)，所產(chǎn)生的電子/空穴對(duì)在電場(chǎng)作用下移動(dòng)，對(duì)于在各自的區(qū)域中多數(shù)載流子的增加，以載流子的復(fù)合電流的形式被觀測(cè)到的電流。柵電極下的溝道區(qū)，在反向偏置的條件下在溝道的正下方激發(fā)起空穴，但其載流子濃度非常低。與此相反，作為漏側(cè)的多數(shù)載流子的電子，當(dāng)n-區(qū)的薄層電阻在20kΩ/□～100kΩ/□的范圍內(nèi)時(shí)，推定有1016/cm3～1016/cm3左右的載流子濃度。這時(shí)，作為n-區(qū)的多數(shù)載流子的電子向溝道一側(cè)擴(kuò)散，形成擴(kuò)散電位Vd。還有，耗盡層的寬度以Wd表示。
借助于光照射，在該耗盡的區(qū)域產(chǎn)生電子空穴對(duì)。所產(chǎn)生的電子空穴對(duì)相互被電場(chǎng)吸引，電子向漏極方向移動(dòng)，空穴向溝道方向移動(dòng)。向漏側(cè)移動(dòng)的電子和向溝道側(cè)移動(dòng)的空穴在各自的區(qū)域內(nèi)復(fù)合而消失。在此復(fù)合中消耗的電荷分別由源極和漏極供給，這被作為光電導(dǎo)電流觀測(cè)到。
在上述光電導(dǎo)電流致使關(guān)態(tài)電流增加(關(guān)態(tài)特性變壞)的場(chǎng)合，產(chǎn)生了下面的問題。
由關(guān)態(tài)特性變壞引起的圖像品質(zhì)變壞的是亮度梯度和交調(diào)失真。所謂亮度梯度，如圖38(a)所示，是因畫面的上部和下部的液晶電流/亮度特性不同而產(chǎn)生的缺陷，它在畫面的上部和下部產(chǎn)生了亮度差。另一方面，所謂交調(diào)失真是在如圖38(b)所示的在白色的中央部顯示黑色的長(zhǎng)方塊圖形時(shí)，黑色圖像在上下或左右方向的曳尾現(xiàn)象。另外，關(guān)態(tài)特性變壞還有閃爍增加、產(chǎn)生亮度不均勻等，這些對(duì)圖像品質(zhì)有大的影響。(第背景技術(shù)：
)另外，因p-Si TFT有高遷移率，所以能夠在玻璃基板上同時(shí)形成畫面內(nèi)的有源矩陣元件和信號(hào)驅(qū)動(dòng)電路的一部或全部。但是，p-SiTFT與a-Si TFT或MOS型場(chǎng)效應(yīng)晶體管相比，有關(guān)態(tài)電流大的缺點(diǎn)。
因此，為降低此關(guān)態(tài)電流，如特開平5-136417公布的那樣，采用了與TFT的源區(qū)或漏區(qū)的至少一方相鄰，設(shè)置低濃度雜質(zhì)區(qū)(LDD區(qū))的方法(第1種現(xiàn)有方法)。
另外，作為形成LDD區(qū)的其他方法，還發(fā)表了借助TaOx的有無以控制LDD區(qū)的方法(Euro Display’96pp.547)(第2種現(xiàn)有方法)。
關(guān)于LDD區(qū)能有效降低關(guān)態(tài)電流的機(jī)制，如在特開平5-136417中公布的那樣，被認(rèn)為是因LDD區(qū)相對(duì)于漏區(qū)為高電阻，故加在溝道/LDD區(qū)結(jié)的電場(chǎng)相對(duì)于不設(shè)置LDD區(qū)的場(chǎng)合為小的緣故。
以上2種方法中的任何一種方法，都借助于將掩模對(duì)準(zhǔn)LDD區(qū)以控制TaOx的有無，或控制抗蝕劑的有無，由此形成摻雜濃度不同的部分。用此方法時(shí)，為切實(shí)保證LDD的區(qū)域，LDD區(qū)的長(zhǎng)度必須確保為掩模對(duì)準(zhǔn)的尺寸精度以上的長(zhǎng)度。
與此不同，如特開平7-140485所示，還有對(duì)柵電極用自對(duì)準(zhǔn)的方法形成LDD區(qū)的第3種現(xiàn)有方法。本方法可以借助于將構(gòu)成柵電極的Al進(jìn)行陽極氧化，在其側(cè)面形成Al的氧化物層，并以此作為掩模摻入N型或P型雜質(zhì)元素，可以制成與源區(qū)、漏區(qū)和上述側(cè)面的氧化物層具有大致相同厚度的低濃度雜質(zhì)層。
采用此方法可以對(duì)柵電極自對(duì)準(zhǔn)地形成LDD區(qū)，可以取消用于形成LDD區(qū)的掩模，并且還能使雜質(zhì)濃度高的區(qū)域的長(zhǎng)度為與在被陽極氧化的Al的側(cè)面存在的氧化物的膜厚相當(dāng)?shù)募s0.1μm～0.5μm的相當(dāng)小的尺寸。
LDD結(jié)構(gòu)雖對(duì)降低關(guān)態(tài)電流的效果良好，但因在TFT的柵電極下的溝道發(fā)生反轉(zhuǎn)的開狀態(tài)時(shí)，有較高電阻層的LDD區(qū)串聯(lián)地插入了溝道區(qū)，因而有開態(tài)電流降低的缺點(diǎn)。
本來，伴隨LDD區(qū)相對(duì)于源和漏區(qū)部分呈高電阻以提高TFT的特性，存在其電阻的影響明顯地表現(xiàn)出來的趨勢(shì)。因此，作為該高電阻區(qū)的LDD區(qū)的長(zhǎng)度必須具有足以使該關(guān)態(tài)電流降低、且足以確保高開態(tài)電流的低電阻值。
但是，目前還沒有確定LDD區(qū)長(zhǎng)度標(biāo)準(zhǔn)的方法，因而必須確保LDD區(qū)(長(zhǎng)度)在為降低關(guān)態(tài)電流所需值以上。一般說來，必須保證LDD區(qū)長(zhǎng)于1.5μm，其結(jié)果構(gòu)成了使TFT的開態(tài)電流下降的原因。
另外，根據(jù)第3種現(xiàn)有方法，雖然可以使LDD區(qū)形成為0.1μm～0.5μm左右的相當(dāng)小的尺寸，但是一般地說，在用作液晶面板的驅(qū)動(dòng)電路或像素的TFT的場(chǎng)合，其驅(qū)動(dòng)電壓為5～15V左右，與一般的IC相比是相當(dāng)高的。因此，在LDD區(qū)為0.1μm～0.5μm的場(chǎng)合，其效果并不充分，在本工藝中不能充分地降低關(guān)態(tài)電流。
因此，本發(fā)明鑒于上述問題，采取抑制光照時(shí)的關(guān)態(tài)電流(光電導(dǎo)電流)的結(jié)構(gòu)，從而以提供抑制亮度梯度和交調(diào)失真的圖像品質(zhì)變壞，實(shí)現(xiàn)高性能、高可靠性的薄膜晶體管為第1目的。
另外，在抑制關(guān)態(tài)電流的同時(shí)，采取了將LDD區(qū)的長(zhǎng)度壓低至必要最小限度來抑制開態(tài)電流減小的結(jié)構(gòu)，從而以提供實(shí)現(xiàn)高性能、高可靠性的薄膜晶體管為第2目的。

發(fā)明內(nèi)容
亦即，為解決上述課題，權(quán)利要求1中所述的發(fā)明是一種薄膜晶體管，其特征在于它的結(jié)構(gòu)如下具有形成了溝道區(qū)和配置在該溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)的多晶硅半導(dǎo)體層，在上述溝道區(qū)和上述漏區(qū)之間形成了耗盡層，該耗盡層的寬度和光照射上述溝道區(qū)時(shí)產(chǎn)生的光電導(dǎo)電流呈正比關(guān)系，為將上述光電導(dǎo)電流定在設(shè)定的容許值以內(nèi)，將耗盡層的寬度定在了基于上述正比關(guān)系求得的值以下。
如上所述，新發(fā)現(xiàn)了耗盡層寬度和光電導(dǎo)電流呈正比關(guān)系，據(jù)此可以通過控制耗盡層寬度達(dá)到將上述光電導(dǎo)電流定在設(shè)定的容許值以下，提供無亮度梯度、交調(diào)失真等圖像品質(zhì)變壞的薄膜晶體管。
另外，權(quán)利要求2所述的發(fā)明是權(quán)利要求1所述的薄膜晶體管，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(1)的關(guān)系成立。
(R+30)·W＜A···(1)其中，A是由光電導(dǎo)電流和光強(qiáng)決定的常數(shù)。
另外，權(quán)利要求3所述的發(fā)明是權(quán)利要求2所述的薄膜晶體管，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(2)的關(guān)系成立。
(R+30)·W＜1×103···(2)如上述式(1)、式(2)所示，可以根據(jù)新的可控制因子(漏區(qū)的薄層電阻)與溝道區(qū)的溝道寬度的關(guān)系確定抑制光照射時(shí)的關(guān)態(tài)電流(光電導(dǎo)電流)的范圍。然后，由于滿足上述式(1)、式(2)關(guān)系的薄膜晶體管能抑制光照射時(shí)的關(guān)態(tài)電流的增加，所以能防止交調(diào)失真和亮度梯度，從而能夠?qū)崿F(xiàn)高性能、高可靠性。
還有，權(quán)利要求4所述的發(fā)明是權(quán)利要求3所述的薄膜晶體管，其特征在于上述溝道區(qū)的溝道寬度W在2μm以下。
由上述式(2)的關(guān)系，在將溝道區(qū)的溝道寬度W定在2μm以下的場(chǎng)合，也能夠由薄層電阻R和溝道寬度W抑制光照射時(shí)的關(guān)態(tài)電流的增加。
另外，權(quán)利要求5或權(quán)利要求6所述的發(fā)明是權(quán)利要求3或權(quán)利要求4所述的薄膜晶體管，其特征在于上述漏區(qū)的薄層電阻在20kΩ/□以上，100kΩ/□以下。
這樣進(jìn)行限制是因?yàn)?，薄層電阻?0kΩ/□以下時(shí)關(guān)態(tài)電流急劇增加，還有，將薄層電阻做成在100kΩ/□以上時(shí)則晶體管的開態(tài)電流降低，液晶面板的工作不穩(wěn)定。通過將漏區(qū)的薄層電阻范圍定在20kΩ/□以上，100kΩ/□以下，可以提供在能夠降低關(guān)態(tài)電流的同時(shí)，不至引起開態(tài)電流減小的薄膜晶體管。
另外，權(quán)利要求7所述的發(fā)明是具有配置了溝道區(qū)以及在該溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)的多晶硅半導(dǎo)體層，并在液晶顯示器件中將其用作開關(guān)元件的薄膜晶體管，其特征在于構(gòu)成上述液晶顯示器件的背光的亮度在2000(cd/m2)以上時(shí)，在上述源區(qū)和上述溝道區(qū)之間，或者上述漏區(qū)和上述溝道區(qū)之間至少某一方形成其雜質(zhì)濃度低于源區(qū)和漏區(qū)的低濃度雜質(zhì)區(qū)，并且該低濃度雜質(zhì)區(qū)的長(zhǎng)度ΔL在1.0μm以下。
這樣，通過形成低濃度雜質(zhì)區(qū)，可以將耗盡層的擴(kuò)展定在使長(zhǎng)度ΔL為1.0μm以下的低濃度雜質(zhì)區(qū)的范圍內(nèi)，因此，能制成光電導(dǎo)電流(關(guān)態(tài)電流)不至增加的薄膜晶體管。
另外，權(quán)利要求8所述的發(fā)明是具有形成了溝道區(qū)以及配置在溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)，在上述源區(qū)和溝道區(qū)之間，或者在漏區(qū)和溝道區(qū)之間至少任何一方形成了雜質(zhì)濃度低于源區(qū)和漏區(qū)的低濃度雜質(zhì)區(qū)的多晶硅半導(dǎo)體層的薄膜晶體管，其特征在于當(dāng)上述低濃度雜質(zhì)區(qū)的長(zhǎng)度記作ΔL(μm)，源-漏之間電壓記作V1c(V)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(3)的關(guān)系成立ΔL＞(W·V1c)/36···(3)由于滿足這一關(guān)系，所以薄膜晶體管在關(guān)態(tài)時(shí)上述低濃度雜質(zhì)區(qū)成為載流子耗盡的高電阻層，因而能使關(guān)態(tài)電流減小。而且，可以根據(jù)上述式(1)決定LDD區(qū)的長(zhǎng)度標(biāo)準(zhǔn)，因而沒有必要確保LDD區(qū)在為減低關(guān)態(tài)電流所需的值以上了。
另外，權(quán)利要求9所述的發(fā)明是權(quán)利要求8所述的薄膜晶體管，其特征在于當(dāng)上述溝道區(qū)的溝道長(zhǎng)度記作L(μm)時(shí)，式(4)的關(guān)系成立ΔL＜1.5·(W/L)···(4)由于進(jìn)而滿足此種關(guān)系，薄膜晶體管在導(dǎo)通時(shí)，因來自柵極的電場(chǎng)的作用，柵極下低濃度雜質(zhì)區(qū)就積累了作為載流子的電子，成為低電阻區(qū)，因而不至引起開態(tài)電流的減小。因此，上述薄膜晶體管在充分確保開態(tài)電流的同時(shí)，還能將關(guān)態(tài)電流抑制得很小。
另外，權(quán)利要求10所述的發(fā)明是權(quán)利要求9所述的薄膜晶體管，其特征在于上述溝道區(qū)的溝道寬度W(μm)在2μm以下。
這樣，可以通過限定上述低濃度雜質(zhì)區(qū)的長(zhǎng)度ΔL，求得關(guān)態(tài)電流降低，同時(shí)還不至引起開態(tài)電流減小。
另外，權(quán)利要求11或權(quán)利要求12所述的發(fā)明是權(quán)利要求9或權(quán)利要求10所述的薄膜晶體管，其特征在于上述低濃度雜質(zhì)區(qū)的薄層電阻在20kΩ/□以上，100kΩ/□以下。
另外，權(quán)利要求13所述的發(fā)明是權(quán)利要求11所述的薄膜晶體管，其特征在于上述低濃度雜質(zhì)區(qū)僅在漏區(qū)和溝道區(qū)之間形成。
設(shè)置低濃度雜質(zhì)區(qū)原本是為了緩和作用于漏區(qū)的電場(chǎng)，若從這一觀點(diǎn)出發(fā)，就沒有必要在漏區(qū)和溝道區(qū)兩方設(shè)置低濃度雜質(zhì)區(qū)。因此，如果在漏區(qū)和溝道區(qū)之間，或者在上述漏區(qū)和上述溝道區(qū)之間的至少一方形成低濃度雜質(zhì)區(qū)，就可以減小薄膜晶體管的面積。
另外，權(quán)利要求14所述的發(fā)明，是具有以權(quán)利要求1所述的薄膜晶體管作為開關(guān)元件的液晶面板部和從背面向上述液晶面板部供給光的背光部的液晶顯示器件，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，上述背光部的亮度記作B(cd/m2)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(5)的關(guān)系成立(R+30)·B·W＜C···(5)其中，C為由光電導(dǎo)電流決定的常數(shù)。
另外，權(quán)利要求15所述的發(fā)明是權(quán)利要求14所述的液晶顯示器件，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，上述背光部的亮度記作B(cd/m2)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(6)的關(guān)系成立
(R+30)·B·W＜1×106···(6)另外，權(quán)利要求16所述的發(fā)明是EL器件，其特征在于它是在具有薄膜晶體管的基板上形成的像素電極的上層有發(fā)光層，并在該發(fā)光層的上層形成對(duì)置電極的EL器件，上述薄膜晶體管是權(quán)利要求1所述的薄膜晶體管，當(dāng)照射該薄膜晶體管的溝道區(qū)的光強(qiáng)記作B(cd/m2)時(shí)，式(5)的關(guān)系成立(R+30)·B·W＜C···(5)其中，C為由光電導(dǎo)電流決定的常數(shù)。
另外，權(quán)利要求17所述的發(fā)明是權(quán)利要求16所述的EL顯示器件，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，照射上述溝道區(qū)的光強(qiáng)記作B(cd/m2)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(6)的關(guān)系成立(R+30)·B·W＜1×106···(6)另外，權(quán)利要求18所述的發(fā)明是一種薄膜晶體管的制造方法，它具有在絕緣基板上形成多晶硅半導(dǎo)體層的多晶硅半導(dǎo)體層形成工序；在上述多晶硅半導(dǎo)體層上形成柵絕緣膜的柵絕緣膜形成工序；在上述柵絕緣膜上將柵電極形成為圖形的柵電極形成工序；將上述柵電極的側(cè)面氧化，形成覆蓋該柵電極側(cè)面的金屬氧化膜的陽極氧化工序；以及以上述柵電極作為掩模對(duì)上述多晶硅半導(dǎo)體層摻入雜質(zhì)的摻雜工序，其特征在于控制在上述陽極氧化工序中形成的金屬氧化膜的膜厚，使在上述摻雜工序中形成的低濃度雜質(zhì)區(qū)的長(zhǎng)度ΔL在1.0μm以下。
另外，權(quán)利要求19所述的發(fā)明是一種薄膜晶體管的制造方法，其特征在于它具有在絕緣基板上形成多晶硅半導(dǎo)體層的多晶硅半導(dǎo)體層形成工序；在上述多晶硅半導(dǎo)體層上形成柵絕緣膜的柵絕緣膜形成工序；在上述柵絕緣膜上將柵電極形成為圖形的柵電極形成工序；以上述柵電極作掩模對(duì)上述多晶硅半導(dǎo)體層摻入雜質(zhì)的第1摻雜工序；借助于上述第1摻雜工序在摻入雜質(zhì)的半導(dǎo)體區(qū)域上形成遮蔽膜，通過各向異性刻蝕將該遮蔽膜形成為圖形的遮蔽膜形成工序；以及以上述遮蔽膜作為掩模對(duì)上述多晶硅半導(dǎo)體層摻入雜質(zhì)，使在遮蔽膜下部區(qū)域和除此以外的區(qū)域存在雜質(zhì)濃度差，在源區(qū)和溝道區(qū)之間，或者漏區(qū)和溝道區(qū)之間至少任何一方，形成雜質(zhì)濃度低于源區(qū)和漏區(qū)的低濃度雜質(zhì)區(qū)，使該低濃度雜質(zhì)區(qū)的長(zhǎng)度在1.0μm以下的第2摻雜工序。
另外，權(quán)利要求20所述的發(fā)明是權(quán)利要求19所述的薄膜晶體管的制造方法，其特征在于它包含以上述低濃度雜質(zhì)區(qū)的長(zhǎng)度ΔL在1.0μm以下的制品為合格品的檢測(cè)工序。
附圖的簡(jiǎn)單說明

圖1是示出構(gòu)成TET的溝道區(qū)的溝道寬度W與光電導(dǎo)電流(關(guān)態(tài)電流Ioff)的關(guān)系，以及背光亮度與光電導(dǎo)電流的關(guān)系的曲線圖。
圖2是示出模擬使TFT處于關(guān)態(tài)時(shí)的電場(chǎng)的結(jié)果的曲線圖。
圖3是示出由模擬得出的薄層電阻與耗盡層寬度的關(guān)系的曲線圖。
圖4是示出對(duì)由模擬(W＝4μm的場(chǎng)合)求得的耗盡層寬度與對(duì)應(yīng)于該耗盡層寬度的薄層電阻上的光電導(dǎo)電流的關(guān)系的測(cè)量結(jié)果的曲線圖。
圖5是示出有源矩陣的等效電路的圖。
圖6是示出像素電壓損失的模擬結(jié)果的曲線圖。
圖7是用本發(fā)明的實(shí)施形態(tài)1-1的薄膜晶體管作為像素開關(guān)元件的液晶顯示器件的概略剖面圖。
圖8是本發(fā)明的實(shí)施形態(tài)1-1的薄膜晶體管的概略剖面圖。
圖9是圖8的概略平面圖。
圖10是示出本發(fā)明的實(shí)施形態(tài)1-1的薄膜晶體管的制造方法的概略剖面圖。
圖11是示出同樣的薄膜晶體管的制造方法的概略剖面圖。
圖12是示出同樣的薄膜晶體管的制造方法的流程圖。
圖13是示出薄膜晶體管的電壓/電流特性的曲線圖。
圖14是示出關(guān)態(tài)電流在基板面內(nèi)的分散性的曲線圖。
圖15是示出以n型區(qū)的濃度作為參數(shù)的、薄膜晶體管的Vg-Id特性的模擬結(jié)果的曲線圖。
圖16是示出關(guān)斷TFT時(shí)的電場(chǎng)的模擬結(jié)果的曲線圖。
圖17是示出本發(fā)明的實(shí)施形態(tài)1-2的薄膜晶體管的制造方法的概略剖面圖。
圖18是示出同樣的薄膜晶體管的制造方法的概略剖面圖。
圖19是示出使用本發(fā)明的實(shí)施形態(tài)1-3的薄膜晶體管的C-MOS倒相器的布線圖形的平面圖。
圖20是圖19的等效電路圖。
圖21是圖19的X-X’向視剖面圖。
圖22是示出C-MOS倒相器開/關(guān)時(shí)的n-溝道晶體管的偏置狀態(tài)的工作點(diǎn)的曲線圖。
圖23是示出以薄層電阻作為參數(shù)，使LDD區(qū)在0.5μm至3μm的范圍內(nèi)變化時(shí)的Vg-Id特性的模擬結(jié)果的曲線圖。
圖24示出了TFT處于關(guān)態(tài)(Vg＝-10V，Vd＝6V)時(shí)，溝道區(qū)和LDD區(qū)的電場(chǎng)的模擬結(jié)果。
圖25是示出具有實(shí)際的LDD區(qū)的TFT的，LDD區(qū)的長(zhǎng)度(ΔL)與關(guān)態(tài)電流以及LDD區(qū)的長(zhǎng)度(ΔL)與開態(tài)電流的關(guān)系的曲線圖。
圖26是實(shí)施形態(tài)2-1的薄膜晶體管的簡(jiǎn)化剖面圖。
圖27是圖26的概略平面圖。
圖28是示出本發(fā)明的實(shí)施形態(tài)2-1的薄膜晶體管的制造方法的概略剖面圖。
圖29是示出本發(fā)明的實(shí)施形態(tài)2-1的薄膜晶體管的制造方法的概略剖面圖。
圖30是示出本發(fā)明的實(shí)施形態(tài)2-1的薄膜晶體管的制造方法的流程圖。
圖31是說明形成LDD區(qū)的工序的概略剖面工序圖。
圖32是光掩模和基板的斜視圖。
圖33是光掩模和基板的平面圖。
圖34是LDD區(qū)形成后的薄膜晶體管的概略剖面圖。
圖35是示出實(shí)施形態(tài)2-1的薄膜晶體管的電壓/電流特性的曲線圖。
圖36是示出實(shí)施形態(tài)2-1的薄膜晶體管的關(guān)態(tài)電流在基板面內(nèi)的分散性的曲線圖。
圖37是示出以LDD區(qū)的濃度作為參數(shù)的、TFT的Vg-Id特性的模擬結(jié)果的曲線圖。
圖38是為對(duì)亮度梯度和交調(diào)失真進(jìn)行說明的略圖。
實(shí)施發(fā)明的優(yōu)選形態(tài) (第1組發(fā)明的概念)首先，在對(duì)第1組發(fā)明的概念進(jìn)行說明之后，根據(jù)附圖對(duì)具體實(shí)施形態(tài)加以說明。
在第1組發(fā)明中，目的在于抑制對(duì)TFT進(jìn)行光照射時(shí)的光電導(dǎo)電流。
可是，為達(dá)到上述目的，本申請(qǐng)的發(fā)明人探尋了與上述光電導(dǎo)電流有相關(guān)性的參數(shù)，其結(jié)果是新發(fā)現(xiàn)了耗盡層寬度與光電導(dǎo)電流成比例關(guān)系。根據(jù)該比例關(guān)系控制(減小)耗盡層寬度，從而達(dá)到將光電導(dǎo)電流控制在容許值以下的結(jié)果，因而能夠提供無亮度梯度、交調(diào)失真等圖像品質(zhì)變壞的薄膜晶體管。
還有，所謂“耗盡層寬度”，如后面將敘述的圖2(a)所示，定義為電場(chǎng)強(qiáng)度陡然升高的2點(diǎn)中的每一個(gè)點(diǎn)的切線之間的距離。
另外，以往已經(jīng)知道，背光的亮度B和溝道區(qū)的溝道寬度W與光電導(dǎo)電流有關(guān)系，并根據(jù)這2個(gè)控制參數(shù)進(jìn)行了TFT設(shè)計(jì)。但是，僅由上述2個(gè)控制參數(shù)對(duì)光電導(dǎo)電流的抑制還不夠充分，在TFT設(shè)計(jì)方面還會(huì)產(chǎn)生誤差。
因此，本申請(qǐng)的發(fā)明人對(duì)上述“耗盡層寬度與光電導(dǎo)電流的比例關(guān)系”進(jìn)一步進(jìn)行了潛心研究，新發(fā)現(xiàn)漏區(qū)的薄層電阻對(duì)光電導(dǎo)電流也有相關(guān)性。由此，通過以薄層電阻R這一新因子作評(píng)價(jià)標(biāo)準(zhǔn)，形成了3個(gè)控制參數(shù)，與以往的2個(gè)控制參數(shù)相比，提高了薄膜晶體管的設(shè)計(jì)精度，能夠顯著地抑制光電導(dǎo)電流。下面先對(duì)耗盡層寬度和光電導(dǎo)電流的關(guān)系進(jìn)行說明，之后再對(duì)背光的亮度B、漏區(qū)的薄層電阻R、溝道區(qū)的溝道寬度W之間的關(guān)系進(jìn)行說明。然后再對(duì)為了抑制光電導(dǎo)電流的TFT的具體制作方法的原理加以說明。
首先，本申請(qǐng)發(fā)明人在測(cè)定構(gòu)成TFT的溝道區(qū)的溝道寬度與光電導(dǎo)電流的關(guān)系的同時(shí)，還測(cè)定了漏區(qū)的薄層電阻與光電導(dǎo)電流的關(guān)系。進(jìn)而通過模擬進(jìn)行了工作解析，求出了耗盡層寬度的范圍。
圖1(a)是示出構(gòu)成TET的溝道區(qū)的溝道寬度W與光電導(dǎo)電流(關(guān)態(tài)電流Ioff)的關(guān)系的曲線圖。其中，實(shí)線、虛線、單點(diǎn)點(diǎn)劃線分別示出了照射6000cd/cm2、4000cd/cm2和2000cd/cm2的光時(shí)，溝道寬度W與光電導(dǎo)電流Ioff的關(guān)系。
由圖1(a)可知，光照射時(shí)的關(guān)態(tài)電流Ioff與溝道寬度W成正比。另外，圖1(b)是示出背光的亮度與光電導(dǎo)電流的關(guān)系的曲線圖，可以確認(rèn)關(guān)態(tài)電流Ioff與背光亮度B成正比。
圖2(a)是示出使TFT處于關(guān)態(tài)時(shí)的電場(chǎng)的模擬結(jié)果的曲線圖。由圖2(a)所示的模擬結(jié)果可知，電場(chǎng)只集中在大致為溝道/漏區(qū)的結(jié)上，在LDD區(qū)的薄層電阻為20kΩ/□(實(shí)線)時(shí)，耗盡層寬度約為0.5μm，該耗盡層區(qū)主要延伸到溝道一側(cè)。與此相反，可以確認(rèn)，薄層電阻為100kΩ/□(虛線)時(shí)，耗盡層寬度約為0.9μm左右，并向LDD區(qū)擴(kuò)展。
據(jù)此，新發(fā)現(xiàn)了耗盡層寬度隨薄層電阻變化而變化。因此，本申請(qǐng)的發(fā)明人研究了薄層電阻與耗盡層寬度的關(guān)系。其結(jié)果示于圖3。圖3示出了由模擬得出的薄層電阻與耗盡層寬度的關(guān)系?？梢源_認(rèn)，耗盡層寬度度Wd與薄層電阻R成正比。可以認(rèn)為這與p/n結(jié)中的耗盡層的擴(kuò)展一樣，是由于耗盡層向載流子濃度低的區(qū)域延伸的結(jié)果。然后，下面的式(7)表示了圖3的薄層電阻和耗盡層寬度的關(guān)系。
Wd＝8×10-3·R+0.24···(7)圖4示出了對(duì)由模擬(W＝4μm的場(chǎng)合)求得的耗盡層寬度與對(duì)應(yīng)于該耗盡層寬度的薄層電阻上的光電導(dǎo)電流的關(guān)系的測(cè)量結(jié)果。
當(dāng)對(duì)耗盡層寬度和光電導(dǎo)電流分別以對(duì)數(shù)作圖時(shí)，得出了斜率大體為1的直線。這意味著光電導(dǎo)電流由耗盡區(qū)產(chǎn)生。然后，耗盡層寬度Wd和光電導(dǎo)電流的關(guān)系可以用下面的式(8)表示。
Iphoto＝5×10-15·Wd···(8)另外，在上述式(8)中，Iphoto為當(dāng)溝道寬度為4μm時(shí)，光強(qiáng)相當(dāng)于1(cd/m2)的值。
這樣，由上述式(8)可以發(fā)現(xiàn)，耗盡層寬度Wd和光電導(dǎo)電流Iphoto有正比關(guān)系，據(jù)此，可以通過控制(減小)耗盡層寬度將光電導(dǎo)電流控制在容許值以下，能夠提供實(shí)現(xiàn)了無亮度梯度、交調(diào)失真等圖像品質(zhì)變壞的高性能、高可靠性的薄膜晶體管。還有，所謂上述“容許值”為例如下面將述及的10pA以下的值。
另外，由于根據(jù)上述圖1(a)，1off與溝道寬度W以及光強(qiáng)B成正比，所以Ioff與Iphoto滿足下述(9)式的關(guān)系。
Ioff＝Iphoto·(W/4)·B···(9)
于是，由上述式(9)、式(8)消去Iphoto，就得到下述式(10)。
Ioff(4/(W·B))＝5×10-15·Wd···(10)然后，由上述式(7)、式(10)消去耗盡層寬度Wd，得到下述式(11)。這里，由圖1(a)可知，Ioff與溝道寬度W成正比。
R＝Ioff·10-17/(B·W)-30···(11)可是一般說來，為保持高品質(zhì)的圖像，Ioff必須為10pA以下的值。其理由將在下面說明。圖5示出了有源矩陣的等效電路。
TFT的關(guān)態(tài)電阻Roff一旦變小，電荷就不能保持到下一個(gè)寫入，形成電壓損失。經(jīng)時(shí)間T后的像素電壓V可用式(12)描述。
V＝V0{1-exp(T/(Roff×Ctot))}···(12)其中，Ctot＝Cs+Clc。
另外，以TFT的關(guān)態(tài)電流(Roff＝Vsd/Ioff)作為參數(shù)時(shí)的時(shí)間與電壓損失的模擬結(jié)果示于圖6。由圖6可確認(rèn)，為了在16msec(1/60Hz)的保持時(shí)間內(nèi)將電壓損失抑制在0.02V以下，必須在背光照射狀態(tài)下將關(guān)態(tài)電流定在10pA以下。
于是，若將上述式(11)中的Ioff定在10pA以下，則得到下式(R+30)·B·W＜10·10-12·1017＝1×106···(6)另外，因?yàn)橐种脐P(guān)態(tài)電流的值隨薄膜晶體管的使用條件而變化，所以可用下面的式(5)表示(R+30)·B·W＜C···(5)其中，C為由光電導(dǎo)電流決定的常數(shù)。
這樣一來，滿足上述式(6)的薄膜晶體管是可以抑制光電導(dǎo)電流的薄膜晶體管，因此能夠防止交調(diào)失真和亮度梯度，能夠?qū)崿F(xiàn)圖像品質(zhì)優(yōu)良、高性能和高可靠性。
另外，上述式(6)雖然是包含作為液晶面板的背光亮度的式子，但一般說來，薄膜晶體管不限于僅為總是具備背光的透射型。因此，假定背光的亮度B最高為5000cd/m2，則上述式(6)成為(R+30)·W＜2×102···(2’)滿足上述式(2’)的薄膜晶體管與背光的亮度B無關(guān)，亦即可以做成無論是透射或反射型的薄膜晶體管。
另外，還可以做成滿足下面式(2)的、性能更為優(yōu)良的薄膜晶體管。
(R+30)·W＜1×103··· (2)另外，上述式(11)可以表示為下面(11’)式，即(R+30)·W＜(Ioff·1017)/B···(11’)以由Ioff和B決定的常數(shù)A代替上述式(11’)的右邊，可以以下面的式(1)表示(R+30)·W＜A···(1)(A是由光電導(dǎo)電流和光強(qiáng)決定的常數(shù))另外，通過在上述TFT結(jié)構(gòu)中形成LDD區(qū)，不使耗盡層擴(kuò)展至該LDD區(qū)以上，也能如上所述那樣抑制與耗盡層寬度呈正比關(guān)系的光電導(dǎo)電流。圖16示出了TFT處于關(guān)態(tài)(Vg＝-10V，Vd＝6V)時(shí)的溝道區(qū)和LDD區(qū)的電場(chǎng)的模擬結(jié)果。
由上述模擬結(jié)果可以確認(rèn)，電場(chǎng)的施加區(qū)域依賴于薄層電阻，LDD區(qū)的薄層電阻為20kΩ/□時(shí)，其值為0.4μm左右，薄層電阻為100kΩ/□時(shí)，其值為1.0μm。
還有，雖然是以上述溝道寬度為4μm進(jìn)行設(shè)計(jì)的，但將溝道區(qū)的溝道寬度W減小，使其在2μm以下的場(chǎng)合，上述關(guān)系式式(1)、式(2)尤其構(gòu)成了薄膜晶體管制作方面的有效標(biāo)準(zhǔn)。
另外，在以下的實(shí)施形態(tài)中，將對(duì)基于上述模擬的制作TFT的事宜進(jìn)行具體說明。
(實(shí)施形態(tài)1-1)圖7是使用本發(fā)明的實(shí)施形態(tài)1-1的薄膜晶體管作為像素開關(guān)元件的液晶顯示器件的概略剖面圖，圖8是本發(fā)明的實(shí)施形態(tài)1-1的薄膜晶體管的概略剖面圖，圖9是圖8的概略平面圖。
如圖7所示，液晶顯示器件50是包括液晶面板部51和配置在該液晶面板部51的背面的背光部52等的透射型液晶顯示器件。上述液晶面板部51由偏振片53、53，玻璃基板2、54b、配置成矩陣狀的薄膜晶體管1、像素電極55、取向膜56、液晶層57以及公用電極58等構(gòu)成。
在上述玻璃基板2上形成薄膜晶體管1(以下稱TFT)和像素電極55，在上述基板54b上形成公用電極58。另外，在上述基板2、54b上分別形成由聚酰亞胺樹脂等構(gòu)成的取向膜56、56，對(duì)上述取向膜56、56在取向方向相互正交的方向上預(yù)先進(jìn)行摩擦處理，基板2、54b經(jīng)圖中沒有表示出來的襯墊相向配置。
另外，在上述基板2、54b之間夾持液晶層57，上述液晶層57內(nèi)的液晶以90度扭曲進(jìn)行取向。進(jìn)而，在上述基板2、54b的外側(cè)面，偏振片53、53以規(guī)定的光振動(dòng)方向呈相互平行狀態(tài)進(jìn)行了配置。
另外，在上述液晶面板部51的背面(下方)配置了背光部52。上述背光部52由冷陰極管之類的發(fā)光元件和為使光照均勻的光散射板等構(gòu)成。
下面利用圖8、圖9對(duì)上述薄膜晶體管進(jìn)行說明。
薄膜晶體管1是通過在玻璃基板2上依次層疊膜厚為600的多晶硅層3、由膜厚為1000的SiO2(二氧化硅)構(gòu)成的柵絕緣層4、由鋁構(gòu)成的柵電極5a以及由SiO2構(gòu)成的層間絕緣層6而構(gòu)成。
另外，上述多晶硅層3由位于柵電極5a的正下方的溝道區(qū)3c、雜質(zhì)濃度高的源區(qū)3a(n+層)以及雜質(zhì)濃度高的漏區(qū)(n+層)3b構(gòu)成。另外，在本實(shí)施形態(tài)中，LDD區(qū)(n-層)3d、3e的長(zhǎng)度ΔL被設(shè)定為0.4μm。還有，上述溝道區(qū)3c的溝道寬度W被設(shè)定為5μm。
在這里，進(jìn)行的設(shè)計(jì)使得當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，使用該有源矩陣TFT的液晶顯示器件50的背光部52的亮度記作B(cd/m2)，上述溝道區(qū)3c的溝道寬度記作W(μm)時(shí)，下面的式(6)成立。
(R+30)·B·W＝Ioff＜1×106···(6)另外，進(jìn)而在TFT1上設(shè)置了例如由鋁構(gòu)成的源電極7和漏電極8，源電極7經(jīng)形成在柵絕緣層4和層間絕緣層6上的接觸孔9a與源區(qū)3a相連接，而漏電極8經(jīng)形成在柵絕緣層4和層間絕緣層6上的接觸孔9b與漏區(qū)3b相連接。
下面說明薄膜晶體管的制造方法。圖10是示出本發(fā)明的實(shí)施形態(tài)1-1的薄膜晶體管的制造方法的概略剖面圖，圖11是示出同樣的薄膜晶體管的制造方法的概略剖面圖，圖12是示出同樣的薄膜晶體管的制造方法的流程圖。
(1)首先，用等離子體CVD法在玻璃基板2上淀積膜厚為500的a-Si層15，然后在400C下進(jìn)行脫氫處理(圖10(a))。該脫氫處理的目的是防止進(jìn)行結(jié)晶時(shí)因氫脫離而造成的Si膜耗蝕的發(fā)生。另外，形成a-Si的工序，除等離子體CVD法還可采用減壓CVD、濺射等工藝。另外，也可以用等離子體CVD法或其他方法直接淀積多晶硅膜。這時(shí)不需要后面所述的利用激光的退火工序。
(2)其次，借助于使用波長(zhǎng)為308nm的準(zhǔn)分子激光器的激光退火，對(duì)a-Si層15進(jìn)行熔融再結(jié)晶(p-Si化)，形成多晶硅層16(圖10(b))。
(3)接著，將多晶硅層16做成規(guī)定形狀的島，形成多晶硅層3(圖10(c))。
(4)接著，在玻璃基板2上，以覆蓋多晶硅層3的形式形成成為柵絕緣層4的、厚度為1000的SiO2(二氧化硅)層(圖10(d))。
(5)接著，制作成為柵電極5a的、由鋁構(gòu)成的金屬層17(圖10(e))。
(6)接著，將金屬層17構(gòu)制成規(guī)定形狀的圖形，形成柵電極5a(圖10(f))。
(7)接著，以柵電極5a作為掩模進(jìn)行摻雜(圖10(g))。具體而言，用離子摻雜法將磷離子作為雜質(zhì)摻入。據(jù)此，位于柵電極5a的正下方的溝道區(qū)3c成為雜質(zhì)未摻入的區(qū)域。于是，除多晶硅層3的溝道區(qū)3c以外的區(qū)域成了摻雜層。另外，該場(chǎng)合的摻雜加速電壓為80kV，束電流密度為1μA/cm2，以高加速度制成n型區(qū)。
(8)接著，制作光致抗蝕劑膜18，使其覆蓋柵電極5a(圖10(h))。
(9)接著，借助于各向異性刻蝕將光致抗蝕劑膜18形成圖形形狀，即形成抗蝕劑膜5b(圖11(i))。這時(shí)，通過各向異性刻蝕能夠形成正確的抗蝕劑膜5b的圖形。
(10)接著，如圖11(j)所示，用抗蝕劑膜5b作為掩模進(jìn)行第2次摻雜。具體而言，用離子摻雜法將磷離子作為雜質(zhì)摻入。這時(shí)的摻雜加速電壓為12kV，束電流密度為0.5μA/cm2，以低加速度制成高濃度的n型區(qū)。
(11)接著，制作層間絕緣層(SiOx)6(圖11(k))。
(12)接著，在層間絕緣層6和柵絕緣層4上開接觸孔9a、9b(圖11(1))。
(13)然后，用濺射法在接觸孔9a、9b中充填如鋁之類的金屬層，并將金屬層的上部構(gòu)制成規(guī)定形狀的圖形，以形成源電極7和漏電極8(圖11(m))。這樣，就制成了TFT1。
在上述例子中，就n溝道TFT進(jìn)行了說明，但是對(duì)p溝道TFT也能用同樣的制造工藝進(jìn)行制造。
當(dāng)從用上述制造方法制成的薄膜晶體管的背面照射5000cd/m2的光時(shí)，關(guān)態(tài)電流約為5pA。如前所述，由于必須將背光照射狀態(tài)下的關(guān)態(tài)電流降至10pA以下，所以本實(shí)施形態(tài)的薄膜晶體管能確保良好的顯示特性。
另外，在圖13中示出了薄膜晶體管的電壓/電流特性，并在圖14中示出了關(guān)態(tài)電流在基板面內(nèi)的分散性。如圖13所示，本實(shí)施形態(tài)的TFT1(L3的曲線圖)能夠確保穩(wěn)定的、大的開態(tài)電流和小的關(guān)態(tài)電流。另外，根據(jù)圖14，這樣制作的TFT1能夠減小在基板面內(nèi)的分散性。
在圖15中，示出了以n型區(qū)的濃度作為參數(shù)的、薄膜晶體管的Vg-Id特性的模擬結(jié)果。LDD區(qū)的薄層電阻在20kΩ/□以下時(shí)關(guān)態(tài)電流急劇變大。因此，LDD區(qū)的薄層電阻至少必須為20kΩ/□以上的值。另一方面，當(dāng)將LDD區(qū)的薄層電阻制作在100kΩ/□以上時(shí)，晶體管的開態(tài)電流下降，液晶面板的工作則不穩(wěn)定。因此，LDD區(qū)的薄層電阻的范圍最好控制在20kΩ/□以上，100kΩ/□以下。
一般說來，背光亮度最大為5000cd/m2左右，當(dāng)在此情況下如去求可將光電導(dǎo)電流抑制在10pA以下的耗盡層寬度Wd，則得到如下的結(jié)果。即將W＝4，B＝5000，Ioff＝10×10-12代入上述式(10)，可求得耗盡層寬度Wd＝0.4μm。
由于上述耗盡層寬度不會(huì)在LDD區(qū)的長(zhǎng)度以上，所以通過將LDD區(qū)的長(zhǎng)度ΔL做在0.4μm以下，可以作成有效的耗盡層寬度在0.4μm以下，從而光電導(dǎo)電流被抑制(到10pA以下)的結(jié)構(gòu)。還有，當(dāng)LDD區(qū)小于0.1μm時(shí)，不存在電場(chǎng)緩和效應(yīng)，如圖2(b)所示，關(guān)態(tài)電流增大，因此，上述LDD區(qū)最好大于0.1μm。
另外，在上述式(10)中，取背光亮度B例如為2000cd/m2時(shí)，則耗盡層寬度Wd為1μm。
因此，由于耗盡層寬度不會(huì)成為L(zhǎng)DD區(qū)的長(zhǎng)度以上，所以通過將LDD區(qū)的長(zhǎng)度ΔL做在1.0μm以下，可以使有效的耗盡層區(qū)在1.0μm以下，從而抑制光電導(dǎo)電流。將光電導(dǎo)電流做在0.4μm以下更好。
另外，在檢測(cè)工序中，LDD區(qū)超過1.0μm的器件不能滿足關(guān)態(tài)特性。因此，通過進(jìn)行將LDD區(qū)的長(zhǎng)度ΔL在1.0μm以下的制品定為合格品的檢測(cè)工序，可以區(qū)別合格品與不合格品，能夠減少液晶面板工序中的材料損耗。
另外，如表1所示，可以確認(rèn)實(shí)驗(yàn)例1～3(即滿足上述式(2)的例子)能夠抑制光照射時(shí)的關(guān)態(tài)電流，而實(shí)驗(yàn)例4、5(即不滿足上述式(6)的例子)不能抑制光照射時(shí)的關(guān)態(tài)電流。
表1

這樣一來，按照上述式(6)，根據(jù)新的可控制因子(漏區(qū)的薄層電阻)與溝道區(qū)的溝道寬度的關(guān)系，可以定出抑制光照射時(shí)的關(guān)態(tài)電流(光電導(dǎo)電流)的范圍。因此，通過制作滿足上述式(6)的關(guān)系的薄膜晶體管，可以抑制關(guān)態(tài)電流的增加，所以能夠提供可防止交調(diào)失真和亮度梯度，從而實(shí)現(xiàn)高性能、高可靠性的薄膜晶體管。
(實(shí)施形態(tài)1-2)對(duì)本發(fā)明的實(shí)施形態(tài)1-2的薄膜晶體管的制造方法進(jìn)行說明。
本實(shí)施形態(tài)1-2的薄膜晶體管是通過陽極氧化使LDD區(qū)的長(zhǎng)度短至0.2μm～0.5μm而形成的薄膜晶體管。據(jù)此，由于漏側(cè)的區(qū)域?yàn)楦邼舛入s質(zhì)區(qū)，所以耗盡層寬度不會(huì)擴(kuò)展至LDD區(qū)的長(zhǎng)度以上，從而能夠抑制光電導(dǎo)電流。下面對(duì)具體制造方法進(jìn)行說明。圖17是示出本發(fā)明的實(shí)施形態(tài)1-2的薄膜晶體管的制造方法的概略剖面圖，圖18是示出同樣的薄膜晶體管的制造方法的概略剖面圖。
與上述實(shí)施形態(tài)1-1相同，在玻璃基板2上淀積a-Si層15，接著通過使用波長(zhǎng)為308nm的準(zhǔn)分子激光器的激光退火，對(duì)a-Si層15進(jìn)行熔融再結(jié)晶(p-Si化)，形成多晶硅層16。接著，將多晶硅層16做成規(guī)定形狀的島，形成多晶硅層3。而后在玻璃基板2上，以覆蓋多晶硅層3的形式形成柵絕緣層4。(圖17(a)～(d))。
接著，制作金屬層17，在該金屬層17上使光致抗蝕劑17a形成為圖形形狀，利用刻蝕技術(shù)將上述金屬膜17構(gòu)制成圖形，形成柵電極5a。然后對(duì)柵電極5a的側(cè)面進(jìn)行陽極氧化，形成氧化絕緣層5b。(圖17(f))。
接著，按圖17(g)所示進(jìn)行，用柵電極5a作為掩模進(jìn)行摻雜。具體而言，用離子摻雜法將磷離子作為雜質(zhì)摻入。據(jù)此，位于柵電極5a的正下方的溝道區(qū)3c成為雜質(zhì)未摻入的區(qū)域。于是，在位于氧化絕緣層5b、5b正下方的區(qū)域形成LDD區(qū)3d、3e，在它們的外側(cè)形成溝道區(qū)3a、漏區(qū)3b。
接著，按圖18(h)～(j)所示進(jìn)行，制作層間絕緣層(SiOx)6，接著在層間絕緣層6和柵絕緣層4上開接觸孔9a、9b，然后用濺射法在接觸孔9a、9b中充填如鋁之類的金屬層，并將金屬層的上部構(gòu)制成具有規(guī)定形狀的圖形，以形成源電極7和漏電極8。這樣，就制成了TFT。
利用本實(shí)施形態(tài)的陽極氧化，可以使LDD區(qū)的長(zhǎng)度縮短至0.2μm～0.5μm。據(jù)此，由于漏側(cè)的區(qū)域?yàn)楦邼舛入s質(zhì)區(qū)，所以耗盡層寬度不會(huì)擴(kuò)展至該長(zhǎng)度以上。因此能夠?qū)⒐怆妼?dǎo)電流抑制得很小。
據(jù)此，由于在薄膜晶體管關(guān)斷時(shí)，上述低濃度雜質(zhì)區(qū)成為載流子耗盡的高電阻層，所以能謀求關(guān)態(tài)電流的降低。然后，根據(jù)上述式(2)，能夠確定LDD區(qū)長(zhǎng)度的標(biāo)準(zhǔn)，沒有必要確保LDD區(qū)在為降低關(guān)態(tài)電流所必須的值以上。另外，通過使上述式(2)進(jìn)一步滿足式(6)，則在薄膜晶體管導(dǎo)通時(shí)，因來自柵電極的電場(chǎng)的作用，柵電極下的低濃度雜質(zhì)區(qū)積累了作為載流子的電子，成為低電阻區(qū)，因而不至引起開態(tài)電流減小。因此，滿足式(2)和式(6)的薄膜晶體管可以在充分確保開態(tài)電流的同時(shí)，將關(guān)態(tài)電流抑制得很小。
另外，通過利用加速電壓在10kV以上、30kV以下，束電流密度在0.05μA/cm2以上、1μA/cm2以下的低速的離子摻雜法進(jìn)行雜質(zhì)摻入，因離子摻雜時(shí)離子的加速電壓低，故而能夠減少摻雜時(shí)的損傷。另外，在摻入雜質(zhì)時(shí)以抗蝕劑作為掩模的場(chǎng)合，還能夠在抗蝕劑不變質(zhì)的條件下干凈地將其除去。
(實(shí)施形態(tài)1-3)
參照?qǐng)D19～圖22對(duì)本發(fā)明的實(shí)施形態(tài)1-3進(jìn)行說明。
圖19是示出使用本發(fā)明的實(shí)施形態(tài)1-3的薄膜晶體管的C-MOS倒相器的布線圖形的平面圖，圖20是它的等效電路圖，圖21是圖19的X-X’向視剖面圖。
C-MOS倒相器50構(gòu)成例如液晶顯示器件的驅(qū)動(dòng)電路。該C-MOS倒相器50由n溝道TFT22和p溝道TFT23構(gòu)成。n溝道TFT22具有與上述實(shí)施形態(tài)1的n溝道TFT1相同的結(jié)構(gòu)，在對(duì)應(yīng)的部分標(biāo)以相同的參照符號(hào)。
p溝道TFT23是非LDD結(jié)構(gòu)的通常型TFT。即TFT23是在玻璃基板2上依次層疊多晶硅層24、由SiO2(二氧化硅)構(gòu)成的柵絕緣層4、由鋁構(gòu)成的柵電極25以及由SiO2構(gòu)成的層間絕緣層6而構(gòu)成。多晶硅層24由位于柵電極25的正下方溝道區(qū)24c、配置在溝道區(qū)24c兩側(cè)的源區(qū)24a(p+層)以及漏區(qū)24b(p+層)構(gòu)成。進(jìn)而在該TFT23上設(shè)置了例如由鋁構(gòu)成的源電極26和漏電極27。源電極26經(jīng)形成在柵絕緣層4和層間絕緣層6上的接觸孔28a與源區(qū)24a相連接。另外，漏電極27經(jīng)形成在柵絕緣層4和層間絕緣層6上的接觸孔28b與漏區(qū)24b相連接。然后，n溝道TFT22的柵電極5和p溝道TFT23的柵電極25如圖20所示，共同連接在輸入端點(diǎn)30上。另外，n溝道TFT22的漏電極8和p溝道TFT23的漏電極27如圖19所示，共同連接在輸出端點(diǎn)31上。
在本實(shí)施形態(tài)1-3中，僅將n溝道TFT的漏極側(cè)制成了在上述實(shí)施形態(tài)1-1中說明過的LDD結(jié)構(gòu)，因而能夠減小TFT的尺寸，可以將源-漏間的距離抑制到6μm左右，與在源、漏兩方形成LDD區(qū)的場(chǎng)合比較，能做成約50％以下的尺寸，可謀求TFT的微細(xì)化。
另外，也可以將n溝道TFT和p溝道TFT兩者都做成LDD結(jié)構(gòu)。但當(dāng)為了減小占據(jù)陣列基板的電路面積，只在n溝道TFT和p溝道TFT的任何一方制作LDD結(jié)構(gòu)時(shí)，最好將其制在n溝道TFT一側(cè)。究其原因，是由于將作為p溝道TFT的載流子的空穴的遷移率與作為n溝道TFT的載流子的遷移率進(jìn)行比較時(shí)，電子的遷移率顯著地高。因此，對(duì)p溝道TFT和n溝道TFT施加相同的電場(chǎng)時(shí)，n溝道TFT受到的載流子的沖擊為大，因而n溝道TFT容易變壞。于是，當(dāng)從謀求防止TFT變壞，提高可靠性的觀點(diǎn)出發(fā)時(shí)，最好在n溝道TFT的一方制作LDD結(jié)構(gòu)。
在圖22中示出了C-MOS倒相器開/關(guān)時(shí)的n-溝道晶體管的偏置狀態(tài)的工作點(diǎn)。這樣，倒相器的n-溝道TFT，在柵極的極性相對(duì)于負(fù)側(cè)的電源總是在高于0的電壓下工作。因此，負(fù)側(cè)的電源總是起作n-溝道TFT的源電極的作用，而輸出一側(cè)總是起作漏電極的作用。因此，只將輸出一側(cè)部分形成該部分，制成上述結(jié)構(gòu)，采用如此構(gòu)成的電路有助于減少陣列基板上的電路部分占有面積。另外，還有助于減少該部分的寄生電容。
(其他事項(xiàng))在實(shí)施形態(tài)1-1～1-3中，雖然對(duì)具有一種類型濃度的LDD區(qū)進(jìn)行了說明，但本發(fā)明不限于此，也可以設(shè)置濃度差不同的多個(gè)LDD區(qū)。即，借助于隨著接近于溝道區(qū)，雜質(zhì)濃度呈階梯式下降的多個(gè)結(jié)區(qū)來構(gòu)成LDD區(qū)，可以使雜質(zhì)濃度有多個(gè)階梯式的變化，因而能使半導(dǎo)體層中的電場(chǎng)集中更加緩和。
另外，上述LDD區(qū)可以只在漏區(qū)和溝道區(qū)之間形成，通過如此構(gòu)成，可以收到降低關(guān)態(tài)電流的效果，同時(shí)還能減小薄膜晶體管的面積。
另外，在實(shí)施形態(tài)1-1～1-3中，雖然用頂柵型TFT進(jìn)行了說明，但對(duì)底柵型TFT也能應(yīng)用本發(fā)明。
另外，在實(shí)施形態(tài)1-1～1-3中說明的薄膜晶體管，在液晶顯示器件以外，也可應(yīng)用于EL器件。即在基板上形成實(shí)施形態(tài)1-1～1-3中所述的多個(gè)薄膜晶體管作為開關(guān)元件，通過制作具有該基板的EL器件，可以制成抑制光電導(dǎo)電流的結(jié)構(gòu)。
(第2組發(fā)明的概念)本發(fā)明的目的在于，采用在抑制薄膜晶體管(以下稱“TFT”)的關(guān)態(tài)電流的同時(shí)，將LDD區(qū)的長(zhǎng)度壓縮到必要的最小限度以抑制開態(tài)電流的減小的結(jié)構(gòu)，從而實(shí)現(xiàn)具有高性能、高可靠性的TFT。因此，本發(fā)明人為了真正求出必要的LDD區(qū)的長(zhǎng)度，通過模擬LDD區(qū)部分以進(jìn)行工作分析，求出電場(chǎng)的施加區(qū)域應(yīng)為若干。
圖23是示出對(duì)以薄層電阻作為參數(shù)，使LDD區(qū)在0.5μm至3μm的范圍內(nèi)變化的Vg-Id特性的模擬結(jié)果的曲線圖。
根據(jù)此結(jié)果可以確認(rèn)，Vg-Id特性雖對(duì)LDD區(qū)的濃度有大的依賴性，但對(duì)LDD區(qū)的長(zhǎng)度卻不具有依賴性。下面對(duì)其原因進(jìn)行考察。
圖24示出了對(duì)TFT處于關(guān)態(tài)(Vg＝-10V，Vd＝6V)時(shí)溝道區(qū)和LDD區(qū)的電場(chǎng)的模擬結(jié)果。
根椐上述模擬結(jié)果可以確認(rèn)，電場(chǎng)的施加區(qū)域依賴于薄層電阻，薄層電阻為20kΩ/□時(shí)其值為0.4μm左右，薄層電阻為100kΩ/□時(shí)其值為1.0μm。
由此可知，即使將LDD區(qū)增大至電場(chǎng)的施加區(qū)域以上，對(duì)電場(chǎng)的緩和作用也無效果，電阻只是串聯(lián)插入晶體管的溝道區(qū)。
另外，圖25是示出具有實(shí)際的LDD區(qū)的TFT的，LDD區(qū)的長(zhǎng)度(ΔL)與關(guān)態(tài)電流以及LDD區(qū)的長(zhǎng)度(ΔL)與開態(tài)電流的關(guān)系的曲線圖。還有，LDD區(qū)的薄層電阻為100kΩ/□。
如圖25(a)所示，即使使LDD區(qū)比1μm長(zhǎng)，也沒有降低關(guān)態(tài)電流的效果，這反映了上述的模擬結(jié)果。另外，如圖25(b)所示，當(dāng)LDD區(qū)比1.5μm長(zhǎng)時(shí)，則不能充分確保開態(tài)電流，開態(tài)電流會(huì)降低。根據(jù)此結(jié)果，通過將LDD區(qū)的范圍定在1μm以上，1.5μm以下，就能夠在充分確保開態(tài)電流的同時(shí)使關(guān)態(tài)電流減小。另外，在以下的實(shí)施形態(tài)中，將根據(jù)上述模擬對(duì)TFT的制作事宜具體地加以說明。另外，在實(shí)際的TFT制作工序中，為切實(shí)保證上述的LDD區(qū)，可以借助掩模對(duì)準(zhǔn)時(shí)的對(duì)準(zhǔn)標(biāo)記來確定，這將在后面進(jìn)行說明。
(實(shí)施形態(tài)2-1)圖26是實(shí)施形態(tài)2-1的薄膜晶體管的簡(jiǎn)化剖面圖，圖27是圖26的概略平面圖。
本實(shí)施形態(tài)2-1示出了將本發(fā)明應(yīng)用于n溝道薄膜晶體管的例子。該薄膜晶體管(以下稱TFT)101是在玻璃基板102上依次層疊膜厚為500的多晶硅層103、由膜厚為1000的SiO2(二氧化硅)構(gòu)成的柵絕緣層104、由鋁構(gòu)成的柵電極105a以及由SiO2構(gòu)成的層間絕緣層106而構(gòu)成。上述柵電極105a以被抗蝕劑膜105b覆蓋而形成。另外，也可以用金屬膜代替上述抗蝕劑膜105b。
另外，上述多晶硅層103由位于柵電極105a的正下方的溝道區(qū)103c、雜質(zhì)濃度高的源區(qū)103a(n+層)、雜質(zhì)濃度高的漏區(qū)(n+層)103b以及雜質(zhì)濃度低的低濃度雜質(zhì)區(qū)(LDD區(qū)n-層)103d、103e構(gòu)成。低濃度雜質(zhì)區(qū)103d夾在源區(qū)103a和溝道區(qū)103c之間，低濃度雜質(zhì)區(qū)103e夾在漏區(qū)103b和溝道區(qū)103c之間。這些低濃度雜質(zhì)區(qū)103d、103e位于抗蝕劑膜105b的從柵電極105a露出的部分105b1、105b2的正下方。因此，低濃度雜質(zhì)區(qū)103d和源區(qū)103a的結(jié)面與抗蝕劑膜105b的端面(圖1的左側(cè)端面)大體一致，低濃度雜質(zhì)區(qū)103d和溝道區(qū)103c的結(jié)面與柵電極105a的端面(圖1的左側(cè)端面)大體一致。另外，低濃度雜質(zhì)區(qū)103e和漏區(qū)103b的結(jié)面與抗蝕劑膜105b的端面(圖1的右側(cè)端面)大體一致，低濃度雜質(zhì)區(qū)103d和溝道區(qū)103c的結(jié)面與柵電極105a的端面(圖1的右側(cè)端面)大體一致。另外，在本發(fā)明中，上述低濃度雜質(zhì)區(qū)的長(zhǎng)度ΔL設(shè)定為1μm以上，1.5μm以下，溝道寬度W設(shè)定為5μm。
另外，在TFT101中，進(jìn)而還設(shè)置了例如由鋁構(gòu)成的源電極107和漏電極108，源電極107經(jīng)形成在柵絕緣層104和層間絕緣層106上的接觸孔109a與源區(qū)103a相連接，而漏電極108經(jīng)形成在柵絕緣層104和層間絕緣層106上的接觸孔109b與漏區(qū)103b相連接。
下面說明本發(fā)明的實(shí)施形態(tài)2-1的薄膜晶體管的制造方法。圖28、圖29是示出本發(fā)明的實(shí)施形態(tài)2-1的薄膜晶體管的制造方法的概略剖面圖，圖30是示出本發(fā)明的實(shí)施形態(tài)2-1的薄膜晶體管的制造方法的流程圖。
(1)首先，用等離子體CVD法在玻璃基板102上淀積膜厚為500的a-Si層115，然后在400C下進(jìn)行脫氫處理(圖28(a))。此脫氫處理的目的是防止進(jìn)行結(jié)晶時(shí)因氫脫離而造成的Si膜耗蝕的發(fā)生。另外，形成a-Si的工序，除等離子體CVD法外，還可采用減壓CVD、濺射等工藝。另外，也可以用等離子體CVD法或其他方法直接淀積多晶硅膜。這時(shí)不需要后面所述的利用激光的退火工序。
(2)其次，借助于使用波長(zhǎng)為308nm的準(zhǔn)分子激光器的激光退火，對(duì)a-Si層115進(jìn)行熔融再結(jié)晶(p-Si化)，形成多晶硅層116(圖28(b))。
(3)接著，將多晶硅層116做成一定形狀的島，形成多晶硅層103(圖28(c))。
(4)接著，在玻璃基板102上，以覆蓋多晶硅層103的形式形成作為柵極絕緣層104的、厚度為1000的SiO2(二氧化硅)層(圖28(d))。
(5)接著，制作作為柵電極105a的、由鋁構(gòu)成的金屬層117(圖28(e))。
(6)接著，將金屬層117構(gòu)制成規(guī)定形狀的圖形，形成柵電極105a(圖28(f))。
(7)接著，以柵電極105a作為掩模進(jìn)行第1次摻雜(圖28(g))。具體而言，用離子摻雜法將磷離子作為雜質(zhì)摻入。據(jù)此，位于柵電極105a的正下方的溝道區(qū)103c成為雜質(zhì)未摻入的區(qū)域。于是，除多晶硅層103的溝道區(qū)103c外的區(qū)域A、B，成為摻入了雜質(zhì)的n-層。另外，該場(chǎng)合的摻雜加速電壓為80kV，束電流密度為1μA/cm2，以高加速度制成低濃度的n型區(qū)。
(8)接著，制作光致抗蝕劑膜118，使其覆蓋柵電極105a(圖28(h))。
(9)接著，將光致抗蝕劑膜118構(gòu)制成圖形，形成抗蝕劑膜105b(圖29(a))。這里，利用圖31～圖34對(duì)(9)的工序加以詳細(xì)說明。圖31是說明形成LDD區(qū)的工序的概略剖面工序圖，圖32是光掩模和基板的斜視圖，圖33是它們的平面圖，圖34是LDD區(qū)形成后的薄膜晶體管的概略剖面圖。
如圖32所示，光掩模140和基板102相向配置，在光掩模140的上方位置配置了對(duì)位用光源(圖中未示出)，利用上述對(duì)位用光源向分別形成在光掩模140和基板102上的對(duì)位標(biāo)記141、142入射激光光束，借助于讀取各個(gè)對(duì)位標(biāo)記的位置信號(hào)進(jìn)行對(duì)位。
在上述光掩模140的規(guī)定位置(光掩模的角部102處)上，形成略呈正方形形狀的對(duì)位標(biāo)記141。另外，在光掩模140的中央位置形成了復(fù)制到基板102上的遮蔽膜的圖形(圖中未示出)。
另外，在玻璃基板102上的與上述對(duì)位標(biāo)記141相對(duì)應(yīng)的位置形成對(duì)位標(biāo)記142。該對(duì)位標(biāo)記142被作成以黑區(qū)包圍在周圍的略呈正方形形狀的透明區(qū)。另外，圖中雖然未示出，但上述對(duì)位標(biāo)記141、142的形狀不限于正方形，例如也可作成圓形等形狀。
然后如圖33(a)所示，在光掩模140和基板102的位置沒有偏移時(shí)，形成在光掩模140上的對(duì)位標(biāo)記141位于形成在基板102上的對(duì)位標(biāo)記142的透明區(qū)的中央，在以該狀態(tài)形成LDD區(qū)的場(chǎng)合，該LDD區(qū)103d、103e的長(zhǎng)度ΔL被設(shè)定為1.25μm。
另外，已經(jīng)知道，若上述基板102和光掩模140的位置有偏移，對(duì)位標(biāo)記141未進(jìn)入對(duì)位標(biāo)記142內(nèi)，所形成的LDD區(qū)的長(zhǎng)度則大于1.5μm，因此，在這樣的場(chǎng)合下，以使對(duì)位標(biāo)記141進(jìn)入對(duì)位標(biāo)記142內(nèi)的方式進(jìn)行基板和光掩模的對(duì)位。另外，即使將上述對(duì)位標(biāo)記141調(diào)整到對(duì)位標(biāo)記142的中央，實(shí)際上有時(shí)也如圖33(b)所示，在紙面上左右擺動(dòng)。但是，在本發(fā)明的場(chǎng)合，由于對(duì)位裝置的精度為±0.25μm，所以能夠?qū)?duì)位標(biāo)記141置于對(duì)位標(biāo)記142內(nèi)。這樣一來，就能夠如圖34所示，將所形成的LDD區(qū)3d、3e的長(zhǎng)度控制在1～1.5μm以內(nèi)。另外，對(duì)位裝置的精度為±0.25μm，若使用精度更高的對(duì)位裝置，可進(jìn)一步減小LDD區(qū)的分散性。
下面對(duì)上述基板和光掩模的對(duì)位工序進(jìn)行說明。
如圖31(a)所示，在柵電極105a上形成作遮蔽膜的光致抗蝕劑。
接著，如圖31(b)、(c)所示，經(jīng)光掩模140對(duì)該光致抗蝕劑進(jìn)行曝光，再進(jìn)行顯影形成具有規(guī)定圖形形狀的遮蔽膜105b。
這時(shí)，如上所述，要在確認(rèn)對(duì)位標(biāo)記141進(jìn)入對(duì)位標(biāo)記142的透明部分內(nèi)之后再進(jìn)行曝光。
(10)接著，如圖29(b)所示，用抗蝕劑膜105b作為掩模進(jìn)行第2次摻雜。具體而言，用離子摻雜法將磷離子作為雜質(zhì)摻入。這時(shí)的摻雜加速電壓為12kV，束電流密度為0.5μA/cm2，以低加速度制成高濃度的n型區(qū)。
由此，在多晶硅層103中除位于抗蝕劑膜105b正下方的區(qū)域之外的區(qū)域摻入了離子。因此，經(jīng)第1次離子摻雜已經(jīng)摻入了雜質(zhì)的區(qū)域A、B中未被抗蝕劑膜105b覆蓋的區(qū)域(相當(dāng)于源區(qū)103a、漏區(qū)103b)，因雜質(zhì)的進(jìn)一步摻入而成為高雜質(zhì)濃度區(qū)(n+層)。另一方面，區(qū)域A、B中被抗蝕劑膜105b覆蓋的區(qū)域(相當(dāng)于低濃度雜質(zhì)區(qū)103d、103e)，因第2次離子摻雜時(shí)未摻入雜質(zhì)而成為低濃度雜質(zhì)區(qū)(n-層)。這樣，可以在源區(qū)103a(n+層)和溝道區(qū)103c之間形成低濃度雜質(zhì)區(qū)103d(n-層)，而在漏區(qū)103b(n+層)和溝道區(qū)103c之間形成低濃度雜質(zhì)區(qū)103e(n-層)。然而由于以柵電極105a作為掩模進(jìn)行第1次離子摻雜后，進(jìn)而又以抗蝕劑膜105b作為掩進(jìn)行了第2次離子摻雜，所以可以自對(duì)準(zhǔn)地形成源區(qū)103a，低濃度雜質(zhì)區(qū)103d、103e以及漏區(qū)103b，能夠?qū)烹姌O105與源區(qū)103a重疊的部分，以及柵電極105與漏區(qū)103b重疊的部分抑制得小到可以忽略不計(jì)的程度。因此，可以形成LDD區(qū)的長(zhǎng)度為1～1.5μm的薄膜晶體管，在能降低關(guān)態(tài)電流的同時(shí)，還能盡可能地抑制開態(tài)電流的下降。
(11)接著，制作層間絕緣層(SiOx)106(圖29(c))。
(12)接著，在層間絕緣層106和柵極絕緣層104上開接觸孔109a、109b(圖29(d))。
(13)然后用濺射法在接觸孔109a、109b中充填如鋁之類的金屬層，并將金屬層的上部構(gòu)制成具有規(guī)定形狀的圖形，以形成源電極107和漏電極108(圖29(e))。這樣，就制成了TFT101。
在上述例子中，就n溝道TFT進(jìn)行了說明，但是對(duì)p溝道TFT也能用同樣的制造工藝制造。
在圖35中示出了用上述制造方法制成的薄膜晶體管的電壓/電流特性，并在圖36中示出了該關(guān)態(tài)電流在基板面內(nèi)的分散性。
如圖35所示，本實(shí)施形態(tài)2-1的TFT101(L3的曲線圖)，因作為高電阻區(qū)的LDD區(qū)短至1～1.5μm，所以能夠確保穩(wěn)定的、大的開態(tài)電流和小的關(guān)態(tài)電流。
另外，不言而喻，如果提高準(zhǔn)直儀的對(duì)準(zhǔn)精度，可以進(jìn)一步減少LDD區(qū)的長(zhǎng)度。另外，通過增加n-區(qū)的載流子濃度，雖然電場(chǎng)的施加區(qū)域變小，但另一方面，因電場(chǎng)的峰值變高，所以關(guān)態(tài)電流增加。
在圖37中示出了以LDD區(qū)的濃度作為參數(shù)的、薄膜晶體管的Vg-Id特性的模擬結(jié)果。
LDD區(qū)的薄層電阻在20kΩ/□以下時(shí)關(guān)態(tài)電流急劇變大。因此，n-區(qū)的薄層電阻至少必須為20kΩ/□以上的值。另一方面，當(dāng)使LDD區(qū)的薄層電阻為100kΩ/□以上時(shí)，晶體管的開態(tài)電流下降，液晶面板的工作變得不穩(wěn)定。因此，LDD區(qū)的薄層電阻的范圍最好定在20kΩ/□以上，100kΩ/□以下。
另外，最初的摻雜利用加速電壓在10kV以上、30kV以下，束電流密度在0.05μA/cm2以上、1μA/cm2以下的低速的離子摻雜法進(jìn)行，因離子摻雜時(shí)的離子的加速電壓低，故而能夠減少摻雜時(shí)的損傷。
另外，在第1次摻雜時(shí)以抗蝕劑作為掩模的場(chǎng)合，還能夠在抗蝕劑不變質(zhì)的條件下干凈地將其除去。
或者，第2次摻雜利用加速電壓在30kV以上，束電流密度在1μA/cm2以上的高速的離子摻雜法，從而在第2次離子摻雜時(shí)可以向多晶硅中注入充足的離子。
另外，本實(shí)施形態(tài)2-1，是在將構(gòu)成TFT101的LDD區(qū)的長(zhǎng)度ΔL定在1μm以上、1.5μm以下，源-漏間電壓V1c定為6V，溝道寬度W定為6μm的條件下進(jìn)行的。然而一般說來，關(guān)態(tài)電流由源/漏間的電場(chǎng)決定，由于V1c只施加于溝道區(qū)/LDD區(qū)，故電場(chǎng)強(qiáng)度可以表示為V1c/ΔL(Solid State Electron，38，2075(1995))。這樣，電場(chǎng)強(qiáng)度可用下式表示。
4×106＜V1c/ΔL＜6×106然后，由于關(guān)態(tài)電流與溝道寬度W成正比，所以可以用下面的式(3)表示上述LDD區(qū)的長(zhǎng)度ΔL、上述源-漏間電壓V1c和溝道寬度W之間的關(guān)系。
ΔL＞(W·V1c)/36···(3)下面對(duì)上述式(3)的意義加以說明。在TFT向小型化進(jìn)展的場(chǎng)合，上述ΔL、W的值變小，與此相隨，源-漏間電壓V1c降低。于是，在表2中示出了使LDD區(qū)的長(zhǎng)度ΔL、源-漏間電壓V1c和溝道寬度W發(fā)生變化的TFT特性。
表2

(L＝12μm，開態(tài)電流為○(表示)開態(tài)電流可確保，關(guān)態(tài)電流為○(表示)關(guān)態(tài)電流被抑制)。
如表2所示，實(shí)驗(yàn)例1～5、7(即滿足上述式(1)的實(shí)驗(yàn)例)能夠抑制關(guān)態(tài)電流，而實(shí)驗(yàn)例6(即不滿足上述式(3)的實(shí)驗(yàn)例)不能抑制關(guān)態(tài)電流。
另外，當(dāng)上述溝道區(qū)的溝道寬度為W時(shí)，LDD區(qū)的長(zhǎng)度ΔL、溝道區(qū)的溝道長(zhǎng)度L和溝道寬度W之間的關(guān)系可用下面的式(4’)表示。
ΔL＜3·(W/L)···(4’)上述式(4’)是表示開態(tài)電流的界限的式子，是根據(jù)開態(tài)電流與W/L成正比而導(dǎo)出的條件，開態(tài)電流的條件是根據(jù)在W/L＝0.5時(shí)，ΔL減少至1.5μm以下的實(shí)驗(yàn)結(jié)果導(dǎo)出的。然后如表2所示，滿足上述式(4’)的實(shí)驗(yàn)例1、3、4、6能夠確保開態(tài)電流。
另外，根據(jù)上述式(4’)，進(jìn)而還可用下面的式(4)作為確保開態(tài)電流的最佳條件，從而確保開態(tài)電流。
ΔL＜1.5·(W/L)···(4)這樣，當(dāng)薄膜晶體管關(guān)斷時(shí)，由于上述低濃度雜質(zhì)區(qū)成為載流子耗盡的高電阻層，所以能使關(guān)態(tài)電流降低。然后，根據(jù)上述式(3)時(shí)可以確定LDD區(qū)長(zhǎng)度的標(biāo)準(zhǔn)，因而沒有必要確保LDD區(qū)在為關(guān)態(tài)電流降低所必須的值以上。另外，通過滿足上述式(3)，進(jìn)而滿足式(4)，當(dāng)薄膜晶體管為開態(tài)時(shí)，由于來自柵電極的電場(chǎng)的作用，柵電極下的低濃度雜質(zhì)區(qū)積累作為載流子的電子，變成低電阻區(qū)，因而不引起開態(tài)電流減小。由此，滿足式(3)和式(4)的薄膜晶體管能夠在充分確保開態(tài)電流的同時(shí)，還能將關(guān)態(tài)電流抑制得很小。
另外，雖然對(duì)上述溝道寬度為5μm的情形進(jìn)行了敘述，但在使溝道區(qū)的溝道寬度W微細(xì)化，使其至2μm以下的場(chǎng)合，上述關(guān)系式式(3)、式(4)尤其是制造薄膜晶體管方面的有效方針。
(實(shí)施形態(tài)2-2)關(guān)于本實(shí)施形態(tài)2-2，在上述實(shí)施形態(tài)2-1的制造工序中形成抗蝕劑膜105b時(shí)，不使用上述對(duì)位標(biāo)記將LDD區(qū)的長(zhǎng)度定在1μm以上、1.5μm以下，而是依靠將LDD區(qū)的長(zhǎng)度滿足1μm以上、1.5μm以下的條件的制品定為合格品的檢測(cè)工序，得到LDD區(qū)在上述范圍內(nèi)的薄膜晶體管。因此，能夠在充分確保開態(tài)電流的同時(shí)，將關(guān)態(tài)電流抑制得很小。另外，在本實(shí)施形態(tài)2-2中，對(duì)LDD區(qū)不是限定在1μm以上、1.5μm以下，而可以定在于上述實(shí)施形態(tài)2-1中說明過的式(3)、式(4)的范圍內(nèi)。
(其他事項(xiàng))在上述實(shí)施形態(tài)2-1、2-2中，雖然對(duì)有一種類型濃度的低濃度雜質(zhì)區(qū)進(jìn)行了說明，但本發(fā)明不限于此，也可以設(shè)置濃度差不同的多個(gè)低濃度雜質(zhì)區(qū)。即，借助于由隨著接近于溝道區(qū)，雜質(zhì)濃度呈階梯式下降的多個(gè)結(jié)區(qū)來構(gòu)成低濃度雜質(zhì)區(qū)，可以使雜質(zhì)濃度有多個(gè)階梯式的變化，因而能使半導(dǎo)體層中的電場(chǎng)集中更加緩和。
另外，上述低濃度雜質(zhì)區(qū)可以只在漏區(qū)和溝道區(qū)之間形成，通過如此構(gòu)成，可以收到降低關(guān)態(tài)電流的效果，同時(shí)還能減小薄膜晶體管的面積。此外，這樣的薄膜晶體管也可以在液晶顯示器件以外應(yīng)用。
另外，在C-MOS倒相器電路中，p溝道薄膜晶體管和n溝道薄膜晶體管之中的至少是n溝道薄膜晶體管可以用實(shí)施形態(tài)2-1、2-2的薄膜晶體管構(gòu)成。
工業(yè)上利用的可能性如以上說明的那樣，根據(jù)本發(fā)明的構(gòu)成，可以充分達(dá)到本發(fā)明課題的目的。
即，第1組發(fā)明在能充分確保開態(tài)電流的同時(shí)，還能壓低光照射時(shí)的光電導(dǎo)電流，因而功耗小，并對(duì)可靠性的提高和特性的提高有極大效果。
另外，第2組發(fā)明在能充分確保開態(tài)電流的同時(shí)，還能壓低關(guān)態(tài)電流，因而可以提供功耗小，并且對(duì)可靠性的提高和特性的提高有極大效果的薄膜晶體管。
權(quán)利要求
1.一種薄膜晶體管，其特征在于其構(gòu)成如下具有形成溝道區(qū)和配置在該溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)的多晶硅半導(dǎo)體層，在上述溝道區(qū)和上述漏區(qū)之間形成耗盡層，該耗盡層的寬度和光照射上述溝道區(qū)時(shí)產(chǎn)生的光電導(dǎo)電流呈正比關(guān)系，為將上述光電導(dǎo)電流限制在規(guī)定的容許值以內(nèi)，將耗盡層的寬度定在了基于上述正比關(guān)系求得的值以下。
2.如權(quán)利要求1所述的薄膜晶體管，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(1)的關(guān)系成立(R+30)·W＜A···(1)
3.如權(quán)利要求2所述的薄膜晶體管，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(2)的關(guān)系成立(R+30)·W＜1×103···(2)
4.如權(quán)利要求3所述的薄膜晶體管，其特征在于上述溝道區(qū)的溝道寬度W在2μm以下。
5.如權(quán)利要求3所述的薄膜晶體管，其特征在于上述漏區(qū)的薄層電阻在20kΩ/□以上，100kΩ/□以下。
6.如權(quán)利要求4所述的薄膜晶體管，其特征在于上述漏區(qū)的薄層電阻在20kΩ/□以上，100kΩ/□以下。
7.一種薄膜晶體管，具有配置了溝道區(qū)以及在該溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)的多晶硅半導(dǎo)體層，在液晶顯示器件中用作開關(guān)元件，其特征在于構(gòu)成上述液晶顯示器件的背光的亮度在2000(cd/m2)以上的場(chǎng)合，在上述源區(qū)和上述溝道區(qū)之間，或者在上述漏區(qū)和上述溝道區(qū)之間至少某一方形成雜質(zhì)濃度低于源區(qū)和漏區(qū)的低濃度雜質(zhì)區(qū)，并且該低濃度雜質(zhì)區(qū)的長(zhǎng)度ΔL在1.0μm以下。
8.一種薄膜晶體管，具有形成了溝道區(qū)以及配置在溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)，在上述源區(qū)和溝道區(qū)之間，或者在漏區(qū)和溝道區(qū)之間至少某一方形成雜質(zhì)濃度低于源區(qū)和漏區(qū)的低濃度雜質(zhì)區(qū)的多晶硅半導(dǎo)體層，其特征在于，當(dāng)上述低濃度雜質(zhì)區(qū)的長(zhǎng)度記作ΔL(μm)，源-漏間電壓記作V1c(V)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(3)的關(guān)系成立ΔL＞(W·V1c)/36···(3)
9.如權(quán)利要求8所述的薄膜晶體管，其特征在于當(dāng)上述溝道區(qū)的溝道長(zhǎng)度記作L(μm)時(shí)，式(4)的關(guān)系成立ΔL＜1.5·(W/L)···(4)
10.如權(quán)利要求9所述的薄膜晶體管，其特征在于上述溝道區(qū)的溝道寬度W(μm)在2μm以下。
11.如權(quán)利要求9所述的薄膜晶體管，其特征在于上述低濃度雜質(zhì)區(qū)的薄層電阻在20kΩ/□以上，100kΩ/□以下。
12.如權(quán)利要求10所述的薄膜晶體管，其特征在于上述低濃度雜質(zhì)區(qū)的薄層電阻在20kΩ/□以上，100kΩ/□以下。
13.如權(quán)利要11所述的薄膜晶體管，其特征在于上述低濃度雜質(zhì)區(qū)僅在漏區(qū)和溝道區(qū)之間形成。
14.一種液晶顯示器件，具有以權(quán)利要求1所述的薄膜晶體管作為開關(guān)元件的液晶面板部；以及從背面向上述液晶面板部供給光的背光部，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，上述背光部的亮度記作B(cd/m2)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(5)的關(guān)系成立(R+30)·B·W＜C···(5)
15.如權(quán)利要求14所述的液晶顯示器件，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，上述背光部的亮度記作B(cd/m2)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(6)的關(guān)系成立(R+30)·B·W＜1×106···(6)
16.一種EL器件，在具有薄膜晶體管的基板上形成的像素電極的上層有發(fā)光層，并在該發(fā)光層的上層形成對(duì)置電極，其特征在于上述薄膜晶體管是權(quán)利要求1所述的薄膜晶體管，當(dāng)照射該薄膜晶體管的溝道區(qū)的光強(qiáng)記作B(cd/m2)時(shí)，式(5)的關(guān)系成立(R+30)·B·W＜C···(5)
17.如權(quán)利要求16所述的EL顯示器件，其特征在于當(dāng)上述漏區(qū)的薄層電阻記作R(kΩ/□)，照射上述溝道區(qū)的光強(qiáng)記作B(cd/m2)，上述溝道區(qū)的溝道寬度記作W(μm)時(shí)，式(6)的關(guān)系成立(R+30)·B·W＜1×106···(6)
18.一種薄膜晶體管的制造方法，包括在絕緣基板上形成多晶硅半導(dǎo)體層的多晶硅半導(dǎo)體層形成工序；在上述多晶硅半導(dǎo)體層上形成柵絕緣膜的柵絕緣膜形成工序；在上述柵絕緣膜上將柵電極形成圖形的柵電極形成工序；將上述柵電極的側(cè)面氧化，形成覆蓋該柵電極側(cè)面的金屬氧化膜的陽極氧化工序；以及以上述柵電極作為掩模對(duì)上述多晶硅半導(dǎo)體層摻入雜質(zhì)的摻雜工序，其特征在于控制在上述陽極氧化工序中形成的金屬氧化膜的膜厚，使在上述摻雜工序中形成的低濃度雜質(zhì)區(qū)的長(zhǎng)度ΔL在1.0μm以下。
19.一種薄膜晶體管的制造方法，其特征在于，包括在絕緣基板上形成多晶硅半導(dǎo)體層的多晶硅半導(dǎo)體層形成工序；在上述多晶硅半導(dǎo)體層上形成柵絕緣膜的柵絕緣膜形成工序；在上述柵絕緣膜上將柵電極形成圖形的柵電極形成工序；以上述柵電極作為掩模對(duì)上述多晶硅半導(dǎo)體層摻入雜質(zhì)的第1摻雜工序；借助于上述第1摻雜工序在摻入雜質(zhì)的半導(dǎo)體區(qū)域上形成遮蔽膜，通過各向異性刻蝕將該遮蔽膜形成圖形的遮蔽膜形成工序；以及以上述遮蔽膜作為掩模對(duì)上述多晶硅半導(dǎo)體層摻入雜質(zhì)，使在遮蔽膜的下部區(qū)域和除此以外的區(qū)域存在雜質(zhì)濃度差，在源區(qū)和溝道區(qū)之間，或者在漏區(qū)和溝道區(qū)之間至少任何一方，形成雜質(zhì)濃度低于源區(qū)和漏區(qū)的低濃度雜質(zhì)區(qū)，使該低濃度雜質(zhì)區(qū)的長(zhǎng)度在1.0μm以下的第2摻雜工序。
20.如權(quán)利要求19所述的薄膜晶體管的制造方法，其特征在于包含以上述低濃度雜質(zhì)區(qū)的長(zhǎng)度ΔL在1.0μm以下的制品為合格品的檢測(cè)工序。
全文摘要
本發(fā)明的課題是一種抑制光照時(shí)的關(guān)態(tài)電流(光電導(dǎo)電流),提供實(shí)現(xiàn)了高性能、高可靠性的薄膜晶體管。亦即提供有如下結(jié)構(gòu)的薄膜晶體管:具有形成溝道區(qū)和配置在該溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)的多晶硅半導(dǎo)體層,在上述溝道區(qū)和上述漏區(qū)之間形成耗盡層,該耗盡層的寬度與光照射上述溝道區(qū)時(shí)產(chǎn)生的光電導(dǎo)電流呈正比關(guān)系,為將上述光電導(dǎo)電流控制在規(guī)定的容許值以內(nèi),將耗盡層的寬度定在了基于上述正比關(guān)系求得的值以下。
文檔編號(hào)G02F1/1368GK1359541SQ00809707
公開日2002年7月17日 申請(qǐng)日期2000年9月14日 優(yōu)先權(quán)日2000年4月28日
發(fā)明者南野裕, 岡田隆史, 山野敦浩, 千田耕司 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社