專(zhuān)利名稱(chēng)：半導(dǎo)體襯底及其制造方法
近年來(lái)，在DRAM等電子器件中，追求更加高速和省電。作為實(shí)現(xiàn)高速和省電的一個(gè)手段，使用SOI(絕緣體基硅)襯底來(lái)代替常用的硅襯底(體硅襯底)。
SOI襯底是具有絕緣區(qū)域上存在硅區(qū)域構(gòu)造的襯底，其形成方法有多種，例如，貼合法、SIMOX(注氧隔離)法，ELTRAN(外延層轉(zhuǎn)移)法等。
但是，由于現(xiàn)有SOI襯底形成方法花費(fèi)成本，存在不適合DRAM等民用電子器件的問(wèn)題。而且，由于難以形成缺陷少的硅區(qū)域(元件形成區(qū)域)，與使用體硅襯底的情況相比，具有不能得到足夠可靠性的問(wèn)題。
本發(fā)明的目的是提供半導(dǎo)體襯底及其制造方法，它具有能夠形成不導(dǎo)致成本升高和可靠性降低的SOI結(jié)構(gòu)。
為了達(dá)到上述目的，按照本發(fā)明第一方面的半導(dǎo)體襯底，特征在于在半導(dǎo)體襯底中設(shè)有平板狀的空洞。
其中，不必在大致整個(gè)半導(dǎo)體襯底上設(shè)置空洞(在整個(gè)襯底設(shè)置不是說(shuō)半導(dǎo)體襯底被空洞的上下分?jǐn)?，只需在必要的地方、具體說(shuō)只需在要享有SOI襯底優(yōu)點(diǎn)的地方設(shè)置就足夠。
而且，按照本發(fā)明第二方面的半導(dǎo)體襯底，特征在于在半導(dǎo)體襯底中部分設(shè)置平板狀的絕緣部件。
按照本發(fā)明第三方面的半導(dǎo)體襯底制造方法，特征在于包括下列工序在半導(dǎo)體襯底表面上形成多個(gè)第一溝槽；通過(guò)對(duì)上述半導(dǎo)體襯底進(jìn)行熱處理，將所述多個(gè)第一溝槽變成一個(gè)平板狀的空洞。
按照本發(fā)明第四方面的半導(dǎo)體襯底制造方法，特征在于包括下列工序在半導(dǎo)體襯底表面，在形成多個(gè)第一溝槽的同時(shí)，形成開(kāi)口面比所述第一溝槽大的第三溝槽；通過(guò)對(duì)上述半導(dǎo)體襯底進(jìn)行熱處理，將所述多個(gè)第一溝槽和所述第三溝槽變成具有平板狀空間區(qū)域、且在所述半導(dǎo)體襯底表面有開(kāi)口面的不閉合的一個(gè)空洞。
這種半導(dǎo)體襯底制造方法的優(yōu)選形式為以下種類(lèi)。
(1)進(jìn)一步包括下列工序形成平板狀的空洞后，在半導(dǎo)體襯底的表面形成得到平板狀空洞的第二溝槽；將絕緣膜埋入第二溝槽和平板狀空洞內(nèi)部。
(2)形成平板狀空洞后，通過(guò)熱氧化在平板狀空洞的內(nèi)表面形成氧化膜。然后，根據(jù)需要進(jìn)行上述工序(1)。
(3)在第一溝槽的最短間隔為D、具有與第一溝槽開(kāi)口面的面積相同的面積的圓的半徑為R的情況下，布局多個(gè)第一溝槽，使得D＜4R。
(4)作為半導(dǎo)體襯底，使用硅襯底。
(5)在上述(4)中，在負(fù)壓下且SiO2被還原的氣氛中進(jìn)行形成空洞的熱處理。
(6)在上述(4)中，在負(fù)壓下且氫氣氛中進(jìn)行形成空洞的熱處理。
(7)在上述(4)中，在負(fù)壓且1000℃以上1200℃以下進(jìn)行形成空洞的熱處理。
如果是本發(fā)明第一或第二方面結(jié)構(gòu)的半導(dǎo)體襯底，通過(guò)按照本發(fā)明第三或第四方面的半導(dǎo)體襯底的制造方法，能夠形成不引起成本上升和可靠性降低的SOI結(jié)構(gòu)。
能防止成本上升的原因是，通過(guò)由熱處理將半導(dǎo)體襯底形成的多個(gè)溝槽變成一個(gè)空洞的簡(jiǎn)單工序，形成SOI結(jié)構(gòu)的絕緣區(qū)域。
而且，在該方法中，由于形成多個(gè)溝槽的區(qū)域變成SOI結(jié)構(gòu)，能只在所要的區(qū)域做成SOI結(jié)構(gòu)。因此，只在需要SOI結(jié)構(gòu)的區(qū)域形成SOI結(jié)構(gòu)，能進(jìn)一步抑制成本的上升，且器件設(shè)計(jì)的自由度也更高。
能防止可靠性降低的理由是，從上述多個(gè)溝槽向一個(gè)空洞的形狀變化，是通過(guò)以使半導(dǎo)體襯底表面能量最小的方式產(chǎn)生的半導(dǎo)體表面遷移，形成元件的半導(dǎo)體區(qū)域的結(jié)晶性作成與通常的單結(jié)晶半導(dǎo)體程度相同。
通過(guò)本說(shuō)明書(shū)的記載和附圖將理解本發(fā)明的上述以及其它目的和新特征。
圖1A-1E是顯示本發(fā)明第一實(shí)施例的平板狀空洞形成方法的截面圖。
圖2A-2C是用于說(shuō)明不發(fā)生從多個(gè)溝槽向一個(gè)平板狀空洞改變形狀的例子的截面圖。
圖3A-3C是圖1C所示溝槽設(shè)置例子及由此形成的平板狀空洞平面圖。
圖4是顯示將本發(fā)明適用于DRAM/LOGIC混載的例子的截面圖。
圖5A-5L是顯示本發(fā)明第二實(shí)施例的MOS晶體管制造方法的截面圖。
圖6A-6D是顯示本發(fā)明第三實(shí)施例的MOS晶體管制造方法的截面圖。
圖7是顯示本發(fā)明第三實(shí)施例的MOS晶體管的截面圖。
圖8A-8G是顯示本發(fā)明第四實(shí)施例的MOS晶體管制造方法前一半的截面圖和后一半的截面圖。
圖9是圖8B所示溝槽設(shè)置例子和由此形成的平板狀空洞平面圖。
圖10是顯示本發(fā)明第四實(shí)施例的MOS晶體管的截面圖。
圖11A-11B是說(shuō)明第一-第四實(shí)施例中已說(shuō)明的SON襯底形成方法的應(yīng)改善之處。
圖12A-12E是顯示本發(fā)明第五實(shí)施例的SON襯底形成方法的截面圖。
圖13A-13是說(shuō)明對(duì)初期溝槽形狀所得到的空洞形狀的圖。
圖14是說(shuō)明對(duì)初期溝槽形狀所得到的空洞個(gè)數(shù)的圖。
圖15A-15C是顯微鏡照片，顯示ESS寬度變寬時(shí)平板狀ESS已壓壞。
圖16是用于計(jì)算ESS結(jié)構(gòu)強(qiáng)度的ESS結(jié)構(gòu)模型。
圖17是顯示對(duì)硅層厚度不同(0.1μm,1μm)的ESS結(jié)構(gòu)計(jì)算的板寬與撓度關(guān)系的圖。
圖18是顯示形成大面積ESS的有效熱處理順序。
圖19是顯示通過(guò)計(jì)算求出的SON層厚度與撓度量關(guān)系的圖。
圖20A-20E是顯示本發(fā)明第八實(shí)施例的SON襯底形成方法的截面圖。
圖21是使用SON襯底制作MOS晶體管的截面圖。
圖22A-22B是說(shuō)明第八實(shí)施例SON襯底形成方法變形例的截面圖。
圖23A-23D是顯示本發(fā)明第九實(shí)施例的SON襯底形成方法的截面圖。
圖24是顯示現(xiàn)有的具有SiGe層的襯底的截面圖。
圖25是顯示本發(fā)明第九實(shí)施例的SON襯底的截面圖。
圖26是本發(fā)明第十實(shí)施例的三維周期構(gòu)造體的模式圖。
圖27A-27C是說(shuō)明圖26的三維周期構(gòu)造體的制造方法的截面圖。
圖28A-28C是接著圖27A-27C說(shuō)明同一三維周期構(gòu)造體制造方法的截面圖。
圖29是本發(fā)明第十一實(shí)施例的三維狀態(tài)構(gòu)造體的模式圖。
圖30A-30C是說(shuō)明圖29的三維周期構(gòu)造體制造方法的截面圖。
圖31A-31C接著圖30A-30C說(shuō)明同一三維周期構(gòu)造體制造方法的截面圖。
圖32是顯示本發(fā)明第十二實(shí)施例的光波導(dǎo)斜視圖。
圖33是顯示現(xiàn)有光波導(dǎo)的斜視圖。
圖34A-34B是本發(fā)明第十三實(shí)施例的具有電感的半導(dǎo)體裝置平面圖和截面圖。
圖35是本發(fā)明第十三實(shí)施例的具有電容的半導(dǎo)體裝置的截面圖。
圖36是本發(fā)明第十四實(shí)施例的具有冷卻管的硅襯底斜視圖。
圖37是第十四實(shí)施例的具有冷卻管的硅襯底截面圖。
圖38A-38D是本發(fā)明第十五實(shí)施例的SON襯底的截面圖。
圖39的曲線(xiàn)圖表示ESS上提供的硅襯底的厚度和撓度之間的關(guān)系。
圖40A和圖40B示出了SON襯底，從其上方看具有圓形的空洞5。
圖41A和圖41B示出了本發(fā)明第十六實(shí)施例中的壓力傳感器。
圖42示出了改進(jìn)的用于第十六實(shí)施例的壓力傳感器。
圖43A和圖43B示出了另一個(gè)改進(jìn)的用于第十六實(shí)施例的壓力傳感器。
圖44示出了又一個(gè)改進(jìn)的用于第十六實(shí)施例的壓力傳感器。
下面參照


本發(fā)明的實(shí)施例。
(第一實(shí)施例)圖1A-1E是顯示本發(fā)明第一實(shí)施例的具有平板狀空洞ESS(EmptySpace in Sillicon)的硅襯底，即最終的所謂SOI襯底構(gòu)成的SON(Sillicon On Nothing)襯底形成方法的截面圖。
首先，如圖1A所示，在單結(jié)晶的硅襯底1上形成掩模材料2，然后在其上形成光致抗蝕劑圖形3。關(guān)于掩模材料2在后面說(shuō)明。
然后如圖1B所示，將光致抗蝕劑圖形3作為掩模，通過(guò)各向異性腐蝕例如RIE來(lái)構(gòu)圖掩模材料2，將光致抗蝕劑圖形3的圖形轉(zhuǎn)印到掩模材料2。
然后如圖1C所示，炭化并剝離光致抗蝕劑圖形3后，將掩模材料2作為掩模，通過(guò)各向異性腐蝕例如RIE來(lái)構(gòu)圖硅襯底，在硅襯底的表面二維排列形成多個(gè)溝槽4。
其中，溝槽4的半徑為0.2μm，深度為2μm、溝槽2的最短間隔為0.8μm。溝槽4的布局在后面說(shuō)明。
掩模材料2優(yōu)選按各向異性腐蝕構(gòu)圖硅襯底1時(shí)與硅相比腐蝕速率十分慢的材料，例如在各向異性腐蝕中使用RIE時(shí)，氧化硅膜、或氮化硅膜與氧化硅膜的層疊膜等適合。
接著，除去掩模材料2后，通過(guò)在負(fù)壓下(比大氣壓還低的壓力)的非氧化性氣氛、優(yōu)選還原SiO2的氣氛，例如1100℃、10Torr的100％氫氣氛中進(jìn)行高溫退火，經(jīng)圖1D如圖1E所示，各溝槽4的開(kāi)口面被閉合后形成空洞，再通過(guò)將各溝槽4所形成的空洞相互一體化，在硅襯底1的內(nèi)部形成一個(gè)平板狀的空洞5。其中，雖然熱處理溫度是1100℃，但其也可以高于1100℃。
這種形狀變化，是在硅襯底1表面的氧化硅膜被除去后，以使表面能量最小的方式產(chǎn)生的硅表面遷移。
其中，是否形成平板狀的空洞，取決于初期溝槽4的布局。在如本實(shí)施例這樣溝槽4的最短間隔為0.8μm的情況下，如圖1E所示，在將各溝槽4的底中所形成的空洞相互一體化后，形成大的平板狀空洞。而在溝槽4的最短間隔為0.9μm的情況下，如圖2所示，在各溝槽4中僅形成球狀空洞6。
關(guān)于溝槽4的布局用平面圖進(jìn)一步詳細(xì)說(shuō)明。圖3是顯示溝槽4布局的平面圖。圖3各溝槽4布局的右邊還顯示由其構(gòu)成的平板狀空洞5的平面圖。各溝槽4布局的平面圖的W-W’截面圖與圖1C的截面圖相當(dāng)，各平板狀空洞5的平面圖的W-W’截面圖與圖1E的截面圖相當(dāng)。
圖中，D表示溝槽4的間隔，R表示溝槽的半徑。且空洞5的長(zhǎng)邊方向的尺寸為如100μm程度。另外，空洞5的短邊方向的最大尺寸與芯片的尺寸程度相同，另一方面最小尺寸與邏輯部的MOS晶體管區(qū)域尺寸相同。
按照本發(fā)明人的研究，D＞4.5R時(shí)，不能形成平板狀空洞，只在各溝槽下部形成球狀空洞，在D＜4R時(shí)，能形成平板狀空洞。另外，4R≤D≤4.5R時(shí)，有時(shí)能形成平板狀空洞，有時(shí)不能形成。
因此，在圖3所示的各溝槽布局中，通過(guò)設(shè)定為D＜4R，將各溝槽4的底部所形成的空洞一體化，能夠在初期形成溝槽4的區(qū)域下有選擇地形成平板狀空洞5。
即，按照本實(shí)施例，通過(guò)只在形成平板狀空洞5的區(qū)域，以滿(mǎn)足D＜4R的方式布局溝槽4，能夠只在該區(qū)域下形成平板狀空洞5，能夠形成在單晶片面內(nèi)具有部分平板狀空洞(介電體區(qū)域)的硅襯底。
這意味著能夠只將單晶片面內(nèi)所要的區(qū)域作成SOI結(jié)構(gòu)，在該區(qū)域能享有高速、低耗電等的SOI襯底優(yōu)點(diǎn)。因此，能夠不用高價(jià)襯底即SOI襯底，而享有SOI襯底的優(yōu)點(diǎn)。
而且，與SIMOX和ELTRAN等SOI襯底不同，在形成元件的硅區(qū)域中不產(chǎn)生缺陷。由于某種原因，通過(guò)使溝槽表面能量最小而產(chǎn)生的硅表面遷移，形成空洞，所以，形成元件的硅區(qū)域結(jié)晶性與通常的單結(jié)晶硅程度相同。
作為這種設(shè)置平板狀空洞的部分，被放到例如圖4所示的要求高速、低耗電的DRAM/LOGIC混載的LOGIC部襯底中。
在通過(guò)RIE形成多個(gè)溝槽4的情況下，在進(jìn)行將多個(gè)溝槽4變?yōu)槠桨鍫羁斩吹臒崽幚砬?，在多個(gè)溝槽4內(nèi)表面形成厚度為10nm的熱氧化膜后，希望除去該熱氧化膜。通過(guò)這種熱氧化膜的形成與除去，能充分除去由RIE產(chǎn)生的硅襯底1的損壞。
而且，本實(shí)施例中，雖然是對(duì)溝槽4的開(kāi)口面形狀為圓形的情況作了說(shuō)明，但是即使是矩形的情況下也能得到同樣的結(jié)果。這時(shí)R變?yōu)榕c該矩形面積面積相同的圓的半徑。即使是矩形以外的其它形狀的情況下也一樣。
另外，即使不除去掩模材料2而進(jìn)行熱處理，也能同樣形成平板狀的空洞5。但是，為了利用被平坦化后的硅襯底1的表面，最好在襯底表面平坦化的同時(shí)進(jìn)行掩模材料2除去后的熱處理。即使以不除去掩模材料2的方式進(jìn)行熱處理，通過(guò)隨后追加CMP(化學(xué)機(jī)械拋光)工序也能將表面做得平坦。
而且，平板狀空洞上的襯底表面相對(duì)其它襯底表面稍低。其原因是在各溝槽底所形成的空洞體積比初期溝槽體積小，對(duì)先形成的多個(gè)溝槽體積，扣除形成的平板狀空洞體積后的部分被認(rèn)為是襯底表面降低的體積。而且平板狀空洞上的襯底表面是平坦的。
這意味著，如果考慮將平板狀空洞適用于DRAM/LOGIC混載的LOGIC部時(shí)，在DRAM部與LOGIC部的邊界部分產(chǎn)生級(jí)差。即，是否是適用了本發(fā)明的DRAM/LOGIC混載，看DRAM部與LOGIC部的邊界部分是否有級(jí)差就知道了。即使是其它器件也同樣產(chǎn)生級(jí)差。
在R=0.2μm,D=0.8μm時(shí)，上述級(jí)差為0.1μm以下。如果是這種程度的級(jí)差，能夠沒(méi)問(wèn)題地曝光。在目前的技術(shù)中，如果是0.2μm以下，能夠沒(méi)問(wèn)題地曝光。
下面說(shuō)明關(guān)于減輕級(jí)差影響的具體方法。在光曝光的情況下，在級(jí)差上由于將比掩模(叉絲)圖形還細(xì)的圖形轉(zhuǎn)印到抗蝕劑，因此，關(guān)于與掩模(叉絲)級(jí)差對(duì)應(yīng)部分的圖形，因預(yù)計(jì)變細(xì)可以作成寬度更大的圖形。作為其它方法，可用電子束曝光。由于某種原因，與光曝光相比，電子束曝光不易受級(jí)差的影響。
如上所述，如果存在一定程度的級(jí)差即使照原樣保留也沒(méi)有問(wèn)題，但是，在不能忽視該影響的情況下，可以在形成平板狀空洞前，將預(yù)先降低空洞形成區(qū)域外的區(qū)域部分往下挖，或在形成平板狀空洞后，對(duì)已降低部分只升高空洞形成區(qū)域上的部分，或通過(guò)CMP研磨整個(gè)面后將表面平坦化。
在下挖預(yù)先降低部分的情況下，例如在以掩模如氧化膜覆蓋平板狀空洞形成區(qū)域的狀態(tài)下，通過(guò)RIE法有選擇地腐蝕不形成平板狀空洞的區(qū)域，使該表面后退。
另一方面，在升高已降低部分時(shí)，例如在以掩模覆蓋平板狀空洞形成區(qū)域以外的狀態(tài)下，可以執(zhí)行用二氯甲硅烷與鹽酸的Si選擇外延式生長(zhǎng)。
而且，如果通過(guò)高溫、長(zhǎng)時(shí)間的熱處理而形成平板狀空洞，可使整個(gè)表面平坦。
如上所述，按照本實(shí)施例，通過(guò)硅表面遷移、將多個(gè)溝槽變?yōu)橐粋€(gè)平板狀空洞這樣的簡(jiǎn)單且無(wú)損傷工序，能實(shí)現(xiàn)介電體區(qū)域?yàn)榭斩吹腟OI結(jié)構(gòu)。因此，按照本實(shí)施例，能提供具有SOI結(jié)構(gòu)的硅襯底，而不引起成本升高和可靠性的降低。
而且，由于平板狀空洞的位置和大小能通過(guò)多個(gè)溝槽的位置和大小而控制，因此，能容易地將所希望大小的SOI結(jié)構(gòu)引入到硅襯底中所希望的區(qū)域。
另外，本實(shí)施例中，雖然是對(duì)硅襯底中形成一個(gè)平板狀空洞的例子作了說(shuō)明，但是也可以在硅襯底中形成多個(gè)平板狀空洞。
(第二實(shí)施例)圖5A-5L是顯示本發(fā)明第二實(shí)施例的MOS晶體管制造方法的截面圖。在以下圖中，與前面附圖相同的符號(hào)表示同一部分或相當(dāng)部分，省略其詳細(xì)說(shuō)明。
本實(shí)施例中，對(duì)硅襯底中形成平板狀空洞，在該平板狀空洞上制造MOS晶體管的情況進(jìn)行說(shuō)明。
首先，通過(guò)與圖1A-圖1E所示的第一實(shí)施例相同的方法，如圖5A所示，在硅襯底1內(nèi)形成平板狀空洞5。
然后，如圖5B所示，在硅襯底1上依次形成氧化硅膜7、氮化硅膜8、光致抗蝕劑圖形9。
其中，光致抗蝕劑圖形9被布局成其開(kāi)口部的至少一部分在空洞形成區(qū)域上。圖中顯示整個(gè)開(kāi)口部被布局在空洞形成區(qū)域上的例子。
然后如圖5C所示，將光致抗蝕劑圖形9作為掩模，通過(guò)各向異性腐蝕如RIE來(lái)依次構(gòu)圖氮化硅膜8、氧化硅膜7，將光致抗蝕劑圖形9的圖形轉(zhuǎn)印到氮化硅膜8、氧化硅膜7。
然后如圖5D所示，炭化剝離光致抗蝕劑圖形9后，將氮化硅膜8、氧化硅膜7作為掩模通過(guò)各向異性腐蝕如RIE來(lái)構(gòu)圖硅襯底1，直至形成聯(lián)系平板狀空洞5的溝槽10。
然后如圖5E所示，通過(guò)熱氧化在平板狀空洞5內(nèi)表面形成硅熱氧化膜11。然后如圖E所示，在整個(gè)面淀積氧化硅膜12以便埋入平板狀空洞5和溝槽10內(nèi)部后，通過(guò)CMP除去平板狀空洞5和溝槽10外部不要的氧化硅膜后將表面平坦化。此時(shí)，不必將平板狀空洞5的內(nèi)部完全埋入氧化硅膜12，只要將至少溝槽10完全埋入就足夠了。
然后如圖5F所示，形成用于形成元件分離(STI)的光致抗蝕劑圖形13后，將其作為掩模通過(guò)各向異性腐蝕例如RIE來(lái)依次構(gòu)圖氮化硅膜8、氧化硅膜7，將光致抗蝕劑圖形13的圖形轉(zhuǎn)印到氮化硅膜8、氧化硅膜7。
然后如圖5G所示，炭化剝離光致抗蝕劑圖形13后，將氮化硅膜8、氧化硅膜7作為掩模通過(guò)各向異性腐蝕如RIE來(lái)構(gòu)圖硅襯底1，形成元件分離溝槽14。此時(shí)，平板狀空洞4內(nèi)表面形成的熱氧化膜11作為停止層工作。
然后如圖5H所示，通過(guò)熱氧化在元件分離溝槽14的側(cè)面形成硅熱氧化膜15后，在元件分離溝槽14內(nèi)埋入形成氧化硅膜16，將表面平坦。
元件分離溝槽14的埋入如此進(jìn)行例如在通過(guò)CVD整個(gè)面淀積氧化硅膜16以便填充元件分離溝槽14內(nèi)部之后，通過(guò)CMP除去元件分離溝槽14外部不要的氧化硅膜16。
然后如圖5I所示，除去氮化硅膜8、氧化硅膜7。氮化硅膜8利用加熱H3PO4溶液來(lái)除去，氧化硅膜7利用氟酸溶液來(lái)除去。
然后如圖5J所示，熱氧化硅襯底1的表面，在該表面形成柵極氧化膜17。上述熱氧化，在例如900℃、氧和HCl的混合氣體氣氛中進(jìn)行。其中，作為柵極絕緣膜，使用氧化膜，但是，也可以使用氧化鉭膜、氮氧化物膜等其它絕緣膜。
然后如圖5J所示，在襯底整個(gè)面成膜導(dǎo)電膜，構(gòu)圖該膜后形成柵極電極18。
作為導(dǎo)電膜，列舉例如多結(jié)晶硅膜、多結(jié)晶硅膜與金屬硅化物膜的層疊膜、金屬膜。由于上述各多結(jié)晶硅膜含有雜質(zhì)，因此電阻比不摻雜的多結(jié)晶硅膜電阻還低。
分別形成使用多結(jié)晶硅膜時(shí)的多結(jié)晶硅柵極、使用多結(jié)晶硅膜與金屬硅化物膜的層疊膜時(shí)的多硅化物柵極、使用金屬膜時(shí)的金屬柵極的MOS晶體管。金屬柵極時(shí)可采用所謂金屬鑲嵌柵極(A.Yagishita et al.IEDM1998 p.785)。
然后如圖5K所示的那樣，以柵極電極15作為掩模將雜質(zhì)離子注入硅襯底1后，進(jìn)行活性化上述雜質(zhì)離子的退火，形成淺而濃度低的擴(kuò)散層(延伸)19、20。
最后，如圖5L所示，通過(guò)公知技術(shù)(側(cè)壁剩余)形成柵極側(cè)壁絕緣膜21，將該柵極側(cè)壁絕緣膜21和柵極電極18作為掩模來(lái)將雜質(zhì)離子注入硅襯底1后，進(jìn)行用于活性化上述雜質(zhì)離子的退火，通過(guò)形成源極擴(kuò)散層22和漏極擴(kuò)散層23來(lái)完成LDD結(jié)構(gòu)的MOS晶體管。
而且，也可以省略圖5K的退火工序，在圖5L的退火工序中完成雜質(zhì)離子的活性化。
在上述實(shí)施例中說(shuō)明的MOS晶體管可以用作構(gòu)成例如DRAM/LOGIC混載的LOGIC的MOS晶體管。此時(shí)，在LOGIC區(qū)域能享有高速、低耗電等的SOI優(yōu)點(diǎn)。
這里，LOGIC區(qū)域的MOS晶體管制造過(guò)程與DRAM區(qū)域的MOS晶體管制造過(guò)程相比，只多了用于形成多個(gè)溝槽的腐蝕工序和將多個(gè)溝槽變?yōu)橐粋€(gè)平板狀空洞的熱處理工序，兩者的制造過(guò)程基本相同。
因此，由于能夠幾乎照原樣沿襲現(xiàn)有的DRAM/LOGIC混載制造過(guò)程，所以，在LOGIC區(qū)域能夠容易地實(shí)現(xiàn)可享有高速、低耗電等SOI優(yōu)點(diǎn)的DRAM/LOGIC混載。
(第三實(shí)施例)圖6A-6D是顯示本發(fā)明第三實(shí)施例的MOS晶體管制造方法的截面圖。在第二實(shí)施例中說(shuō)明了將平板狀空洞埋入氧化硅膜的方法，而在本實(shí)施例中說(shuō)明不將平板狀空洞埋入氧化硅膜，空洞狀態(tài)照舊保留的方法。
首先，如圖6A所示那樣，通過(guò)與圖1A-圖1E所示的第一實(shí)施例相同的方法，在硅襯底1內(nèi)形成平板狀空洞5。
然后如圖6B所示的那樣，通過(guò)熱氧化在平板狀空洞5的內(nèi)面和硅襯底表面形成硅熱氧化膜24。上述熱氧化在例如900℃、氧和HCl的混合氣體氣氛中進(jìn)行。硅熱氧化膜22在后面的工序中如圖5G所示的那樣在RIE時(shí)完成停止層的作用。
然后，如圖6C所示的那樣，在硅襯底1上經(jīng)硅熱氧化膜24形成氮化硅膜25后，在其上形成用于形成元件分離(STI)的光致抗蝕劑圖形26。
然后如圖6D所示的那樣，將光致抗蝕劑圖形26作為掩模，通過(guò)各向異性腐蝕如RIE來(lái)依次構(gòu)圖氮化硅膜25、硅熱氧化膜24，將光致抗蝕劑圖形26的圖形轉(zhuǎn)印到氮化硅膜25、硅熱氧化膜24。
然后剝離光致抗蝕劑圖形21后，經(jīng)過(guò)與第二實(shí)施例中所示的圖5F以下工序相同的工序，來(lái)完成圖7所示LDD構(gòu)造的MOS晶體管。
本實(shí)施例中也能得到與第二實(shí)施例相同的效果，而且由于在本實(shí)施例中沒(méi)有將平板狀空洞5埋入氧化硅膜的工序，所以，得到實(shí)現(xiàn)簡(jiǎn)化過(guò)程的效果。
(第四實(shí)施例)圖8A-8G是顯示本發(fā)明第四實(shí)施例MOS晶體管制造方法的工序截面。
首先，如圖8A所示的那樣，在硅襯底1上依次形成掩模材料2、光致抗蝕劑圖形27。
其中，光致抗蝕劑圖形27與第一實(shí)施例圖1A的光致抗蝕劑圖形3的不同點(diǎn)在于，除對(duì)應(yīng)于多個(gè)溝槽4的圖形(開(kāi)口部)以外，在該圖形的附近，具有對(duì)應(yīng)于開(kāi)口面的面積比溝槽4還寬的溝槽的圖形(開(kāi)口部)。
然后，將光致抗蝕劑圖形27作為掩模，通過(guò)各向異性腐蝕例如RIE來(lái)構(gòu)圖掩模材料2，將光致抗蝕劑圖形27的圖形轉(zhuǎn)印到掩模材料2，然后炭化并剝離光致抗蝕制圖形27。
然后如圖8B所示的那樣，將掩模材料2作為掩模通過(guò)各向異性腐蝕如RIE來(lái)構(gòu)圖硅襯底，在硅襯底表面形成多個(gè)溝槽4并且在這些溝槽4附近形成開(kāi)口面積比它們寬的溝槽28。
然后如圖8C所示，剝離掩模材料2后，通過(guò)在負(fù)壓下的非氧化氣氛，例如1100℃、10Torr的100％氫氣氛中進(jìn)行高溫退火，將多個(gè)溝槽4和溝槽28變?yōu)榫哂衅桨鍫羁臻g區(qū)域且襯底表面有開(kāi)口面的不閉合的一個(gè)空洞5’。
其中，如第一實(shí)施例中顯示的那樣，關(guān)于多個(gè)溝槽4，由于利用硅表面遷移引起的形狀變化，各溝槽4底部形成球形空洞，結(jié)果形成平板狀空洞，只是在大溝槽28的下部其角部變圓。
圖9顯示溝槽4的布局和空洞的平面圖。它是與圖3對(duì)應(yīng)的圖，圖9的左側(cè)平面圖(溝槽布局)相當(dāng)于圖3左側(cè)的平面圖(溝槽布局)，圖9右側(cè)的平面圖(平板狀空洞)相當(dāng)于圖3右側(cè)的平面圖(平板狀空洞)。
這里，由于大溝槽28是如下所示空洞5內(nèi)面氧化用的溝槽，因此，其個(gè)數(shù)可以為一個(gè)以上，其位置可以與通過(guò)多個(gè)溝槽4的形狀變化所得到的平板狀空洞相連，因此，不限定于圖9所示的位置，可隨意位于多個(gè)溝槽4的附近。而且，大溝槽28的截面形狀是任意的。
然后如圖8D所示，在空洞5’的內(nèi)面形成硅熱氧化膜11后，整個(gè)面地淀積氧化硅膜12以便填充空洞5’。
接著如圖8E所示，通過(guò)CMP除去空洞5’外部不要的氧化硅膜12后平坦表面。
接著如圖8F所示，在襯底上依次形成用于形成氧化硅膜29、氮化硅膜30、元件分離溝槽(STI)的光致抗蝕劑圖形31。
接著如圖8G所示，將光致抗蝕劑圖形31作為掩模，通過(guò)各向異性腐蝕如RIE來(lái)依次構(gòu)圖氮化硅膜30、氧化硅膜29，將光致抗蝕劑圖形31的圖形轉(zhuǎn)印到氮化硅膜30、氧化硅膜29。
然后炭化并剝離光致抗蝕制圖形31后，經(jīng)過(guò)與第二實(shí)施例顯示的圖5F以后的工序相同的工序，完成圖10顯示的LDD結(jié)構(gòu)的MOS晶體管。
(第五實(shí)施例)本實(shí)施例中，對(duì)可適用于第一-第四實(shí)施例的改進(jìn)技術(shù)進(jìn)行說(shuō)明。在具有上述平板狀空洞的硅襯底(SON襯底)的形成方法中，該形成方法無(wú)論如何也會(huì)在空洞5的形成區(qū)域端部產(chǎn)生級(jí)差(參照?qǐng)D11A-11B)。
在空洞5上的硅襯底1上制作器件時(shí)，上述級(jí)差成為問(wèn)題。例如，跨過(guò)級(jí)差來(lái)構(gòu)圖成為電極的金屬膜時(shí)，不能將構(gòu)圖設(shè)計(jì)通，結(jié)果引起配線(xiàn)短路和開(kāi)路等問(wèn)題。而且，進(jìn)行氧化時(shí)，在級(jí)差附近的襯底內(nèi)產(chǎn)生應(yīng)力，引起結(jié)晶缺陷等問(wèn)題。
作為消除這種級(jí)差的方法，例如，考慮用CMP法或RIE法來(lái)將表面平坦化的方法。后一方法是在以氧化膜等掩模覆蓋表面低的區(qū)域的狀態(tài)下，通過(guò)RIE法來(lái)腐蝕表面高的區(qū)域，從而消除級(jí)差的方法。但是，任一種方法都需要再追加一個(gè)以上工序以消除級(jí)差，導(dǎo)致工序數(shù)量增加，制作工藝復(fù)雜化。
在此，本發(fā)明中，在不形成空洞5的區(qū)域也預(yù)先排列形成高寬比較小的多個(gè)溝槽。此時(shí)形成的溝槽是溝槽下部不能形成空洞的高寬比較小的溝槽(假溝槽)，其密度設(shè)計(jì)成能消除預(yù)測(cè)的級(jí)差。通過(guò)預(yù)先形成如此設(shè)計(jì)的溝槽，能夠容易地消除空洞5形成區(qū)域端部的級(jí)差。
下面一邊參照?qǐng)D12A-12E一邊說(shuō)明使用上述改進(jìn)技術(shù)的SON襯底的形成方法。
首先，如圖12A所示，與第一實(shí)施例一樣，在硅襯底1上形成掩模材料2、光致抗蝕劑圖形3，將光致抗蝕劑圖形3作為掩模來(lái)腐蝕掩模材料2，將光致抗蝕劑圖形3的圖形轉(zhuǎn)印到掩模材料2。
然后如圖12B所示，剝離光致抗蝕劑圖形3后，將掩模材料2作為掩模來(lái)構(gòu)圖硅襯底1，排列形成溝槽4、4’。其中，溝槽4、4’的高寬比相互不同，密度同樣也相互不同。關(guān)于高寬比和密度在后面描述。
然后如圖12C所示，利用氟化氫水溶液除去氧化硅膜2。
接著在還原性氣氛中熱處理此狀態(tài)的硅襯底21。通過(guò)這種熱處理，產(chǎn)生硅表面遷移，使得硅襯底1的表面能量變?yōu)樽钚　?br> 結(jié)果，形成溝槽4的區(qū)域的形狀如圖12D、12E所示的那樣變化，硅襯底1中形成板狀空洞5。此時(shí)，形成空洞的區(qū)域上的襯底表面與圖12A的工序時(shí)相比變低。
另一方面，形成溝槽4’的區(qū)域的形狀如圖12D、12E所示的那樣變化，消除了溝槽4’但不形成空洞5。此時(shí)，在消除了溝槽4’的區(qū)域上的襯底表面與形成空洞的區(qū)域上的襯底表面程度相同地變低。結(jié)果，不引起圖11B所示那樣的級(jí)差，而能夠在硅襯底1中形成空洞4。
下面詳細(xì)說(shuō)明各工序。
首先，用圖13和圖14說(shuō)明對(duì)初期的溝槽形狀所得到的空洞形狀和個(gè)數(shù)。如圖13所示，在初期溝槽形狀為圓筒狀的情況下，所得到的空洞形狀為球狀。如果將初期圓筒狀溝槽的半徑設(shè)為RR，則球狀空洞的半徑Rs為1.88 RR，上下相鄰兩個(gè)球狀空洞之間的間隔λ為8.89RR。
因此，如圖14所示，通過(guò)將初期圓筒狀溝槽的深度L除以空洞的間隔λ，估計(jì)得到的空洞個(gè)數(shù)。本發(fā)明人等試著調(diào)查過(guò)，形成半徑RR=0.2μm的溝槽，其深度L在1μm與2μm變化。
結(jié)果，對(duì)同樣條件的熱處理，例如氫氣氛中，1100℃、10Torr、10min，深度為1μm的情況下，溝槽消失后只是平坦化襯底表面。另一方面，深度為2μm的情況下，形成一個(gè)球狀空洞。其結(jié)果，與根據(jù)圖14所示的圖表估計(jì)的空洞個(gè)數(shù)一致，確認(rèn)能用圖14來(lái)測(cè)算空洞的個(gè)數(shù)。
下面描述形成的溝槽的高寬比和密度。溝槽4用于在襯底1內(nèi)形成空洞5。為此，溝槽4的高寬比必須為5以上。而且，為了形成管狀或板狀的空洞5，必須預(yù)先將溝槽4排列成線(xiàn)狀或格子狀。此時(shí)溝槽4彼此的間隔D相對(duì)溝槽4的半徑R必須設(shè)定為D＜4R。
另一方面，溝槽4’用于消除形成空洞5時(shí)產(chǎn)生的級(jí)差。為此，溝槽4’的高寬比必須作成4以下，以便硅襯底1內(nèi)不產(chǎn)生空洞。而且，溝槽4’的密度由級(jí)差的大小決定。例如，以密度為每單位面積1.6個(gè)(/μm2)來(lái)形成半徑為0.2μm、深度為2μm的溝槽4’時(shí)，形成空洞5后的級(jí)差為0.12μm。此時(shí)，例如，可以用密度為1個(gè)(/μm2)來(lái)形成半徑為0.5μm、深度為2μm的溝槽4’如上所述，按照本實(shí)施例，排列形成成為空洞的溝槽時(shí)，通過(guò)同時(shí)排列按不成為空洞而設(shè)計(jì)的高寬比和密度的多個(gè)偽溝槽，能夠不增加工序數(shù)目、不使制作過(guò)程復(fù)雜化地、容易地消除硅襯底中空洞形成區(qū)域端產(chǎn)生的級(jí)差。這里，雖然是對(duì)空洞形狀為特定板狀的情況作了說(shuō)明，但是，即使其它情況也可以。即，這里所述的方法只要是級(jí)差產(chǎn)生的空洞就有效，而與其形狀沒(méi)有關(guān)系。
(第六實(shí)施例)本實(shí)施例中，說(shuō)明在第一-第四實(shí)施例可適用的其它改進(jìn)技術(shù)。在上述具有平板狀ESS的SON襯底形成方法中，在形成大面積的ESS時(shí)，存在壓壞平板狀ESS之類(lèi)的問(wèn)題。
具體說(shuō)，在ESS寬度小至20μm的情況下，如圖15A所示，平板狀的ESS未壓壞，但是，在ESS大至180μm的情況下，如圖15B及其放大15C所示，壓壞平板狀的ESS。而且，在圖15A-15C中，用于將溝槽變?yōu)镋SS的熱處理作成在100％氫氣氛中的1100℃、10Torr、10min的熱處理。
根據(jù)本發(fā)明人等的專(zhuān)心研究，如下所述，通過(guò)找出有效求出不壓壞尺寸的ESS的計(jì)算式，再進(jìn)行將溝槽變?yōu)镋SS的熱處理，即使ESS寬度大，也能知道如何不壓壞ESS。
首先，說(shuō)明計(jì)算ESS結(jié)構(gòu)強(qiáng)度后的結(jié)果。圖16顯示上述計(jì)算使用的ESS結(jié)構(gòu)的模型。ESS寬度為a(μm)、ESS長(zhǎng)度為b(μm)、ESS上的硅層厚度為t(μm)。這時(shí)，硅層的撓度δ(μm)以式(1)表示。
δ=αPα4/Et3…(1)其中，P表示硅層的載重。E表示楊氏模量，對(duì)硅，E=0.13(N/μm2)。α是按ESS結(jié)構(gòu)(=b/a)變化的零維的系數(shù)，在ESS結(jié)構(gòu)為長(zhǎng)方形下b/a≥2時(shí)，它是0.0284，在ESS為正方形下b/a=1時(shí)，它是0.0138。在下面的計(jì)算中，表示b/a≥2的情況。
首先，作為硅層的載重，試試考慮自重。對(duì)t=1μm、a=180μm的ESS結(jié)構(gòu)，按自重計(jì)算撓度的結(jié)果，δ=5.2×10-5(μm)，非常小，是可以忽略的程度。進(jìn)一步，作為較大結(jié)構(gòu)作成a=1mm并測(cè)算，8=5×10-3(μm)，可見(jiàn)，在大面積的ESS結(jié)構(gòu)情況下，自重引起的撓度也十分小。根據(jù)以上計(jì)算結(jié)果，可知由于自重引起的形狀變化幾乎無(wú)影響。
然后考慮ESS內(nèi)部壓力與大氣壓力之差引起的載重。ESS內(nèi)部的壓力小于ESS形成時(shí)熱處理時(shí)的壓力。因此，例如熱處理壓力為10Torr的情況下，成為大約大氣壓(1.013×10-7(N/(μm2))的載重。
這里，與計(jì)算自重的情況一樣，對(duì)t=1μm、a=180μm的ESS計(jì)算大氣壓引起的撓度。其結(jié)果，大至δ=23.2μm，可見(jiàn)，ESS被壓壞。對(duì)此，在a=20μm與ESS寬度小的情況下，δ=3.5×10-3μm與壓力載重引起的形狀變化一樣可以忽略。這就意味著，與圖18A-18C所示的結(jié)果良好一致，用式(1)能設(shè)計(jì)具有可避免壓壞的尺寸的ESS。
然后用式(1)測(cè)算實(shí)際能實(shí)現(xiàn)何種程度尺寸的ESS。圖17顯示在硅層厚度t為0.1μm與1μm的情況下，對(duì)板寬度(ESS寬度)計(jì)算何種程度撓度的結(jié)果。
從圖17可見(jiàn)，在硅層厚度t厚到1μm的情況下，將ESS寬度作成20μm時(shí)，硅層的撓度δ也十分小。與此相對(duì)，硅層厚度t薄到0.1μm的情況下，即使在ESS寬度為10μm時(shí)，撓度也為0.1μm以上。由于ESS厚度與硅層厚度t程度相同，因此，能預(yù)想到ESS被壓壞。即，硅層厚度t為0.1μm的情況下，ESS寬度為8μm以上的大ESS不可能實(shí)現(xiàn)。
本發(fā)明人等發(fā)現(xiàn)作為形成大面積ESS的方法，圖18所示的程序順序是有效的。即，在進(jìn)行用于形成ESS結(jié)構(gòu)的第一熱處理后，連續(xù)不開(kāi)放工作室地進(jìn)行第二熱處理，調(diào)整ESS內(nèi)部的壓力。
第一熱處理是用于形成ESS的處理。為此，第一熱處理希望在易于在硅襯底表面產(chǎn)生Si的表面遷移的高溫、負(fù)壓條件下進(jìn)行，例如可以在1100℃、10Torr、10min的條件下進(jìn)行。熱處理的氣氛可以是非氧化性氣體，例如優(yōu)選100％氫氣。
第二熱處理是用于調(diào)整ESS內(nèi)部的壓力。為此，第二熱處理希望在低溫、高壓條件下進(jìn)行。熱處理的氣氛優(yōu)選含有在硅中擴(kuò)散系數(shù)大的元素的氣氛例如含氫的氣氛或100％氫氣氛。氫的擴(kuò)散系數(shù)D(cm2/s)由式(2)確定。
D=4.2×10-5exp(-0.56/kT)…(2)k是玻爾茲曼常數(shù)，T是絕對(duì)溫度(K)。按照式(2)，估計(jì)在200℃氫的擴(kuò)散長(zhǎng)為60秒下為1μm。因此，即使通過(guò)200℃與低溫的熱處理，氫也能擴(kuò)散到ESS內(nèi)部，結(jié)果能夠有效果地改變ESS內(nèi)部的壓力。即，通過(guò)在氫氣氛中進(jìn)行第二熱處理，能夠?qū)SS內(nèi)部的壓力變?yōu)榕c熱處理時(shí)的壓力同等的壓力。
而且，根據(jù)理想氣體法則(PV=nRT)，一旦考慮與溫度成比例壓力也減小，第二熱處理中的降溫過(guò)程中壓力變低。因此，第二熱處理優(yōu)選在預(yù)先加壓下進(jìn)行。例如，第二熱處理的溫度為600℃的情況下，600℃下的熱處理壓力可以是3個(gè)大氣壓。
通過(guò)如上所述由第二熱處理調(diào)整ESS內(nèi)部的壓力，能夠降低或消除ESS內(nèi)部壓力與大氣壓力的壓力差引起的載重，因此，能夠形成更大面積的ESS結(jié)構(gòu)。而且，即使為了器件的制作將SON做薄，也能夠不壓壞ESS地保持其形狀不變，在SON層上形成元件。
(第七實(shí)施例)
在SON襯底的ESS上的硅層(SON層)中制作晶體管的情況下，為了充分發(fā)揮SON襯底的優(yōu)點(diǎn)，必須將SON層的厚度作成0.1μm以下。但是，在大面積SON層的厚度薄的情況下，如上所述，由于壓力載重SON層大大彎曲。
圖19顯示通過(guò)使用式(1)計(jì)算求出的SON層厚度與撓度量之間的關(guān)系的結(jié)果。SON層的ESS寬度為20μm。從圖19可知，在將SON層的厚度作為1μm來(lái)制作后，其撓度小到幾乎能忽略，相反，SON層的厚度薄到0.1μm的情況下，撓度大到1μm以上，ESS結(jié)構(gòu)被壓壞。
一旦考慮上述結(jié)果，在通過(guò)第一熱處理形成ESS結(jié)構(gòu)后，在器件制作時(shí)的SON層的薄膜化工序前進(jìn)行第二熱處理是有效的。第二熱處理中，通過(guò)將ESS內(nèi)部的壓力提高到大氣壓附近，能夠不壓壞ESS地形成薄的SON層。
(第八實(shí)施例)本實(shí)施例說(shuō)明的SON襯底具有與在溝道正下方埋入SiGe層等的硅襯底(變形襯底)同樣的效果，且能解決上述變形襯底中的問(wèn)題。
首先，說(shuō)明現(xiàn)有的變形襯底。LSI中晶體管微細(xì)化的主要目的之一是實(shí)現(xiàn)晶體管高速化產(chǎn)生的高性能LSI。但是近年來(lái)晶體管的柵極長(zhǎng)突入0.1μm以下的區(qū)域，其微細(xì)化變得越來(lái)越困難。
在這種背景下，作為不依賴(lài)于微細(xì)化的實(shí)現(xiàn)高速化的方法，提出了將例如SiGe層等不同種類(lèi)組成層埋入在硅襯底表面附近的溝道正下方的變形襯底。
按照這種變形襯底，通過(guò)不同種類(lèi)組成層在襯底表面附近的Si產(chǎn)生變形，于是載流子(電子或空穴)的遷移率提高，能實(shí)現(xiàn)晶體管的高性能化。
但是，埋入SiGe層等不同種類(lèi)組成層，導(dǎo)致產(chǎn)生格子變形引起的結(jié)晶缺陷之類(lèi)的問(wèn)題。由于格子變形嚴(yán)重，該問(wèn)題使SiGe層的Ge濃度幾乎明顯提高。即，在現(xiàn)有的變形襯底中，如何不產(chǎn)生結(jié)晶缺陷地在襯底內(nèi)部形成含有高濃度Ge的SiGe層，成為制造過(guò)程中的大問(wèn)題。
下面用圖20A-20E來(lái)說(shuō)明能解決上述問(wèn)題的本發(fā)明第八實(shí)施例的SON襯底的形成方法。
首先，使用公知的平板印刷術(shù)法和RIE法，如圖20A所示，在具有(100)面取向的單結(jié)晶的硅襯底1的表面排列形成多個(gè)溝槽2。
然后如圖20B所示，在氫與氬的混合氣氛中，通過(guò)壓力10Torr、1100℃、3分鐘時(shí)間的熱處理，使硅襯底1表面的硅流動(dòng)，形成空洞3。由這種熱處理形成的空洞3厚度為(襯底深度方向的尺寸)1.2μm，空洞3上硅層(SON層)33的厚度為0.6μm。
然后如圖20C所示，使用公知的平板印刷術(shù)和腐蝕來(lái)形成到空洞5的溝槽10。溝槽10的開(kāi)口面為0.3μm×0.5μm的長(zhǎng)方形，溝槽10的深度為2.5μm。
然后如圖20D所示，熱氧化硅襯底1的表面，形成厚度為0.4μm的氧化硅膜32。進(jìn)行這種熱氧化的結(jié)果，使SON層33的厚度從0.6μm減少到0.4μm。
最后，如圖20E所示，使用RIE法有選擇地除去硅襯底1上的氧化硅膜32，在空洞5和溝10內(nèi)有選擇地剩余氧化硅膜32，完成SON襯底。
通過(guò)喇曼光譜法測(cè)量如此得到的SON襯底的SON層33內(nèi)的內(nèi)部應(yīng)力，確認(rèn)存在250MPa的拉伸性(tensile)應(yīng)力。
產(chǎn)生這種拉伸性應(yīng)力的原因在于硅襯底1的熱膨脹系數(shù)比氧化硅膜32還大。高溫氧化硅襯底1時(shí)變形被緩和。相反，將高溫的硅襯底1降溫到室溫時(shí)未發(fā)生變形緩和。結(jié)果，在相對(duì)氧化硅膜32熱膨脹系數(shù)大的硅襯底1側(cè)產(chǎn)生拉伸性應(yīng)力。
為了比較，對(duì)作成的不形成氧化硅膜32的SON襯底，同樣測(cè)定其SON層內(nèi)的內(nèi)部應(yīng)力，找出有意義的應(yīng)力值。它表明，由用于形成氧化硅膜32的熱氧化工序及其后的用于將氧化硅膜有選擇地剩余在空洞5和溝槽10內(nèi)的腐蝕工序所得到的結(jié)構(gòu)，作為意欲在SON層33內(nèi)部形成應(yīng)力場(chǎng)的方法是有用的。
而且，本實(shí)施例的SON襯底，由于不埋入SiGe層等不同種類(lèi)的組成層，不產(chǎn)生由格子變形引起的結(jié)晶缺陷之類(lèi)的問(wèn)題。
而且，本實(shí)施例的SON襯底即使與現(xiàn)有氧化膜埋入襯底(SOI襯底)相比也表現(xiàn)出是有利的結(jié)構(gòu)。即使是現(xiàn)有SOI襯底在SOI層下也存在氧化膜，因此，原理上能期待取得與本實(shí)施例的SON襯底同樣的效果。
但是，在現(xiàn)有SOI襯底的情況下，由于氧化膜與SOI層相比薄得多，例如氧化膜為1μm以下、SOI層為1mm，因此，不能在SOI層內(nèi)產(chǎn)生比氧化膜內(nèi)更大的應(yīng)力。
與此相反，在本實(shí)施例的SON襯底的情況下，與現(xiàn)有的SOI襯底的SOI層相當(dāng)?shù)腟ON層33厚度為0.6μm，即SON層33與氧化硅膜32同樣程度地薄，因此，能夠在SON層33中產(chǎn)生大的應(yīng)力。
圖21顯示用本實(shí)施例的SON襯底制作的MOS晶體管的截面圖。測(cè)定該MOS晶體管的遷移率，與現(xiàn)有普通的大襯底上作成的晶體管相比增加35％。而且，即使與SOI襯底上形成的MOS晶體管或不氧化空洞內(nèi)面的SON襯底上作成的MOS晶體管相比，遷移率也提高。
本實(shí)施例的SON襯底上形成的MOS晶體管的遷移率比現(xiàn)有SOI襯底上形成的MOS晶體管高的原因應(yīng)該是下列因素共同作用的結(jié)果由于襯底內(nèi)部存在空洞5能夠比現(xiàn)有的SOI襯底進(jìn)一步降低寄生電容，通過(guò)氧化硅膜32能實(shí)現(xiàn)SON層內(nèi)具有高應(yīng)力的狀態(tài)。
而且，由于本實(shí)施例中氧化空洞5的內(nèi)部，在形成空洞5后形成溝槽10，即使圖22A-22B所示的方法也可以。該方法中，首先如圖22A所示，同時(shí)形成多個(gè)溝槽4和比其開(kāi)孔尺寸大且深的一個(gè)溝槽10。然后，進(jìn)行將多個(gè)溝槽4變?yōu)榭斩吹臒崽幚?。但是，如圖22B所示，由于大的溝槽10上部未閉合，形成如圖22C所示那樣的開(kāi)口結(jié)構(gòu)的空洞。然后，與圖20D以后相同。而且，溝槽4、10的布局不限于圖22A，可采用各種布局。
另外，本實(shí)施例中，為了只在空洞5和溝槽10的內(nèi)面有選擇地形成氧化硅膜32，在包含襯底表面的所有面形成氧化硅膜32后，有選擇地除去襯底表面上的氧化硅膜32，但是，也可以按下面這樣做。即，也可以有選擇地在襯底表面上形成氮化硅膜等防氧化膜后，通過(guò)氧化處理只氧化空洞內(nèi)面。
本實(shí)施例中，為了在SON層內(nèi)產(chǎn)生拉伸應(yīng)力，在空洞5等內(nèi)部形成氧化硅膜32，但是，也可以形成其它膜。即，可利用單結(jié)晶硅與熱膨脹系數(shù)不同的材料所形成的膜(不同種類(lèi)材料膜)。而且，即使是單結(jié)晶硅與熱膨脹系數(shù)不是差別很大的材料所形成的不同種類(lèi)材料膜，如果能使半導(dǎo)體膜側(cè)產(chǎn)生變形就能用。如果滿(mǎn)足以上條件，即使空洞5內(nèi)部形成的膜(應(yīng)力產(chǎn)生膜)是絕緣膜或金屬膜也沒(méi)有關(guān)系。
另外，本實(shí)施例中，對(duì)SON層33和氧化硅膜32的厚度幾乎相同的情況作了說(shuō)明。為了通過(guò)氧化硅膜32擴(kuò)大在SON層33內(nèi)產(chǎn)生的變形量，氧化硅膜32厚度相對(duì)SON層33厚度之比可以大。但是，一旦該比值過(guò)大，在襯底強(qiáng)度上產(chǎn)生問(wèn)題。
根據(jù)本發(fā)明人等的各種實(shí)驗(yàn)，發(fā)現(xiàn)SON層33等半導(dǎo)體層厚度和與氧化硅膜等不同種類(lèi)材料膜厚度的關(guān)系可以是(半導(dǎo)體層的厚度)/(半導(dǎo)體層的厚度+不同種類(lèi)材料膜的厚度)之比為0.1至0.9的范圍值。
本實(shí)施例中，在所有空洞內(nèi)壁形成氧化硅膜32，但是，如果能在SON層33內(nèi)產(chǎn)生拉伸應(yīng)力，也可以在空洞的一部分中形成氧化硅膜32等的應(yīng)力產(chǎn)生膜。
(第九實(shí)施例)本實(shí)施例說(shuō)明的SON襯底具有與在溝槽正下方埋入SiGe層等的硅襯底(變形襯底)同樣的效果，且能解決上述變形襯底中的問(wèn)題。
圖23A-23D是顯示本發(fā)明第九實(shí)施例的SON襯底形成方法的截面圖。
首先，如圖23A所示，用公知的平板印刷方法與RIE法在硅襯底1的表面排列形成多個(gè)溝槽4。
然后如圖23B所示，整個(gè)面外延生長(zhǎng)含有30％原子密度比的Ge、厚度為100nm的SiGe層41，以覆蓋溝槽4的內(nèi)面。
然后如圖23C所示，通過(guò)壓力10-7Pa的真空下1050℃、5分鐘時(shí)間的熱處理，使硅襯底1的表面流動(dòng)，在上部、下部和側(cè)部形成存在SiGe層(埋入SiGe層)41a的空洞5。此時(shí)，在硅襯底1的表面也形成SiGe層(暫時(shí)SiGe層)41b。
然后通過(guò)熱氧化在襯底表面形成氧化硅膜(未圖示)，提高埋入SiGe層41a中的Ge濃度后，除去上述氧化硅膜和暫時(shí)SiGe層41b。于是，能夠提高埋入SiGe層41a的Ge組成比。
最后，如圖23C所示，在硅襯底1的表面外延生長(zhǎng)不含Ge的硅層42，完成SON襯底。
測(cè)定如此制得的SON襯底空洞5上的硅襯底1及其上的硅層42的應(yīng)力，其值為80MPa。根據(jù)此結(jié)果可知，在襯底內(nèi)部形成埋入SiGe層41a作為在SON層中產(chǎn)生所要的應(yīng)力的方法是有效的。
本實(shí)施例中，形成溝槽4后外延生長(zhǎng)SiGe層41，但是，也可以在襯底整個(gè)表面外延生長(zhǎng)SiGe層41后形成溝槽4。此時(shí)，形成溝槽4后，通過(guò)熱處理使襯底表面流動(dòng)，形成空洞5和埋入SiGe層41a。
而且，襯底表面流動(dòng)后通過(guò)熱氧化形成氧化硅膜，這對(duì)用于提高埋入SiGe層41a的Ge組成比是有效的方法，但并非必要的。
另外，襯底表面流動(dòng)后通過(guò)外延生長(zhǎng)來(lái)形成Si層42，這對(duì)用于形成不含Ge的SON層是有效的方法，但是，如果器件應(yīng)用上沒(méi)有這種必要性，就不必形成Si層42。
本實(shí)施例的SON襯底與圖24所示現(xiàn)有的具有SiGe層41c的襯底相比，有以下優(yōu)點(diǎn)。
現(xiàn)有技術(shù)中，為了在硅襯底1上形成缺陷少、且Ge組成比高的SiGe層41c，采取下列方法將硅襯底41作為籽晶(seed)在膜厚方向上連續(xù)地將SiGe層41c的Ge組成從濃度低的狀態(tài)變化到濃度高的狀態(tài)。因此，SiGe層41c的厚度變?yōu)閿?shù)百nm的程度。即，必須形成厚SiGe層42。
相反，本實(shí)施例中，由于與現(xiàn)有的SiGe層41c相當(dāng)?shù)腟iGe層41a是通過(guò)Si和SiGe的表面遷移形成的(圖23C)，空洞5上的SiGe層41a中不產(chǎn)生缺陷。因此，不必形成厚SiGe層41a，其厚度能薄至數(shù)十nm。圖25顯示這種情況。在下方不形成空洞5的區(qū)域43內(nèi)的硅襯底1和硅層42中產(chǎn)生較多缺陷，缺陷密度高。另一方面，在作成元件的區(qū)域即下方形成空洞5的區(qū)域44內(nèi)的硅襯底1和硅層42中實(shí)質(zhì)上完全不產(chǎn)生缺陷，缺陷密度十分低。
本實(shí)施例中，作為不同種類(lèi)材料膜(SiGe層41a)使用SiGe，但是，與第八實(shí)施例一樣，可使用與襯底材料(Si)不同的其它材料。
而且，與第八實(shí)施例一樣，Si層42等半導(dǎo)體層厚度和與SiGe層41等不同種類(lèi)材料膜的厚度的關(guān)系如果是(半導(dǎo)體層的厚度)/(半導(dǎo)體層的厚度+不同種類(lèi)材料膜的厚度)之比為0.1至0.9的范圍值，確認(rèn)能實(shí)現(xiàn)本發(fā)明的效果。而且，如果能在SON層內(nèi)產(chǎn)生拉伸應(yīng)力，即使在空洞的一部分形成SiGe層41也可以。
(第十實(shí)施例)本實(shí)施例中說(shuō)明將本發(fā)明的ESS技術(shù)應(yīng)用于光刻痕結(jié)晶制作的例子。
通過(guò)周期地形成折射率不同的材料，能形成光刻痕結(jié)晶。光刻痕結(jié)晶作為用于實(shí)現(xiàn)超小型光集成電路的新光學(xué)材料正引人注目。
由于光刻痕結(jié)晶能在硅上形成，因此，能避開(kāi)歷來(lái)的安裝上的問(wèn)題，希望實(shí)現(xiàn)與CMOS工藝融合的將來(lái)的光電子集成電路。
迄今為止，作為光刻痕結(jié)晶的制作方法提出了很多，但是，尤其是三維光刻痕結(jié)晶其制造方法困難。而且，希望將折射率差別大的材料組合，例如硅與空氣的組合是理想的，但是，其形成方法非常困難。
圖26顯示能解決上述問(wèn)題的、本發(fā)明第十實(shí)施例的三維周期構(gòu)造體(光刻痕結(jié)晶)的模式圖。圖中，51表示硅襯底，在該硅襯底51內(nèi)按三維周期地排列相同尺寸的球形空洞52(相對(duì)長(zhǎng)度方向顏色依次變濃)。
下面利用圖27A-27C和圖28A-28C來(lái)說(shuō)明本實(shí)施例的三維周期構(gòu)造體的制造方法。
首先，如圖27A-27C所示，在硅襯底51上形成氧化膜等構(gòu)成的掩模圖形(未圖示)，將該掩模圖形作成掩模通過(guò)反應(yīng)性離子腐蝕法腐蝕硅襯底51后二維排列形成同樣深度、同樣開(kāi)孔口徑的溝槽52，然后除去上述掩模圖形。
然后如圖28A-28C所示，對(duì)形成溝槽52的硅襯底51，通過(guò)實(shí)施在非氧化性氣氛中的高溫、負(fù)壓下的熱處理，在硅襯底51內(nèi)形成周期地布局尺寸一致的多個(gè)球形空洞(ESS)53的空洞圖形。具體說(shuō)，形成這樣的空洞圖形關(guān)于襯底深度方向在同一直線(xiàn)上以等間隔排列空洞，關(guān)于襯底內(nèi)的同一平面內(nèi)以格子狀排列空洞。
用于形成空洞53的熱處理是為了引起硅表面遷移。因此，在上述熱處理前，希望完全除去襯底表面的自然氧化膜。為了充分除去自然氧化膜，將熱處理的氣氛保持為非氧化性是有用的。為了容易實(shí)現(xiàn)這一點(diǎn)，希望將熱處理的氣氛作成例如100％氫的氣氛。而且，為了促進(jìn)硅的表面遷移，希望在10Torr以下的壓力中進(jìn)行熱處理。作為典型的熱處理?xiàng)l件，列舉氣氛為100％氫、溫度為1100℃、壓力為10Torr、時(shí)間為10min。
這里，顯示了除去掩模圖形后進(jìn)行熱處理的情況，但是，也可以不除去掩模圖形而進(jìn)行熱處理。但是，這種情況下，必須在熱處理后除去掩模圖形，再次進(jìn)行熱處理來(lái)平坦化襯底表面。
本實(shí)施例的三維周期構(gòu)造體周期地排列折射率不同的材料(硅/空洞即空氣)，因此，成為對(duì)光有禁止帶的光刻痕結(jié)晶。光刻痕結(jié)晶特性之一的波長(zhǎng)依賴(lài)性以全波(空洞5的周期/波長(zhǎng))標(biāo)度。因此，通過(guò)根據(jù)使用波長(zhǎng)起源空洞5的周期，能夠作成以所要的波長(zhǎng)動(dòng)作的光刻痕結(jié)晶。
作為控制空洞5的周期的具體方法，關(guān)于深度方向的周期列舉改變溝槽52的口徑大小和深度。另一方面，關(guān)于深度方向和垂直方向的周期列舉改變溝槽52的排列周期。
按照如上所述的本實(shí)施例，通過(guò)利用硅的表面遷移，能容易地實(shí)現(xiàn)使折射率差別大的材料(硅3.6/空氣1)組合的、三維周期構(gòu)造體。該三維周期構(gòu)造體作為能控制光的光刻痕結(jié)晶而動(dòng)作。因此，能夠作為光波導(dǎo)、偏振鏡、棱鏡等光學(xué)元件來(lái)動(dòng)作本實(shí)施例的三維周期構(gòu)造體。
另外，按照上述方法，能夠?qū)⒖斩?的周期作成1μm以下程度。即，在硅襯底中能形成微細(xì)的光學(xué)元件。由此，能容易地制作融合光學(xué)元件與CMOS工藝的光電子電路。
(第十一實(shí)施例)圖29是本發(fā)明第十一實(shí)施例的三維周期構(gòu)造體(光刻痕結(jié)晶)的模式圖。本實(shí)施例與第十實(shí)施例的不同點(diǎn)在于，在硅襯底51內(nèi)周期地排列尺寸(直徑)不同的空洞53s和空洞531。
具體說(shuō)，關(guān)于襯底深度方向在同一直線(xiàn)上以等間隔排列多個(gè)相同尺寸的球形空洞53s或空洞53l(相對(duì)長(zhǎng)度方向顏色依次變濃)，關(guān)于襯底內(nèi)的同一平面內(nèi)以格子狀交替排列多個(gè)尺寸不同的空洞53s和空洞531。
下面利用圖30A-30C和圖31A-31C說(shuō)明本實(shí)施例的三維周期構(gòu)造體的制造方法。
首先，如圖30A-30C所示，在硅襯底51上形成氧化膜等構(gòu)成的掩模圖形(未圖示)，將該掩模圖形作成掩模通過(guò)反應(yīng)性離子腐蝕法腐蝕硅襯底51后以格子狀排列形成同樣深度、開(kāi)孔口徑相互不同的溝槽52s和溝槽521。然后除去上述掩模圖形。
然后如圖31A-31C所示，對(duì)形成溝槽52s和溝槽521的硅襯底51，通過(guò)實(shí)施在非氧化性氣氛中的高溫、負(fù)壓下的熱處理，在硅襯底51內(nèi)形成在深度方向周期地排列尺寸一致的球形空洞53s或53l、在與深度方向垂直的方向周期地交替排列不同尺寸的空洞53s和空洞531的空洞圖形。而且，如第十實(shí)施例中所述的那樣，也可以不除去掩模圖形而進(jìn)行熱處理。
如此制得的具有空洞圖形的硅襯底51與第十實(shí)施例一樣當(dāng)作能控制光的光刻痕結(jié)晶，能作為光學(xué)元件而動(dòng)作。
在本實(shí)施例中，也能通過(guò)與第十實(shí)施例一樣的方法控制空洞的周期即動(dòng)作波長(zhǎng)。而且按照實(shí)施例，使用尺寸不同的空洞52s、521，因此，通過(guò)利用尺寸不同，能在更大的范圍控制動(dòng)作波長(zhǎng)。
在第十實(shí)施例和第十一實(shí)施例中，在通過(guò)含氫的氣氛中的熱處理來(lái)形成空洞52、52s、52l的情況下，其內(nèi)部剩余氫。另外，按照本發(fā)明人等的研究，確認(rèn)空洞52、52s、521由消除角的多面體構(gòu)成。更準(zhǔn)確地，由具有預(yù)定面取向的多面體構(gòu)成。
而且，通過(guò)檢查構(gòu)成多面體的面的面取向與硅襯底的主面即(100)面構(gòu)成的角度，可知下列結(jié)果。即，構(gòu)成多面體的面是由{100}面群、{110}面群、{111}面群、{311}面群、{531}面群、{541}面群構(gòu)成。由于這些面群表面能量低，所以可以說(shuō)上述空洞是熱穩(wěn)定的。
(第十二實(shí)施例)這里，對(duì)將本發(fā)明的ESS技術(shù)用于光集成電路的實(shí)施例、特別是用于光波導(dǎo)的實(shí)施例進(jìn)行說(shuō)明。
在光集成電路技術(shù)中，光無(wú)源元件、發(fā)光元件等光元件在Si襯底或GaAs襯底等半導(dǎo)體襯底上形成，光波導(dǎo)與光元件不同以石英(SiO2)為主要成分而形成。因此，在光波導(dǎo)與光元件的連接部，必然需要在半導(dǎo)體區(qū)域中傳播光。
作為在半導(dǎo)體區(qū)域中傳播光的方法之一，有利用Si比SiO2折射率大的方法。該方法通過(guò)將由Si形成的光波導(dǎo)的直徑作成上述光波長(zhǎng)的數(shù)倍的5μm以下程度，在光波導(dǎo)與其周?chē)腟i區(qū)域的界面(Si/SiO2界面)全反射光，將光封閉在Si區(qū)域中。
以Si為主要成分的光波導(dǎo)中，為了提高該封閉性，希望其周?chē)镔|(zhì)的折射率相對(duì)Si越低越好。Si的折射率為3.4時(shí)，SiO2的折射率為1.5.
折射率比SiO2還低的媒體當(dāng)然是真空(折射率=1)。實(shí)際上是以非真空的空氣為媒體。作為將作為光波導(dǎo)使用的Si區(qū)域周?chē)鞒煽諝獾姆椒?，考慮使用如SOI襯底，但是，其實(shí)現(xiàn)困難。
原因是，通過(guò)腐蝕SOI襯底的Si區(qū)域，容易形成具有Si露出的上面和側(cè)面的圖形，但是，腐蝕SOI襯底的SiO2區(qū)域，難以有選擇地只除去上述圖形下的SiO2區(qū)域。
圖32是顯示本發(fā)明第十二實(shí)施例的光波導(dǎo)的斜視圖。圖中，61表示具有(100)面取向的單結(jié)晶硅襯底，該硅襯底61中形成上面、側(cè)面和底面周?chē)强諝獾腟i圖形62。
Si圖形62和其周?chē)目諝鈽?gòu)成光波導(dǎo)。在該光波導(dǎo)內(nèi)傳送例如波長(zhǎng)1.4μm。在實(shí)際光回路中，Si圖形62的一端與未圖示的光功能元件的發(fā)光部相連，另一端與未圖示的光功能元件的光接受部相連。
這種光波導(dǎo)用至此所述的ESS技術(shù)能容易地形成。首先，使用公知的平板印刷方法和RIE法在硅襯底61的表面形成多個(gè)溝槽。然后通過(guò)在還原氣氛中的高溫?zé)崽幚?，?dǎo)致硅的表面遷移，在硅襯底61內(nèi)形成大面積的空洞(ESS)。然后，用公知的平板印刷方法和RIE法，作為硅襯底的空洞上的硅區(qū)域(SON層)中的Si圖形62，有選擇地除去不用的部分。
圖33顯示使用現(xiàn)有SOI襯底的光波導(dǎo)的斜視圖。圖中，61表示硅襯底，62表示加工硅襯底后形成SiO2層63的Si圖形?，F(xiàn)有Si圖形63的上面和側(cè)面周?chē)c本發(fā)明的Si圖形62一樣是空氣，但是，底面與本發(fā)明的Si圖形62不同是SiO2層62.SiO2的折射率(=1.5)比空氣的折射率(=1.0)大。
因此，如圖32所示的本發(fā)明的光波導(dǎo)與圖33所示的現(xiàn)有光波導(dǎo)相比，漏到外部的光量少得多，作為光波導(dǎo)可以說(shuō)具有優(yōu)良的特性(封閉光的特性)。
按照如上所述的本實(shí)施例，能實(shí)現(xiàn)具有良好光封閉特性的光波導(dǎo)，結(jié)果能實(shí)現(xiàn)光損失小的光集成電路。
(第十三實(shí)施例)
與晶體管等有源元件一樣，在半導(dǎo)體襯底上形成電感、電容等無(wú)源元件。無(wú)源元件與半導(dǎo)體襯底之間的寄生電容、寄生電阻(渦流損失eddy-current 1oss)大。
因此，現(xiàn)有的電感、電容在其上通過(guò)的信號(hào)頻率變?yōu)?GHz以上的高頻時(shí)，出現(xiàn)下列問(wèn)題。即，產(chǎn)生下列問(wèn)題關(guān)于電感Q值變低，關(guān)于電容難以得到高精度的電容值。
為了解決上述問(wèn)題，本發(fā)明作為半導(dǎo)體襯底使用具有平板狀空洞的硅襯底，然后在平板狀空洞上的硅襯底上形成無(wú)源元件。按照這種結(jié)構(gòu)，能有效減小無(wú)源元件與半導(dǎo)體襯底之間的寄生電容、寄生電阻，從而解決上述問(wèn)題。
圖34A-34B顯示使用本發(fā)明的具有電感的半導(dǎo)體裝置的平面圖和截面圖。圖35顯示使用本發(fā)明的具有MIM電容的半導(dǎo)體裝置的截面圖。圖中，70表示硅襯底，71表示平板狀空洞(ESS)，72表示螺旋電感，73表示金屬電極，74表示絕緣膜，75表示金屬電極。也可以在硅襯底70上形成電感和電容兩者。
具有平板狀空洞71的硅襯底70的形成方法可以使用上述實(shí)施例的任一種形成方法。形成這樣的硅襯底70后，按現(xiàn)有那樣形成電感等無(wú)源元件、以及晶體管等有源元件和配線(xiàn)膜。在形成空洞71后形成無(wú)源元件等的理由是在空洞71的形成中需要高溫下的熱處理。
(第十四實(shí)施例)近年來(lái)，半導(dǎo)體區(qū)域正進(jìn)入器件和模塊的高密度化、高功能化。伴隨著這種高密度化、高功能化，器件等的發(fā)熱量增大，散熱變得非常難。
作為現(xiàn)有散熱方法之一，公知的方法是在器件或封裝上安裝散熱片，通過(guò)熱傳導(dǎo)將來(lái)自器件等的熱量傳送給散熱片，通過(guò)散熱片的熱傳導(dǎo)將熱量散發(fā)到空氣中。但是，一旦上述發(fā)熱量增大，無(wú)法取得足夠的散熱效果。因此，近年來(lái)，通過(guò)機(jī)器整體的小型化和強(qiáng)制空冷(吹風(fēng))的散熱成為主流?？墒?，即使這樣也正變得難以取得必要的散熱效果。
在巨型計(jì)算機(jī)等主結(jié)構(gòu)中，通過(guò)液體氮或氟隆(フロン)等的冷媒的冷卻是主流。也考慮將這種冷卻方法用于半導(dǎo)體器件等。但是，由于上述冷媒中存在的不純物，引起腐蝕端子和配線(xiàn)等問(wèn)題。
為了解決上述問(wèn)題，作為半導(dǎo)體襯底，本發(fā)明使用含有用于流動(dòng)冷媒的多個(gè)冷卻管的硅襯底。按照這種結(jié)構(gòu)，通過(guò)在冷卻管流動(dòng)冷媒，即使伴隨著高密度化、高功能化，器件等的發(fā)熱量增大，由于能有效冷卻硅襯底，因此可解決散熱問(wèn)題。而且，由于冷媒在不存在端子等的襯底內(nèi)部流動(dòng)，因此，不產(chǎn)生腐蝕問(wèn)題。
圖36顯示本發(fā)明第十四實(shí)施例的具有冷卻管(冷卻結(jié)構(gòu))的硅襯底的斜視圖。圖中，81表示硅襯底，82表示冷卻管。而且，冷卻硅襯底時(shí)準(zhǔn)備未圖示的冷媒供給機(jī)構(gòu)。
下面用圖37說(shuō)明本實(shí)施例的使用具有冷卻管的硅襯底的半導(dǎo)體裝置制造方法。
首先，準(zhǔn)備Si單晶片83。圖中84表示劃片線(xiàn)。
然后使用本發(fā)明的ESS技術(shù)相對(duì)劃片線(xiàn)84正交形成多個(gè)平板狀空洞(中空結(jié)構(gòu))85。平板狀空洞85的形成方法可使用上述實(shí)施例的任一種形成方法。優(yōu)選設(shè)計(jì)多個(gè)溝槽圖形以形成圓筒狀的空洞85。
然后，通過(guò)公知的方法在Si單晶片的空洞85上的硅區(qū)域上形成必要的元件、配線(xiàn)等，在Si單晶片83形成具有所要功能的多個(gè)半導(dǎo)體裝置(不圖示)。
最后，通過(guò)公知的方法沿劃片線(xiàn)84切割Si單晶片，從一個(gè)Si單晶片83取出多個(gè)芯片。此時(shí)，由于空洞85被切斷，所以同時(shí)完成冷卻管。
而且，本發(fā)明不限于上述實(shí)施例。例如，上述實(shí)施例中對(duì)使用硅襯底的情況作了說(shuō)明，但是，本發(fā)明即使對(duì)硅鍺襯底等其它半導(dǎo)體襯底也有效。即，按照本發(fā)明，能提供不限于硅的廉價(jià)且可靠性高的SOI(絕緣體基半導(dǎo)體)結(jié)構(gòu)。
而且，上述實(shí)施例中，通過(guò)熱處理將二維排列形成的多個(gè)溝槽2變?yōu)橐粋€(gè)平板狀空洞，但是，同樣的作用效果也可以如此得到通過(guò)熱處理將一維排列形成的多個(gè)帶狀溝槽變?yōu)橐粋€(gè)平板狀空洞。
而且，通過(guò)在本發(fā)明的SOI結(jié)構(gòu)增加導(dǎo)入Cu配線(xiàn)，能實(shí)現(xiàn)更高速、更省電。
在不脫離本發(fā)明的要旨范圍內(nèi)，能實(shí)施其它各種變形。
權(quán)利要求
1．內(nèi)部設(shè)有平板狀空洞的半導(dǎo)體襯底。
2．內(nèi)部設(shè)有平板狀絕緣材料的半導(dǎo)體襯底。
3．內(nèi)部含有空洞的半導(dǎo)體襯底，包括設(shè)在所述空洞內(nèi)面的至少一部分上且在所述空洞上的所述半導(dǎo)體襯底內(nèi)產(chǎn)生拉伸應(yīng)力的應(yīng)力產(chǎn)生膜。
4．如權(quán)利要求3所述的半導(dǎo)體襯底，其特征在于，所述應(yīng)力產(chǎn)生膜是絕緣膜和含有與所述半導(dǎo)體襯底構(gòu)成元素不同的半導(dǎo)體元素的半導(dǎo)體膜之一。
5．如權(quán)利要求3所述的半導(dǎo)體襯底，其特征在于，所述應(yīng)力產(chǎn)生膜上的所述半導(dǎo)體襯底的厚度/(所述應(yīng)力產(chǎn)生膜上的所述半導(dǎo)體襯底厚度+所述應(yīng)力產(chǎn)生膜厚度)之比為0.1以上0.9以下。
6．一種半導(dǎo)體裝置，包括權(quán)利要求1、權(quán)利要求2、權(quán)利要求3、權(quán)利要求4和權(quán)利要求5的任一個(gè)所述的半導(dǎo)體襯底；在所述半導(dǎo)體襯底的所述空洞、所述絕緣材料和所述應(yīng)力產(chǎn)生膜的任一個(gè)上的半導(dǎo)體區(qū)域上形成的半導(dǎo)體元件。
7．如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體元件是MOS晶體管。
8．在襯底內(nèi)部三維周期排列多個(gè)球狀空洞的三維周期構(gòu)造體。
9．如權(quán)利要求8所述的三維周期構(gòu)造體，其特征在于，所述多個(gè)球狀空洞排列成關(guān)于所述襯底的深度方向在同一直線(xiàn)上以等間隔排列，關(guān)于所述襯底內(nèi)的同一平面內(nèi)排列成格子狀。
10．如權(quán)利要求8所述的三維周期構(gòu)造體，其特征在于，所述多個(gè)球狀空洞實(shí)質(zhì)上全是相同尺寸。
11．如權(quán)利要求8所述的三維周期構(gòu)造體，其特征在于，所述多個(gè)球狀空洞含有尺寸不同的多個(gè)球狀空洞，關(guān)于所述襯底的深度方向多個(gè)相同尺寸的空洞在同一直線(xiàn)上以等間隔排列，關(guān)于所述襯底內(nèi)的同一平面內(nèi)多個(gè)尺寸不同的空洞排列成格子狀。
12．如權(quán)利要求8所述的三維周期構(gòu)造體，其特征在于，所述襯底是硅襯底。
13．如權(quán)利要求8所述的三維周期構(gòu)造體，其特征在于，所述空洞由取消角的多面體構(gòu)成。
14．如權(quán)利要求8所述的三維周期構(gòu)造體，其特征在于，所述空洞內(nèi)部存在氫。
15．一種半導(dǎo)體裝置，包括權(quán)利要求8至14的任一項(xiàng)所述的三維周期構(gòu)造體；與該三維周期構(gòu)造體相連的半導(dǎo)體元件。
16．一種半導(dǎo)體裝置，包括半導(dǎo)體襯底；裝入所述半導(dǎo)體襯底內(nèi)的由半導(dǎo)體元素形成且上面、側(cè)面和底面周?chē)强臻g的通過(guò)光的光波導(dǎo)。
17．如權(quán)利要求16所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體元素與構(gòu)成所述半導(dǎo)體襯底的半導(dǎo)體元素相同。
18．一種半導(dǎo)體裝置，包括內(nèi)部具有平板狀空洞的半導(dǎo)體襯底；在所述空洞上所述半導(dǎo)體襯底的表面形成的無(wú)源元件。
19．如權(quán)利要求18所述的半導(dǎo)體裝置，其特征在于，所述無(wú)源元件是電感和電容中的至少一種。
20．一種半導(dǎo)體襯底，含有冷卻結(jié)構(gòu)，所述冷卻結(jié)構(gòu)貫通所述半導(dǎo)體襯底，半導(dǎo)體襯底含有用于流動(dòng)冷媒的多個(gè)冷卻管。
21．一種半導(dǎo)體襯底的制造方法，包括下列工序在半導(dǎo)體襯底表面形成多個(gè)第一溝槽；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施熱處理，將所述多個(gè)第一溝槽變?yōu)橐粋€(gè)平板狀空洞。
22．如權(quán)利要求21所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在形成所述平板狀空洞后，在所述半導(dǎo)體襯底表面形成到達(dá)所述平板狀空洞的第二溝槽；在所述第二溝槽和所述平板狀空洞的內(nèi)部埋入絕緣膜。
23．如權(quán)利要求21所述的半導(dǎo)體襯底的制造方法，其特征在于，形成所述平板狀空洞后，通過(guò)熱氧化在所述平板狀空洞內(nèi)面形成氧化膜。
24．如權(quán)利要求22所述的半導(dǎo)體襯底的制造方法，其特征在于，形成所述平板狀空洞后，通過(guò)熱氧化在所述平板狀空洞內(nèi)面形成氧化膜。
25．一種半導(dǎo)體襯底的制造方法，包括下列工序在半導(dǎo)體襯底表面形成多個(gè)第一溝槽的同時(shí)，形成開(kāi)口面比所述第一溝槽大的第三溝槽；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施熱處理，將所述多個(gè)第一溝槽和所述第三溝槽變?yōu)榫哂衅桨鍫羁臻g區(qū)域、且在所述半導(dǎo)體襯底表面有開(kāi)口面的不閉合的一個(gè)空洞；在所述空洞內(nèi)部埋入絕緣膜。
26．如權(quán)利要求21所述的半導(dǎo)體襯底的制造方法，其特征在于，在所述第一溝槽間隔為D、與所述第一溝槽開(kāi)口面有相同面積的圓的半徑為R的情況下，排列形成所述多個(gè)第一溝槽使D＜4R。
27．如權(quán)利要求22所述的半導(dǎo)體襯底的制造方法，其特征在于，在所述第一溝槽間隔為D、與所述第一溝槽開(kāi)口面有相同面積的圓的半徑為R的情況下，排列形成所述多個(gè)第一溝槽使D＜4R。
28．如權(quán)利要求23所述的半導(dǎo)體襯底的制造方法，其特征在于，在所述第一溝槽間隔為D、與所述第一溝槽開(kāi)口面有相同面積的圓的半徑為R的情況下，排列形成所述多個(gè)第一溝槽使D＜4R。
29．如權(quán)利要求24所述的半導(dǎo)體襯底的制造方法，其特征在于，在所述第一溝槽間隔為D、與所述第一溝槽開(kāi)口面有相同面積的圓的半徑為R的情況下，排列形成所述多個(gè)第一溝槽使D＜4R。
30．如權(quán)利要求25所述的半導(dǎo)體襯底的制造方法，其特征在于，在所述第一溝槽間隔為D、與所述第一溝槽開(kāi)口面有相同面積的圓的半徑為R的情況下，排列形成所述多個(gè)第一溝槽使D＜4R。
31．如權(quán)利要求21所述的半導(dǎo)體襯底的制造方法，其特征在于，所述第一溝槽高寬比為2.5以上。
32．如權(quán)利要求22所述的半導(dǎo)體襯底的制造方法，其特征在于，所述第一溝槽高寬比為2.5以上。
33．如權(quán)利要求23所述的半導(dǎo)體襯底的制造方法，其特征在于，所述第一溝槽高寬比為2.5以上。
34．如權(quán)利要求24所述的半導(dǎo)體襯底的制造方法，其特征在于，所述第一溝槽高寬比為2.5以上。
35．如權(quán)利要求25所述的半導(dǎo)體襯底的制造方法，其特征在于，所述第一溝槽高寬比為2.5以上。
36．如權(quán)利要求21所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
37．如權(quán)利要求22所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
38．如權(quán)利要求23述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
39．如權(quán)利要求24述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
40．如權(quán)利要求25述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
41．如權(quán)利要求26所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
42．如權(quán)利要求27所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
43．如權(quán)利要求28所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
44．如權(quán)利要求29所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
45．如權(quán)利要求30所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
46．如權(quán)利要求31所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
47．如權(quán)利要求32所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
48．如權(quán)利要求33所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
49．如權(quán)利要求34所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
50．如權(quán)利要求35所述的半導(dǎo)體襯底的制造方法，其特征在于，還包括工序在所述半導(dǎo)體襯底的所述空洞上的半導(dǎo)體區(qū)域形成MOS晶體管。
51．一種半導(dǎo)體襯底的制造方法，包括下列工序在半導(dǎo)體襯底表面形成高寬比為5以上的多個(gè)第一溝槽和高寬比為4以下的多個(gè)第四溝槽；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施熱處理，將所述多個(gè)第一溝槽變?yōu)橐粋€(gè)空洞，且消除所述多個(gè)第四溝槽，將包含形成這些第四溝槽和所述空洞的區(qū)域的所述半導(dǎo)體襯底表面平坦化。
52．一種半導(dǎo)體襯底的制造方法，包括下列工序在半導(dǎo)體襯底表面形成多個(gè)溝槽；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施第一熱處理，將所述多個(gè)第一溝槽變?yōu)橐粋€(gè)空洞；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施第二熱處理，改變所述空洞內(nèi)部的壓力，來(lái)減小所述半導(dǎo)體襯底存在的氣氛壓力與所述空洞內(nèi)部壓力之差。
53．如權(quán)利要求52所述的半導(dǎo)體襯底的制造方法，其特征在于，在高溫、負(fù)壓下進(jìn)行所述第一熱處理，在低溫、高壓下進(jìn)行所述第二熱處理。
54．如權(quán)利要求52所述的半導(dǎo)體襯底的制造方法，其特征在于，在1100℃以上的高溫下進(jìn)行所述第一熱處理。
55．如權(quán)利要求52所述的半導(dǎo)體襯底的制造方法，其特征在于，所述第二熱處理在氫濃度為100％的氣氛中進(jìn)行。
56．如權(quán)利要求52所述的半導(dǎo)體襯底的制造方法，其特征在于，所述第二熱處理在大氣壓以上的高壓下進(jìn)行。
57．如權(quán)利要求52所述的半導(dǎo)體襯底的制造方法，其特征在于，所述第一熱處理與所述第二熱處理是連續(xù)工序。
58．一種半導(dǎo)體襯底的制造方法，包括下列工序在半導(dǎo)體襯底表面形成多個(gè)第一溝槽；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施熱處理，將所述多個(gè)第一溝槽變?yōu)橐粋€(gè)平板狀空洞；在所述半導(dǎo)體襯底中形成到達(dá)所述空洞的第二溝；通過(guò)熱氧化法在所述空洞和所述第二溝的內(nèi)面形成用于在所述空洞上的所述半導(dǎo)體襯底內(nèi)產(chǎn)生拉伸應(yīng)力的熱氧化膜。
59．一種半導(dǎo)體襯底的制造方法，包括下列工序在半導(dǎo)體襯底表面形成多個(gè)第一溝槽；在含有所述多個(gè)第一溝槽的所述半導(dǎo)體襯底表面形成第一半導(dǎo)體膜，第一半導(dǎo)體膜含有與構(gòu)成所述半導(dǎo)體襯底的第一半導(dǎo)體元素不同的第二半導(dǎo)體元素；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施第一熱處理，將所述多個(gè)第一溝槽變?yōu)橐粋€(gè)平板狀空洞；在所述半導(dǎo)體襯底中形成到達(dá)所述空洞的第二溝；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施第二熱處理，在所述空洞和所述第二溝的內(nèi)面形成含有所述第一和第二半導(dǎo)體元素的第二半導(dǎo)體膜，用于在所述空洞上的所述半導(dǎo)體襯底內(nèi)產(chǎn)生拉伸應(yīng)力。
60．一種三維周期構(gòu)造體的制造方法，包括下列工序在半導(dǎo)體襯底表面形成多個(gè)第一溝槽；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施熱處理，將所述多個(gè)第一溝槽分別變?yōu)槎鄠€(gè)球狀空洞。
61．如權(quán)利要求60所述的三維周期構(gòu)造體的制造方法，其特征在于，在1100℃以上高溫下、氫濃度為100％的負(fù)壓下氣氛中進(jìn)行所述熱處理。
62．一種半導(dǎo)體襯底的制造方法，包括下列工序在半導(dǎo)體襯底表面形成多個(gè)溝槽；通過(guò)對(duì)所述半導(dǎo)體襯底實(shí)施熱處理，將所述多個(gè)溝槽變?yōu)橐粋€(gè)平板狀空洞；腐蝕所述半導(dǎo)體襯底，有選擇地剩余所述空洞上的所述半導(dǎo)體襯底的一部分，將上面、側(cè)面和底面周?chē)强臻g的、作為通過(guò)光的光波導(dǎo)的半導(dǎo)體區(qū)域裝入所述半導(dǎo)體襯底。
全文摘要
在半導(dǎo)體襯底表面二維排列形成多個(gè)溝槽后,對(duì)半導(dǎo)體襯底實(shí)施熱處理,將上述多個(gè)溝槽變?yōu)橐粋€(gè)平板狀空洞。
文檔編號(hào)G02B6/12GK1323056SQ0013385
公開(kāi)日2001年11月21日 申請(qǐng)日期2000年8月31日 優(yōu)先權(quán)日1999年8月31日
發(fā)明者佐藤力, 松尾美惠, 水島一郎, 網(wǎng)島祥隆, 高木信一 申請(qǐng)人:株式會(huì)社東芝