管T5的柵極的電壓跟隨所述驅(qū)動晶體管T5的源極的電壓的變化。
[0051]本發(fā)明具體實施例中，在像素結(jié)構(gòu)從寫入階段轉(zhuǎn)變到發(fā)光階段時，由于發(fā)光器件的電容特性，將會導(dǎo)致驅(qū)動晶體管的源極電壓發(fā)生變化，在本發(fā)明實施例的像素驅(qū)動電路、像素結(jié)構(gòu)及顯示器件中，利用電容結(jié)構(gòu)的維持兩端電壓差的能力，將驅(qū)動晶體管的源極電壓的跳變寫入到驅(qū)動晶體管的柵極，使得驅(qū)動晶體管的柵極電壓能夠跟隨其源極電壓的變化而變化，從而保證驅(qū)動晶體管的Vgs保持不變，消除了發(fā)光器件本身的電容特性對顯示的影響。
[0052]由于EOT的電容特性遠大于0LED的電容特性，因此本發(fā)明實施例的像素驅(qū)動電路用于ECD時，能夠大大提尚顯不效果。
[0053]在本發(fā)明的具體實施例中，如圖4所示，所述電壓跟隨控制單元為:第三薄膜晶體管T3，用于在發(fā)光階段導(dǎo)通所述驅(qū)動晶體管T5的源極和所述電容結(jié)構(gòu)Cst的第二端，以將所述驅(qū)動晶體管T5的源極電壓寫入所述驅(qū)動晶體管T5的柵極。
[0054]如圖4所示，假定在T3導(dǎo)通之前N1節(jié)點的電壓為VI，而N2節(jié)點的電壓為V2，則當T3導(dǎo)通之后，N1節(jié)點的電壓會變化為N4節(jié)點的電壓V3(驅(qū)動晶體管T5的源極電壓或者說是發(fā)光器件的工作電壓)，即N1節(jié)點電壓的電壓變化量為:V3-V1。
[0055]由于電容結(jié)構(gòu)Cst維持電壓兩端電壓差的能力，因此當N1節(jié)點的電壓從VI變化為V3時，N2節(jié)點的電壓會變化為V2+(V3-V1)，則驅(qū)動晶體管的Vgs = V2+(V3-V1)-V3 =V2-Vlo
[0056]S卩，像素結(jié)構(gòu)從寫入階段轉(zhuǎn)變到發(fā)光階段后，驅(qū)動晶體管T5的柵源電壓與其源極電壓(或者說發(fā)光器件的工作電壓)無關(guān)，因此消除了發(fā)光器件本身的電容特性對顯示的影響。
[0057]在本發(fā)明的具體實施例中，為了實現(xiàn)閾值補償，需要將驅(qū)動晶體管T5的閾值電壓寫入電容結(jié)構(gòu)Cst，以在發(fā)光階段利用該寫入的閾值電壓去抵消驅(qū)動晶體管本身的閾值電壓，以在發(fā)光階段維持所述驅(qū)動晶體管的柵極電壓，使得流過所述發(fā)光器件的電流與所述驅(qū)動晶體管的閾值電壓Vth無關(guān)。
[0058]第一寫入控制單元的實現(xiàn)方式多種多樣，如圖5所示，該第一寫入控制單元可以為:第二薄膜晶體管T2，用于在寫入階段導(dǎo)通所述驅(qū)動晶體管的漏極和柵極，以將所述驅(qū)動晶體管T5的閾值電壓寫入所述電容結(jié)構(gòu)Cst的第一端。
[0059]如圖5所示，在寫入階段，當?shù)诙∧ぞw管T2導(dǎo)通時，電容會沿著圖5中虛線所示的路徑放電，直至N2節(jié)點的電壓變?yōu)轵?qū)動晶體管T5的閾值電壓和發(fā)光器件的閾值電壓之和，停止放電。穩(wěn)定后，N2節(jié)點的電壓為驅(qū)動晶體管T5的閾值電壓和發(fā)光器件的閾值電壓之和，實現(xiàn)了驅(qū)動晶體管T5的閾值電壓到所述電容結(jié)構(gòu)Cst的寫入。
[0060]在本發(fā)明具體實施例中，像素驅(qū)動電路需要利用數(shù)據(jù)信號來控制驅(qū)動晶體管的導(dǎo)通程度，進而控制流過發(fā)光器件的電流。上述的像素驅(qū)動電路的第二寫入控制單元的一種實現(xiàn)方式如圖6所示，采用第一薄膜晶體管(T1)來實現(xiàn)，第一薄膜晶體管(T1)用于在寫入階段導(dǎo)通所述數(shù)據(jù)信號輸入端子和所述電容結(jié)構(gòu)的第二端，以在寫入階段將數(shù)據(jù)信號寫入所述電容結(jié)構(gòu)Cst的第二端。
[0061]當數(shù)據(jù)信號在寫入階段寫入到N1節(jié)點之后，當像素結(jié)構(gòu)從寫入階段轉(zhuǎn)變到發(fā)光階段時，由于電容結(jié)構(gòu)Cst維持電壓差的能力，則當N1節(jié)點的電壓變化時，該數(shù)據(jù)信號則會進一步寫入到N2節(jié)點，實現(xiàn)對驅(qū)動晶體管T5的導(dǎo)通程度的控制，在此不再詳細描述。
[0062]應(yīng)當理解的是，在寫入數(shù)據(jù)信號和驅(qū)動晶體管的閾值電壓之前，先要對電容結(jié)構(gòu)進行充電(或者也可稱之為復(fù)位)，在本發(fā)明的具體實施例中，充電控制結(jié)構(gòu)和第一寫入控制單元以及第二寫入控制單元可以各自獨立，如充電結(jié)構(gòu)可以采用如圖2所示的采用參考信號和VDD信號的方式實現(xiàn)。
[0063]為了減少薄膜晶體管(如圖2中的T6)的數(shù)量，簡化驅(qū)動電路，在本發(fā)明的具體實施例中，可以復(fù)用之前的Tl、T2和T4來實現(xiàn)對電容結(jié)構(gòu)的充電。如圖7所示，本發(fā)明具體實施例中，
[0064]所述電源輸出控制單元為:第二薄膜晶體管T4 ;
[0065]所述第一寫入控制單元為:第二薄膜晶體管T2，用于在寫入階段導(dǎo)通所述驅(qū)動晶體管的漏極和柵極，以將所述驅(qū)動晶體管T5的閾值電壓寫入所述電容結(jié)構(gòu)Cst的第一端；
[0066]所述第二寫入控制單元為:第一薄膜晶體管T1，用于在寫入階段導(dǎo)通所述數(shù)據(jù)信號輸入端子和所述電容結(jié)構(gòu)的第二端，以在寫入階段將數(shù)據(jù)信號寫入所述電容結(jié)構(gòu)Cst的
Λ-Λ- _-上山弟一棲；
[0067]所述第一薄膜晶體管T1、第二薄膜晶體管T2和第四薄膜晶體管T4還在復(fù)位階段導(dǎo)通，以利用所述電源信號和所述數(shù)據(jù)信號對所述電容結(jié)構(gòu)進行充電。
[0068]當處于復(fù)位階段時，所述第一薄膜晶體管T1、第二薄膜晶體管T2和第四薄膜晶體管T4導(dǎo)通，則數(shù)據(jù)信號會施加到N1節(jié)點，而VDD信號會施加到N2節(jié)點，由于數(shù)據(jù)信號和VDD信號之間的電壓差，電容結(jié)構(gòu)Cst在該階段會被充電到一定程度。
[0069]相比于圖2所示的結(jié)構(gòu)，本發(fā)明具體實施例中減少了額外的信號(參考信號V?f)輸入，簡化了電路的實現(xiàn)。
[0070]當本發(fā)明具體實施例的驅(qū)動電路用于ECD時，上述的電容結(jié)構(gòu)Cst相對于0LED驅(qū)動電路中的電容結(jié)構(gòu)的電容要大很多。當電容結(jié)構(gòu)的電容較大時，放電后需要一定的時間才能達到穩(wěn)定狀態(tài)，如果電容結(jié)構(gòu)放電之后立即進入發(fā)光階段，則由于電容結(jié)構(gòu)還沒有穩(wěn)定，在發(fā)光階段的初期會導(dǎo)致N2節(jié)點的電壓變化，而這種變化也會導(dǎo)致驅(qū)動晶體管的Vgs發(fā)生變化，進而導(dǎo)致發(fā)光階段的發(fā)光不穩(wěn)定。
[0071]因此，為了消除電容結(jié)構(gòu)在發(fā)光階段對顯示的影響，在本發(fā)明的具體實施例中，
[0072]所述電源輸出控制單元為:第二薄膜晶體管T4 ;
[0073]所述電壓跟隨控制單元為:第三薄膜晶體管T3，用于在發(fā)光階段導(dǎo)通所述驅(qū)動晶體管T5的源極和所述電容結(jié)構(gòu)Cst的第二端，以將所述驅(qū)動晶體管T5的源極電壓寫入所述驅(qū)動晶體管T5的柵極。
[0074]所述第一寫入控制單元為:第二薄膜晶體管T2，用于在寫入階段導(dǎo)通所述驅(qū)動晶體管的漏極和柵極，以將所述驅(qū)動晶體管T5的閾值電壓寫入所述電容結(jié)構(gòu)Cst的第一端；
[0075]所述第二寫入控制單元為:第一薄膜晶體管T1，用于在寫入階段導(dǎo)通所述數(shù)據(jù)信號輸入端子和所述電容結(jié)構(gòu)的第二端，以在寫入階段將數(shù)據(jù)信號寫入所述電容結(jié)構(gòu)Cst的
Λ-Λ- _-上山弟一棲；
[0076]所述第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3和第四薄膜晶體管T4還在位于寫入階段和發(fā)光階段之間的緩沖階段截止。
[0077]通過該緩沖階段的設(shè)置，使得電容結(jié)構(gòu)在放電之后有一段時間可以回復(fù)到穩(wěn)定狀態(tài)，避免了電容結(jié)構(gòu)自身的變化在發(fā)光階段對驅(qū)動晶體管的柵極電壓產(chǎn)生影響，進一步保證了發(fā)光器件在發(fā)光階段的亮度一致性。
[0078]以下對本發(fā)明具體實施例的驅(qū)動電路詳細說明如下。
[0079]結(jié)合圖7所示，本發(fā)明具體實施例的驅(qū)動電路包括:
[0080]驅(qū)動晶體管T5，源極與發(fā)光器件連接；
[0081]電容結(jié)構(gòu)Cst，第一端和所述驅(qū)動晶體管T5的柵極連接；
[0082]第一薄膜晶體管T1，源極連接數(shù)據(jù)信號輸入端子DATA和電容結(jié)構(gòu)Cst的第二端中的一個，漏極連接數(shù)據(jù)信號輸入端子DATA和電容結(jié)構(gòu)Cst的第二端中的另一個，柵極連接第一控制信號輸入端子SCAN1 ；
[0083]第二薄膜晶體管T2，源極連接所述驅(qū)動晶體管T5的漏極和柵極中的一個，漏極連接所述驅(qū)動晶體管T5的漏極和柵極中的另一個，柵極連接第二控制信號輸入端子SCAN2 ;
[0084]第三薄膜晶體管T3，源極連接所述驅(qū)動晶體管T5的源極和所述電容結(jié)構(gòu)Cst的第二端中的一個，漏極連接所述驅(qū)動晶體管T5的源極和所述電容結(jié)構(gòu)Cst的第二端中的另一個，柵極連接第三控制信號輸入端子SCAN3 ;
[0085]第四薄膜晶體管T4，源極連接電源信號輸入端子VDD和驅(qū)動晶體管T5的漏極中的一個，漏極連接電源信號輸入端子VDD和驅(qū)動晶體管T5的漏極中的另一個，柵極連接第四控制信號輸入端子SCAN4。
[0086]上述的第一、二、三、四控制信號以及數(shù)據(jù)信號的時序如圖8所示。
[0087]以下結(jié)合圖7和圖8對本發(fā)明實施例的驅(qū)動電路的工作過程描述如下。
[0088]在復(fù)位階段，此階段，第一、二、四控制信號為高電平，第三控制信號為低電平；此時T1、T2、T4、T5導(dǎo)通，Τ3截止，其等效電路圖如圖9所示，此時數(shù)據(jù)信號施加到Ν1節(jié)點，而電源信號施加到Ν2節(jié)點，利用Ν1和Ν2節(jié)點的電壓