用于限制本發(fā)明。
[0048]本發(fā)明提供一種GOA單元的實施方式。圖1為本發(fā)明實施方式提供的GOA單元的示意圖。如圖1所示，在本實施方式中，所述GOA單元包括驅(qū)動模塊I和下拉模塊2 ;其中，所述驅(qū)動模塊I用于將第一時鐘信號CLK從所述GOA單元的輸出端OUTPUT輸出；所述下拉模塊2與驅(qū)動模塊I連接，以及和低電壓端VSS連接，其用于在所述GOA單元輸出關(guān)閉信號時，將所述低電壓端VSS提供的低電壓信號輸入到驅(qū)動模塊I的控制端，以使所述驅(qū)動模塊I在所述低電壓端VSS的控制下處于關(guān)閉狀態(tài)。
[0049]在本實施方式中，在所述GOA單元輸出關(guān)閉信號時，下拉模塊2將低電壓端VSS提供的低電壓信號輸入到所述驅(qū)動模塊I的控制端，這樣就會使驅(qū)動模塊I在該過程中保持關(guān)閉，從而，可以避免驅(qū)動模塊I被因信號串擾而耦合進入的信號開啟，在此情況下，GOA單元會始終維持輸出關(guān)閉信號的狀態(tài)，而不會如現(xiàn)有技術(shù)中所述的錯誤地輸出開啟信號，進而，避免了柵線的誤開啟，使像素不會被充電，顯示錯誤的圖像，這樣就克服所謂“畫異”現(xiàn)象。
[0050]具體地，所述下拉模塊2包括第一子模塊21、第二子模塊22和第三子模塊23 ;所述第一子模塊21的第一端與驅(qū)動模塊I的控制端連接，第二端與低電壓端VSS連接，第三端與第二子模塊22和第三子模塊23連接；所述第二子模塊22的第一端連接輸入信號端，第二端連接第二時鐘信號CLKB，第三端和第一子模塊21連接；第三子模塊23的第一端與低電壓端VSS連接，第二端與驅(qū)動模塊I的控制端連接，第三端與第一子模塊21連接。
[0051]可選的，輸入信號端可以為高電壓端VGH或第二時鐘信號CLKB。
[0052]具體地，所述GOA單元還包括上拉模塊3，所述上拉模塊3的輸出端與驅(qū)動模塊I連接，用于向所述驅(qū)動模塊I輸入上拉信號，所述上拉信號將上拉結(jié)點PU (為上拉模塊3與驅(qū)動模塊I之間的節(jié)點)的電位拉高，從而使所述驅(qū)動模塊I開啟。
[0053]可選的，若所述GOA單元位于柵極驅(qū)動電路的第一行，則所述上拉信號為STV信號，即顯示的起始信號；若所述GOA單元位于柵極驅(qū)動電路的第二行或之后的任意一行，則所述上拉信號為上一行GOA單元的輸出端OUTPUT輸出的信號。
[0054]所述GOA單元還包括復(fù)位模塊4，所述復(fù)位模塊4與驅(qū)動模塊I連接，用于向所述驅(qū)動模塊I及所述GOA單元的輸出端OUTPUT輸入低電壓信號，將所述驅(qū)動模塊I關(guān)閉，以及將所述GOA單元輸出的信號下拉。
[0055]圖2為圖1所示GOA單元的一種電路圖，圖3為圖2所示電路圖中各信號的時序圖。下面結(jié)合圖2和圖3對本發(fā)明實施方式中GOA單元的電路結(jié)構(gòu)，以及所述GOA單元的工作原理進行描述和說明。需要說明的是，在圖2中，各薄膜晶體管為N型管。
[0056]如圖2所示，所述第一子模塊21包括第四晶體管M4。具體地，所述第四晶體管M4的控制極屬于第一子模塊21的第三端，其和第二子模塊22、第三子模塊23連接；源極屬于第一子模塊21的第二端，其和低電壓端VSS連接；漏極屬于第一子模塊21的第一端，其與驅(qū)動模塊I的控制端連接。所述第二子模塊22包括第一晶體管Ml和第二晶體管M2。所述第一晶體管Ml的控制極為所述第二子模塊22的第二端，其與第二時鐘信號CLKB連接；源極為所述第二子模塊22的第一端，其與輸入信號端(即高電壓端VGH)連接；漏極與第二晶體管M2的控制極和源極連接。所述第二晶體管M2的漏極為所述第二子模塊22的第三端，其與第一子模塊21連接。所述第三子模塊23包括第三晶體管M3 ;所述第三晶體管M3的控制極為所述第三子模塊23的第二端，其與驅(qū)動模塊I的控制端連接；源極為所述第三子模塊23的第一端，其與低電壓端VSS連接；漏極為所述第三子模塊23的第三端，其與第一子模塊21連接。
[0057]所述驅(qū)動模塊I包括驅(qū)動晶體管M7。所述驅(qū)動晶體管M7的控制極為所述驅(qū)動模塊I的控制端，其與所述上拉模塊3的輸出端連接，源極與第一時鐘信號CLK連接，漏極與所述GOA單元的輸出端OUTPUT連接。
[0058]所述上拉模塊3包括第六晶體管M6和第一電容Cl。所述第六晶體管M6的控制極和源極與上拉信號連接，漏極與驅(qū)動晶體管M7的控制極連接；所述第一電容Cl的第一端連接在所述第六晶體管M6的漏極與驅(qū)動晶體管M7的控制極之間，第二端與所述GOA單元的輸出端OUTPUT連接。
[0059]所述復(fù)位模塊4包括第八晶體管M8和第九晶體管M9。所述第八晶體管M8的控制極與復(fù)位信號端Reset連接，源極與低電壓端VSS連接，漏極與驅(qū)動晶體管M7的控制極連接；所述第九晶體管M9的控制極與復(fù)位信號端Reset連接，源極與低電壓端VSS連接，漏極與所述GOA單元的輸出端OUTPUT連接。
[0060]就本發(fā)明實施方式提供的GOA單元而言，在第一階段，第二時鐘信號CLKB為低電平，使第一晶體管Ml和第二晶體管M2關(guān)閉；復(fù)位信號Reset為低電平，使第八晶體管M8和第九晶體管M9關(guān)閉；上拉信號(在此為STV信號，表示該GOA單元位于柵極驅(qū)動電路的第一行)為高電平，將上拉結(jié)點PU的電位拉高，在此情況下，第一電容Cl的第一端被充電，驅(qū)動晶體管M7開啟，進而，第一時鐘信號CLK通過驅(qū)動晶體管M7從輸出端OUTPUT輸出，并輸入到第一電容的第二端；同時，第三晶體管M3被開啟，進而，第四晶體管M4的控制極與低電壓端VSS連接，使其在該第一階段關(guān)閉。
[0061]在第二階段，STV信號變?yōu)榈碗娖?，使第六晶體管M6關(guān)閉，這樣使上拉結(jié)點HJ保持高電平，且處于懸浮狀態(tài)，而第一時鐘信號CLK由低電平變?yōu)楦唠娖?，使GOA單元的輸出端OUTPUT輸出高電平，同時，對第一電容Cl的第二端充電，使第一電容Cl自舉，使上拉結(jié)點PU的電位進一步升高。
[0062]在第三階段，復(fù)位信號Reset由低電平變?yōu)楦唠娖?，使第八晶體管M8和第九晶體管M9開啟，從而使上拉結(jié)點HJ與低電壓端VSS連接，GOA單元的輸出端OUTPUT也與低電壓端VSS連接，可以理解，在此情況下，驅(qū)動晶體管M7關(guān)閉，GOA單元輸出關(guān)閉信號。
[0063]在第四階段，第二時鐘信號CLKB為高電平，使第一晶體管Ml和第二晶體管M2開啟，從而使第四晶體管M4的控制極的電位為高電平，將第四晶體管M4打開，在此情況下，低電壓端VSS經(jīng)第四晶體管M4與驅(qū)動晶體管M7的控制極連接，從而在該階段，驅(qū)動晶體管M7會維持關(guān)閉狀態(tài)，而不會被耦合進入該GOA單元中的信號誤開啟，使所述GOA單元輸出錯誤的開啟信號，導(dǎo)致一行像素被錯誤的打開，顯示錯誤的圖像。
[0064]上面結(jié)合附圖對GOA單元的結(jié)構(gòu)和其每個循環(huán)周期的工作原理進行了說明和描述，根據(jù)上述可知，在GOA單元輸出關(guān)閉信號時，本實施方式提供的GOA單元可以避免GOA單元被誤開啟，輸出錯誤的信號，使顯示裝置顯示錯誤。
[0065]在本實施方式中，GOA單元的電路結(jié)構(gòu)并不限于圖2所示，具體地，如圖4所示，所述下拉單元2還包括第四子模塊24 ;所述第四子模塊24的第一端與所述GOA單元的輸出端OUTPUT連接，第二端與低電壓端VSS連接，第三端與第二子模塊22和第三子模塊23連接。具體地，所述第四子模塊24可以包括第五晶體管M5。所述第五晶體管M5的控制極為第四子模塊24的第三端，其與第二子模塊22中第二晶體管M2的漏極，以及第三子模塊23中第三晶體管M3的漏極連接；源極為第四子模塊24的第二端，其與低電壓端VSS連接；漏極為第四子模塊24的第一端，其與所述GOA單元的輸出端OUTPUT連接。這樣設(shè)置可以在GOA單元輸出關(guān)閉信號時，使第一電容Cl的第二端和輸出端OUTPUT與低電壓端VSS連接，進一步保證從GOA單元的輸出端OUTPUT輸出的信號為關(guān)閉信號，更大程度地改善被耦合進入該GOA單元的信號對GOA單元的不良影響。
[0066]此外，在本實施方式中，下拉模塊2還可以與多個低電壓端連接，例如，如圖5所示，所述第三晶體管M3的源極與第一低電壓端VSSl連接，所述第四晶體管的源極與第二低電壓端VSS2連接；以及，如圖6所示，第三晶體管M3的源極與第一低電壓端VSSl連接，第四晶體管M4和第五晶體管M5的源極與第二低電壓端VSS2連接，當然，對于圖6所示實施例而言，所述第二晶體管M4和第五晶體管M5所連接的低電壓端也可以為不同的低電壓端。在所述GOA單元輸出關(guān)閉信號時，所述第四晶體管M4的源極所連接的低電壓端向驅(qū)動晶體管M7的控制極輸入低電壓信號。
[0067]可選的，第三晶體管M3，第四晶體管M4，第五晶體管M5連接的低電壓端為相同的低電壓端，以減少需要設(shè)置的電源端口的數(shù)量。
[0068]進一步地，所述下拉模塊2所連接的低電壓端與復(fù)位模塊4所連接的低電壓端還可以為不同的低電壓端，只需其二者所連接的低電壓端所輸出的低電壓信號能夠使所述驅(qū)動晶體