一種像素電路及顯示裝置的制造方法
【技術領域】
[0001] 本申請涉及一種顯示裝置，尤其涉及一種像素電路及顯示裝置。
【背景技術】
[0002] 有機發(fā)光二極管（化ganicLi曲t-EmittingDiode, 0LED)顯示因具有高亮度、高 發(fā)光效率、寬視角和低功耗等優(yōu)點，近年來被人們廣泛研究，并迅速應用到新一代的顯示當 中。0LED顯示的驅(qū)動方式可W為無源矩陣驅(qū)動（PassiveMatrix0LED，PM0LED)和有源矩 陣驅(qū)動（ActiveMatrix0LED，AM0LED)兩種。無源矩陣驅(qū)動雖然成本低廉，但是存在交叉 串擾現(xiàn)象不能實現(xiàn)高分辨率的顯示，且無源矩陣驅(qū)動電流大，降低了 0L邸的使用壽命。相 比之下，有源矩陣驅(qū)動方式在每個像素上設置數(shù)目不同的晶體管作為電流源，避免了交叉 串擾，所需的驅(qū)動電流較小，功耗較低，使0LED的壽命增加，可W實現(xiàn)高分辨的顯示，同時， 有源矩陣驅(qū)動更容易滿足大面積和高灰度級顯示的需要。
[0003] 傳統(tǒng)AM0LED的像素電路是簡單的兩薄膜場效應晶體管（ThinFilmTransistor, TFT)結(jié)構(gòu)，通常包括多個柵極掃描線、多個數(shù)據(jù)線、多個電源線W及連接到該些線并W矩陣 形式排列的多個像素點。0LED是電流型發(fā)光器件，其亮度與通過的電流成正比。在傳統(tǒng)的 AM0L邸像素電路中，如圖1所示，流過0L邸的電流會隨著時間而改變從而導致顯示的不均 勻問題，該是由于驅(qū)動晶體管T1的闊值電壓和0L邸兩端的電壓會隨著時間發(fā)生變化，從而 導致電流的變化。該種電路雖然結(jié)構(gòu)簡單，但不能補償驅(qū)動晶體管T1闊值電壓漂移、0LED 闊值電壓漂移或面板各處晶體管闊值電壓不均勻等問題。
[0004] 此外，由于該種像素電路在非發(fā)光階段，仍然有電流流過0L邸，從而降低了像素電 路的對比度。
[0005] 目前，為了解決晶體管的闊值電壓漂移帶來的問題，不管AM0LED的像素電路采用 的工藝是多晶娃（poly-Si)技術、非晶娃（a-Si)技術還是氧化物半導體技術，其在構(gòu)成像 素電路時都需要提供闊值電壓補償機制。目前出現(xiàn)了很多提供補償?shù)南袼仉娐?，該些電?大致可W分為兩類；電流驅(qū)動型像素電路和電壓驅(qū)動型像素電路。
[0006] 電流驅(qū)動型像素電路主要采用電流鏡或者電流源將數(shù)據(jù)電流按一定比例復制為 驅(qū)動電流的方式來點亮發(fā)光件。由于0LED是電流型器件，因此采用電流驅(qū)動型電路可W很 精確的補償闊值電壓的漂移和遷移率的不同。但是在實際應用時，由于數(shù)據(jù)線上的寄生電 容效應，數(shù)據(jù)電流的建立需要較長的時間，該個問題在小電流的情況下更加突出，嚴重影響 了電路的驅(qū)動速度。另外，隨著顯示器的尺寸增大，寄生電容和電阻越來越大，在數(shù)據(jù)電流 較小的情況下充放電延遲比較大，因此電流型像素電路不適合制造大面積、高分辨率的顯 示器。
[0007] 電壓驅(qū)動型像素電路相對于電流驅(qū)動型像素電路有很快的充放電速度，可W滿足 大面積、高分辨顯示的需要。但是電壓型像素電路不能很精確的補償闊值電壓的漂移，且對 于面板上不同器件遷移率的差異很難有補償作用。另外，電壓型像素電路在補償闊值電壓 變化的過程中會使結(jié)構(gòu)變得復雜，減少開口率，并且會引入多條驅(qū)動信號使外圍驅(qū)動電路 變的比較復雜。

【發(fā)明內(nèi)容】

[0008] 本申請?zhí)峁┮环N像素電路及顯示裝置，從而補償晶體管的闊值電壓漂移。
[0009] 根據(jù)本申請的第一方面，本申請?zhí)峁┮环N像素電路，包括：
[0010] 存儲電容、第H晶體管、第二晶體管W及用于禪合在第一公共電極和第二公共電 極之間的發(fā)光支路。
[0011] 發(fā)光支路包括串聯(lián)的第五晶體管、驅(qū)動晶體管、第六晶體管和發(fā)光元件；其中，第 五晶體管串聯(lián)在第一公共電極和驅(qū)動晶體管之間，第六晶體管串聯(lián)在第二公共電極和驅(qū)動 晶體管之間；第五晶體管的控制極用于輸入第一控制信號；第六晶體管的控制極用于輸入 第二控制信號；驅(qū)動晶體管的第一極禪合至第五晶體管的第二極，第二極禪合至第六晶體 管的第一極，控制極禪合至第二節(jié)點。
[0012] 第H晶體管的控制極用于輸入掃描信號，第一極和第二極分別禪合至驅(qū)動晶體管 的第一極和第二節(jié)點。
[0013] 第二晶體管的控制極用于輸入掃描信號，第一極禪合至驅(qū)動晶體管的第二極，第 二極用于輸入數(shù)據(jù)信號。
[0014] 存儲電容的第一端禪合至第二節(jié)點，第二端禪合至第六晶體管的第二極。
[0015] 在編程階段，第五晶體管和第六晶體管分別響應第一控制信號和第二控制信號而 斷開，第二晶體管和第H晶體管響應掃描信號導通將數(shù)據(jù)信號和驅(qū)動晶體管的闊值電壓存 儲于第二節(jié)點。
[0016] 在發(fā)光階段，第二晶體管和第H晶體管分別響應輸入掃描信號而斷開，第五晶體 管和第六晶體管分別響應第一控制信號和第二控制信號而導通，且驅(qū)動晶體管在第二節(jié)點 的電位控制下導通為發(fā)光元件提供驅(qū)動電流。
[0017] 根據(jù)本申請的第二方面，本申請?zhí)峁┮环N顯示裝置，包括：
[001引像素電路矩陣，像素電路矩陣包括排列成n行m列矩陣的上述像素電路，n和m為 大于0的整數(shù)。
[0019] 柵極驅(qū)動電路，用于產(chǎn)生掃描脈沖信號，并通過沿第一方向形成的各行掃描線向 像素電路提供掃描信號。
[0020] 數(shù)據(jù)驅(qū)動電路，用于產(chǎn)生代表灰度信息的數(shù)據(jù)電壓信號，并通過沿第二方向形成 的各數(shù)據(jù)線向像素電路提供數(shù)據(jù)電壓信號。
[0021] 控制器，用于向柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路提供控制時序。
[0022] 根據(jù)本申請的第H方面，本申請?zhí)峁┮环N上述像素電路的驅(qū)動方法，像素電路的 每一驅(qū)動周期包括初始化階段、編程階段和發(fā)光階段，驅(qū)動方法包括：
[0023] 在初始化階段，第H晶體管和第五晶體管導通初始化存儲電容兩端的電位；
[0024] 在編程階段，第H晶體管和第二晶體管導通，數(shù)據(jù)信號和驅(qū)動晶體管的闊值電壓 通過第二晶體管和第H晶體管輸入至存儲電容的第一端，并通過存儲電容存儲于該端；
[00巧]在發(fā)光階段，驅(qū)動晶體管根據(jù)存儲電容兩端的壓差驅(qū)動產(chǎn)生驅(qū)動電流，并驅(qū)動發(fā) 光元件發(fā)光。
[0026] 本申請的有益效果是：采用本申請的像素電路，通過在驅(qū)動晶體管的控制極和第 一極之間并接第H開關晶體管，利用該種電路結(jié)構(gòu)并配合發(fā)光支路的開關晶體管，在編程 階段存儲驅(qū)動晶體管的闊值電壓，從而在發(fā)光階段補償驅(qū)動晶體管的闊值電壓變化的問 題，W降低顯示器的不均勻問題。
【附圖說明】
[0027] 圖1為現(xiàn)有技術的無補償像素電路結(jié)構(gòu)圖；
[0028] 圖2為本申請實施例一的電路結(jié)構(gòu)圖；
[0029] 圖3為本申請實施例一的信號時序圖；
[0030] 圖4為本申請實施例二的電路結(jié)構(gòu)圖；
[0031] 圖5為本申請實施例二的信號時序圖；
[0032] 圖6為本申請實施例H的電路結(jié)構(gòu)圖；
[0033] 圖7為本申請實施例四顯示裝置結(jié)構(gòu)圖。
【具體實施方式】
[0034] 下面通過【具體實施方式】結(jié)合附圖對本發(fā)明作進一步詳細說明。
[0035] 首先對一些術語進行說明；本申請中的晶體管可W是任何結(jié)構(gòu)的晶體管，比如雙 極型晶體管炬JT)或者場效應晶體管（FET)。當晶體管為雙極型晶體管時，其控制極是指雙 極型晶體管的基極，第一極可W為雙極型晶體管的集電極或發(fā)射極，對應的第二極可W為 雙極型晶體管的發(fā)射極或集電極；當晶體管為場效應晶體管時，其控制極是指場效應晶體 管的柵極，第一極可W為場效應晶體管的漏極或源極，對應的第二極可W為場效應晶體管 的源極或漏極。顯示器中的晶體管通常為一種場效應晶體管；薄膜晶體管（TFT)。下面W 晶體管為場效應晶體管為例對本申請做詳細的說明，在其它實施例中晶體管也可W是雙極 型晶體管。
[0036] 發(fā)光元件為有機發(fā)光二極管（化ganicLi曲t-EmittingDiode, 0LED)，在其它實 施例中，也可W是其它發(fā)光元件。
[0037] 需要說明的是；第一公共電極VDD和第二公共電極VSS并非本申請像素電路的一 部分，為了使本領域普通技術人員更好地理解本申請的技術方案，而特別引入第一公共電 極VDD和第二公共電極VSS予W描述。
[0038] 實施例一：
[0039] 請參考圖2,圖2所示為本申請像素電路一種實施例的結(jié)構(gòu)，包括：存儲電容CS、第 H晶體管T3、第二晶體管T2W及用于禪合在第一公共電極VDD和第二公共電極VSS之間的 發(fā)光支路。發(fā)光支路包括串聯(lián)的第五晶體管T5、驅(qū)動晶體管T1、第六晶體管T6和發(fā)光元件 0L邸。
[0040] 其中，第五晶體管T5串聯(lián)在第一公共電極VDD和驅(qū)動晶體管T1之間，第六晶體管 T6串聯(lián)在第二公共電極VSS和驅(qū)動晶體管T1之間，第五晶體管T5的控制極(例如柵極)用 于輸入第一控制信號EM;第六晶體管T6的控制極(例如柵極）用于輸入第二控制信號EN; 驅(qū)動晶體管T1的第一極(例如漏極)禪合至第五晶體管T5的第二極(例如源極)，第二極(例 如源極)禪