復(fù)位端接入高電平，所述第一時(shí)鐘信號為低電平，所述第二時(shí)鐘信號為高電平，上拉節(jié)點(diǎn)控制模塊控制所述上拉節(jié)點(diǎn)的電位被拉低為低電位，所述輸出放噪晶體管導(dǎo)通，以對所述柵極驅(qū)動信號輸出端進(jìn)行放噪，使得所述柵極驅(qū)動信號輸出端輸出低電平；
[0132]在第一放噪階段，所述輸入端接入低電平，所述復(fù)位端接入低電平，所述第一時(shí)鐘信號為高電平，所述第二時(shí)鐘信號為低電平，上拉節(jié)點(diǎn)控制模塊控制所述上拉節(jié)點(diǎn)的電位維持為低電位，從而控制所述上拉晶體管關(guān)斷，下拉節(jié)點(diǎn)控制模塊控制將所述下拉節(jié)點(diǎn)的電位上拉為高電位，從而控制所述下拉晶體管導(dǎo)通，使得所述柵極驅(qū)動信號輸出端輸出低電平；
[0133]在第二放噪階段，所述輸入端接入低電平，所述復(fù)位端接入低電平，所述第一時(shí)鐘信號為低電平，所述第二時(shí)鐘信號為高電平，上拉節(jié)點(diǎn)控制模塊控制所述上拉節(jié)點(diǎn)的電位維持為低電位，從而控制所述上拉晶體管關(guān)斷，所述輸出放噪晶體管導(dǎo)通，以對所述柵極驅(qū)動信號輸出端進(jìn)行放噪，使得所述柵極驅(qū)動信號輸出端輸出低電平。
[0134]實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元的驅(qū)動方法還包括:在一顯示周期內(nèi)第二放噪階段結(jié)束后至下一顯示周期開始前，重復(fù)所述第一放噪階段和所述第二放噪階段。
[0135]實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元的驅(qū)動方法還包括:
[0136]在每一顯示周期的復(fù)位階段和第二放噪階段，下拉節(jié)點(diǎn)控制模塊所述下拉節(jié)點(diǎn)的電位拉高為高電位，從而通過所述上拉節(jié)點(diǎn)控制模塊進(jìn)一步控制所述上拉節(jié)點(diǎn)的電位為低電位，通過所述輸出放噪晶體管進(jìn)一步控制所述柵極驅(qū)動信號輸出端輸出低電平。
[0137]本發(fā)明實(shí)施例所述的顯示裝置，包括上述的柵極驅(qū)動電路。
[0138]該顯示裝置可以為液晶顯示器、液晶電視、OLED (Organic Light-EmittingD1de，有機(jī)電致發(fā)光二極管)顯示面板、OLED顯示器、OLED電視或電子紙等顯示裝置。
[0139]以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種移位寄存器單元，其特征在于，包括輸入端、柵極驅(qū)動信號輸出端和復(fù)位端，所述移位寄存器單元還包括: 上拉晶體管，柵極與上拉節(jié)點(diǎn)連接，第一極接入第一時(shí)鐘信號，第二極與所述柵極驅(qū)動信號輸出端連接； 下拉晶體管，柵極與下拉節(jié)點(diǎn)連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極接入第一低電平； 下拉節(jié)點(diǎn)控制模塊，接入所述第一低電平和所述第一時(shí)鐘信號，并分別與所述上拉節(jié)點(diǎn)和所述下拉節(jié)點(diǎn)連接，用于在每一顯示周期的預(yù)充電階段控制所述下拉節(jié)點(diǎn)的電位為低電位，在每一顯示周期的輸出階段控制該下拉節(jié)點(diǎn)的電位維持為低電位，還用于在每一顯示周期的第一放噪階段控制將所述下拉節(jié)點(diǎn)的電位上拉為高電位，從而控制所述下拉晶體管導(dǎo)通，使得所述柵極驅(qū)動信號輸出端輸出低電平； 上拉節(jié)點(diǎn)控制模塊，接入高電平、所述第一低電平和第二低電平，并分別與上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)、所述輸入端和所述復(fù)位端連接，用于在每一顯示周期的預(yù)充電階段控制所述上拉節(jié)點(diǎn)的電位被拉高為高電位，在每一顯示周期的輸出階段控制所述上拉節(jié)點(diǎn)的電位被進(jìn)一步自舉拉高，從而控制所述上拉晶體管保持導(dǎo)通，使得所述柵極驅(qū)動信號輸出端輸出所述第一時(shí)鐘信號，在每一顯示周期的復(fù)位階段控制所述上拉節(jié)點(diǎn)的電位被拉低為低電位，并在每一顯示周期的第一放噪階段和第二放噪階段控制所述上拉節(jié)點(diǎn)的電位維持為低電位，從而控制所述上拉晶體管關(guān)斷； 以及，輸出放噪晶體管，柵極接入第二時(shí)鐘信號，第一極與所述柵極驅(qū)動信號輸出端連接，第二端接入所述第一低電平，在每一顯示周期的預(yù)充電階段、復(fù)位階段和第二放噪階段導(dǎo)通，以對所述柵極驅(qū)動信號輸出端進(jìn)行放噪，使得所述柵極驅(qū)動信號輸出端輸出低電平； 所述第一時(shí)鐘信號和所述第二時(shí)鐘信號反相。
2.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述下拉節(jié)點(diǎn)控制模塊，還接入所述第二時(shí)鐘信號，用于在每一顯示周期的復(fù)位階段和第二放噪階段將所述下拉節(jié)點(diǎn)的電位拉高為高電位，從而通過所述上拉節(jié)點(diǎn)控制模塊進(jìn)一步控制所述上拉節(jié)點(diǎn)的電位為低電位，通過所述輸出放噪晶體管進(jìn)一步控制所述柵極驅(qū)動信號輸出端輸出低電平。
3.如權(quán)利要求2所述的移位寄存器單元，其特征在于，所述下拉節(jié)點(diǎn)控制模塊包括: 第一下拉節(jié)點(diǎn)控制晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極接入所述第一低電平； 以及，下拉節(jié)點(diǎn)控制電容，連接于所述下拉節(jié)點(diǎn)和第一時(shí)鐘信號輸出端之間。
4.如權(quán)利要求3所述的移位寄存器單元，其特征在于，所述下拉節(jié)點(diǎn)控制模塊還包括: 第二下拉節(jié)點(diǎn)控制晶體管，柵極接入所述第二時(shí)鐘信號，第一極與所述下拉節(jié)點(diǎn)連接，第二極接入所述第二時(shí)鐘信號。
5.如權(quán)利要求1至4中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述上拉節(jié)點(diǎn)控制模塊包括第一晶體管、第二晶體管、上拉節(jié)點(diǎn)控制晶體管和存儲電容，其中， 所述上拉節(jié)點(diǎn)控制晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極接入所述第一低電平，第二極與所述上拉節(jié)點(diǎn)連接； 所述存儲電容，連接與所述上拉節(jié)點(diǎn)和所述柵極驅(qū)動信號輸出端之間； 在正向掃描時(shí):所述第一晶體管，柵極與所述輸入端連接，第一極接入所述高電平，第二極與所述上拉節(jié)點(diǎn)連接； 所述第二晶體管，柵極與所述復(fù)位端連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極接入所述第二低電平； 在反向掃描時(shí):所述第一晶體管，柵極與所述復(fù)位端連接，第一極接入所述第二低電平，第二極與所述上拉節(jié)點(diǎn)連接； 所述第二晶體管，柵極與所述輸入端連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極接入所述高電平。
6.一種移位寄存器單元的驅(qū)動方法，應(yīng)用于如權(quán)利要求1至5中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述驅(qū)動方法包括:在每一顯示周期內(nèi)，在正向掃描和反向掃描時(shí): 在預(yù)充電階段，輸入端接入高電平，復(fù)位端接入低電平，第一時(shí)鐘信號為低電平，第二時(shí)鐘信號為高電平，上拉節(jié)點(diǎn)控制模塊控制上拉節(jié)點(diǎn)的電位被拉高為高電位，從而控制上拉晶體管導(dǎo)通，下拉節(jié)點(diǎn)控制模塊控制下拉節(jié)點(diǎn)的電位為低電位，從而控制下拉晶體管關(guān)斷，所述輸出放噪晶體管導(dǎo)通，柵極驅(qū)動信號輸出端輸出低電平，所述輸出放噪晶體管； 在輸出階段，所述輸入端接入低電平。所述復(fù)位端接入低電平，所述第一時(shí)鐘信號為高電平，所述第二時(shí)鐘信號為低電平，上拉節(jié)點(diǎn)控制模塊控制所述上拉節(jié)點(diǎn)的電位被進(jìn)一步自舉拉高，從而控制所述上拉晶體管保持導(dǎo)通，使得所述柵極驅(qū)動信號輸出端輸出所述第一時(shí)鐘信號，下拉節(jié)點(diǎn)控制模塊控制該下拉節(jié)點(diǎn)的電位維持為低電位； 在復(fù)位階段，所述輸入端接入低電平，所述復(fù)位端接入高電平，所述第一時(shí)鐘信號為低電平，所述第二時(shí)鐘信號為高電平，上拉節(jié)點(diǎn)控制模塊控制所述上拉節(jié)點(diǎn)的電位被拉低為低電位，所述輸出放噪晶體管導(dǎo)通，以對所述柵極驅(qū)動信號輸出端進(jìn)行放噪，使得所述柵極驅(qū)動信號輸出端輸出低電平； 在第一放噪階段，所述輸入端接入低電平，所述復(fù)位端接入低電平，所述第一時(shí)鐘信號為高電平，所述第二時(shí)鐘信號為低電平，上拉節(jié)點(diǎn)控制模塊控制所述上拉節(jié)點(diǎn)的電位維持為低電位，從而控制所述上拉晶體管關(guān)斷，下拉節(jié)點(diǎn)控制模塊控制將所述下拉節(jié)點(diǎn)的電位上拉為高電位，從而控制所述下拉晶體管導(dǎo)通，使得所述柵極驅(qū)動信號輸出端輸出低電平; 在第二放噪階段，所述輸入端接入低電平，所述復(fù)位端接入低電平，所述第一時(shí)鐘信號為低電平，所述第二時(shí)鐘信號為高電平，上拉節(jié)點(diǎn)控制模塊控制所述上拉節(jié)點(diǎn)的電位維持為低電位，從而控制所述上拉晶體管關(guān)斷，所述輸出放噪晶體管導(dǎo)通，以對所述柵極驅(qū)動信號輸出端進(jìn)行放噪，使得所述柵極驅(qū)動信號輸出端輸出低電平。
7.如權(quán)利要求6所述的移位寄存器單元的驅(qū)動方法，其特征在于，還包括:在一顯示周期內(nèi)第二放噪階段結(jié)束后至下一顯示周期開始前，重復(fù)所述第一放噪階段和所述第二放噪階段。
8.如權(quán)利要求6或7所述的移位寄存器單元的驅(qū)動方法，其特征在于，所述驅(qū)動方法還包括: 在每一顯示周期的復(fù)位階段和第二放噪階段，下拉節(jié)點(diǎn)控制模塊所述下拉節(jié)點(diǎn)的電位拉高為高電位，從而通過所述上拉節(jié)點(diǎn)控制模塊進(jìn)一步控制所述上拉節(jié)點(diǎn)的電位為低電位，通過所述輸出放噪晶體管進(jìn)一步控制所述柵極驅(qū)動信號輸出端輸出低電平。
9.一種柵極驅(qū)動電路，其特征在于，包括沉積在陣列基板上的多級如權(quán)利要求1至5中任一權(quán)利要求所述的移位寄存器單元； 第一級移位寄存器單元的輸入端接入開啟信號； 除了第一級移位寄存器單元之外，每一級移位寄存器單元的輸入端與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接； 除了最后一級移位寄存器單元之外，每一級移位寄存器單元的復(fù)位端與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接； 最后一級移位寄存器單元的復(fù)位端接入復(fù)位信號。
10.一種顯示裝置，其特征在于，包括如權(quán)利要求9所述的柵極驅(qū)動電路。
【專利摘要】本發(fā)明提供了一種移位寄存器單元及驅(qū)動方法、柵極驅(qū)動電路和顯示裝置。所述移位寄存器單元包括輸入端、柵極驅(qū)動信號輸出端、復(fù)位端、上拉晶體管、下拉晶體管、下拉節(jié)點(diǎn)控制模塊、上拉節(jié)點(diǎn)控制模塊和輸出放噪晶體管；下拉節(jié)點(diǎn)控制模塊在第一放噪階段控制將下拉節(jié)點(diǎn)的電位上拉為高電位，控制下拉晶體管導(dǎo)通，使柵極驅(qū)動信號輸出端輸出低電平；上拉節(jié)點(diǎn)控制模塊在復(fù)位階段控制上拉節(jié)點(diǎn)的電位被拉低為低電位，并在第一放噪階段和第二放噪階段控制上拉節(jié)點(diǎn)的電位維持為低電位，控制上拉晶體管關(guān)斷。發(fā)明解決了由時(shí)鐘信號引起的耦合電壓問題，提高了良率；運(yùn)用的薄膜晶體管較少，從而實(shí)可以現(xiàn)窄邊框設(shè)計(jì)，降低成，同時(shí)可以實(shí)現(xiàn)雙向掃描。
【IPC分類】G11C19-28, G09G3-36
【公開號】CN104575429
【申請?zhí)枴緾N201510051457
【發(fā)明人】古宏剛, 李小和, 邵賢杰, 董職福, 張曉潔, 姚利利
【申請人】合肥京東方光電科技有限公司, 京東方科技集團(tuán)股份有限公司
【公開日】2015年4月29日
【申請日】2015年1月30日