專利名稱：在正電平范圍與負(fù)電平范圍交替驅(qū)動信號線的輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種輸出電路，尤其是涉及到一種用來在一個正電位范圍與負(fù)電位范圍內(nèi)交替地驅(qū)動信號線的輸出電路。
一種液晶顯示板具有在兩種基片之間夾有液態(tài)晶體的結(jié)構(gòu)。該基片結(jié)構(gòu)之一是制造在一塊玻璃板上，而象素電極和與其有關(guān)的薄膜晶體管被排列成矩陣。柵極線與數(shù)據(jù)線進(jìn)一步模制在玻璃板上。該柵極線選擇地連接到薄膜晶體管的柵極，而數(shù)據(jù)線選擇地連接到薄膜晶體管的漏極節(jié)點。當(dāng)一條柵極線變到一個激活電平時，該薄膜晶體管導(dǎo)通，并且數(shù)據(jù)線電連接到相關(guān)的象素電極。
另一個基片結(jié)構(gòu)也制造在一塊玻璃板上，而一個公共電極與色彩濾波器形成在該玻璃板上。這種基片結(jié)構(gòu)是以如象素電極相對公共電極的方式彼此相對，而液態(tài)晶體填充在兩基片結(jié)構(gòu)的間隙之間。每個象素電極，公共電極與其間的液晶形成一個象素，并且這些象素排列成矩陣。液晶的分子在象素電極與公共電極之間的存在電場時出現(xiàn)。數(shù)據(jù)線控制每個象素的電場強(qiáng)度，并且使液態(tài)晶體選擇地透明。這透明的象素允許背照光通過，而形成一個圖象。
數(shù)據(jù)線和柵極線是由一個液晶顯示驅(qū)動器控制，而液晶顯示驅(qū)動器包括一個對柵極線的垂直驅(qū)動器和對數(shù)據(jù)線的水平驅(qū)動器。垂直驅(qū)動器連續(xù)地提供一個掃描信號給柵極線，并且該掃描信號使得薄膜晶體管周期地導(dǎo)通。水平驅(qū)動器提供數(shù)據(jù)信號給數(shù)據(jù)線，并且該數(shù)據(jù)信號與掃描信號同步地變化。數(shù)據(jù)信號控制選定的象素電極與公共電極之間的電場強(qiáng)度。在垂直驅(qū)動器成功地施加掃描信號從第一條柵極線到最后一條柵極線同時，水平驅(qū)動器控制所有象素的電場強(qiáng)度，則一幅圖象生成在象素矩陣上。術(shù)語“水平周期”意思是指保持每條柵極線激活高電平的一個時間周期。從第一條柵極線到最后一條柵極線掃描周期被稱做“幀”，而每幀由許多水平周期構(gòu)成。
從液態(tài)晶體的壽命方面來講，對于水平驅(qū)動器必須用交替的電流驅(qū)動這些象素。水平驅(qū)動器反相每個象素電極的極性以至用這樣一種方式使其相反于相臨象素的極性。一個水平驅(qū)動器1被假設(shè)給出如

圖1A所示一幀中液晶顯示板3的象素2的極性。該極性模式獲得如下。在垂直驅(qū)動器提供掃描信號從第一條柵極線到最后一條柵極線時，水平驅(qū)動器對應(yīng)于一個參考電壓Vref(參看圖6)在正電壓范圍內(nèi)改變奇數(shù)數(shù)據(jù)線，而對應(yīng)于一個參考電壓Vref在負(fù)電壓范圍內(nèi)改變偶數(shù)數(shù)據(jù)線。該參考電壓Vref是加在公共電極上。垂直驅(qū)動器從第一條柵極線到下一條柵極線改變掃描信號，而水平驅(qū)動器在奇數(shù)數(shù)據(jù)線與偶數(shù)數(shù)據(jù)線之間改變電壓范圍。在這種方式中，水平驅(qū)動器與掃描信號同步地改變電壓范圍以致于獲得極性模式。
在下一幀中，水平驅(qū)動器1相反地改變象素2的極性如圖1B所示。水平驅(qū)動器首先在負(fù)電壓范圍改變奇數(shù)數(shù)據(jù)線而在正電壓范圍改變偶數(shù)數(shù)據(jù)線。象素2a變到正，而臨近象素2b變到負(fù)。
圖2圖解一個包括水平驅(qū)動器1的已有技術(shù)輸出電路。該已有技術(shù)輸出電路包括運算放大器1a/1b和一個切換單元1c。信號輸入端1c/1d連接到運算放大器1a/1b的同相端，而運算放大器1a/1b的輸出端直接連接到反相端。因此，運算放大器1a/1b分別形成電壓跟隨器。
切換單元具有兩個輸入節(jié)點1e/1f和兩個輸出節(jié)點1g/1h，并且輸入節(jié)點1e/1f選擇地連接到輸出節(jié)點1g/1h。輸入端1c/1d連接到一個驅(qū)動電壓選擇電路(沒有顯示)，而該驅(qū)動電壓選擇電路提供一個相對參考電壓Verf是正的電壓給輸入端子1c和一個相對參考電壓Verf是負(fù)的電壓給輸入端子1d。運算放大器1a/1b的輸出端分別連接到輸入節(jié)點1e/1f，輸出節(jié)點1g/1h分別連接到一條奇數(shù)數(shù)據(jù)線和一條偶數(shù)數(shù)據(jù)線。
一個階梯電壓產(chǎn)生器(沒有顯示)連接到驅(qū)動電壓選擇電路，并且提供正階梯電壓和負(fù)階梯電壓給驅(qū)動電壓選擇電路。驅(qū)動電壓選擇電路響應(yīng)于載有表示圖象信號的圖象，并且選擇地分別提供一個對應(yīng)于一幅圖象的正電壓和一個對應(yīng)于另一幅圖象的負(fù)電壓給輸入端1c/1d。
切換單元1c響應(yīng)于一個控制信號CTL1以便與柵極線的變化同步地交替地連接輸入節(jié)點1e/1f到輸出節(jié)點1g/1h和輸入節(jié)點1f/1e。因此，正電壓和負(fù)電壓交替地加到奇數(shù)數(shù)據(jù)線和偶數(shù)數(shù)據(jù)線。
運算放大器1a具有圖3所示的電路結(jié)構(gòu)。運算放大器1a分解為一個差分放大器1j，一個輸出驅(qū)動器1k和一個偏置電壓源1m。該偏置電壓源1m給差分放大器1j和輸出驅(qū)動器1k設(shè)置一個工作范圍限制，而差分放大器1j和輸出驅(qū)動器1k產(chǎn)生一個近似等于同相端電壓的電壓電平。
差分放大器1j包括兩個P-溝道增強(qiáng)型場效應(yīng)晶體管和三個N-溝道增強(qiáng)型場效應(yīng)晶體管Qn1/Qn2/Qn3。P-溝道增強(qiáng)型場效應(yīng)晶體管Qp1/Qp2分別以串聯(lián)方式連接到N-溝道增強(qiáng)型場效應(yīng)晶體管Qn1/Qn2，而這兩個串聯(lián)的Qp1/Qn1和Qp2/Qn2接在一個正電源線Vcc與一個公共節(jié)點N1之間。P-溝道增強(qiáng)型場效應(yīng)晶體管Qp1漏極連接到P-溝道增強(qiáng)型場效應(yīng)晶體管Qp1/Qp2的柵極，而反相端和同相端分別連接到N-溝道增強(qiáng)型場效應(yīng)晶體管Qn1/Qn2的柵極。N-溝道增強(qiáng)型場效應(yīng)晶體管Qn3接在公共節(jié)點N1與地線GND之間，而偏置電壓源1m提供一個正電壓給N-溝道增強(qiáng)型場效應(yīng)晶體管Qn3的柵極。
當(dāng)公共節(jié)點N1高于一確定的正電壓電平時，N-溝道增強(qiáng)型場效應(yīng)晶體管Qn3流過電流從公共節(jié)點N1到地線GND，而N-溝道增強(qiáng)型場效應(yīng)晶體管Qn1/Qn2和P-溝道增強(qiáng)型場效應(yīng)晶體管Qp1/Qp2響應(yīng)于反相節(jié)點與同相節(jié)點之間的電位差用來改變公共漏極節(jié)點N2的電位電平。
一個串聯(lián)的P-溝道增強(qiáng)型場效應(yīng)晶體管Qp3和N-溝道增強(qiáng)型場效應(yīng)晶體管Qn4結(jié)合形成輸出驅(qū)動器1k。P-溝道增強(qiáng)型場效應(yīng)晶體管Qn3的柵極連接到P-溝道增強(qiáng)型場效應(yīng)晶體管Qp2和N-溝道增強(qiáng)型場效應(yīng)晶體管Qn2之間的公共漏極節(jié)點N2，而偏置電壓源1m提供一個正電壓給N-溝道增強(qiáng)型場效應(yīng)晶體管Qn4的柵極。P-溝道增強(qiáng)型場效應(yīng)晶體管Qp3和N-溝道增強(qiáng)型場效應(yīng)晶體管Qn4之間的公共漏極節(jié)點N3作為運算放大器1a的輸出端。
當(dāng)公共漏極節(jié)點N3的電位電平高于該確定的正電壓時，N-溝道增強(qiáng)型場效應(yīng)晶體管Qn4流過電流從公共漏極節(jié)點N3到地線GND，而P-溝道增強(qiáng)型場效應(yīng)晶體管Qp3在公共漏極節(jié)點N3反比于公共漏極節(jié)點N2的電位電平改變電位電平。
如上所述，運算放大器1a的輸出端連接到反相端，并且差分放大器1j和輸出驅(qū)動器1k形成電壓跟隨器。差分放大器1j和輸出驅(qū)動器1k跟隨同相節(jié)點的電位電平調(diào)節(jié)公共漏極節(jié)點N3的電壓電平。
運算放大器1a期望去驅(qū)動一個連接到奇數(shù)數(shù)據(jù)線的電容性負(fù)載。選定的象素2，即象素電極與公共電極之間的液晶呈現(xiàn)電容性負(fù)載。雖然輸出驅(qū)動器1k迅速地升高奇數(shù)數(shù)據(jù)線的電位電平，但是奇數(shù)數(shù)據(jù)線的電位下降慢于電位升。詳細(xì)地，當(dāng)驅(qū)動電壓驅(qū)動電路引起同相節(jié)點電位電平的上升時，N-溝道增強(qiáng)型場效應(yīng)晶體管Qn2增加溝道導(dǎo)通量，并且拉下公共漏極節(jié)點N2的電位差。雖然N-溝道增強(qiáng)型場效應(yīng)晶體管Qn4保持溝道導(dǎo)通亮恒定，但是P-溝道增強(qiáng)型場效應(yīng)晶體管Qp3增加了導(dǎo)通量，因此增加了電流流量。該電流從公共漏極節(jié)點N3分流到奇數(shù)數(shù)據(jù)線，并且迅速地在電容性負(fù)載中累積。因此，在同相節(jié)點電位的上升引起奇數(shù)數(shù)據(jù)線電位電平的迅速增加。
另一方面，另一個運算放大器1b具有與運算放大器1a不同的電路結(jié)構(gòu)。圖4圖解另一個運算放大器1b的電路結(jié)構(gòu)。運算放大器1b也分解為一個差分放大器1n，一個輸出驅(qū)動器1p和一個偏置電壓源1q。輸出驅(qū)動器1p和偏置電壓源1q與運算放大器1a的輸出驅(qū)動器和偏置電壓源類似，而差分放大器1n在電路結(jié)構(gòu)上與差分放大器1j不同。
差分放大器1n包括一個接在正電源線Vcc和一個公共節(jié)點N4之間的P-溝道增強(qiáng)型場效應(yīng)晶體管Qp4，一個串型結(jié)合的P-溝道增強(qiáng)型場效應(yīng)晶體管Qp5和N-溝道增強(qiáng)型場效應(yīng)晶體管Qn4與一個串型結(jié)合的P-溝道增強(qiáng)型場效應(yīng)晶體管Qp6和N-溝道增強(qiáng)型場效應(yīng)晶體管Qn5并聯(lián)，它們再串接在公共節(jié)點N4與地線GND之間。反相端與同相端分別連接到P-溝道增強(qiáng)型場效應(yīng)晶體管Qp5的柵極和P-溝道增強(qiáng)型場效應(yīng)晶體管Qn6的柵極，N-溝道增強(qiáng)型場效應(yīng)晶體管Qn4的漏極連接到N-溝道增強(qiáng)型場效應(yīng)晶體管Qn4/Qn5的柵極。
差分放大器1n和輸出驅(qū)動器1p形成電壓跟隨器，并且跟隨同相節(jié)點的電位電平調(diào)節(jié)公共漏極節(jié)點N3的電壓電平。雖然運算放大器1b的電路行為在下面的描述中被忽略了，但是運算放大器1b慢慢地升高偶數(shù)數(shù)據(jù)線的電位電平，和迅速地下降偶數(shù)數(shù)據(jù)線的電位電平。因此，運算放大器1b在電位下降中速度快而在電位上升中速度慢。
參照圖5，水平周期A,B和C分別定義在時間t1與t2之間，時間t2與t3之間以及時間t3與t4之間。在下面的描述中，在正電壓范圍內(nèi)“高”電壓電平比“低”電壓電平遠(yuǎn)離參考電壓Verf。另一方面，在負(fù)電壓范圍內(nèi)“高”電壓電平比“低”電壓電平靠近參考電壓Verf。
驅(qū)動電壓選擇電路(沒有顯示)在t1時刻改變輸入端子1c和另一個輸入端子1d到一個比先前周期高的正電壓和一個比先前周期也高的負(fù)電壓，并且在水平周期A內(nèi)保持輸入端子1c和另一個輸入端子1d在該正電壓和該負(fù)電壓。隨后，驅(qū)動電壓選擇電路(沒有顯示)在水平周期B拉下該正電壓和該負(fù)電壓，而在水平周期C拉升該正電壓和該負(fù)電壓如圖所示。
如上所述，運算放大器1a在電位上升中速度快，而另一個運算放大器1b在電位上升中速度慢。由于這個原因，運算放大器1a在水平周期A與C期間以高速度在輸出節(jié)點升高電位電平，而另一個運算放大器1b在水平周期B期間以高速度在輸出節(jié)點降低電位電平。然而，運算放大器1a在水平周期B期間以慢速度在輸出節(jié)點降低電位電平，而另一個運算放大器1b在水平A與C周期期間以慢速度在輸出節(jié)點升高電位電平。
切換單元1c在水平周期A期間經(jīng)過輸出節(jié)點1g連接運算放大器1b到奇數(shù)數(shù)據(jù)線，在水平周期B期間，改變連接到奇數(shù)數(shù)據(jù)線的運算放大器1b到1a，和改變連接到奇數(shù)數(shù)據(jù)線的運算放大器1a到1b。在水平周期A與C期間，奇數(shù)數(shù)據(jù)線經(jīng)過輸出節(jié)點1h連接到運算放大器1a，而在水平周期B期間，連接到另一個運算放大器1b。
在這種控制順序中，由于在運算放大器1b的輸出端慢速電位上升R1，在水平周期A期間一個下沖US1發(fā)生在輸出節(jié)點或者奇數(shù)數(shù)據(jù)線上，由于在運算放大器1a的輸出端低電位的下降F1，一個上沖OS1發(fā)生在水平周期B期間，而由于在運算放大器1b的輸出端低電位的上升R2，一個下沖US2發(fā)生在水平周期C期間。然而，因為在輸出節(jié)點1f快速電位上升與快速下降形成波形，任何上沖與任何下沖都不發(fā)生在輸出節(jié)點1f或者偶數(shù)數(shù)據(jù)線上。因此，在已有技術(shù)輸出電路中遇到一個在奇數(shù)數(shù)據(jù)線上有上沖與下沖的問題。這上沖和下沖成為在象素矩陣上產(chǎn)生圖象變壞的原因。
本發(fā)明的一重要目的是提供一種輸出電路，該輸出電路不管元件運算放大器的輸出特性如何能夠消除來自要驅(qū)動信號線的下沖和上沖。
要達(dá)到這個目的，本發(fā)明提出沒有低速的電位衰落與低速的電位上升的在運算放大器的同相端和輸出端強(qiáng)制地復(fù)位電壓電平。
根據(jù)本發(fā)明的一個方面，在此提供的一種輸出電路包括一個第一運算放大器，該放大器包含一個第一輸出端，一個提供有相對參考電壓是正電壓電平的第一同相端以及一個連接到第一輸出端的第一反相端。該放大器通過在第一反相端與第一同相端之間的差分放大調(diào)整第一輸出節(jié)點的電位電平到第一同相端的電位電平，并且該放大器具有在第一輸出節(jié)點電位上升中速度快和電位下降中速度慢的第一電壓調(diào)整特性；包括一個第二運算放大器，該放大器包含一個第二輸出端，一個提供有相對參考電壓是負(fù)電壓電平的第二同相端以及一個連接到第二輸出端的第二反相端。該放大器通過在第二反相端與第二同相端之間差分放大調(diào)整第二輸出節(jié)點的電位電平到第二同相端的電位電平并且該放大器具有在第二輸出節(jié)點電位下降中速度快和電位上升中速度慢的第二電壓調(diào)整特性；還包括一個第一切換單元，該單元具有分別連接到第一輸出節(jié)點和第二輸出節(jié)點，第三輸出節(jié)點和第四輸出節(jié)點的第一輸入節(jié)點，并且交替地連接每個第一輸入節(jié)點到第三輸出節(jié)點和第四輸出節(jié)點，并包括一個為第一運算放大器和第二運算放大器提供的復(fù)位電路，在第一切換單元改變第一輸入節(jié)點與第三節(jié)點和第四節(jié)點之間的連接時，該復(fù)位電路強(qiáng)制地復(fù)位第一同相端，第二同相端，第一輸出端和第二輸端到該參考電壓。
該輸出電路的特點與優(yōu)點從參照附圖的下面描述中將變得更清楚，附圖包括圖1A和1B是顯示在一幀和下一幀中象素矩陣上極性模式的原理圖；圖2是一個顯示包括在水平驅(qū)動器中已有技術(shù)輸出電路的電路結(jié)構(gòu)電路框圖；圖3是一個顯示包括在已有技術(shù)輸出電路中的運算放大器電路結(jié)構(gòu)電路框圖；圖4是一個顯示包括在已有技術(shù)輸出電路中的另一個運算放大器電路結(jié)構(gòu)電路框圖；圖5是一個顯示已有技術(shù)輸出電路的電路工作時序圖；圖6是一個顯示根據(jù)本發(fā)明輸出電路的電路結(jié)構(gòu)電路框圖；圖7是一個顯示圖6所示輸出電路的電路工作時序圖；圖8是一個顯示根據(jù)本發(fā)明另外一個輸出電路的電路結(jié)構(gòu)電路框圖；圖9是一個顯示圖8所示輸出電路的電路工作時序圖；第一實施例參照附圖6，一個液晶顯示板10是由一個液晶顯示驅(qū)動器11控制。該液晶顯示板10包括一個第一基片結(jié)構(gòu)11，一個第二基片結(jié)構(gòu)12，夾在第一基片結(jié)構(gòu)11和第二基片結(jié)構(gòu)12之間的液晶和背照光14。液晶顯示驅(qū)動器11提供一個掃描信號和數(shù)據(jù)信號給第一基片結(jié)構(gòu)11，并且從每幀中載有信號IMG的圖象產(chǎn)生一幅圖象。
第一基片結(jié)構(gòu)11包括薄膜晶體管TF00,…,TF0n,TF10…TF1n…，象素電極P00,…,P0n,P10…P1n…，柵極線G0到Gn以及數(shù)據(jù)線D0,D1,…，而薄膜晶體管TF00到TF1n…，象素電極P00到P1n…，柵極線G0到Gn以及數(shù)據(jù)線D0,D1,…形成在一塊透明的玻璃板上(沒有示出)。象素電極P00到P1n…以行和列的形式排列，而薄膜晶體管TF00到TF1n…分別連接到象素電極P00到P1n…。柵極線G0到Grn分別與象素電極P00,P10…,…和P0n,P1n…,…的列相關(guān)，而數(shù)據(jù)線D0到D1分別與象素電極P00到P0n,P10到P1n，…的行相關(guān)。柵極線G0到Gn分別連接到薄膜晶體管TF00,TF10…,…和TF0n,TF1n…的柵極，而數(shù)據(jù)線D0,D1,…分別連接到薄膜晶體管TF00到TF0n,TF10到TF1n,…的漏極。每條奇數(shù)數(shù)據(jù)線如D0是與下一條數(shù)據(jù)線D1配對，而數(shù)據(jù)線D0,D1,…形成成對的數(shù)據(jù)線。
第二基片結(jié)構(gòu)12包括一個公共電極12a和多組色彩濾波器(沒有示處)，而公共電極12a和多組色彩濾波器構(gòu)造在一塊透明玻璃板上。第一基片結(jié)構(gòu)11與第二基片結(jié)構(gòu)12彼此之間分開，而液晶填充在第一基片結(jié)構(gòu)11與第二基片結(jié)構(gòu)12之間的間隙。每個象素電極，公共電極12a的一部分，一組色彩濾波器以及液晶形成一個象素，而一幅圖象產(chǎn)生在每幀象素中的象素陣列上。
液晶顯示驅(qū)動器11主要包括一個垂直驅(qū)動器11a和一個水平驅(qū)動器11b。垂直驅(qū)動器11a以一個預(yù)定的順序重復(fù)地提供一個掃描信號給柵極線G0到Gn，并且該掃描信號繼續(xù)地升高柵極線G0到Gn到激活電平。該處于激活電平的柵極線使得相關(guān)的晶體管導(dǎo)通，并且相關(guān)的象素電極電連接到數(shù)據(jù)線D0,D1,…。
水平驅(qū)動器11b包括一個階梯電壓產(chǎn)生器11c，一個選擇器11d和輸出電路11e。階梯電壓產(chǎn)生器11c產(chǎn)生兩組電壓電平。第一組電壓電平比參考電壓Verf高，并且這些電壓電平在幅度上彼此不同。這些電壓電平形成一個高于參考電壓Verf的正電壓范圍，而這些正電壓范圍內(nèi)的電壓電平以后稱做“正電壓電平”。第二組電壓電平比參考電壓Verf低，并且這些電壓電平在幅度上也彼此不同。這些電壓電平形成一個低于參考電壓Verf的負(fù)電壓范圍，而這些負(fù)電壓范圍內(nèi)的電壓電平以后稱做“負(fù)電壓電平”。這兩組電壓電平被加到選擇器11d。
選擇器11d響應(yīng)于載有表示一幅要在每幀中產(chǎn)生的圖象信號IMG的圖象。該載有信號IMG的圖象使得選擇器經(jīng)過每個輸出電路11e施加一個正電壓電平和一個負(fù)電壓電平到相關(guān)的數(shù)據(jù)線對之一如D0/D1。
這些輸出電路11e彼此類似，而描述是集中在與數(shù)據(jù)線對D0/D1有關(guān)的輸出電路1e之一。輸出電路11e包括兩個運算放大器11f/11g，一個切換單元11h和一個復(fù)位電路11j。運算放大器11f/11g分別作為電壓跟隨器。運算放大器11f具有圖3中所示的電路結(jié)構(gòu)，并且它在電位上升時速度快而在電位下降時速度慢。另一方面，另一個運算放大器11g具有圖4中所示的電路結(jié)構(gòu)，并且它在電位下降時速度快而在電位上升時速度慢。
切換單元11h類似于切換單元1c的電路結(jié)構(gòu)，而用與切換單元1c中相同參考標(biāo)號表明的切換單元11h的節(jié)點沒有詳細(xì)描述。在輸入節(jié)點1e/1f與輸出節(jié)點1g/1h之間的連接交替地改變在從一條柵極線到下一條柵極線的每次變化，即，每個水平周期HP。結(jié)果，象素電極P00-P0n,P10-P1n,…交替地施加如圖1A和1B所示的正電位范圍和負(fù)電位范圍。
復(fù)位電路11J包括兩個切換單元11k/11m，它們其中之一接在選擇器11d與運算放大器11f/11g之間而另一個接在運算放大器11f/11g與切換單元11h之間。每個水平周期HP包含一個復(fù)位子周期RST，而在復(fù)位子周期RST，切換單元11k/11m提供參考電壓Verf給運算放大器11f/11g。水平周期HP的范圍從15微秒到30微秒，而復(fù)位子周期RST大約在1微秒到2微秒。因此，復(fù)位子周期RST小于水平周期HP的15％。
切換單元11k有兩個輸入節(jié)點11n/11p，一個復(fù)位節(jié)點11q和兩個輸出節(jié)點11r/11s。正電壓電平和負(fù)電壓電平通過選擇器11d選擇地加到輸入節(jié)點11n/11p，而參考電壓Verf是加到復(fù)位節(jié)點11q。另一方面，輸出節(jié)點11r/11s分別連接到運算放大器11f/11g的同相端。切換單元11k響應(yīng)于一個控制信號CTL11用來選擇地連接輸入節(jié)點11n/11p和復(fù)位節(jié)點11q到運算放大器11f/11g的同相端。當(dāng)輸出電路11e進(jìn)入復(fù)位子周期RST時，切換單元11k連接該復(fù)位節(jié)點11q到運算放大器11f/11g的同相端，并且該同相端被復(fù)位到參考電壓Verf。在復(fù)位子周期RST以后，切換單元11k連接輸入節(jié)點11n/11p到運算放大器11f/11g的同相端，并且正電壓電平和負(fù)電壓電平分別地加到運算放大器11f的同相端與另一個運算放大器11g的同相端。
切換單元11m有兩個輸入節(jié)點11t/11u，兩個輸出節(jié)點11v/11w和一個復(fù)位節(jié)點11x。這些輸入節(jié)點11t/11u分別連接到運算放大器11f/11g的輸出節(jié)點端，而輸出節(jié)點11v/11w連接到切換單元11h的輸入節(jié)點1e/1f。參考電壓Verf是加到復(fù)位節(jié)點11x。該切換單元11m也響應(yīng)于一個控制信號CTL11，并且選擇地連接輸入節(jié)點11t/11u到輸出節(jié)點11v/11w和復(fù)位節(jié)點11x。當(dāng)輸出電路11e進(jìn)入復(fù)位子周期RST時，切換單元11m連接該復(fù)位節(jié)點11x到運算放大器11f/11g的同相端，并且該同相端被復(fù)位到參考電壓Verf。在復(fù)位子周期RST以后，切換單元11m經(jīng)過輸出節(jié)點11v/11w連接輸入節(jié)點11t/11u到切換單元11h的輸入節(jié)點1e/1f，并且正電壓和負(fù)電壓選擇地從運算放大器11f/11g的同相端經(jīng)過切換單元11m/11h加到數(shù)據(jù)線D0/D1。
輸出電路1e的工作如圖7所示。在下面的描述中，在正電壓范圍內(nèi)“高”電壓電平比“低”電壓電平遠(yuǎn)離參考電壓Verf，而在負(fù)電壓范圍內(nèi)“高”電壓電平比“低”電壓電平靠近參考電壓Verf。水平周期HP1從時間t11到時間t13持續(xù)，下一個水平周期HP2從時間t13到時間t15，下一個水平周期HP3從時間t15到時間t17。
選擇器11d在t11時刻改變輸入端11n和另一個輸入端11p到一個正電壓電平和一個負(fù)電壓電平，并且在水平周期HP1期間保持輸入端11n與另一個輸入端11p在正電壓和負(fù)電壓。而后，在水平周期HP2，選擇器11d將輸入端11n從該正電壓拉低到一個低于先前正電壓的正電壓，并且也將另一個輸入端11p從該負(fù)電壓拉低到一個低于先前負(fù)電壓的負(fù)電壓。在水平周期HP3如圖所示，選擇器11d拉升輸入端11n從該正電壓到一個高于先前正電壓的正電壓，并且也拉升另一個輸入端11p從該負(fù)電壓到一個高于先前負(fù)電壓的負(fù)電壓。
在t11時刻，控制信號CTL11使得切換單元11k/11m連接復(fù)位節(jié)點11q/11x到運算放大器11f/11g的同相端和輸出端。雖然運算放大器11g在電位上升中是慢速的，但是在復(fù)位子周期RST運算放大器11g的同相端和輸出端強(qiáng)制被復(fù)位到參考電壓，而后通過高速電位的下降，運算放大器11g迅速地降低輸出端的電位電平。運算放大器11f在電位上升中是快速的，并且通過高速電位的上升，它迅速地升高輸出端的電位電平。因此，在水平周期HP1期間，運算放大器11g不需要通過低速電位的上升調(diào)整輸出端的電位電平到同相端的電位電平。
在t13時刻，控制信號CTL11使得切換單元11k/11m強(qiáng)制地復(fù)位運算放大器11f/11g的同相端和輸出端，并且運算放大器11f/11g迅速地改變輸出端到參考電壓Verf。在復(fù)位子周期RST以后，運算放大器11f通過高速電位的上升升高輸出端電位電平到下一個正電壓電平，而另一個運算放大器11g通過高速電位的下降來降低輸出端電位電平。因此，在水平周期HP2期間，運算放大器11f不需要通過低速電位的下降來將輸出端的電位電平調(diào)整到同相端的電位電平。
在t15時刻，控制信號CTL11使得切換單元11k/11m強(qiáng)制地復(fù)位運算放大器11f/11g的同相端和輸出端到參考電壓Verf。在復(fù)位子周期RST以后，運算放大器11f通過高速電位的上升升高輸出端電位電平，而另一個運算放大器11g通過高速電位的下降來降低輸出端電位電平。因此，在水平周期HP3期間，運算放大器11g不需要通過低速電位的上升來升高輸出端的電位電平。
在水平周期HP1期間，切換單元11h通過輸出節(jié)點1g連接運算放大器11g到奇數(shù)數(shù)據(jù)線D0，在水平周期HP2期間，連接另一個運算放大器11f到奇數(shù)數(shù)據(jù)線D0，在水平周期HP3期間，再連接運算放大器11g到奇數(shù)數(shù)據(jù)線D0。另一方面，在水平周期HP1和HP3期間，偶數(shù)數(shù)據(jù)線D1通過輸出節(jié)點1h連接到運算放大器11f，而在水平周期HP2期間，連接到另一個運算放大器11g。由于這個原因，奇數(shù)數(shù)據(jù)線D0在水平周期HP1期間改變到負(fù)電壓電平，在下一個水平周期HP2期間改變到正電壓電平而在下一個水平周期HP3期間再改變到負(fù)電壓電平。偶數(shù)數(shù)據(jù)線D1在水平周期HP1期間改變到正電壓電平，在下一個水平周期HP2期間改變到負(fù)電壓電平而在下一個水平周期HP3期間再改變到正電壓電平。在復(fù)位子周期RST，奇數(shù)數(shù)據(jù)線D0和偶數(shù)數(shù)據(jù)線D1保持在參考電壓電平Verf，并且通過高速電位上升與高速電位下降迅速地拉升與拉下。因此，運算放大器11f/11g僅僅通過高速電位上升與高速電位下降，在正電壓電平與負(fù)電壓電平之間來改變奇數(shù)數(shù)據(jù)線D0和偶數(shù)數(shù)據(jù)線D1。由于這個原因，在每條數(shù)據(jù)線D0/D1上波形中，不會發(fā)生任何下沖與任何上沖。
從上面的描述中將發(fā)現(xiàn)，在數(shù)據(jù)線D0/D1上電位變化之前復(fù)位電路強(qiáng)制地改變運算放大器11f/11g的同相端與輸出端，所以數(shù)據(jù)線D0/D1通過高速電位上升與高速電位下降選擇地被拉升與拉下。因此，在數(shù)據(jù)線D0/D1上低速電位上升與低速電位下降不參與電位變化，并且由于這個原因，在數(shù)據(jù)線D0/D1上下沖與上沖從電位波形消除。第二實施例圖8圖解本發(fā)明的另一個實施例的輸出電路。輸出電路21構(gòu)成水平驅(qū)動器的一部分，而水平驅(qū)動器和垂直驅(qū)動器(沒有示出)構(gòu)成一個連接到液晶顯示板的液晶顯示驅(qū)動器。該液晶顯示板和垂直驅(qū)動器類似于第一實施例，因此下面不再描述。
該輸出電路21包括一個階梯電壓產(chǎn)生器21a，一個選擇器21b，運算放大器21c/21d，一個切換單元21e和一個復(fù)位電路21f。階梯電壓產(chǎn)生器21a，選擇器21b，運算放大器21c，另一個運算放大器21d和切換單元21e分別類似于階梯電壓產(chǎn)生器11c，選擇器11d，運算放大器11f，另一個運算放大器11g和切換單元11h，所以為了簡化下面不做詳細(xì)描述。
該復(fù)位電路21f不同于復(fù)位電路11j。雖然兩個切換單元21g/21h都包括在復(fù)位電路21f中，但是切換單元21g是接在階梯電壓產(chǎn)生器21a與選擇器21b之間，而另一個切換單元21h是接在運算放大器21c/21d的輸出端與切換單元21e的輸入端1e/1f之間。切換單元21g具有輸入節(jié)點21j，復(fù)位節(jié)點21k和輸出節(jié)點21m。輸入節(jié)點21j分別連接到階梯電壓產(chǎn)生器21a輸出端，而輸出節(jié)點21m分別連接到選擇器21b的輸入端。參考電壓Verf加到復(fù)位節(jié)點21k。切換單元21g響應(yīng)于控制信號CTL11，并且連接輸出節(jié)點21m到輸入節(jié)點21j或復(fù)位節(jié)點21k。
另一個切換單元21f具有輸入節(jié)點21h/21p，輸出節(jié)點21q/21r和復(fù)位節(jié)點21s。輸入節(jié)點21h/21p分別連接到運算放大器21c/21d的輸出端，而輸出節(jié)點21q/21r連接到切換單元21e的輸入端1e/1f。參考電壓Verf加到復(fù)位節(jié)點21s。切換單元21f響應(yīng)于控制信號CTL11，并且連接輸入節(jié)點21h/21p到輸出節(jié)點21q/21r或復(fù)位節(jié)點21s。
水平驅(qū)動器的工作如圖9所示。水平周期HP1,HP2和HP3從t21時刻到t23時刻，從t23時刻到t25時刻，從t25時刻到t27時刻連續(xù)?？刂菩盘朇TL11使切換單元21g/21h經(jīng)過選擇器21b提供參考電壓Verf給輸入端11n/11p，并且定義復(fù)位子周期RST在水平周期HP1中從t21時刻到t22時刻，在水平周期HP2中從時刻t23到時刻t24和在水平周期HP3中從t25時刻到t26時刻。參考電壓Verf從輸入端11n/11p傳輸?shù)竭\算放大器21c/21d的同相端。控制信號CTL11還使切換單元21h連接復(fù)位節(jié)點21s到輸入節(jié)點21n/21p，而參考電壓Verf加到運算放大器21c/21d的輸出端。因此，在復(fù)位子周期RST期間，運算放大器21c/21d的同相端和輸出端被強(qiáng)制地復(fù)位到參考電壓Verf。
在復(fù)位子周期RST之后，切換單元21g通過選擇器21b選擇地連接輸入節(jié)點21k到輸入端11n/11p，而切換單元21h連接運算放大器21c/21d的輸出端到切換單元21e的輸入節(jié)點1e/1f。雖然讀出放大器21c在電位下降中是速度慢的，但是輸出節(jié)點的電位電平通過復(fù)位作用迅速地下降。另一方面，讀出放大器21d在電位上升中是速度慢的。然而，輸出節(jié)點通過高速復(fù)位作用升高，而決不會通過低速電位上升而升高。由于這個原因，在運算放大器21c/21d的輸出端的波形具有陡的上升沿和陡的下降沿。
在這種情況中，在t21時刻，t23時刻和t25時刻，盡管切換單元21h改變運算放大器21c/21d與數(shù)據(jù)線D0/D1之間的連接，數(shù)據(jù)線D0/D1上電位波形中也從來不發(fā)生下沖和上沖。
從上面的描述中將發(fā)現(xiàn)，復(fù)位作用從運算放大器21c/21d中消除了慢速電位下降與慢速電位上升，并且使運算放大器21c/21d輸出端電位波形的邊沿變陡。由于這個原因，數(shù)據(jù)線D0/D1上電位波形沒有包含任何下沖和任何上沖，并且一幅清晰的圖象產(chǎn)生在液晶顯示板上。
雖然本發(fā)明的特殊實施例已經(jīng)顯示和描述，應(yīng)該清楚，對那些技術(shù)上熟練的人在不脫離本發(fā)明的精神和保護(hù)范圍情況下是可以做各種改變和修改。
例如，該液晶顯示板具有一個不同于所述第一實施例的結(jié)構(gòu)。
運算放大器11f/21c和11g/21d可以具有不同于圖3與4所示的放大器的電路結(jié)構(gòu)。
權(quán)利要求
1．一種輸出電路，其中包括；一個第一運算放大器(11f；21c)，該放大器包含一個第一輸出端，一個提供有相對參考電壓(Verf)是正電壓電平的第一同相端以及一個連接到所述第一輸出端的第一反相端，通過在所述第一反相端與所述第一同相端之間的差分放大，該放大器調(diào)整所述第一輸出節(jié)點的電位電平到所述第一同相端的電位電平，并且該放大器具有在所述第一輸出節(jié)點電位上升中速度快和電位下降中速度慢的第一電壓調(diào)整特性；一個第二運算放大器(11g；21d)，該放大器包含一個第二輸出端，一個提供有相對所述參考電壓(Verf)是負(fù)電壓電平的第二同相端以及一個連接到所述第二輸出端的第二反相端，在所述第二反相端與所述第二同相端之間，該放大器通過差分放大調(diào)整所述第二輸出節(jié)點的電位電平到所述第二同相端的電位電平，并且該放大器具有在所述第二輸出節(jié)點電位下降中速度快和在所述第二輸出節(jié)點電位上升中速度慢的第二電壓調(diào)整特性；一個第一切換單元(11h；21e)，該單元具有分別連接到所述第一輸出節(jié)點和所述第二輸出節(jié)點，第三輸出節(jié)點(1g)和第四輸出節(jié)點(1h)的第一輸入節(jié)點(1e/1f)，并且交替地連接每個所述第一輸入節(jié)點到所述第三輸出節(jié)點和所述第四輸出節(jié)點其特征在于還包括一個為所述第一運算放大器和所述第二運算放大器提供的復(fù)位電路(11j；21f)，在所述第一切換單元(11h；21e)改變所述第一輸入節(jié)點與所述第三和第四節(jié)點之間的連接時，所述的復(fù)位電路強(qiáng)制地復(fù)位所述第一同相端、所述第二同相端、所述第一輸出端和所述第二輸出端到所述參考電壓(Verf)。
2．根據(jù)權(quán)利要求1所述的輸出電路，其特征在于所述第三輸出節(jié)點(1g)與第四輸出節(jié)點(1h)分別連接到一個與包含在象素陣列中的一第一組象素(P00-P01/13/12a)連接的第一數(shù)據(jù)線(D0)和一個臨近第一數(shù)據(jù)線并且與也包含在所述的象素陣列中的一第二組象素(P10-P1n/13/12a)連接的第二數(shù)據(jù)線(D1)，而所述第一數(shù)據(jù)線，所述第二數(shù)據(jù)線，其他數(shù)據(jù)線以及所述象素陣列與柵極線(G0-Gn)一起構(gòu)成一塊液晶顯示板用來周期地從所述象素陣列中選擇象素。
3．根據(jù)權(quán)利要求1所述的輸出電路，其特征在于還包括一個階梯電壓產(chǎn)生器(11c；21a)，其有效地產(chǎn)生多個包含所述正電壓電平的正電壓電平和多個包含所述負(fù)電壓電平的負(fù)電壓電平，以及一個選擇器(11d；21b)，其具有連接到所述階梯電壓產(chǎn)生器和第五輸出節(jié)點用來將所述正電壓和負(fù)電壓分別提供給所述第一同相節(jié)點和所述第二同相節(jié)點，并且響應(yīng)于一幅載有用來從所述多個正電壓電平和多個負(fù)電壓電平中選擇所述正電壓電平與所述負(fù)電壓電平信號(IMG)的圖象。
4．根據(jù)權(quán)利要求3所述的輸出電路，其特征在于所述復(fù)位電路(11j)包括一個第二切換單元(11k)，其具有分別與連接到所述第一同相節(jié)點，所述第二同相節(jié)點的所述第五輸出節(jié)點，第六輸出節(jié)點(11r/11s)連接的第三輸入節(jié)點(11n/11p)，以及一個提供所述有參考電壓的第一復(fù)位節(jié)點(11q)，并且其響應(yīng)一個控制信號(CTL11)用來選擇地連接所述第三輸入節(jié)點與所述第一復(fù)位節(jié)點到所述第六輸出節(jié)點，以及一個第三切換單元(11m)，其具有分別連接到所述第一輸出節(jié)點和所述第二輸出節(jié)點的第四輸入節(jié)點(11t/11u)，分別連接到所述第一輸入節(jié)點和提供有所述參考電壓的一個第二復(fù)位節(jié)點(11x)的第七輸出節(jié)點(11v/11w)，并且響應(yīng)所述控制信號用來選擇地連接所述第四輸入節(jié)點到所述第七輸出節(jié)點和所述第二復(fù)位節(jié)點。
5．根據(jù)權(quán)利要求4所述的輸出電路，其特征在于所述第一切換單元(11h)間隔地改變所述第一輸入節(jié)點與第三和第四輸出節(jié)點之間的電連接，而所述第一復(fù)位節(jié)點(11q)和所述第二復(fù)位節(jié)點(11x)是以小于所述每個間隔(HP)的15％的復(fù)位周期(RST)的時間內(nèi)分別與所述第六輸出節(jié)點(11r/11s)和所述第四輸入節(jié)點(11t/11u)連接。
6．根據(jù)權(quán)利要求4所述的輸出電路，其特征在于所述第一切換單元(11h)以15微秒到30微秒間隔改變所述第一輸入節(jié)點(1e/1f)與所述第三和第四輸出節(jié)點(1g/1h)之間的電連接，而所述第一復(fù)位節(jié)點(11q)和所述第二復(fù)位節(jié)點(11x)是以從1微秒到2微秒的復(fù)位時間分別與所述第六輸出節(jié)點(11r/11s)和所述第四輸入節(jié)點(11t/11u)連接。
7．根據(jù)權(quán)利要求4所述的輸出電路，其特征在于所述第一運算放大器(11f；21c)包括一個接在一個第一電源線(Vcc)與一個電位電平低于所述第一電源線的第二電源線(GND)之間的第一差分放大器(1j)并且其響應(yīng)于一個在所述第一反相節(jié)點與所述第二同相節(jié)點之間的第一電位差用來產(chǎn)生一個表示所述第一電位差幅度的輸出信號，以及一第一輸出驅(qū)動器(1k)，其響應(yīng)于所述第一差分放大器的所述輸出信號用于從所述第一電源線對一個連接到所述第一輸出節(jié)點的第一電容性負(fù)載充電和經(jīng)過一個第一恒流源到所述第二電源線將所述第一電容性負(fù)載的累計電荷放電，以及所述第二運算放大器(11g；21d)包括一個接在所述第一電源線與所述第二電源線之間的一個第一差分放大器(1n)，它響應(yīng)于一個在所述第二反相節(jié)點與所述第二同相節(jié)點之間的第二電位差用來產(chǎn)生一個表示所述第二電位差幅度的輸出信號，并包括一個響應(yīng)于所述第二差分放大器的所述輸出信號的第二輸出驅(qū)動器(1p)，它用來從所述第一電源線經(jīng)過一個第二恒流源對一個連接到所述第二輸出節(jié)點的第二電容性負(fù)載充電和從所述第二電容性負(fù)載到所述第二電源線將累計的電荷放電。
8．根據(jù)權(quán)利要求3所述的輸出電路，其特征在于所述復(fù)位電路(21f)包括一個第二切換單元(21g)，其具有分別提供所述多個正電壓電平和所述多個負(fù)電壓電平的第三輸入節(jié)點(21j)，分別連接到所述第二輸入節(jié)點的第六輸出節(jié)點(21m)和一個提供所述參考電壓的第一復(fù)位節(jié)點(21k)，并且響應(yīng)一個控制信號(CTL11)用來選擇地連接所述第三輸入節(jié)點和所述第一復(fù)位節(jié)點到所述第六輸出節(jié)點，以及一個第三切換單元(21f)，其具有分別連接到所述第一輸出節(jié)點和所述第二輸出節(jié)點的第四輸入節(jié)點(21n/21p)，分別連接到所述第一輸入節(jié)點的第七輸出節(jié)點(21q/21r)和一個提供所述參考電壓的第二復(fù)位節(jié)點(21s)，并且響應(yīng)所述控制信號用來選擇地連接所述第四輸入節(jié)點到所述第七輸出節(jié)點和所述第二復(fù)位節(jié)點。
9．根據(jù)權(quán)利要求8所述的輸出電路，其特征在于所述第一切換單元(21e)間隔地改變所述第一輸入節(jié)點與第三和第四輸出節(jié)點之間的電連接，而所述第一復(fù)位節(jié)點(21k)與所述第二復(fù)位節(jié)點(21s)分別是以小于每個所述間隔15％的復(fù)位時間與所述第六輸出節(jié)點與所述第四輸入節(jié)點連接。
10．根據(jù)權(quán)利要求8所述的輸出電路，其特征在于第一切換單元(21e)以15微秒到30微秒間隔改變所述第一輸入節(jié)點與第三和第四輸出節(jié)點之間的電連接，而所述第一復(fù)位節(jié)點(21k)與所述第二復(fù)位節(jié)點(21s)是以從1微秒到2微秒的復(fù)位時間分別與所述第六輸出節(jié)點與所述第四輸入節(jié)點連接。
全文摘要
液晶顯示驅(qū)動器的輸出電路11b,其有電位上升快而下降慢的第一運算放大器11f和相反的第二運算放大器11g,第一和第二運算放大器連接到液晶顯示板10的一條數(shù)據(jù)線D0/D1,對應(yīng)于水平周期變化時象素公共電極12a的一參考電壓Verf,在正和負(fù)電壓范圍間改變數(shù)據(jù)線上電位,復(fù)位電路11j連接到第一與第二運算放大器以強(qiáng)制復(fù)位同相節(jié)點與輸出節(jié)點到參考電壓,低速的電位變化從數(shù)據(jù)線上消除波形下沖與上沖。
文檔編號G09G3/36GK1224949SQ9812585
公開日1999年8月4日 申請日期1998年12月22日 優(yōu)先權(quán)日1997年12月22日
發(fā)明者清水信雄 申請人:日本電氣株式會社