專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。
高擊穿電壓規(guī)格的絕緣柵型晶體管(此后縮寫為MOSFET)通常有一漏擴散層。在這種情況下，漏擴散層沿著電流的方向有較低的濃度和較長的尺寸(長度)。在此，要注意，此后將對具有這一樣一種結(jié)構(gòu)的漏擴散層稱為擴展的漏擴散層。
在此情況下，當(dāng)擴展的漏散層具有高濃度時，通態(tài)電阻就減小，漏區(qū)和源區(qū)之間的擊穿電壓反而下降。這對于沿電流方向的擴展的漏擴散層長度來說是真正的事實。因此，在擊穿電壓(源區(qū)和漏區(qū)之間)與通態(tài)電阻之間就要有一折衷的關(guān)系。
在開發(fā)大功率和高擊穿電壓的器件中重要的是要在芯片上占用所要求的面積的條件下以相同的擊穿電壓實現(xiàn)更小的通態(tài)電阻。
迄今已經(jīng)提出過各種各樣的減小通態(tài)電阻的意見。
曾經(jīng)提出過一種有關(guān)MOSFET的意見，就是擴展漏擴展層的對面有一層擴展層。例如，在“日本電氣株式會社研究與開發(fā)”1994年10月，第35卷，第4期中曾對有關(guān)的MOSFET作了公開(此后稱此為第一常規(guī)參考文獻(xiàn))，其中在其擴展的漏擴散層中形成一層具有相反導(dǎo)電型號的擴散層(此后稱之為反導(dǎo)電型號擴散層)，而且此擴散層與源區(qū)設(shè)置在同一電位上。
此外，在未審查的日本專利公報(JP-A)No.昭55-108773中也曾對有關(guān)的MOSFET作了公開(此后稱此為第二常規(guī)參考文獻(xiàn))，其中是使上述的反導(dǎo)電型號擴散層進(jìn)入斷態(tài)。這種MOS晶體管具有處于一額定電壓和一通態(tài)電阻之間的優(yōu)越特性。
再就是，與本發(fā)明有關(guān)的其它各種已知的常規(guī)技術(shù)。例如，為了改進(jìn)功率集成電路中側(cè)向型MOSFET集成電路的擊穿電壓和通態(tài)電阻之間的折衷關(guān)系，在未審查的日本專利公報(JP-A)No.平8-107202中公開了關(guān)于“一種具有高擊穿電壓的側(cè)向型場效應(yīng)晶體管及其制造方法”(此后稱此為第三常規(guī)參考文獻(xiàn))。在第三常規(guī)參考文獻(xiàn)中，在一P型基片的表面層上形成一P型阱區(qū)，并在表面層上形成一包含具有一層硅的局部氧化(LOCOS)層的N偏離區(qū)的N漏區(qū)。這樣，就構(gòu)成了MOSFET。
但第三常規(guī)參考文獻(xiàn)未完全公開反導(dǎo)電型號的擴散層，而且也和本發(fā)明的結(jié)構(gòu)不同。
此外，在未審查的日本專利公報(JP-A)No.平8-255913中曾經(jīng)公開了有關(guān)的一種MOSFET結(jié)構(gòu)，它有高的擊穿電壓，而且與常規(guī)結(jié)構(gòu)相比占用窄的面積(此后稱引為第四常規(guī)參考文獻(xiàn))。
在第四常規(guī)參考文獻(xiàn)中，經(jīng)一場氧化膜的窗孔部分由摻雜的硅基片形成一高摻雜的漏區(qū)以節(jié)約硅片面積并減小固有電阻。在此情況下，利用用作柵電極并作為掩模的場電極的一層多晶硅條進(jìn)行選擇性/各向異性的刻蝕以獲得場氧化膜。
但第四常規(guī)參考文獻(xiàn)與第三常規(guī)參考文獻(xiàn)類似，它未全部公開反導(dǎo)電型號的擴散層，而且也與本發(fā)明的結(jié)構(gòu)不同。
此外，還在未審查的日本專利公報(JP-A)No.平9-186242中對有關(guān)具有雙向特性的表面增強/耗盡的MOS晶體管進(jìn)行了描述(此后稱此為第五常規(guī)參考文獻(xiàn))。第五常規(guī)參考文獻(xiàn)主要能夠應(yīng)用于有三個或更多輸入的多路調(diào)制器。
但第五常規(guī)參考文獻(xiàn)與第三常規(guī)參考文獻(xiàn)類似，它未全部公開反導(dǎo)電型號的擴散層，而且也與本發(fā)明的結(jié)構(gòu)不同。
在上述常規(guī)參考文獻(xiàn)中，由于生產(chǎn)工藝的原因，MOSFET不可避免地會有關(guān)于電學(xué)特性的變化。
在此期間，在利用電致發(fā)光(EL)和等離子體顯示屏(PDP)的顯示器中的高電場下發(fā)射象素。因而，掃描線電極或日期線電極就有了電容。具體地說，每一個這些電極具有數(shù)nF/線的電容。這就意味著大的電容重復(fù)地進(jìn)行著充電和放電。為此，在放電中恢復(fù)電功率以壓縮功耗。
在這種恢復(fù)的系統(tǒng)中，有一個二極管與一驅(qū)動裝置的輸出端連接。由沿著二極流動的正向電流恢復(fù)電功率。為恢復(fù)電功率要求二極管有相當(dāng)小的電阻。為此，需要有兩倍電極數(shù)量的二極管。
而且，還必需將二極管形成在與用作驅(qū)動的半導(dǎo)體集成電路的同一芯片上的一小塊占用面積內(nèi)以此限制生產(chǎn)成本。
與此同時，用復(fù)雜的生產(chǎn)工藝形成通常具有的埋層外延結(jié)構(gòu)和絕緣層分隔結(jié)構(gòu)的二極管以避免由于在恢復(fù)電功率中寄生的雙極管件效應(yīng)引起電功率恢復(fù)效率的下降。
因此本發(fā)明的一項目的是要提供一種能夠限制電學(xué)特性變化的半導(dǎo)體器件及其制造方法。
本發(fā)明的另一目的是要提供一種適合于微小型化的半導(dǎo)體器件及其制造方法。
本發(fā)明的又一目的是要提供一種能夠減小在漏區(qū)和源之間的二極管運行電阻的半導(dǎo)體器件及其制造方法。
本發(fā)明的又一目的是要提供一種半導(dǎo)體器件，它能從在擴展的漏擴散層中的一層反導(dǎo)電型號擴散層中引出一條布線并用作一獨立端。
本發(fā)明的又一目的是要提供一種能夠減小共發(fā)射極直流放大系數(shù)的半導(dǎo)體器件及其制造方法。
本發(fā)明的又一目的是要提供一種具有大自由度的電極布線圖形的半導(dǎo)體器件及其制造方法。
本發(fā)明的又一目的是要提供一種具有優(yōu)越的可靠性和合格率的半導(dǎo)體器件及其制造方法。
本發(fā)明的又一目的是要提供一種利用上述半導(dǎo)體器件的驅(qū)動裝置。
在本發(fā)明的半導(dǎo)體器件中，在基片中形成一層源擴散層。此外，在基片中還形成一層漏擴展的擴散層。在擴展的漏擴散層中形成一層漏擴散層。
在此條件下，在擴展的漏擴散層中的漏擴散層附近形成一層反導(dǎo)電型的擴散層。在此情況下，此反導(dǎo)電型號的擴散層具有與擴展的漏擴散層相反的導(dǎo)電型號。
采用這樣的一種結(jié)構(gòu)，在源擴散層和漏擴展的擴散層之間以及在基片上形成一主柵區(qū)。而且，在反導(dǎo)電型號的擴散層和漏擴散層之間以及在擴展的漏擴散層上形成一個次柵區(qū)。
在此情況下，主柵區(qū)由一層主柵氧化膜和形成在其上的一主柵電極組成，而所述次柵區(qū)則由一層次柵氧化膜和形成在其上的一個次柵電極組成。
而且，還在源擴散層上設(shè)置源電極，同時在漏擴散層上設(shè)置漏電極。這里，漏電極與次柵電極接觸。
此外，在反型號的導(dǎo)電層上設(shè)置一端電極。在此情況下，此端電極被用作一獨立端。


圖1A至1E示出第一常規(guī)參考文獻(xiàn)的一半導(dǎo)體器件的剖面圖；圖2A至2E示出第二常規(guī)參考文獻(xiàn)的一半導(dǎo)體器件的剖面圖；圖3示出常規(guī)半導(dǎo)體器件的一剖面圖；圖4A至4E示出本發(fā)明第一實施例的一半導(dǎo)體器件的剖面圖；圖5示出本發(fā)明第二實施例的一半導(dǎo)體器件的剖面圖；圖6A至6E示出本發(fā)明第三實施例的一半導(dǎo)體器件的剖面圖；圖7A至7E示出本發(fā)明第四實施例的一半導(dǎo)體器件的剖面圖；圖8示出本發(fā)明第五實施例的一剖面圖；圖9示出本發(fā)明第六實施例的一剖面圖；圖10示出本發(fā)明第八實施例的一剖面圖；圖11示出本發(fā)明的驅(qū)動裝置的一電路結(jié)構(gòu)的方框圖；以及圖12示出本發(fā)明的驅(qū)動裝置的一電路結(jié)構(gòu)的又一方框圖。
為了更好地理解本發(fā)明，將首先參照圖1和2對常規(guī)半導(dǎo)體器件進(jìn)行說明。該半導(dǎo)體器件與此說明書前面所述的部分常規(guī)半導(dǎo)體器件等同。
在圖1所繪示的第一常規(guī)參考文獻(xiàn)生產(chǎn)MOSFET的方法中，在淀積一層場氧化膜之前形成一層擴展的漏擴散層和在擴展的漏擴散層中的一層反導(dǎo)電型號的擴散層(此后簡稱為反導(dǎo)電型號的擴散層)。
另一方面，盡管在圖2繪示的第二常規(guī)參考文獻(xiàn)的生產(chǎn)MOSFET的方法中，在淀積場氧化膜之前形成了擴展的漏擴散層，但反導(dǎo)電型號的擴散層卻是在形成柵電極之后形成的。
首先，參照圖1對第一常規(guī)參考文獻(xiàn)的MOS晶體管進(jìn)行有關(guān)的描述。
首先，制備成如圖1A所示的P型硅(Si)基片900。P型Si基片是摻P型雜質(zhì)硼的，并有(100)的表面取向以及20Ω-cm的電阻率。在這里，P型Si基片900有一主表面900a。
其次，在P型Si基片900的主表面900a上淀積一層薄氧化膜901。在此情況下，氧化膜901的厚度為40nm。此后，在圖1A所繪示的P型Si基片900中用A0表示的部位內(nèi)選擇性地?fù)饺隢型雜質(zhì)的磷離子。接著進(jìn)行退火工藝消除由離子摻雜工藝所造成的晶格缺陷。由此，就在P型Si基片900中形成一層N型擴散層902。在這里，要注意到，這層N型擴散層902被稱為擴展的漏擴散層。
隨后，將P型雜質(zhì)的硼離子選擇性地?fù)饺隢型擴散層902中用B表示的部位內(nèi)。進(jìn)行退火工藝消除由離子摻雜工藝所造成的晶格缺陷。由此，就在N型擴散層902中形成一層P型擴散層903。P型擴散層903用作擴展擴散漏極中的反導(dǎo)電型號的擴散層。
接著，如圖1B中繪示的，在去除氧化膜901之后采用已知的LOCOS(硅的局部氧化)方法在N型擴散層902上氧化預(yù)選部件(用A1表示的部位)形成一層場氧化膜904。在這里場氧化膜904的厚度為1.2μm。
此后，在P型Si基片900的主表面900a上淀積一層?xùn)叛趸?05，如圖1C中所示。在此情況下，柵氧化膜905的厚度為400nm。此后，在柵氧化膜905上形成一層多晶硅膜906。在這里，多晶硅膜的厚度為0.4μm。此外，還對多晶硅膜906進(jìn)行有選擇地刻蝕。從而，在柵氧化膜905和部分場氧化膜904上就留下多晶硅膜906。
接著，按照柵氧化膜905的厚度進(jìn)行各向異性刻蝕工藝使得只留下多晶硅膜906下面的柵氧化膜905。
接著，如圖1D中所示經(jīng)摻入硼離子形成一層DSA(擴散自對準(zhǔn))的擴散層907產(chǎn)生源區(qū)結(jié)構(gòu)。此后，進(jìn)行退火工藝消除晶格缺陷。隨后，分別向N型擴散層902的漏區(qū)、DSA層907的源區(qū)以及DSA擴散層907的背柵接觸區(qū)摻入高濃度的磷、磷以及硼形成一層N+層909、一層N+層908以及一層P+層910。
隨后，有選擇地形成一層夾層絕緣膜911使其覆蓋場氧化膜904和多晶硅膜906。此外，如圖1E所示，還在源區(qū)和漏區(qū)上有選擇地形成鋁布線圖形912和913。如圖1E中所示，鋁布線圖形912和913以及多晶硅膜906分別用作源電極、漏電極和柵電極。
隨后，參照圖2將對第二常規(guī)參考文獻(xiàn)的生產(chǎn)MOS晶體管的方法進(jìn)行有關(guān)的描述。
首先制備成如圖2A中所示的P型硅(Si)基片1000。P型Si基片1000是摻P型雜質(zhì)硼的，并有(100)的表面取向和20Ω-cm的電阻率。在這里，P型Si基片1000有一主表面1000a。
其次，在P型Si基片1000的主表面1000a上淀積一層薄氧化膜1001。在此情況下，氧化膜1001的厚度為40nm。此后，在圖2A所繪示，在P型Si基片1000中用A0表示的部位內(nèi)選擇性地?fù)饺隢型雜質(zhì)的磷離子。接著，進(jìn)行退火工藝消除由離子摻雜工藝所造成的晶格缺陷。由此，就在P型Si基片1000中形成一層N型擴散層1002。在這里，要注意到，這層N型擴散層1002被稱為擴展的漏擴散層。
此后，如圖2A中所示，在去除氧化膜1001之后用LOCOS工藝在N型擴散層1002中經(jīng)氧化預(yù)選的第一和第二部位(用A1和A2表示的部位)形成第一和第二場氧化膜1003和1004。在這里，第一和第二場氧化膜的厚度各為1.2μm。在此情況下，第一場氧化膜1003形成在靠近N型擴散層1002的一末端部位處。而另一方面，第二場氧化膜1004則形成在離開第一場氧化膜1003靠近N型擴散1002的一中心部位處。
接著，如圖2C中所示，在P型Si基片1000的主表面1000a上淀積一層?xùn)叛趸?005，在此情況下，柵氧化膜1005的厚度為400nm。此后，在柵氧化膜1005上淀積一層多晶硅膜1006。在這里，多晶硅膜1006的厚度為0.4μm。此外，還對多晶硅膜1006進(jìn)行有選擇地刻蝕。從而，在柵氧化膜1005和部分場氧化膜1003上就留下多晶硅膜1006。
而且，還按柵氧化膜1005的厚度進(jìn)行各向異性刻蝕工藝，使得只留下多晶硅膜1006下面的柵氧化膜1005。
隨后，如圖2D中所示，經(jīng)過摻入硼離子形成一層DSA(擴散自對準(zhǔn))的擴散層1007產(chǎn)生一源區(qū)結(jié)構(gòu)。此后，進(jìn)行退火工藝消除晶格缺陷。
接著，分別向DSA層1007的源區(qū)、N型擴散層1002的漏區(qū)、N型擴散層1002的反導(dǎo)電型號的擴散區(qū)(插在第一和第二場氧化膜1003和1004之間的一部位)以及DSA層1007的背柵接觸部位摻入高濃度的的磷、磷、硼以及硼形成一層N+層1008、一層N+層1009以及一層P+層1010和一層P+層1011。
在此情況下，N+層1009稱為漏高濃度擴散層，而P+層1010則稱為反導(dǎo)電型號的擴散層。
此后，有選擇地形成一層夾層絕緣膜1012覆蓋著第一和第二場氧化膜1003和1004、P+層1010和多晶硅膜1006，如圖2E中所示。此外，如圖2E中所示，還在源區(qū)和漏區(qū)上有選擇地形成鋁布線圖形1013和1014。如圖2所示，鋁布線1013、1014和多晶硅膜1006分別用作源電極、漏電極和柵電極。
然而，上述的第一和第二常規(guī)參考文獻(xiàn)存在以下的問題。
首先，將對圖1和圖2中繪示的第一和第二常規(guī)參考文獻(xiàn)中有關(guān)的共同問題進(jìn)行描述。
擴展的漏擴散層902和1002是按低濃度設(shè)計的，這就使它完全被耗盡處于斷態(tài)。在此條件下，為穩(wěn)定耗盡部位的電位分布以及為消除當(dāng)擴散的漏擴散層902和1003被耗盡處于斷態(tài)時由上部位產(chǎn)生的有害影響，要求氧化膜具有與氧化膜904、1003和1004各層相同的厚度。
另一方面，為了提高諸如相互間的電導(dǎo)和通態(tài)電阻等電學(xué)特性，每層?xùn)叛趸?05和1005在絕緣擊穿電壓所許可的范圍內(nèi)要盡可能地設(shè)計得薄些。在一般情況下，每層?xùn)叛趸?05和1005要比每層場氧化膜904、1003和1004薄得多。
結(jié)果是，每層場氧化膜904、1003和1004的一末端部位(即LOCOS層的鳥咀)不可避免地形成在柵區(qū)和漏區(qū)之間。這樣的一個氧化膜末端部件(鳥咀)要求有所需的尺寸以及與多晶硅膜906、1005的重疊量。
此外，應(yīng)力集中于鳥咀。從而，在生產(chǎn)工藝中捕獲的重金屬就收集在鳥咀中。其結(jié)果是，抗電場的強度變小，并使成品率下降。
而且，擴展的漏擴散層902和1002是在進(jìn)行場氧化之前的比較初期的階段形成的。結(jié)果使得，在生產(chǎn)后的雜質(zhì)要有大在改變。更具體的是，在形成擴展的漏擴散層902和1002之后進(jìn)行了諸如場氧化和柵氧化之類的高溫工藝。特別是，在PMOS中的雜質(zhì)是硼。結(jié)果使得，在氧化中硼被吸收進(jìn)氧化膜中，加大了變動。
隨后，將參照圖1對第一常規(guī)參考文獻(xiàn)有關(guān)的固有問題進(jìn)行描述。在淀積場氧化膜904之前就形成了反導(dǎo)電型號的擴散層903。從而，在生產(chǎn)之后雜質(zhì)分布大大改變。此外，漏區(qū)高濃度擴散層909和柵區(qū)之間的定位關(guān)系是由同一次掩模步驟確定的。結(jié)果完全確保了相對的定位精度。而在另一方面，確定反導(dǎo)電型號擴散層903的掩模步驟卻是用另一掩模進(jìn)行的。結(jié)果是，在擴散層、高濃度漏擴散層909和柵區(qū)之間的定位關(guān)系是由將生產(chǎn)工藝所許可的偏差考慮進(jìn)去所確定的。在此情況下，當(dāng)反導(dǎo)電型號的擴散層903偏向高濃度漏擴散層909一側(cè)時，高濃度漏擴散層909和支導(dǎo)電型號的擴散層903之間的擊穿電壓下降。而在另一方面，若是反導(dǎo)電型號的擴散層903偏向柵區(qū)一側(cè)，源和柵之間的擊穿電壓就下降。
隨后，將原圖2中繪示的第二常規(guī)參考文獻(xiàn)的有關(guān)固有問題進(jìn)行描述。
由于擴展的漏擴散層1002中的反導(dǎo)電型號擴散層1010是在完成柵結(jié)構(gòu)之后形成的，它有穩(wěn)定的雜質(zhì)濃度分布。此外，在柵區(qū)、反導(dǎo)電型號擴散層1010、和高濃度漏擴散層1009之間的定位關(guān)系是由同一掩模步驟確定的。從而，確保了定位關(guān)系的相對精度。
然而，處于擴展的漏擴散層1002內(nèi)LOCOS層的兩個鳥咀進(jìn)入斷態(tài)的高電場。其結(jié)果是，生產(chǎn)的合格率下降。而且，將鳥咀考慮進(jìn)去，還增大了器件的尺寸。
將上述問題考慮進(jìn)去，本發(fā)明提供了一種能夠抑制電學(xué)特性變動的半導(dǎo)體器件。
(第一實施例)參照圖4，將對本發(fā)明第一實施例的有關(guān)生產(chǎn)半導(dǎo)體器件的方法進(jìn)行說明。在這里，相應(yīng)于NMOS晶體管的半導(dǎo)體器件有60V的額定電壓。
首先如圖4A中所示，制備成一P型硅(Si)基片(此后簡稱為硅基片)100。P型Si基片100摻硼，并有(100)的表面取向和20Ω-cm的電阻率。在這里，P型Si基片100有一主表面100a。一層厚度為0.2μm的氧化膜101作為柵氧化膜形成在硅基片100的主表面100a上。此后，一層作為柵電極的多晶硅膜102淀積至0.4μm厚度。此外，還用熱擴散的方法摻入高濃度的磷以降低多晶硅膜102的電阻率。
接著，如圖4B中所示，利用已知的光刻技術(shù)將一主柵區(qū)(由A0表示的部位)和一次柵區(qū)(由B0表示的部位)以外的多晶硅膜102和氧化膜101刻除。由此，在主柵區(qū)A0上留下一層第一多晶硅膜102-1和一層氧化膜101-1，而在次柵區(qū)B0上則留下一層第二多晶膜102-2和一層第二氧化膜101-2。在此情況下，第一多晶硅膜102-1用作主柵電極，而第二多晶硅膜102-2則用作次柵電極。
在這里，要注意到，第一氧化膜101-1稱為主柵氧化膜，而第二氧化膜101-2則稱為次柵氧化膜。
如圖4C中所示，通過定位主柵區(qū)A0的中央為一界限將硅基片100分成源側(cè)的A1部分和漏側(cè)的B1部分。采用這樣一種結(jié)構(gòu)，利用光刻的方法將A1部分覆蓋上一層光刻膠膜(未示出)。在此條件下，摻入并擴散磷離子在硅基片100的B1部分中形成一層N型擴散的漏擴散層103。
也就是，利用主柵電極102-1的頂部作掩膜按照自對準(zhǔn)的方式形成N型漏擴散層103。
此后，利用光刻技術(shù)在B1部分蓋上一層光刻膠膜(未示出)。在此條件下，摻入并擴散硼離子，形成如圖4C中所示的一層P型DSA(擴散自對準(zhǔn))的擴散層104。
如圖4D中所示，將A1部分(P型DSA擴散層104)分成離開主柵區(qū)A0的A2部分和接近主柵區(qū)的B2部分。此外，還用次柵區(qū)B0的中央作界限將B1部分(N型擴散的漏擴散層)分成接近主柵區(qū)A0的A3部分和離開主柵區(qū)的B3部分。
此后，利用由光刻技術(shù)形成的光刻膠膜以及第一和第二多晶硅膜102-1和102-2作為離子摻雜工藝的掩膜在表面上形成高濃度層。
具體地說，利用A2部分和A3部分作掩膜向B2部分和B3部分中摻入砷離子，形成高濃度擴散層(一層N+層)105和一層N+層106。與此類似，利用B2部分和B3部分作掩膜向A2部分和A3部分中摻入硼離子，形成離濃度P型擴散層(一層P+層)107和一層P+層108。
在此情況下，高濃度P型擴散層108稱為反導(dǎo)電型號擴散層，而高濃度N型擴散層106則稱為漏區(qū)高濃度擴散層或高濃度漏擴散層。
也就是說，在主柵電極102-1和次柵電極102-2之間以自對準(zhǔn)的方式形成反導(dǎo)電型號擴散層108。此外，還按照與次柵電極102-2自對準(zhǔn)的方式形成N+層106。
隨后，在整個表面上淀積一層以氧化物為基礎(chǔ)的絕緣膜109，并利用光刻技術(shù)對絕緣膜109進(jìn)行如圖4E中繪示的選擇性刻蝕。由此，留下的絕緣膜109蓋住第一多晶硅膜(主柵電極)102-1、反導(dǎo)電型號擴散層108的整個表面、第二多晶硅膜102-2(次柵電極)的部分表面、以及第二氧化膜(次柵氧化膜)101-2的側(cè)壁。
此后，在整個表面上淀積鋁，并利用光刻的方法有選擇地刻蝕鋁在表面上形成鋁的布線圖形110和111。在此情況下，鋁布線圖形110與高濃度N型擴散層105及高濃度P型擴散層107接觸，而鋁布線圖形111則與漏區(qū)高濃度擴散層106接觸。
也就是鋁布線圖形110用作源電極，而鋁布線圖形111則用作漏電極。在此情況下，鋁布線圖形還與次柵電極102-2接觸。
接著，將對上述半導(dǎo)體器件主要部分的有關(guān)尺寸進(jìn)行說明。
主柵電極102-1的柵長度為5μm。這一尺寸是在為避免耗盡層自擴展的漏擴展層103擴展至源擴散層以致發(fā)生穿通的范圍內(nèi)所選用的最小值。
此外，將主柵電極102-1和次柵電極102-2之間的距離設(shè)置成5μm左右。當(dāng)MOS晶體管進(jìn)入斷態(tài)時，自反導(dǎo)電型號擴散層108和P型硅基片100兩方起生長耗盡層達(dá)到夾斷狀態(tài)。在此條件下，擴展的漏擴散層103被完全耗盡。上述的尺寸是在使耗盡的部位不致因超過臨界電場而被擊穿的范圍之內(nèi)所選用的最小值。
次柵電極102-2的尺寸在3μm左右。這一尺寸設(shè)置在使在反導(dǎo)電型號擴散層108和漏區(qū)的高濃度擴散層106之間不致發(fā)生擊穿的范圍以內(nèi)。
這一部位擴散結(jié)構(gòu)的組成包括高濃度的P型擴散層(即反導(dǎo)電型號的擴散層)108、具有低達(dá)中等濃度的N型擴散層(即擴展的漏擴散層)103以及高濃度的N型擴散層(即漏區(qū)高濃度層)106。在此情況下，由于擴展的漏擴散層103完全被耗盡，具有低達(dá)中等濃度的擴散層幾乎不會出現(xiàn)濃度依賴(例如，見S.M.Sze著“半導(dǎo)體器件物理”第二版，第105頁，圖32)。
因而，擴展的漏擴散層103的濃度實際上只由次柵電極102-2的尺寸確定。
漏電極111、源電極110以及主柵電極102-1與常規(guī)的MOS晶體管一樣，經(jīng)布線的線自表面引出至半導(dǎo)體器件外部。此外，次柵電極102-2與器件一部分處的鋁布線圖形(即漏電極)接觸。由此，就使次柵電極固定在與漏區(qū)相同的電位上。
按照可能應(yīng)用的領(lǐng)域可以不從反導(dǎo)電型號擴散層108向供電電源引出布線導(dǎo)線。從而，反導(dǎo)電型號的擴散層108就用作一浮動的擴散層。
另一種辦法是，通過向半導(dǎo)體器件外部引出一布線電極可以將與導(dǎo)電型號擴散層108固定在源區(qū)相同的電位上。
上述實施例具有以下特征，也就是，次柵電極102-2是與主柵電極102-1同時形成的。此外，當(dāng)形成擴展的漏擴散層103時，至少其頂部是以與主柵電極102-1自對準(zhǔn)的方式形成的。
而且，反導(dǎo)電型號擴散層108是用主柵電極102-1和次柵電極102-2作掩膜以自對準(zhǔn)的方式形成的。
接著，將對這樣制造的MOSFET的有關(guān)運行進(jìn)行說明。
在反導(dǎo)電型號擴散層108和擴展的漏擴散層103上加反偏壓使其處于斷態(tài)。由此，在擴展的漏擴散層103中自反導(dǎo)電型號擴散層108一側(cè)(即一上側(cè))起生長的耗盡層增加達(dá)到半導(dǎo)體基片100的一側(cè)(即下側(cè))。
其結(jié)果是，當(dāng)確保有相同的擊穿電壓時，擴展的漏擴散層103與只從低側(cè)生長耗盡層的情形相比就能夠有較高的濃度。從而，就能降低通態(tài)電阻。
此外，具有較低濃度的擴展的漏擴散層103露出在漏的高濃度擴散層106和反導(dǎo)電型號擴散層108之間的表面上。在露出的部位上形成第二氧化膜101-2和第二多晶硅膜102-2。從而，就實現(xiàn)了用于屏蔽外電場部分的穩(wěn)定的MOS結(jié)構(gòu)。
此外，此MOS結(jié)構(gòu)還用作穩(wěn)定地確定低濃度擴散層的電分布的場板。
隨后，將對本發(fā)明第一實施例的有關(guān)效果進(jìn)行說明。
(1)性能穩(wěn)定(a)包括源區(qū)105、柵區(qū)A0和B0、擴展的漏擴散層103、反導(dǎo)電型號擴散層108以及漏區(qū)高濃度擴散層106的平面結(jié)構(gòu)只由形成多晶硅膜102的掩模步驟決定。從而，就能實現(xiàn)高精度的平面布置結(jié)構(gòu)。其結(jié)果是，按照本實施例就能抑制電學(xué)特性的變化。
與此相反，柵區(qū)、擴展的漏擴散層、反導(dǎo)電型號擴散層以及漏的高濃度層，要分別使用單獨的掩模步驟以常規(guī)方式形成的。
(b)所有的擴展的漏擴散層103、及導(dǎo)電型號擴散層108以及漏區(qū)高濃度擴散層106都是形成在完成MOS柵結(jié)構(gòu)之后沒有擴散工藝中的熱處理的最終步驟中。從而，就能在每一擴散層中獲得高精度的最終雜質(zhì)分布。其結(jié)果是，能夠有效地制止電學(xué)特性的變化。
與此相反，至少擴展的漏擴散層必需是按常規(guī)技術(shù)在場氧化步驟之前形成。從而，由于隨后一系列的熱處理而降低了最終雜質(zhì)分布的精度。
(c)低濃度的擴展的漏擴散層103是露出在反導(dǎo)電型號擴散層108和漏高濃度擴散層106之間的次柵區(qū)B0內(nèi)的硅基片100表面100a上。其結(jié)果是，這一部位構(gòu)成穩(wěn)定的MOS結(jié)構(gòu)。從而使多晶硅膜的電位固定在與漏相同的電位上。由此就能獲得屏蔽效應(yīng)消除在外殼帶電情況下產(chǎn)生的不良影響。此外，MOS結(jié)構(gòu)自身就用作高精度的場板。
與比相反，低濃度的耗盡擴散層必需按常規(guī)用靠近硅表面的場氧化膜覆蓋。
(2)微型化如前所述，從上述(a)和(b)項中明顯可以實現(xiàn)微型化。此外，如圖4所繪示，半導(dǎo)體器件具有平坦的結(jié)構(gòu)，它沒有在源區(qū)和漏區(qū)中央部位之間的LOCOS層的鳥咀。這樣一種結(jié)構(gòu)適合于微形化。
(3)降低了漏區(qū)和源區(qū)之間二極管的運行電阻。
MOS晶體管往往用作應(yīng)用于驅(qū)動負(fù)載的開關(guān)器件。與此同時，當(dāng)電流沿反向流動時，形成在漏區(qū)和源區(qū)之間的二極管是按正向使用的。
在EL顯示器或等離子體顯示器的驅(qū)動IC中的輸出晶體管就使用了這樣一種驅(qū)動方法。采用這樣的結(jié)構(gòu)，反導(dǎo)電型號擴散層108經(jīng)低電阻的金屬布線圖形與源電極110耦接。
另一種辦法是，將反導(dǎo)電型號擴散層108用作二極管的一獨立端。在這里，此端在NMOS晶體管中相當(dāng)于陽極，而在PMOS晶體管中則相當(dāng)于陰極。由此可將運行電阻降低至一合理的限度。這是由于，與常規(guī)情況相比，它能以高的精度將反導(dǎo)電型號層108和漏高濃度層106的間距設(shè)置達(dá)最小值。在此情況下，這一間距是為確保擊穿電壓所需要的。
(4)從反導(dǎo)電型號層108引出布線導(dǎo)線用作獨立端。
如在以后要提到的，由于布線導(dǎo)線有很大的自由度，可以很容易在各處抽取。因而，能從反導(dǎo)電型號層108中獨自方便地處理引出端。例如，能夠?qū)⒋硕酥苯佑米黩?qū)動EL等離子體顯示器的功率恢復(fù)端。
(5)減小寄生雙極晶體管的區(qū)發(fā)射極電流放大系數(shù)hFE(在EL/PDP顯示器驅(qū)動中提高鎖升擊穿電壓以及提高功率恢復(fù)系數(shù))。
在一第一導(dǎo)電類型的半導(dǎo)體基片上，形成一第二導(dǎo)電型的阱擴散層。在此第二導(dǎo)電型的阱中，構(gòu)建成本發(fā)明第一導(dǎo)電型的MOS晶體管。采用這樣一種結(jié)構(gòu)，第一導(dǎo)電型的擴展的漏擴散層構(gòu)成一發(fā)射極，第二導(dǎo)電型的阱擴散層構(gòu)成一基極，而第一導(dǎo)電型的半導(dǎo)體基片則構(gòu)成一集電極。這樣就構(gòu)建成寄生的雙極型晶體管，并且能使共發(fā)射極電流放大系數(shù)hFE向下抑制。
這是由于即使當(dāng)少數(shù)載流子從第一導(dǎo)電型的擴散的漏擴散層向第二導(dǎo)電型的阱擴散層中注入時，大部分少數(shù)載流子也未移至第一導(dǎo)電型的半導(dǎo)體基片，而是在反導(dǎo)電型擴散中恢復(fù)。由此，功率就送往反導(dǎo)電型擴散層。其結(jié)果是，本發(fā)明能夠進(jìn)一步提高恢復(fù)效率。
(6)電極布線圖形有大的自由度。
本發(fā)明半導(dǎo)體器件的表面由多晶硅膜102的區(qū)域(主柵區(qū)A0和次柵區(qū)B0)占用，它被固定住電位并為每立方厘米約1020或更高濃度的區(qū)域。它幾乎不會被耗盡。
采用這樣一種結(jié)構(gòu)，在斷態(tài)發(fā)生耗盡，并在它們下面形成用作電場漂移區(qū)的擴展物漏擴散層103。因而，就無需考慮由鋁布線圖形100和111或表面上的電荷所引起的來自模制樹脂的電力線產(chǎn)生的影響。從而就有可能按照消除約束的條件進(jìn)行電極布線。自然地，當(dāng)模制樹樹強度充電時，也無需形成用以保護(hù)器件差錯動作的鋁屏蔽。
(7)優(yōu)越的可靠性/成品率
在用以諸如場氧化膜的厚氧化膜窗孔部位形成反導(dǎo)電型擴散層的方法生產(chǎn)的常規(guī)半導(dǎo)體器件中，當(dāng)MOSFET進(jìn)入斷態(tài)時，在諸如LOCOS層的鳥咀之類的氧化膜臺階部位處加上了強電場。從而，使成品率與可靠性下降。
具體地說，在如LOCOS層的鳥咀之類的氧化膜臺階部位處施加有強應(yīng)力。此外，在施加應(yīng)力的部位處在制造中易于捕獲重金屬，將它作為污染物引入。從而降低了抗電場毀損的擊穿電壓。
與此相反，本發(fā)明的半導(dǎo)體器件有平坦的結(jié)構(gòu)，它在源區(qū)和漏區(qū)中央部位之間沒有LOCOS層的鳥咀。其結(jié)果是，大大地提高了成品率和可靠性。
參照圖5，將對本發(fā)明第二實施例的有關(guān)半導(dǎo)體器件進(jìn)行說明。
圖5中繪示的半導(dǎo)體器件是與圖4中繪示的MOSFET形成在同一半導(dǎo)體基片上，并與圖4中繪示的NMOS晶體管構(gòu)成同一CMOS結(jié)構(gòu)。因而，與圖4中繪示的NMOS晶體管相似，額定電壓等于60V。
在一P型硅基片220(即P型基片)中形成約10μm的一較深的N阱層200，并在N阱層200中形成一與圖4中繪示的NMOS晶體管不同的PMOS晶體管。自然地，相應(yīng)擴散層的導(dǎo)電類型與圖4中繪示的N型相反。也就是，P型的改變成N型，而N型的則改成P型。
此外，圖5中繪示的PMOS晶體管用A-A’軸作為中心基本是對稱的結(jié)構(gòu)。該結(jié)構(gòu)對應(yīng)于按平面配置的圓形或矩形。也就是，晶體管除鋁布線圖形和一層表面絕緣膜之外有完全對稱的結(jié)構(gòu)。換句話說，鋁布線圖形和表面絕緣膜除有關(guān)布線連接或電極抽引的制約之外具有對稱的結(jié)構(gòu)。
更具體地，如圖5中所示，在N阱200的中央部位形成一P型擴展的漏擴散層203，在邊緣部位還形成一層N型DSA擴散層204。在此情況下，在N型DSA擴散層204中形成一層高濃度P型擴散層(P+)205和一層高濃度N型擴散層(N+)207。
在這里，要注意到，高濃度N型擴散層208稱為反導(dǎo)電層，而高濃度P型擴散層206則稱為漏區(qū)高濃度擴散層或高濃度擴散層。
此外，在P型擴展的漏擴散層203和N型DSA擴散層之間N阱層200的表面上形成一環(huán)狀第一氧化膜(主柵氧化膜)201-1和一第一多晶硅膜(主柵電極)202-1。
而且，在反導(dǎo)電型層208和漏高濃度擴散層206之間的P型擴展的漏擴散層203表面上形成一層第二氧化膜(次柵氧化膜)201-2和一層第二多晶硅膜(次柵電極)202-2。
此外，形成一層環(huán)狀的場氧化膜221使其與高濃度P型擴散層204的周邊接觸。在所要求的電極以外有選擇地形成一層表面絕緣膜209。形成一用作源電極的鋁布線圖形210，使其與高濃度P型擴散層205及高濃度N型擴散層207接觸。
此外，形成一用作漏電極的鋁布線圖形211，使其與漏高濃度擴散層206接觸。
如圖5中所示，鋁布線圖形(漏電極)211部分地與次柵電極(第二多晶硅膜202-2)相連。此外，反導(dǎo)電型號擴散層208部分地與鋁布線圖形(源電極)210相連。
如圖5所繪示，由P型硅基片220、N阱層200以及P型擴展物漏擴散層203構(gòu)成一寄生的PNP晶體管223。采用這樣一種結(jié)構(gòu)，當(dāng)漏電壓變得高于源電壓時，電流沿著圖5中緩示的箭頭225表示的一條主電流通道流動。
此時，要求意到，盡管圖4中未繪示出全部器件，但整個器件有以圖4E中的B軸為中心的對稱結(jié)構(gòu)。在此情況下，與圖5中繪示的PMOS晶體管類似，場氧化膜形成在圖4E中A軸的外面。
在此情況下，在圖4中繪示的NMOS晶體管和圖5中繪示的PMOS晶體管兩者中各個主柵102-1和202-2的柵長度設(shè)置在5μm左右。這一尺寸是在耗盡層范圍內(nèi)的最小設(shè)定值，它不致從擴展的漏擴散層102、203起擴展抵達(dá)源擴散層104、204出現(xiàn)穿通使MOS晶體管進(jìn)入斷態(tài)。
此外，將主電極102-1、202-2和次柵電極102-2、202-2之間的間距設(shè)置在5μm左右。這一尺寸是按以下情況確定的。也就是，在夾斷狀態(tài)耗盡層從兩層反導(dǎo)電型號擴散層108、208和P型硅基片(NMOS)100或N阱層(PMOS)200起生長達(dá)到相互接觸。由此，擴展的漏擴散層103、203全被耗盡。在此情況下，上述選用的尺寸達(dá)到不致因超過臨界電場而擊穿的耗盡部位范圍以內(nèi)的最小值。
而且，次柵電極102-2、202-2的尺寸設(shè)在3μm左右。這一尺寸為在反導(dǎo)電型號擴散層108、208和漏區(qū)高濃度擴散層106、206之間不致發(fā)生擊穿的范圍內(nèi)的最小值。
這一部分的擴散結(jié)構(gòu)就由高濃度P型擴散層108、206和有低至高濃度的P型擴散層或N型擴散層，以及高濃度的N型擴散層106、208構(gòu)建成。
在此情況下，由于具有低至高濃度的擴散層103、203完全被耗盡，擊穿電壓幾乎沒有溫度依賴關(guān)系(例如，可見S.M.Sze，“半導(dǎo)體器件物理”第二版，第105頁，圖32)。因而，擊穿電壓只取決于柵電極102-2、202-2的尺寸。
接著，將參照圖6對第三實施例生產(chǎn)半導(dǎo)體器件的方法進(jìn)行有關(guān)的說明。
在圖6中繪示的生產(chǎn)半導(dǎo)體器件的方法中，當(dāng)額定電壓超過100V時，就必需將次柵的寬度設(shè)置在4μm或更寬。從而，就必須用兩次離子摻雜步驟制造擴展的漏擴散層。
首先制備所如圖6A中所示的P型硅(Si)基片(此后簡稱為硅基片)300。P型Si基片300摻硼，并有(100)的表面取向及20Ω-cm的電阻率。在這里，P型Si基片300有一主表面300a。
接著，在P型Si基片300的主表面300a的整個表面上淀積一層40nm厚度的氧化膜321。接著，用一層光刻膠322作掩膜有選擇地?fù)饺肓纂x子。
也就是，在形成一層多晶硅膜前，利用離子摻雜工藝選擇性地引入雜質(zhì)。這樣，在P型Si基片300中就形成了由虛線323所表示的磷離子摻雜層323，并構(gòu)成擴展的漏擴散層的一部分。
在如圖5A中所示的全部去除光刻膠322和氧化膜321之后，在硅基片300的主表面300a上淀積一層達(dá)到0.2μm厚度作為柵氧化膜的一層氧化膜301。此外，在其上淀積厚度達(dá)0.4μm的一層作為柵電極的多晶硅膜302。
隨后，如圖6C所示，利用光刻技術(shù)經(jīng)刻蝕工藝去除主柵區(qū)(圖6C中用A0表示的部位)和次柵區(qū)(圖6C中用B0表示的部位)以外的多晶硅膜302和氧化膜301。從而，在主柵區(qū)A0上留下一層第一多晶硅膜(主柵電極)302-1和一層第一氧化膜(主柵氧化膜)301-1，而在次柵區(qū)B0上則留下一層第二多晶硅膜(次柵電極)302-2和一層第二氧化膜(次柵氧化膜)301-2。
在此情況下，硅基片300用主柵區(qū)A0的中心作邊界劃分成源側(cè)的A1部分和漏側(cè)的B1部分。在這里，A1部分定位在次柵區(qū)B0的對面方向。而B1部分則包含次柵區(qū)B0。
此外，如圖6D中所示，未形成光刻膠322的一側(cè)(即形成磷離子摻雜層323的一側(cè))是用光刻膠322的末端部位作為邊界所確定的一A2部分。
接著，利用光刻的方法將一層光刻膠膜(未示出)覆蓋住A1部分和A2部分。在此條件下，磷離子被摻入除A1部分和A2部分以外的部位中。在去除光刻膠之后，進(jìn)行退火工藝。
由此，如圖6A中所示，由于磷離子摻雜層323形成在先，通過此時磷離子摻雜形成的摻雜層就與磷離子摻雜層323耦接。從而，如圖6D所繪示，在硅基片300的B1部分中就形成一層N型擴展的漏擴散層303。
隨后，利用光刻方法將一層光刻膠膜(未示出)覆蓋住B1部分，并向A1部分摻入硼離子。在去除光刻膠膜之后進(jìn)行退火工藝。由此就在硅基片300的A1部分中形成一層P型的DSA(擴散自對準(zhǔn))擴散層304。
此后當(dāng)中，用與圖4所示的相同方法生產(chǎn)半導(dǎo)體器件。具體的情況是，在P型DSA擴散層304中在主柵極302-1的附近形成一層高濃度N型擴散層(N+層)305，而在離開主柵電極302-1處則形成一層高濃度P型擴散層(P+層)307。
此外，在N型漏擴散層303中，在主柵電極302-1和次柵電極302-2之間形成一層高濃度P型擴散層(P+層)308。而在主柵電極302-1的對側(cè)則形成一層高濃度N型擴散層(N+層)306。
在此情況下，高濃度P型擴散層308稱為反導(dǎo)電型號擴散層，而高濃度N型擴散層306則稱漏區(qū)高濃度層或高濃度漏擴散層。
此后，選擇性地淀積一層絕緣膜。此外，形成一層鋁布線圖形310使高濃度N型擴散層305與高濃度P型擴散層307接觸，同時形成一層鋁布線圖形311使漏高濃度擴散層306與次柵電極302-2接觸。
也就是，將鋁布線圖形310用作源電極，而將鋁布線圖形311用作漏電極。
參照圖7，將對第四實施例生產(chǎn)半導(dǎo)體器件的有關(guān)方法進(jìn)行說明。
在圖7繪示的半導(dǎo)體器件中，柵電極是用0V和5V之間低電壓的通常數(shù)字信號開關(guān)的。在此情況下，在主柵電極上加上0V至5V之間的一信號，這就需要設(shè)置一相當(dāng)?shù)?1V或更低)的閥值開關(guān)柵電極。為了獲得這樣的閾值，就必須將主柵氧化膜的厚度減薄至數(shù)十nm左右。
與此相反，次柵氧化膜是夾在和源區(qū)有同一電位的反導(dǎo)電型號擴散層與和漏極同一電位的次柵電極之間。因而，要求其膜厚有80V額定電壓的安全余量。在此情況下，其厚度約等于200nm(0.2μm)。這樣，就要求主柵氧化膜在厚度上不同于次柵氧化膜。
如圖7A中所示，首先制備成P型硅(Si)基片(此后簡稱為硅基片)400。P型Si基片400摻硼，并有(100)的表面取向及20Ω-cm的電阻率。在這里，P型Si基片400有一主表面400a。
接著，經(jīng)氧化工藝在P型Si基片400的主表面400a的整個表面上按次柵所需氧化膜厚度形成一層氧化膜(次柵氧化膜)421，在此情況下，氧化膜421的厚度為0.2μm。
隨后，如圖7B中所示，有選擇地刻蝕主柵區(qū)的氧化膜421。
此后當(dāng)中，用氧化工藝為主柵區(qū)淀積20nm的一層氧化膜(主柵氧化膜)422。此外，如圖7C中所示，還在其上淀積一層多晶硅膜402。在此情況下，盡管次柵區(qū)也受到氧化，但由于原已形成了厚氧化膜，所以次柵區(qū)的生長速率相當(dāng)?shù)氐陀谥鳀艆^(qū)。在這里，要注意，多晶硅膜402的厚度為0.4μm。
隨后，如圖7D中所示，除主柵區(qū)和次柵區(qū)以外的多晶硅膜402和氧化膜422、421均被去除。由此，在主柵區(qū)A0上留下一層第一多晶硅膜(主柵電極)402-2和一層厚度為20nm的第一氧化膜(主柵氧化膜)422，而在次柵區(qū)B0上則留下一層第二多晶硅膜(次柵電極)403-2和一層厚度為204nm的第二氧化膜(次柵氧化膜)421。
此后，按圖4的同一方法生產(chǎn)半導(dǎo)體器件，具體情況是，在硅基片400中形成一層N型擴展的漏擴散層403，在其相對一側(cè)形成一層P型DSA擴散層404。
在P型DSA擴散層404中，在主柵極402-1的附近形成一層高濃度N型擴散層(N+層)405而在離開主柵電極402-1處則形成一層高濃度P型擴散層(P+層)407。
此外，在N型漏擴散層403中，在主柵電極402-1和次柵電極402-2之間形成一層高濃度P型擴散層(P+層)408。而在主柵電極402-1的對側(cè)則形成一層高濃度N型擴散層(N+層)406。
在此情況下，高濃度P型擴散層408稱為反導(dǎo)電型號擴散層，而高濃度N型擴散層406則稱漏區(qū)高濃度層或高濃度漏擴散層。
此后，選擇性地淀積一層絕緣膜。此外，形成一層鋁布線圖形(源電極)410使高濃度N型擴散層405與高濃度P型擴散層407接觸，同時形成一層鋁布線圖形(漏電極)411使漏高濃度擴散層406與次柵電極402-2接觸。
隨后，將對使用本發(fā)明半導(dǎo)體器件的驅(qū)動裝置進(jìn)行有關(guān)說明。
如前所述，在源區(qū)與漏區(qū)間的擊穿電壓和通態(tài)電阻特性之間通常有一折衷的關(guān)系。本發(fā)明的半導(dǎo)體器件具有優(yōu)越的擊穿電壓和通態(tài)電阻特性。當(dāng)半導(dǎo)體器件進(jìn)入斷態(tài)時，擴展的漏擴散層從上側(cè)和下側(cè)兩方起耗盡。由此，擴展的漏擴散層能夠有較高的雜質(zhì)濃度。因此，由于擴展的漏擴散層的雜質(zhì)濃度較高，就降低了處于導(dǎo)通狀態(tài)的通態(tài)電阻。
曾經(jīng)發(fā)表過有關(guān)這種事實的各種各樣的報告(例如，可參閱“NEC研究與開發(fā)”1994年10月第35卷，第4期“功率1C的RESURF器件工藝”；未審查的日本專利公報(JP-A)昭55-108773；美國專利USP4,300,150和USP4,811,075)。
然而，這些常規(guī)技術(shù)只是針對提高擊穿電壓和通態(tài)電阻的。從而，通過利用除器件有效部位以外的擴散層布線圖形將反導(dǎo)電型擴散層僅僅固定在與源電極相同的電位上。
另一種辦法是，使反導(dǎo)電型號擴散層進(jìn)入斷態(tài)，不從其中引出電極。代之以在反導(dǎo)電型號擴散層上加一反偏壓使無電流流過。
參閱圖4，當(dāng)注意力集中于漏擴散層中的結(jié)構(gòu)時，由漏電極和反導(dǎo)電型號擴散層108構(gòu)建一個二極管。與處于通態(tài)的源區(qū)和漏區(qū)之間的連續(xù)電阻(通態(tài)電阻)或源電極和漏電極之間的寄生二極管的正向電阻相比起來，此二極管的正向電阻變得相當(dāng)小。這是按照剖面結(jié)構(gòu)的觀點所假定的事實。在此情況下，能將電阻減小至1/5左右或更低。
在本發(fā)明的器件中，有非常小工作電阻的二極管包含在常規(guī)的雙重表面結(jié)構(gòu)的擴展的漏擴散層中。此二極管即使當(dāng)二極管即使當(dāng)二極被正向偏置時也是處于正向使用。為此，經(jīng)一有歐姆接觸金屬的電接觸從反導(dǎo)電型號擴散層中引出電極以保持前述優(yōu)點，并用作一獨立端。
參照圖8，將對第五實施例有上述結(jié)構(gòu)的半導(dǎo)體器件進(jìn)行有關(guān)的說明。在這里，第五實施例的半導(dǎo)體器件除一n型阱之外是使用圖5至圖8繪示的任一制造方法制造的。
如圖8中繪示的，第五實施例的半導(dǎo)體器件有一側(cè)向型的MOSFET，它有高擊穿電壓規(guī)格的擴展的漏擴散層503。此半導(dǎo)體器件有在P型半導(dǎo)體基片520中的一N型阱500。在N型阱500的表面上經(jīng)一層主柵氧化膜形成一層多晶硅膜的主柵電極502-1，同時經(jīng)表面上的一層次柵氧化膜形成一層多晶硅膜的次柵電極502-2。
此外，用主柵電極502-1按自對準(zhǔn)的方式形成擴展的漏擴散層503。在此條件下，與擴展的漏擴散層503有相反導(dǎo)電型號的反導(dǎo)電型號擴散層508，形成在漏高濃度擴散層506和柵區(qū)之間的擴展的漏擴散層503內(nèi)。要注意到，反導(dǎo)電型號擴散層508可以稱為一層TOP擴散層。
在主柵電極502-1和離開N型阱500中的擴展的漏擴散層503的場氧化膜521之間形成一層源擴散層507和一層N型擴散層505。此外，用擴展的漏擴散層503中的主柵電極502-1和次柵電極502-2按自對準(zhǔn)的方式形成反導(dǎo)電型擴散層508。
反導(dǎo)電型號擴散層508與表面上的金屬膜512有一歐姆電接觸。此外還用擴展的漏擴散層503中的次柵電極按自對準(zhǔn)的方式形成一層P型高濃度漏擴散層506。在此情況下，高濃度漏擴散層506有比擴展的漏擴散層503更高的雜質(zhì)濃度。高濃度漏擴散層506與漏電極511相連。
一層如鋁之類的金屬膜512作為一獨立的電極與反導(dǎo)電型號擴散層508相連。在此情況下，獨立的電極用作獨立的端，類似一源端、一漏端和一柵端。在這里，獨立端在NMOS中稱為DA端，而在PMOS中則稱為DK端。
如前所述，本發(fā)明第五實施例的半導(dǎo)體器件是高擊穿電壓規(guī)格的絕緣柵型電場效應(yīng)晶體管。此半導(dǎo)體器件在擴展的漏擴散層中有反導(dǎo)電型擴散層。此外，反導(dǎo)電型號擴散層有與金屬布線圖形的歐姆電接觸。在此條件下，獨立端是直接從低電阻的半導(dǎo)體器件表面上的金屬布線圖形引出的。
參閱圖8，在第五實施例的半導(dǎo)體器件中在約15Ω-cm電阻率的P型半導(dǎo)體基片520中設(shè)一約10μm深度的N型阱。這樣，PMOS器件就形成在N型阱500中。在此情況下，P型擴展的漏擴散層503有約3μm至4μm的深度。此外，在P型擴散層503中形成約1μm深度的反導(dǎo)電型號擴散層508和P型高濃度漏擴散層506。
在此情況下，反導(dǎo)電型號擴散層508有與P型硅基片520表面上的鋁膜512的歐姆電接觸。這一鋁端512用作漏擴散層503中一個二極管的陽極，并作為與源端、漏端和柵端無關(guān)的DK端向半導(dǎo)體器件的外部引出。
在此情況下，當(dāng)擴散層的導(dǎo)電型號與未形成N型阱500條件下的情況相反時，半導(dǎo)體器件對應(yīng)于NMOS。在此條件下，有與反導(dǎo)電型號擴散層歐姆電接觸的鋁膜用作漏擴散層中所包含的二極管的陽極，并作為DA端向半導(dǎo)體器件的外部引出。
參照圖9，將對第六實施例的半導(dǎo)體器件進(jìn)行有關(guān)的說明。在這里，第六實施例的半導(dǎo)體器件是用圖4至圖7中繪示的任一制造方法制造的。
圖9中繪示的半導(dǎo)體器件相應(yīng)于一NMOS，并由于制造半導(dǎo)體器件的方法不同，它在P型半導(dǎo)體基片620表面上場氧化膜和多晶硅膜的配置上與圖8中繪示的半導(dǎo)體器件有很大差別。圖9中的半導(dǎo)體器件與圖6中的半導(dǎo)體器件在其它結(jié)構(gòu)上幾乎是相當(dāng)?shù)摹?br> 在此述圖9的半導(dǎo)體器件中，經(jīng)P型半導(dǎo)體基片520表面上的一層?xùn)叛趸ば纬梢粚佣嗑Ч枘さ臇烹姌O602-1。此外，與擴展的漏擴散層603的導(dǎo)電型號相反的一層反導(dǎo)電型號擴散層608形成在場氧化膜621之間的擴展的漏擴散層603中。在這里，要注意，此后可以將反導(dǎo)電型號擴散層608稱為TOP擴散層。
在離開擴展的漏擴散層603處和在柵電極602-1和場氧化膜621之間形成一層N型源擴散層607和一層P型接觸擴散層605。反導(dǎo)電型號擴散層608有一與表面上的金屬層612的歐姆電接觸。此外，還用擴展的漏擴散層603中的揚氧化膜按自對準(zhǔn)的方式形成一層高濃度P型漏擴散層606。在這里，高濃度漏擴散層606有比擴展的漏擴散層603更高的雜質(zhì)濃度。高濃度漏擴散層606與漏電電極611相連。
一層如鋁之類的金屬膜612作為一獨立電極與反導(dǎo)電型號擴散層608相連。此獨立電極用作類似于源端，漏端和柵端的一獨立端。在這里，要注意，獨立端在NMOS型中稱為DA端，而在PMOS型中稱為DK端。
當(dāng)在半導(dǎo)體器件中形成約10μm深度的N型阱而且擴散層的導(dǎo)電型號相反時，此器件相應(yīng)為PMOS，在此情況下，與N型擴展的漏擴散層中的反導(dǎo)電型號擴散層有歐姆電接觸的鋁膜成為漏擴散層中所包含的二極管的陽極電極。由此，鋁膜就作為DK端向半導(dǎo)體器件外部引出。
參照圖10，將對第七實施例的半導(dǎo)體器件進(jìn)行有關(guān)的說明。
P型半導(dǎo)體基片720摻硼并有20Ωcm的電阻率。在上述P型半導(dǎo)體基片720上利用離子注入磷和熱處理形成一層5μm深度的N型擴展的漏擴散層703使其抵達(dá)N型漏擴散層707。
如圖10中所示，在N型擴展的漏擴散層703中以及在半導(dǎo)體基片720表面上形成一層N型高濃度漏擴散層706、一層在P型擴展的漏擴散層中的反導(dǎo)電型號擴散層708以及一層N型源擴散層707。在這里，每層擴散層的深度約為0.5至1.0μm。
在N型源擴散層707附近形成一層P型接觸擴散層705。在此情況下，此擴散層從N型擴展的漏擴散層703中部分地伸出。
柵電極702-1形成在源擴散層707一側(cè)內(nèi)0.4μm厚度的一層?xùn)叛趸ど喜⒃O(shè)在漏擴散層706一側(cè)內(nèi)0.1μm厚度的場氧化膜721上。
從N型高濃度漏擴散層706、N型擴展的漏擴散層中的反導(dǎo)電型號擴散層708和有歐姆電接觸的柵電極702中分別引出一漏端711、一DA端712和一柵端。
與此類似，引出一源端710使其與半導(dǎo)體基片表面上的N型源擴散層707和P型接觸擴散層705兩者形成歐姆接觸。
隨后，將對使用本發(fā)明半導(dǎo)體器件的驅(qū)動電路進(jìn)行有關(guān)說明。此驅(qū)動電路利用上述的半導(dǎo)體器件，并設(shè)計成在運行期內(nèi)有以下兩步。
也就是，半導(dǎo)體器件進(jìn)入第一狀態(tài)中的斷態(tài)。此外，當(dāng)在漏區(qū)和源區(qū)之間需有擊穿電壓時，就要在漏擴散層中包含的二極管上加反偏壓以確保擊穿電壓。為此，在PMOS結(jié)構(gòu)中在漏端和DK端之間加上偏壓，同時NMOS結(jié)構(gòu)中則在漏端和DA端之間加上偏壓。換句話說，在PMOS結(jié)構(gòu)中可使KD端進(jìn)入斷態(tài)，而在NMOS結(jié)構(gòu)中則可使DA端進(jìn)入斷態(tài)。
在另一方面，在第二狀態(tài)的整個周期或部分周期內(nèi)漏區(qū)所含二極管的電流正向流動。
這樣，在第一狀態(tài)中在源區(qū)和漏區(qū)之間需有高擊穿電壓的期間要在所包含的二極管上加反偏壓。此外，在第二狀態(tài)中的整個周期或部分周期內(nèi)要有意使電流沿所含二極管的正向流動。
隨后，將參照圖11和12對具體的驅(qū)動電路進(jìn)行有關(guān)的說明。
驅(qū)動電路的組成包括一第一輸出CMOS電路、一第二輸出CMOS電路、一第三輸出CMOS電路、一功率恢復(fù)部分和一EL屏部分860。第一至第三輸出CMOS電路的組成各包括PMOS部分820-1、820-2和820-3以有NMOS部分821-1、821-2和821-3。
PMOS部分的組成各包括一PMOSFET 811-1、一寄生的PNP晶體管815-1和一包含的二極管816-1。在此情況下，包含的二極管816-1陰極與DK線相連。PMOS部分中的PMOSFET 811-1的源極與電源線(即VDD線)相連。
NMOS部分的組成各包括一FET812-1、在漏和源之間的一寄生二極管813-1和包含的二極管814-1。在此情況下，包含的二極管的陽極與DA線相連。NMOS部分中NMOSFET 812-1的源與電源線(VSS線)相連。PMOS部分中的PMOSFET 811-1的漏和NMOS部分中的NMOSFET 812-1的漏經(jīng)公用的第一輸出和第一屏端與EL屏860中的一電容器Cp1連接。
此外，在圖11和12中繪示的驅(qū)動電路中相應(yīng)于PMOS型的半導(dǎo)體器件和按此PMOS型的半導(dǎo)體器件象已知通常的CMOS電路那樣相互以CMOS結(jié)構(gòu)連接。也就是，PMOS型的源端與VDD線連接，而NMOS的源端則與VSS線連接。各自的漏端相互連接，并作為一輸出端的外引出。
而且，PMOS型的DK端與DK線連接，而NMOS型的DA線連接。圖11和12中繪示的每一第一至第三輸出CMOS電路與此相對應(yīng)。
盡管未繪示出各個柵一側(cè)的輸入電路，但一低壓系統(tǒng)(通常為5V)的CMOS信號控制電路和一高低電壓的電位轉(zhuǎn)換電路是作為驅(qū)動電路構(gòu)建在同一芯片上。
此外，盡管圖11和12中的輸出數(shù)為三，實際上的數(shù)量如前所述是數(shù)百。因而，有這些輸出的集成電路無法在一片半導(dǎo)體芯片上實現(xiàn)。其結(jié)果是，由每一片半導(dǎo)體芯片有數(shù)十個輸出的多片芯片構(gòu)建成驅(qū)動電路。在此情況下，盡管只對第一輸出CMOS電路的分量因子進(jìn)行了說明，但第二和第三輸出CMOS電路中的說明與其相同。
C1和C2各表示一電容器，L1和L4各表示一電抗器，D1和D2各表示一二極管，而各SCR1至SCR6表示用于控制向半導(dǎo)體提供電源的控制電路(電源恢復(fù)電路)中的一可控整流器。它們完全控制對有第一至第數(shù)百輸出的CMOS電路(圖11和12中的第三CMOS電路)提供電源。從而，只有一個器件是所需要的。
隨后，將對本發(fā)明的驅(qū)動電路進(jìn)行有關(guān)說明。
在EL屏的運行中，按序起動掃描線電極，使其從顯示器上側(cè)向下側(cè)掃描。反復(fù)進(jìn)行動作。也就是，這種操作意味著反復(fù)進(jìn)行(電容器Cp1的正電極充電→保持→電容器Cp1的放電→電容器Cp2的正電極充電→保持→電容器Cp2的放電→電容器Cp3的正電極充電→保持→電容器Cp3的放電)運作。
在保持期間指定在正充電的掃描線電極上的一象素按照圖象數(shù)據(jù)進(jìn)行輻射。也就是，相反的數(shù)據(jù)線電極被負(fù)充電。
在這種反復(fù)運作中，掃描線電極被按序轉(zhuǎn)移。在此情況下，作為起動掃描線電極的掃描線電極被用充電功率(0.5×Cp×充電電壓的平方)充電起動。在一般情況下，在放電時為降低功耗未將功率放棄，并被恢復(fù)以對隨后的電極充電。
在此條件下，高電位一側(cè)的電源線設(shè)置成電位VDD′=230V，而低電位一側(cè)的電源線則設(shè)置成電位VSS′=OV。
首先，將對正充電電容器Cp1的有關(guān)步驟進(jìn)行描述。
可控硅整流器SCR5、SCR6和第一輸出CMOS電路802-1的PMOS型器件811-1設(shè)置成通態(tài)，同時第一輸出CMOS電路的NMOS型器件812-1、第二和第三輸出CMOS電路的PMOS型器件則設(shè)置成斷態(tài)。此時，電流通道變成高電位一側(cè)的電源(VDD′)→可控硅整流器SCR5→第一輸出CMOS電路的PMOS型器件→第一輸出CMOS電路→第一屏端→電容器Cp1。從而，電容器Cp1被充電。
此時，還將230V的電壓加到處于斷態(tài)的第二和第三輸出CMOS電路802-2和802-3的PMOS型器件上。因而，需要有一在漏和源之間的高擊穿電壓的余量。為此，經(jīng)可控硅整流器SCR5和二極管D1向各個器件的漏區(qū)中所含二極管816-2和816-3上加反向偏壓。由此，使漏和源之間所需的擊穿電壓保持不變。
隨后，將對由電容器Cp1產(chǎn)生的放電進(jìn)行有關(guān)的說明。
第一輸出CMOS電路802-1的PMOS型器件轉(zhuǎn)換成斷態(tài)，而可控硅整流器SCR2則轉(zhuǎn)換成通態(tài)。當(dāng)可控硅整流器SCR2導(dǎo)通時，放電的電流通道變成電容器Cp1→第一輸出CMOS電路的PMOS型器件的包含的二極管(正向)→DK線→DK電功率恢復(fù)端→電抗器L2→可控硅整流器SCR2→電容器C1。
在此情況下，第一屏端的端電壓由于有L2，它由下式?jīng)Q定。
初始電壓〔230V〕×COS(ω1×t)(ω1=[(C1+Cp1)/L2×C1×Cp1])]]>在開始放電之后，可控制硅整流器SCR2在第一屏端的端電壓開始變?yōu)榱銜r起(在π/2ω1之后)設(shè)置成斷態(tài)。當(dāng)可控硅整流器設(shè)置成斷態(tài)的這一時間，在電容器Cp1中所充的電功率轉(zhuǎn)移至電容器C1。實際上，由于有電流通道的電阻元件或負(fù)載而產(chǎn)生損耗，它關(guān)系到電功率的轉(zhuǎn)移效率。
隨后，將對電容器Cp2的放電過程進(jìn)行有關(guān)說明。
可控硅整流器SCR5、第一和第三輸出CMOS電路802-1、802-3的PMOS型器件811-1、811-3以及第二輸出CMOS電路的NMOS型器件設(shè)置成斷態(tài)，而第二輸出CMOS電路的PMOS器件則設(shè)置成通態(tài)。在此情況下，可控硅整流器SCR1導(dǎo)通。
此時，放電電流經(jīng)流可控硅整流器SCR1→電抗器L1→第二輸出CMOS電路的PMOS型器件→第二輸出→第二屏端→電容器Cp2。
在此情況下，電容器C1的端電壓由下式?jīng)Q定。(初始電壓〔230V〕×Cp1/C1×COS(ω2×t)(ω2=[(C1+Cp2)/L1×C1×Cp2])]]>在可控硅整流器SCR1導(dǎo)通之后開始設(shè)置成零的時間(在π/2ω2之后)可控硅整流器斷開。此時，電容器Cp2的端電壓變成初始電壓〔230V〕，當(dāng)時的電路無損耗。其實，當(dāng)電容器Cp1的電功率轉(zhuǎn)移至電容器C1以及當(dāng)電容器C1的電功率轉(zhuǎn)移至電容器Cp2時，由電流通道的電阻元件和負(fù)載引起了損耗。在向Cp2完成充電補償損耗的同時，SCR5導(dǎo)通。由此，電功率就由高電位一側(cè)的電源(VDD)提供。
在此過程中，向第一和第三輸出CMOS電路中PMOS型器件包含的二極管加反向偏壓。由此，源和漏之間的擊穿電壓保持不變。
隨后的過程按同樣方式進(jìn)行(保持電容器Cp2的充電狀態(tài)→電容器Cp2放電→向電容器Cp3的正電極放電→保持→電容器Cp3的放電)。在此情況下，在上述周期中可控硅整流器SCR3和SCR4設(shè)設(shè)斷態(tài)。
如上所述，對向電容器Cp1至Cp3的正電極寫入模式進(jìn)行了有關(guān)說明。正電極寫入模式是與交替驅(qū)動的EL顯示器中的負(fù)電極寫入模式交替進(jìn)行的。
在負(fù)電極寫入模式的情況下，高電位一側(cè)的電源電位設(shè)置成VDD′=0，而低電位一側(cè)的電源則設(shè)置成VSS″=-180V。在第一至第三CMOS電路中，在PMOS型器件和NMOS型器件之間相互改變對通和斷態(tài)的說明。此外，在有關(guān)對控制電源的外部電路的說明代之以SCR5→SCR6,D1→D2,L1→L4,L2→L3,SCR1→SCR4,SCR2→SCR3,C1→C2。
本發(fā)明的半導(dǎo)體器件具有在漏和源之間的優(yōu)越的擊穿電壓以及優(yōu)越的通態(tài)電阻。此外，漏電極能夠同時形成優(yōu)越低運行電阻的二極管而無需增加器件面積(PMOS型中的陰極端，NMOS型中的陽極端)。
本發(fā)明的電路能夠利用具有上述半導(dǎo)體器件的兩種效果的漏中所包含的二極管。兩種效果是指優(yōu)越的擊穿電壓/通態(tài)電阻特性，而且運行電阻極低又無需新的器件區(qū)。特別是，當(dāng)將本發(fā)明的半導(dǎo)體器件用于驅(qū)動EL顯示器的上述開關(guān)器件時，由于在向負(fù)載充電時有優(yōu)越的通態(tài)電阻特性，能夠減少充電時間和電功率損耗。
而且，由于所含二極管的運行電阻小，負(fù)載的放電時間和電功率損耗能夠減小。這些效果能用新的芯片占用面積實現(xiàn)。
此外，當(dāng)半導(dǎo)體基片、阱和擴散層的導(dǎo)電類型相互相反時，不可避免地會形成如圖8中所示與常規(guī)形相似的寄生的雙極型晶體管。寄生的雙極型晶體管在圖10中被繪示成一等效電路。
當(dāng)將寄生的雙極型晶體管用作圖10中繪示的驅(qū)動EL顯示器的開關(guān)器件時，按照電功率恢復(fù)的觀點，將變?yōu)闊o效功率的集電極電流不可避免地流向Vss一側(cè)以致降低了電功率恢復(fù)的效率。
然而，按照本發(fā)明的半導(dǎo)體器件中，與寄生雙極型晶體管的基極和發(fā)射極之間的正向運行電阻相比所包含的二極管的運行電阻小至1/5左右，而且是獨立地引出端部。從而就能消除上述寄生雙極型晶體管產(chǎn)生的有害影響。
即使當(dāng)在漏電極和源電極上加正向偏壓時，只要在所包含的二極管上加相同或較高的正偏正就能抑制由漏擴散層向阱中注入的少數(shù)載流子。
在用于驅(qū)動EL顯示器的常規(guī)半導(dǎo)體器件中，不可避免地必須采用需經(jīng)復(fù)雜工藝的結(jié)構(gòu)以抑制寄生雙極型晶體管的電流放大系數(shù)。在此情況下，復(fù)雜的結(jié)構(gòu)包括在高濃度銻層上進(jìn)行外延生長的埋層外延結(jié)構(gòu)和在埋層絕緣膜上形成有源層的絕緣層隔離結(jié)構(gòu)。
然而，當(dāng)將本發(fā)明的器件引用作驅(qū)動EL顯示器的器件時，通過利用只從半導(dǎo)體基片表面引入雜質(zhì)的簡單工藝的自隔離結(jié)構(gòu)就能實現(xiàn)此半導(dǎo)體器件。
權(quán)利要求
1.一種有一片基片的半導(dǎo)體器件，其特征在于，它包括一層形成在所述基片中的源擴散層；一層形成在所述基片中的漏擴展擴散層；一層形成在所述擴展漏擴散層中的漏擴散層；一層形成在所述擴展的漏擴散層中的所述漏擴散層附近的反導(dǎo)電型號擴散層，所述反導(dǎo)電型號擴散層具有與所述擴展漏擴散層相反的導(dǎo)電型號；一形成在所述源擴散層和所述漏擴散層之間以及在所述基片上面的主柵區(qū)；以及一形成在所述反導(dǎo)電型號擴散層和所述漏擴散層之間以及所述擴展的漏擴散層上面的次柵區(qū)。
2.按照權(quán)利要求1所述的一種器件，其特征在于，所述主柵區(qū)是由一層主柵氧化膜和一形成在其上的主柵電極組成，而所述次柵區(qū)則由一層次柵氧化膜和一形成在其上的次柵電極組成。
3.按照權(quán)利要求2所述的一種器件，其特征在于，它還包括一設(shè)在所述源擴散層上的源電極；以及一設(shè)在所述漏擴散層上的漏電極；所述漏電極與所述次柵極連接。
4.按照權(quán)利要求1所述的一種器件，其特征在于，在所述基片中形成一層DSA(擴散自對準(zhǔn))擴散層，在所述DSA擴散層中設(shè)置所述源擴散層。
5.按照權(quán)利要求1所述的一種器件，其特征在于，它還包括一層形成在所述主柵區(qū)和部分所述次柵區(qū)上的絕緣膜。
6.按照權(quán)利要求1所述的一種器件，其特征在于，它還包括設(shè)在所述源擴散層上的一源電極，設(shè)在所述漏擴散層上的一漏電極，以及設(shè)在所述反導(dǎo)電型號層上的一端電極，所述端電極被用作一獨立端。
7.按照權(quán)利要求6所述的一種器件，其特征在于，在所述反導(dǎo)電型號擴散層與所述漏擴散層之間形成一個二極管。
8.按照權(quán)利要求1所述的一種器件，其特征在于，所述源擴散層包含在所述擴展的漏擴散層當(dāng)中。
9.按照權(quán)利要求1所述的一種器件，其特征在于，所述主柵區(qū)有與所述次柵區(qū)不同的厚度。
10.按照權(quán)利要求9所述的一種器件，其特征在于，所述次柵區(qū)的厚度大于所述主柵區(qū)。
11.一種有一片第一導(dǎo)電型號的基片的半導(dǎo)體器件，其特征在于，它包括一形成在所述基片中的阱區(qū)，所述阱區(qū)有與所述第一導(dǎo)電型號相反的第二導(dǎo)電型號；一層形成在所述阱區(qū)內(nèi)的源擴散層；一層形成在所述阱區(qū)內(nèi)的漏擴展擴散層，所述漏擴散擴散層具有第一導(dǎo)電型號；一層形成在所述擴展漏擴散層中的漏擴散層；一層形成在所述擴展漏擴散層中的所述漏擴散層附近的反導(dǎo)電型號擴散層，所述反導(dǎo)電型號擴散層具有第二導(dǎo)電型號；一形成在所述源擴散層和所述漏擴展擴散層之間以及所述阱區(qū)上面的主柵區(qū)；以及一形成在所述反導(dǎo)電型擴散層和所述漏擴散層之間以及所述擴展漏擴散層上面的次柵區(qū)。
12.按照權(quán)利要求11所述的一種器件，其特征在于，所述主柵區(qū)是由一層主柵氧化膜和一形成在其上的主柵電極組成，而所述次柵區(qū)則由一層次柵氧化膜和一形成在其上的次柵電極組成。
13.按照權(quán)利要求12所述的一種器件，其特征在于，它還包括一設(shè)在所述源擴散層上的源電極；以及一設(shè)在所述漏擴散層上的漏電極；所述漏電極與所述次柵電極接觸。
14.按照權(quán)利要求11所述的一種器件，其特征在于，在所述阱區(qū)內(nèi)形成一層DSA(擴散自對準(zhǔn))擴散層，在所述DSA擴散層中設(shè)置所述源擴散層。
15.按照權(quán)利要求11所述的一種器件，其特征在于，它還包括在所述主柵區(qū)和部分所述次柵區(qū)上形成的一層絕緣膜。
16.按照權(quán)利要求11所述的一種器件，其特征在于，在所述擴展漏擴散層中形成一寄生的雙極型晶體管。
17.按照權(quán)利要求11所述的一種器件，其特征在于，它還包括設(shè)在所述源擴散層上的一源電極，設(shè)在所述漏擴散層上的一漏電極，以及設(shè)在所述反導(dǎo)電型號層上的一端電極，所述端電極被用作一獨立端。
18.按照權(quán)利要求17所述的一種器件，其特征在于，在所述反導(dǎo)電型號擴散層與所述漏擴散層之間形成一個二極管。
19.一種制造具有一片基片的半導(dǎo)體器件的方法，其特征在于在所述基片上淀積一層氧化膜；在所述氧化膜上淀積一層多晶硅膜；利用光刻工藝刻蝕所述氧化膜和所述多晶硅膜，使在所述基片上留下一主柵區(qū)和一次柵區(qū)；在所述基片中形成一層源擴散層；按照與所述主柵區(qū)自對準(zhǔn)的方式在所述基片中形成一層漏擴展擴散層；在所述擴展漏擴散層中形成一層漏擴散層，以及按照與所述主柵區(qū)和所述次柵區(qū)自對準(zhǔn)的方式在所述擴展漏擴散層中的所述漏擴散層附近形成一層反導(dǎo)電型號擴散層；所述反導(dǎo)電型號擴散層具有與所述擴展的漏擴散層相反的導(dǎo)電型號。
20.按照權(quán)利要求19所述的一種方法，其特征在于，所述漏擴散層是按照與所述次柵區(qū)自對準(zhǔn)的方式形成的。
21.按照權(quán)利要求19所述的一種方法，其特征在于，所述主柵區(qū)形成在所述源擴散層和所述漏擴展擴散層之間以及所述的基片上，以及在所述反導(dǎo)電型號擴散層和所述漏擴散層之間以及在所述擴展漏擴散層上形成一次柵區(qū)。
22.按照權(quán)利要求19所述的一種方法，其特征在于，它包括有步驟在所述源擴散層上形成一源電極；以及在所述漏擴散層上形成一漏電極；所述漏電極與所述次柵電極接觸。
23.按照權(quán)利要求19所述的一種方法，其特征在于，在所述基片中形成一層DSA(擴散自對準(zhǔn))擴散層，在所述DSA擴散層中設(shè)置所述源擴散層。
24.按照權(quán)利要求19所述的一種方法，其特征在于，它還包括有步驟在所述主柵區(qū)和部分所述次柵區(qū)上形成的一層絕緣膜。
25.按照權(quán)利要求19所述的一種方法，其特征在于，它還包括有步驟在所述刻蝕步驟之前摻入雜質(zhì)離子形成一部分所述擴展漏擴散層。
全文摘要
在一半導(dǎo)體器件中,在一基片中形成一源擴散層,并在基片中形成一漏擴展擴散層。在擴展漏擴散層中形成一漏擴散層。在擴展漏擴散層中漏擴散層的附近形成一反導(dǎo)電型號擴散層。反導(dǎo)電型號擴散具層有與擴展漏擴散層相反的導(dǎo)電型號。在基片上的漏擴散層與漏擴展擴散層之間形成一主柵區(qū)。在反導(dǎo)電型號擴散層和漏擴散層之間以及在擴展漏擴散層上形成次柵區(qū)。
文檔編號G09G3/30GK1218299SQ9812490
公開日1999年6月2日 申請日期1998年11月13日 優(yōu)先權(quán)日1997年11月13日
發(fā)明者高橋健一郎 申請人:日本電氣株式會社