專利名稱：抽樣電路、信號(hào)放大器和圖像顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對(duì)視頻信號(hào)等模擬信號(hào)進(jìn)行抽樣的抽樣電路、對(duì)上述信號(hào)進(jìn)行放大的放大電路和圖像顯示裝置。
目前，對(duì)模擬信號(hào)進(jìn)行抽樣的抽樣電路已用于各種領(lǐng)域，分別按適合于各領(lǐng)域的方式加以改進(jìn)后采用。尤其在液晶顯示裝置等圖像顯示裝置中，采用下文說明的那種在數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中對(duì)視頻信號(hào)抽樣的抽樣電路。
例如，有源陣列驅(qū)動(dòng)式液晶顯示裝置中，交叉設(shè)置多條掃描信號(hào)線和多條數(shù)據(jù)信號(hào)線，并在諸相鄰掃描信號(hào)線與數(shù)據(jù)信號(hào)線所包圍的區(qū)域設(shè)置像素。像素有許多，排列成陣列狀。
像素具有MOS型場(chǎng)效應(yīng)晶體管組成的開關(guān)元件以及像素電容。開關(guān)元件做成由提供給掃描信號(hào)線的信號(hào)接通，并取入數(shù)據(jù)信號(hào)線所提供的數(shù)據(jù)(視頻信號(hào))，饋給像素電容。
數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路所抽樣的視頻信號(hào)提供給數(shù)據(jù)信號(hào)線，而掃描信號(hào)線驅(qū)動(dòng)電路依次選擇掃描信號(hào)線。利用選擇掃描信號(hào)線，將提供給各數(shù)據(jù)信號(hào)線的視頻信號(hào)寫入各像素，加以保持。
數(shù)據(jù)信號(hào)線上的數(shù)據(jù)寫入利用按點(diǎn)依次驅(qū)動(dòng)或按線依次驅(qū)動(dòng)的方式進(jìn)行。
按點(diǎn)依次驅(qū)動(dòng)方式設(shè)計(jì)成使抽樣電路中所設(shè)抽樣開關(guān)的通斷與移位寄存器多個(gè)輸出端的脈沖同步，從而將輸入視頻信號(hào)寫入數(shù)據(jù)信號(hào)線。此方式中，若水平方向的數(shù)據(jù)線數(shù)為n，則視頻信號(hào)寫入數(shù)據(jù)信號(hào)線的時(shí)間僅為有效水平掃描周期(約為水平掃描周期的80％)的1/n。因此，隨著大屏幕化而數(shù)據(jù)信號(hào)線時(shí)間常數(shù)(電容乘電阻)加大時(shí)，不能充分寫入，圖像質(zhì)量可能下降。
尤其是如后文所述的多晶薄膜晶體管那樣，用驅(qū)動(dòng)能力小的晶體管組成抽樣開關(guān)時(shí)，上述影響加大。因此，以往為了確保寫入能力，加大組成抽樣開關(guān)的晶體管的溝道寬度。
按線依次驅(qū)動(dòng)方式與按點(diǎn)依次驅(qū)動(dòng)方式一樣，也使抽樣開關(guān)的通斷與移位寄存器多個(gè)輸出端的脈沖同步。按線依次驅(qū)動(dòng)方式還設(shè)計(jì)成將輸入視頻信號(hào)暫時(shí)存于抽樣電容后，在下一水平掃描周期，通過緩沖放大器輸出到數(shù)據(jù)信號(hào)線上。
通常抽樣電容比數(shù)據(jù)信號(hào)線的電容小，所以采用按線依次驅(qū)動(dòng)的方式，則視頻信號(hào)從由視頻信號(hào)線輸入到寫入的時(shí)間不長(zhǎng)。對(duì)負(fù)載大的數(shù)據(jù)線寫入時(shí)，水平掃描周期適用，能充分寫入。因此，按線依次驅(qū)動(dòng)方式中，象按點(diǎn)依次驅(qū)動(dòng)方式那樣的問題少。
然而，按線依次驅(qū)動(dòng)方式也有不便之處，即抽樣電容所保持的電荷由于抽樣開關(guān)的漏泄電流，而隨時(shí)間減少，又因?qū)彌_放大器傳送數(shù)據(jù)時(shí)的電容分割，也減少。為了抑制此影響，可考慮加大抽樣電容，但這樣可能產(chǎn)生與按點(diǎn)依次驅(qū)動(dòng)方式相同的寫入不充分。因此，這種情況下要依然保證寫入能力，就必須加大組成抽樣開關(guān)的晶體管的溝道寬度。
例如，上述抽樣電路具有串聯(lián)設(shè)置的多級(jí)反相電路201組成的反相電路群202、僅由n溝道晶體管組成的抽樣開關(guān)203(如圖47所示)。這種抽樣電路中，將視頻信號(hào)線VL的信號(hào)寫入數(shù)據(jù)信號(hào)線SL時(shí)，當(dāng)作定時(shí)信號(hào)的移位寄存器204輸出信號(hào)由反相電路群202放大后，輸入到抽樣開關(guān)203的柵極。
如圖48所示，反相電路201的結(jié)構(gòu)做成n溝道晶體管201a與p溝道晶體管201b相串聯(lián)。
寫入時(shí)，抽樣開關(guān)203在導(dǎo)通狀態(tài)下，需要足以寫入高電位視頻信號(hào)的高電平信號(hào)VH，而在阻斷狀態(tài)下，需要保持低電位視頻信號(hào)的低電平信號(hào)VL。因此，寫入時(shí)，抽樣開關(guān)203的柵極信號(hào)振幅需要很大。
具體地說，設(shè)視頻信號(hào)的振幅為Vsig，抽樣開關(guān)203的門限電壓為Vtn，抽樣開關(guān)203的導(dǎo)通邊限和阻斷邊限分別為Von和Voff，則信號(hào)VH、VL為VH＝Vsig＋Vtn＋Von(1)VL＝-Vsig＋Vtn－Voff(2)這里，導(dǎo)通邊限是為能充分寫入而對(duì)抽樣開關(guān)203的門限電壓追加的電壓，阻斷邊限是為充分減少漏泄電流而從抽樣開關(guān)203的門限電壓扣除的電壓。上述各電壓典型值的例子是Vsig＝5(V)，Vtn＝2(V)，Von＝4(V)，Voff＝5(V)。因此，由式(1)、(2)，以這些值作基礎(chǔ)的VH、VL分別為VH＝5＋2＋4＝11(V)VL＝-5＋2－5＝-8(V)于是所需的電源電壓為VH與VL之差，即19V，元件也據(jù)此需要19V的耐壓。
如圖49和圖50所示，另一抽樣電路具有多級(jí)反相電路201組成的反相電路群205、206以及抽樣開關(guān)207。反相電路群205、206在接移位寄存器204的2級(jí)反相電路201后面分為2條信號(hào)通路，各通路有多級(jí)反相電路201。
抽樣開關(guān)207的結(jié)構(gòu)做成n溝道晶體管207a與p溝道晶體管并聯(lián)的CMOS型。此抽樣開關(guān)207中，由n溝道晶體管207a寫入低電位視頻信號(hào)，由p溝道晶體管207b寫入高電位視頻信號(hào)。
寫入時(shí)，移位寄存器204的輸出信號(hào)通過多個(gè)反相電路201和根據(jù)需要設(shè)置的若干邏輯電路(未畫出)，輸入到n溝道晶體管207a和p溝道晶體管207b。設(shè)置多個(gè)反相電路201是為了用小驅(qū)動(dòng)能力移位寄存器204的輸出信號(hào)驅(qū)動(dòng)溝道寬度大(輸入負(fù)載大)的抽樣開關(guān)207，并調(diào)整信號(hào)的相位(極性)。越到后級(jí)，組成所用反相電路201的晶體管溝道寬度越大。設(shè)置邏輯電路的目的是控制抽樣定時(shí)，以便僅對(duì)所需的最少視頻信號(hào)抽樣。
n溝道晶體管207a和p溝道晶體管207b的輸入信號(hào)必須相互反相。因此，n溝道晶體管207a和p溝道晶體管207b的信號(hào)通路中的反相電路201，其數(shù)量之差為奇數(shù)(一般為1個(gè))。
上述抽樣電路通常只由一個(gè)電源(此處為Vcc和Vss)驅(qū)動(dòng)，兩個(gè)晶體管207a、207b的柵極輸入信號(hào)電壓電平相同。而且，饋給該電壓電平，使兩個(gè)晶體管207a、207b都能處于完全阻斷的狀態(tài)。
上述電壓電平的值在晶體管207a、207b導(dǎo)通時(shí)，要將視頻信號(hào)充分寫入數(shù)據(jù)信號(hào)線SL，在晶體管207a、207b阻斷時(shí)，又必須將已寫入的視頻信號(hào)保持到下次寫下。這里，為了該電壓電平在門限電壓以下的區(qū)域也能不忽略晶體管207a、207b的漏泄電流，具有足夠的保持性能，需要某種程度的反向偏置(n溝道晶體管207a為負(fù)偏置)。
通常對(duì)一種極性(n或p)的晶體管提供使其完全阻斷的偏壓時(shí)，另一種極性的晶體管就充分導(dǎo)通，可充分寫入視頻信號(hào)，所以對(duì)平時(shí)的電壓可以不怎么考慮。也即需要使晶體管完全阻斷的電壓。
具體地說，設(shè)視頻信號(hào)的振幅為Vsig、n溝道晶體管207a的門限電壓為Vfn，p溝道晶體管207b的門限電壓為Vtp，抽樣開關(guān)207的阻斷邊限為Voff，則信號(hào)VH、VL分別為VH＝Vsig＋Vtp＋Voff(3)VL＝-Vsig＋Vtn－Voff(4)上述各電壓的典型值的例子是Vsig＝5(V)，Vtn＝2(V)，VTP＝－2(V)，Voff＝5(V)。因此，由式(3)和式(4)，上述值作基礎(chǔ)的VH、VL分別為VH＝5－2＋5＝8(V)
VL＝-5＋2－5＝-8(V)于是，需要的電源電壓為VH與VL之差，即16V，元件也相應(yīng)需要16V的耐壓。
以往的有源陣列型液晶顯示裝置中，開關(guān)元件的底板材料采用透明襯底上形成的非結(jié)晶硅薄膜。該液晶顯示裝置做成將掃描線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路作為外裝集成電路(IC)配備。
與此相反，近年來，由于有隨大屏幕化提供開關(guān)元件驅(qū)動(dòng)能力和降低上述驅(qū)動(dòng)用IC安裝費(fèi)用等要求，提出將陣列狀排列像素組成的像素陣與上述兩種驅(qū)動(dòng)電路在多晶硅薄膜上做成一塊的技術(shù)，并已公告。以進(jìn)一步大屏幕化和降低費(fèi)用為目標(biāo)，也在試驗(yàn)在低于玻璃形變點(diǎn)(約600℃)的處理溫度下，將開關(guān)元件等形成在玻璃襯底的多晶硅薄膜上的方法。
然而，上述抽樣電路由多晶硅薄膜晶體管形成的結(jié)構(gòu)中，出現(xiàn)元件特性造成的種種問題。
首先，存在元件的耐壓比單晶硅襯底上晶體管低(加壓力時(shí)劣化大)的問題。玻璃襯底上形成的多晶硅薄膜晶體管中，此傾向尤為顯著。實(shí)際上，元件的耐壓也因制作過程、元件結(jié)構(gòu)、溝道長(zhǎng)度等而變化，晶體管源極與漏極間的耐壓為15V左右。
與單晶硅晶體管相比，多晶硅薄膜晶體管的載流子遷移率約小1個(gè)數(shù)量級(jí)，驅(qū)動(dòng)能力很差。因此，要充分寫入高電位視頻信號(hào)，導(dǎo)通時(shí)就需要電平較高的信號(hào)。而且，為了獲得與單晶硅晶體管同等的驅(qū)動(dòng)能力，需要用體積大的元件。
多晶硅薄膜晶體管存在的問題還有亞門限系數(shù)大，因而以往的阻斷邊緣上漏泄電流大。因此，要將漏泄電流抑制到能保持低電位視頻信號(hào)，阻斷時(shí)就需要電平較低的信號(hào)。
這樣，由于載流子遷移率和亞門限系數(shù)的原因，多晶硅薄膜晶體管比單晶硅晶體管需要振幅更大的信號(hào)。然而，用多晶硅薄膜晶體管組成反相電路群202和抽樣開關(guān)203時(shí)，元件耐壓低，不能加高壓。結(jié)果是視頻信號(hào)寫入不充分，或產(chǎn)生漏泄帶來的視頻信號(hào)變化，可能使顯示圖像的質(zhì)量受損。
若采用抽樣開關(guān)207，則所需信號(hào)的振幅有些減小。即便是這樣，信號(hào)振幅有時(shí)也會(huì)超過多晶硅薄膜晶體管的耐壓。因此，與采用抽樣開關(guān)203的結(jié)構(gòu)相同，視頻信號(hào)寫入不充分，或由于漏泄造成視頻信號(hào)變化，可能使顯示圖像的質(zhì)量受損。
這樣，采用性能上比單晶硅晶體管差的晶體管群組成的驅(qū)動(dòng)電路時(shí)，存在不能進(jìn)行充分寫入的缺陷。
此外，圖49和圖50所示結(jié)構(gòu)的抽樣電路中，對(duì)n溝道晶體管207a和p溝道晶體管207b的信號(hào)通路上反相電路201的數(shù)量不同，傳送信號(hào)有若干時(shí)延差別，晶體管207a、207b的導(dǎo)通和阻斷的定時(shí)往往產(chǎn)生偏差。結(jié)果在視頻信號(hào)寫入時(shí)造成信號(hào)電平變化，有時(shí)不能正確寫入。下文講述其原因。
晶體管207a、207b阻斷時(shí)，由于晶體管柵極與源極之間的寄生電容，會(huì)產(chǎn)生噪聲。此噪聲因晶體管阻斷后柵極電位變化而產(chǎn)生，所以n溝道晶體管207a中為負(fù)極性噪聲，p溝道晶體管207b中為正極性噪聲。噪聲的大小與晶體管溝道寬度成正比。
若n溝道晶體管207a和p溝道晶體管207b中，阻斷的定時(shí)一致且噪聲大小也相同，則雙方噪聲幾乎相互抵消。但若阻斷定時(shí)有偏差，則留有阻斷定時(shí)慢的晶體管所造成的噪聲。例如圖50所示的抽樣電路中，p溝道晶體管207b的信號(hào)通路比n溝道晶體管207a的多1級(jí)反相電路201，所以信號(hào)通路就變長(zhǎng)，阻斷的定時(shí)滯后。于是，數(shù)據(jù)信號(hào)線SL的電位正向偏移。
這樣的抽樣電路用于圖像顯示裝置的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中時(shí)，造成視頻信號(hào)電位變化，從而導(dǎo)致液晶顯示出故障。尤其在作多層次顯示時(shí)，可能得不到所希望的層次。如上文所述，隨大屏幕化和高精細(xì)而晶體管溝道寬度變大時(shí)，電位變化的影響加大。在采用多晶硅薄膜晶體管這種驅(qū)動(dòng)能力小的元件時(shí)，也要增大晶體管溝道寬度，因而電位變化影響大。
于是，提出一種方案(SID92匯編，第55頁—第58頁)，即如圖51所示，在晶體管207a、207b前面所設(shè)反相電路201、201輸入級(jí)的2條信號(hào)通路之間，設(shè)置將2個(gè)反相電路208、209反向并聯(lián)后組成的閂鎖電路，使n溝道晶體管207a與p溝道晶體管207b間阻斷定時(shí)一致。
然而，上述方案中要使兩路信號(hào)一致，就要將組成閂鎖電路的反相電路208、209的驅(qū)動(dòng)力加大到某種程度。這種情況下，預(yù)計(jì)會(huì)出現(xiàn)信號(hào)躍遷時(shí)，因瞬時(shí)輸入不同極性的信號(hào)而信號(hào)變化緩慢，而且存在維持中間電位用的直通電流。
上述有源陣列型圖像顯示裝置在按線依次驅(qū)動(dòng)式數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路等中，輸出級(jí)設(shè)置信號(hào)放大器以放大信號(hào)。作為這種信號(hào)放大器，最好是可獲得與輸入成正比的輸出的線性放大器，通常采用運(yùn)算放大器，但也每每采用元件數(shù)量不多的陰地-柵地放大器。上述信號(hào)放大器具有可得到與輸入成正比的輸出的特性，也用于圖像顯示裝置以外的種種領(lǐng)域。
陰地-柵地放大器的例子可舉出Macrohill圖書公司1982年7月10日發(fā)行的《晶體管和集成電路用的電子電路(II)第2版》第324頁所述的電路結(jié)構(gòu)。該陰地-柵地放大器為2個(gè)相同雙極性晶體管串聯(lián)而成的結(jié)構(gòu)，其特點(diǎn)是輸出與輸入之間直流電平不同，但交流成分無衰減。
圖52畫出一例采用由FET組成的陰地-柵地放大器的信號(hào)放大器。
該信號(hào)放大器有2級(jí)串聯(lián)的陰地-柵地放大器。前一級(jí)由串接在高電位電源端子(電壓Vcc)與低電位電源端子(電壓Vss)之間p溝道晶體管211、212組成。后一級(jí)由串接在上述兩個(gè)電源端子之間的n溝道晶體管213、214組成。晶體管212、214分別在柵極加規(guī)定的偏置電壓VBP、VBN，以便作為恒流源運(yùn)轉(zhuǎn)。輸入信號(hào)加于晶體管211的柵極，輸出信號(hào)從晶體管213與214的連接點(diǎn)取出。
上述放大器串聯(lián)設(shè)置2個(gè)陰地-柵地放大器，因而輸入電平不受輸出電平變化的影響。
然而，該放大器存在的問題是輸入信號(hào)電平按加大的方式變化時(shí)，可得快速響應(yīng)該電平變化的輸出，但輸入信號(hào)電平按減小的方式變化時(shí)，輸出不能快速響應(yīng)該電平變化。
因此，上述信號(hào)放大器用于有源陣列型顯示裝置時(shí)，在規(guī)定期間內(nèi)視頻信號(hào)可能寫入不到數(shù)據(jù)信號(hào)線上。尤其是作多層次顯示的圖像顯示裝置中，容易引起顯示質(zhì)量下降。
若晶體管214的驅(qū)動(dòng)能力加大，即如果晶體管214的穩(wěn)態(tài)電流加大，則即便輸入信號(hào)電平減小，也能獲得快速響應(yīng)該電平變化的輸出。然而，晶體管214的驅(qū)動(dòng)能力加大，又帶來電力消耗增大的新問題。
尤其是，如上文所述，在絕緣襯底多晶硅薄膜上形成的晶體管，與單晶硅襯底上形成的晶體管相比，其載流子遷移率低，閾值電壓高且耐壓低，晶體管214的驅(qū)動(dòng)能力難以增大到某種程度以上。
因此，為了大屏幕化和降低成本，想獲得在絕緣襯底多晶硅薄膜上將像素陣和驅(qū)動(dòng)電路等做成單片的有源陣列型圖像顯示裝置，也只限于采用以往的信號(hào)放大器，難以實(shí)現(xiàn)。
以往的有源陣列驅(qū)動(dòng)式液晶顯示裝置中，有的在玻璃板等透射型絕緣底板上，如上文所述那樣形成非晶薄膜晶體管等開關(guān)元件。這種液晶顯示裝置中，采用與開關(guān)元件一起形成數(shù)據(jù)信號(hào)線、掃描信號(hào)線等布線的顯示電極底板。這種液晶顯示裝置顯示質(zhì)量高，對(duì)作為顯示電極底板用的透射型絕緣底板的面積大小限制少，反射型、透射型液晶顯示中均可適應(yīng)，因而廣泛采用。
上述液晶顯示裝置必須在具有開關(guān)元件的像素部分，將提供數(shù)據(jù)信號(hào)和掃描信號(hào)用的驅(qū)動(dòng)電路(即數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路和掃描信號(hào)線驅(qū)動(dòng)電路)接到顯示電極底板上。其連接方法有采用在聚酰亞胺樹脂薄膜等基底上形成多條銅薄膜線的連接膜的膜載式、顯示電極底板上直接安裝驅(qū)動(dòng)電路的玻璃底板上帶芯片(COG)(Chip OnGlass)式等。
近年來，已進(jìn)行驅(qū)動(dòng)器單片技術(shù)的開發(fā)，此技術(shù)如上文所述那樣，將上述驅(qū)動(dòng)電路與開關(guān)元件做成一體，提高了電路元件安裝效率。然而，采用目前開關(guān)元件通常用的非晶硅薄膜晶體管，驅(qū)動(dòng)能力不足，難以實(shí)現(xiàn)這種驅(qū)動(dòng)器單片集成電路。因此，進(jìn)行可提高驅(qū)動(dòng)能力的采用多晶硅薄膜晶體管的驅(qū)動(dòng)器單片技術(shù)的研究。這種多晶硅薄膜晶體管采用多晶硅薄膜作為組成晶體管的半導(dǎo)體層。
如上所述，實(shí)現(xiàn)驅(qū)動(dòng)器單片技術(shù)時(shí)，采用多晶硅薄膜晶體管是不可少的。然而，這種薄膜晶體管存在的問題是源極與漏極間的耐壓差，NMOS晶體管與PMOS晶體管之間門限電壓差別大，門限電壓本身的值也大。由于存在這些問題，液晶顯示裝置的驅(qū)動(dòng)電路(尤其是數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路)中，作為末級(jí)輸出電路用的信號(hào)放大器(緩沖放大器)，其線性工作范圍變小，不方便。
例如，圖53所示信號(hào)放大器的結(jié)構(gòu)是采用2級(jí)用作上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路輸出級(jí)的源極跟射器。此信號(hào)放大器包括設(shè)于前級(jí)的NMOS型線性電路221和設(shè)于后級(jí)的PMOS型線性電路222。
線性電路221由串接在高電位電源端子(電壓Vdd)與低電位電源端子(電壓Vss)之間的n溝道晶體管223、224組成。晶體管223的柵極輸入輸入信號(hào)(輸入電壓)Vin，n溝道晶體管224的柵極加偏置電壓VBN。兩晶體管223與224的連接點(diǎn)上取出加到線性電路222的輸出電壓Vo。
線性電路222由串接在高電位電源端(電壓Vdd)與低電位電源端子(電壓V′ss之間的p溝道晶體管225、226組成。p溝道晶體管225的柵極加偏置電壓VBP，p溝道晶體管226的柵極輸入上述輸出電壓Vo。又從兩晶體管225、226的連接點(diǎn)輸出輸出信號(hào)(輸出電壓)Vout。
這里，使n溝道晶體管223、224和p溝道晶體管225、226的元件特性均相同。偏置電壓VBN使被偏置的n溝道晶體管223的工作狀態(tài)處于飽和區(qū)。Vbn為加偏置電壓VBN時(shí)，柵極與源極間的電位差。同樣，偏置電壓VBP使被偏置的晶體管225的工作狀態(tài)處于飽和區(qū)。Vbp為加偏置電壓VBP時(shí)，柵極與源極間的電位差。
設(shè)n溝道晶體管224的門限電壓為Vthn，晶體管224工作于飽和區(qū)，且用于使某種程度的電流存在的邊限電壓為α，則下式對(duì)晶體管224成立。
Vbn＝Vthn＋αVBN－VSS＝Vthn＋α(5)又設(shè)晶體管225的門限電壓為Vthp，晶體管225的邊限電壓與晶體管224相同，也為α，則下式對(duì)晶體管225成立。
Vbp＝Vthp－αVBP－Vdd＝Vthp－α(6)式中，邊限電壓α的值為1—2V，通常NMOS晶體管和PMOS晶體管中取同樣的值。
下面說明上述信號(hào)放大器的動(dòng)作。
首先，線性電路221中，n溝道晶體管224在柵極與源極之間加電位差Vbn，使其工作狀態(tài)處于飽和區(qū)。這時(shí)，由于工作狀態(tài)處于飽和區(qū)，n溝道晶體管224的源極與漏極之間的電流Isd2可用下式表示。
Isd2＝(1/2)·Cox·μ(W/L)·(Vbn－Vthn)2式中，Cox柵極絕緣膜電容，W晶體管溝道寬度，μ載流子遷移率，L晶體管溝道長(zhǎng)度。
流過n溝道晶體管223的電流Isd1，其通路在n溝道晶體管223與224的連接點(diǎn)分路到下一級(jí)，該分支的電流通路接到晶體管226的柵極，電氣上大致處于開路狀態(tài)。于是，正常狀態(tài)下Isd1＝Isd2。
因此，使晶體管224出現(xiàn)電流Isd2的柵極與源極電位差為Vbn，n溝道晶體管223、224的元件特性相同，所以n溝道晶體管223的柵極與源極電位差也為Vbn，初級(jí)電路1的輸出電壓Vo為Vo＝Vin－Vbn對(duì)此次級(jí)線性電路222來說，也在p溝道晶體管225的柵極與源極之間加電位差Cbp，使其工作狀態(tài)處于飽和區(qū)。因此，其動(dòng)作與初級(jí)相同，僅極性不一樣。于是，其輸出電壓Vout為Vout＝Vo－CbpVout與Vin滿足下式所列關(guān)系。
Vout＝Vin－Vbn－Vbp(7)這里，理想的信號(hào)放大器輸入輸出特性為Vout＝Vin，由此可知本信號(hào)放大器存在—(Vbn＋Vbp)的偏差。
圖54畫出本信號(hào)放大器的輸入輸出特性。
圖54中，曲線E表示線性電路221的輸入輸出特性，曲線F表示線性電路222的輸入輸出特性。本信號(hào)放大器的輸入電壓Vin用線級(jí)L1表示，與此相對(duì)應(yīng)，輸出電壓Vo由線段L2表示，L2作為線性電路221的線性工作區(qū)輸出范圍，又與曲線E的直線部分相對(duì)應(yīng)。
上述輸出電壓Vo作為線性電路222的輸入信號(hào)，用線段M1表示時(shí)，輸出電壓Vout由作為本信號(hào)放大器線性工作區(qū)輸出范圍，與曲線F的直線部分對(duì)應(yīng)的線段M2表示。這時(shí)，存在一大段線性電路221線性工作區(qū)輸出范圍(線段M1)脫離線性電路222線性工作區(qū)所對(duì)應(yīng)輸入范圍(M3)的部分，該脫離部分用線段N的長(zhǎng)度表示。
由于上述原因，本信號(hào)放大器線性工作區(qū)小。門限電壓絕對(duì)值越大，偏置電壓VBN也越大，偏置電壓VBP必須取得小。NMOS晶體管與PMOS晶體管之間門限電壓絕對(duì)值之差越大，線段N就越長(zhǎng)，信號(hào)放大器線性工作區(qū)進(jìn)一步縮小。
為了擴(kuò)大信號(hào)放大器線性工作區(qū)，可以提高電源電壓，但這樣必須提高晶體管的耐壓。然而，如上文所述，目前的狀況是驅(qū)動(dòng)器單片技術(shù)中不可欠缺的多晶硅晶體管，其耐壓比單晶硅晶體管低，難以提高晶體管的耐壓。
為了取得理想的緩沖特性，考慮消除上述—(Vbn＋Vbp)的偏差。現(xiàn)在比較NMOS晶體管和PMOS晶體管的門限電壓絕對(duì)值，若該值相同，則能滿足上述條件，但通常PMOS晶體管的門限電壓絕對(duì)值比NMOS晶體管的大。
借助將NMOS晶體管柵極與源極間的電位差Vbn中的邊際電壓α加大到所需值以上，可滿足上述條件。然而，各晶體管的柵極與源極間的電位差Vbn、Vbp取得越大，晶體管的工作就越脫離飽和區(qū)，線性電路不能正常工作，信號(hào)放大器的線性工作區(qū)變小。
因此，雖然上述方法對(duì)某一輸入電壓可消除偏差，使Vout＝Vin，但信號(hào)放大器的線性工作區(qū)變得很小，不能說是有效的解決辦法。
如上所述，源極跟隨器型線性電路存在的問題是因?yàn)橛衅?，所以用同一電源?qū)動(dòng)時(shí)，偏置電壓會(huì)使輸入輸出特性線性區(qū)縮小。雖可借助提高電源電壓來擴(kuò)大上述線性電路的線性工作區(qū)，但由于晶體管的耐壓?jiǎn)栴}，而受到限制。NMOS晶體管與PMSO晶體管之間門限電壓不同時(shí)，信號(hào)放大器上還會(huì)出現(xiàn)偏差。
本發(fā)明的第1目的是提供對(duì)于低性能元件，視頻信號(hào)也能充分寫入和保持的抽樣電路及采用該電路的圖像顯示裝置。本發(fā)明的第2目的是提供對(duì)于組成抽樣開關(guān)的2個(gè)晶體管，可不借助閂鎖電路而使阻斷時(shí)的定時(shí)一致，且視頻信號(hào)能高精度寫入的抽樣電路及采用該電路的圖像顯示裝置。本發(fā)明的第3目的是提供能對(duì)輸入信號(hào)電平變化快速響應(yīng)的信號(hào)放大器及采用該放大器的圖像顯示裝置。本發(fā)明的第4目的是提供不提高晶體管耐壓能擴(kuò)大輸入輸出特性的線性區(qū)，而且無偏差的信號(hào)放大器及采用該放大器的圖像顯示裝置。
為了達(dá)到上述第1目的，本發(fā)明的第1抽樣電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別加給上述n溝道晶體管的柵級(jí)和p溝道晶體管的柵極的分支電路；設(shè)定上述反相電路的輸出電平，使通過上述2條通路中任一條的定時(shí)信號(hào)對(duì)上述抽樣開關(guān)的輸入電平與定時(shí)信號(hào)對(duì)上述初級(jí)反相電路的電平不同。
第一抽樣電路中，多個(gè)反相電路將定時(shí)信號(hào)發(fā)生電路所提供的定時(shí)信號(hào)放大。定時(shí)信號(hào)在輸入時(shí)為1個(gè)系統(tǒng)，由分支電路的2條通路分為2個(gè)系統(tǒng)，分別供給抽樣開關(guān)的n溝道晶體管和p溝道晶體管。分支電路中，通過一通路的定時(shí)信號(hào)，因反相電路而產(chǎn)生電平移動(dòng)，抽樣開關(guān)的輸入電平與抽樣電路的輸入電平，其值不同。
例如，p溝道晶體管柵極輸入電壓設(shè)定得比n溝道晶體管柵極輸入電壓高，或者n溝道晶體管柵極輸入電壓設(shè)定得比p溝道晶體管柵極輸入電壓低。
抽樣開關(guān)中，低電位視頻信號(hào)由n溝道晶體管寫入，高電位視頻信號(hào)由p溝道晶體管寫入，所以導(dǎo)通狀態(tài)時(shí)不需要太大的電壓。中心附近的視頻信號(hào)由兩種晶體管寫入，用導(dǎo)通邊限(オンマ－ジン)之半就能將視頻信號(hào)中心電壓寫入。
視頻信號(hào)在中心電壓(OV)附近時(shí)，n溝道和p溝道晶體管中的任一個(gè)為導(dǎo)通狀態(tài)。因此，若n溝道晶體管與p溝道晶體管具有相同的驅(qū)動(dòng)能力，則分別用一半本來所需要的驅(qū)動(dòng)力就能充分寫入。
現(xiàn)在設(shè)被抽樣的視頻信號(hào)的振幅為Vsig、n溝道晶體管的門限電壓和p溝道晶體管的門限電壓分別為Vtn和Vtp，抽樣開關(guān)的導(dǎo)通邊限和阻斷邊限分別為Von和Voff，則分別加給n溝道晶體管(nMOS)柵極和p溝道晶體管(pMOS)柵極的信號(hào)V(H)和V(L)為nMOSV(H)＝0＋Vtn＋Von/2(8)V(L)＝-Vsig＋Vtn－Voff(9)pMOSV(H)＝vsig＋Vtp＋Voff(10)V(L)＝0＋Vtp－Von/2(11)上述各電壓典型值的例子是Vsig＝5(V)，Vtn＝2(V)，Vtp＝-2(V)，Von＝4(V)，Voff＝5(V)。因此，由式(8)至式(11)，以這些值為基礎(chǔ)的信號(hào)V(H)和V(L)分別為nMOSV(H)＝0＋2＋4/2＝4(V)V(L)＝-5＋2－5＝-8(V)pMOSV(H)＝5－2＋5＝8(V)V(L)＝0－2－4/2＝-4(V)于是，n溝道和p溝道兩種晶體管用V(H)與V(L)的電壓差12V作電源電壓就能工作。元件的耐壓也只要確保12V就可以。
例如，在定時(shí)信號(hào)對(duì)初級(jí)反相電路的輸入電平(定時(shí)信號(hào)發(fā)生電路的輸出電平)與上述pMOS相同的情況下，只在給n溝道晶體管提供定時(shí)信號(hào)的通路中，定時(shí)信號(hào)如上述nMOS那樣作電平移動(dòng)。定時(shí)信號(hào)發(fā)生電路輸出電平與上述nMOS相同時(shí)，只在給p溝道晶體管提供定時(shí)信號(hào)的通路中，定時(shí)信號(hào)如上述pMOS那樣作電平移動(dòng)。
利用這樣的電平移動(dòng)，抽樣開關(guān)的2個(gè)晶體管只要加最低所需電壓即可，能減小該電壓的幅度。因此，組成抽樣開關(guān)和前級(jí)電路(反相電路等)的元件上加的電壓可減小，利用耐壓低的元件也能使信號(hào)充分寫入和保持。
第1抽樣電路中，最好是上述2條通路中的任一條上，分別給輸入級(jí)的反相電路和輸出級(jí)的反相電路提供不同的電源電壓。這樣的抽樣電路中，反相電路的輸出電平取決于供給反相電路的電源電壓。因此，進(jìn)行電平移動(dòng)的通路上，分別給輸入級(jí)反相電路和輸出級(jí)反相電路提供不同的電源電壓，從而使定時(shí)信號(hào)作電平移動(dòng)。
例如，進(jìn)行電平移動(dòng)的通路上，加到輸入級(jí)反相電路的電源電壓為V(H)＝4V，V(L)＝-8V，加到輸出級(jí)反相電路的電源電壓為V(H)＝8V，V(L)＝-4V(與定時(shí)信號(hào)發(fā)生電路的電源電壓相同)，則這種結(jié)構(gòu)中的定時(shí)信號(hào)進(jìn)行電平移動(dòng)，直至p溝道晶體管柵級(jí)有所需電壓。因此，將驅(qū)動(dòng)反相電路用的電源輸出如上文所述那樣設(shè)成多個(gè)系統(tǒng)，可方便地進(jìn)行定時(shí)信號(hào)的電平移動(dòng)。
為了達(dá)到上述第1目的，本發(fā)明的第2抽樣電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，將定時(shí)信號(hào)分到第1和第2通路，使其極性各不相同，且分別提供給上述n溝道晶體管的柵極和上述p溝道晶體管的柵極的分支電路；設(shè)定上述反相電路的輸出電平，使通過上述第1和第2通路的定時(shí)信號(hào)對(duì)上述抽樣開關(guān)的輸入電平彼此不同，而且與定時(shí)信號(hào)對(duì)上述反相電路初級(jí)的輸入電平也不同。
第2抽樣電路中，分支電路上通過第1和第2通路的定時(shí)信號(hào)，由反相電路作電平移動(dòng)，因而抽樣開關(guān)的輸入電平與抽樣電路的輸入電平，其值不同。兩個(gè)定時(shí)信號(hào)也分別為不同的值。
因此，第2抽樣電路與第1抽樣電路相同，n溝道和p溝道兩種晶體管都能用低電源電壓工作。使各元件上所加的電壓變低，利用耐壓不高的元件，也能使信號(hào)充分寫入和保持。
第2抽樣電路中，最好是在上述第1通路上，給輸入級(jí)反相電路提供比輸出級(jí)反相電路高的電源電壓；反之，在上述第2通路上，給輸入級(jí)反相電路提供比輸出級(jí)反相電路低的電源電壓。此抽樣電路利用反相電路輸出電平取決于反相電路電源電壓的特性。定時(shí)信號(hào)在第1通路輸出級(jí)反相電路中，移動(dòng)到比輸入級(jí)反相電路低的電平，在第2通路輸出級(jí)反相電路中，移動(dòng)到比輸入級(jí)反相電路中高的電平。因此，利用將驅(qū)動(dòng)反相電路用的電源輸入如上文所述那樣設(shè)成多個(gè)系統(tǒng)，可方便地進(jìn)行定時(shí)信號(hào)的電平移動(dòng)。
采用第1或第2抽樣電路的圖像顯示裝置中，利用上述抽樣電路的特點(diǎn)，視頻信號(hào)可充分寫入和保持，能提供顯示質(zhì)量良好的圖像。
上述圖像顯示裝置最好是至少將上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)在絕緣襯底上所形成的多晶硅薄膜或單晶硅薄膜上。在絕緣襯底上所形成多晶硅薄膜或單晶硅薄膜上設(shè)置的像素和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路不如單晶底板上的硅晶體管。因此，利用這種結(jié)構(gòu)可彌補(bǔ)抽樣電路各元件的低耐壓。
為了達(dá)到上述第2目的，本發(fā)明的第3抽樣電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)的抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路和所帶反相功能與上述反相電路相同，且用同步信號(hào)控制動(dòng)作的同步型反相電路，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管的柵極和p溝道晶體管柵級(jí)的分支電路。
第3抽樣電路中，2個(gè)系統(tǒng)的信號(hào)通路分別設(shè)有同步型反相電路，可使2個(gè)系統(tǒng)的抽樣信號(hào)定時(shí)一致。因此，能抑制抽樣開關(guān)阻斷時(shí)電位變化，可高精度寫入模擬信號(hào)。
第3抽樣電路最好在上述同步型反相電路后面就設(shè)置電容器等保持信號(hào)用的元件和電路。這樣，同步型反相電路的輸出阻斷時(shí)，也保持阻斷前的信息，因而能使抽樣電路動(dòng)作更穩(wěn)定。
為了達(dá)到上述第2目的，本發(fā)明的第4抽樣電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)的抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路和由同步信號(hào)控制動(dòng)作的傳輸開關(guān)，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述p溝道晶體管柵極的分支電路。
第4抽樣電路在2個(gè)系統(tǒng)的通路中，分別設(shè)置傳輸開關(guān)，能使2個(gè)系統(tǒng)的取樣信號(hào)定時(shí)一致。因此，能抑制抽樣開關(guān)阻斷時(shí)的電位變化，可高精度寫入模擬信號(hào)。
第4抽樣電路最好在傳輸開關(guān)后面就設(shè)置電容器等保持信號(hào)用的元件和電路。這樣，傳輸開關(guān)輸出阻斷時(shí)也能保持阻斷前的信息，因而可使抽樣電路動(dòng)作更穩(wěn)定。
為了達(dá)到上述第2目的，本發(fā)明的第5抽樣電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS型抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，使定時(shí)信號(hào)分到2條通路，讓其極性各不相同，并分別提供給上述n溝道晶體管的柵極和上述p溝道晶體管的柵極，又在上述2條通路中的一條的一個(gè)上述反相電路輸出端設(shè)置電容器的分支電路。
第5抽樣電路在一條通路的反相通路后面就插入電容器，能使2個(gè)系統(tǒng)的抽樣信號(hào)定時(shí)一致。這樣，反相電路輸出阻斷時(shí)也保持阻斷前的信息，因而能使抽樣電路動(dòng)作更穩(wěn)定。
為了達(dá)到上述第2目的，本發(fā)明的第6抽樣電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS型抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，使定時(shí)信號(hào)分到2條通路，讓其極性各不相同，并分別提供給上述n溝道晶體管的柵極和上述p溝道晶體管的柵極，又在上述2條通路中的一條的一個(gè)上述反相電路的次級(jí)設(shè)置輸入電容比上述反相電路大的副反相電路的分支電路。
第6抽樣電路中，2條通路中的一條設(shè)置副反相電路，能使2個(gè)系統(tǒng)的抽樣信號(hào)定時(shí)一致。而且，反相電路輸出阻斷時(shí)保持阻斷前的信息，因而能使抽樣電路動(dòng)作更穩(wěn)定。
為了達(dá)到上述第2目的，本發(fā)明的第7抽樣電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS型抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管的柵級(jí)和上述p溝道晶體管的柵極，又在上述2條通路中的至少1條上設(shè)置用對(duì)方的上述通路的定時(shí)信號(hào)控制動(dòng)作的動(dòng)作控制型反相電路的分支電路。
第7抽樣電路在上述2條通路分別設(shè)置上述動(dòng)作控制型反相電路，能使2個(gè)系統(tǒng)的抽樣信號(hào)定時(shí)一致。而且，能抑制抽樣開關(guān)阻斷時(shí)的電位變化，可高精度寫入模擬信號(hào)。
第7抽樣電路最好在上述動(dòng)作控制型反相電路后面就設(shè)置電容器等保持信號(hào)用的元件和電路。這樣，動(dòng)作控制型反相電路輸出阻斷時(shí)也保持阻斷前的信息，因而能使抽樣電路動(dòng)作更穩(wěn)定。
采用第3至第7抽樣電路的圖像顯示裝置中，利用上述抽樣電路的特點(diǎn)，視頻信號(hào)可高精度寫入，能提供顯示質(zhì)量良好的圖像。
上述圖像顯示裝置最好是至少將上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)置在絕緣襯底上所形成多晶硅薄膜或單晶硅薄膜上。這樣，和采用第1和第2抽樣電路的圖像顯示裝置相同，能彌補(bǔ)抽樣電路各元件的低壓。
為了達(dá)到上述第3目的，本發(fā)明的第1信號(hào)放大器包含相互并聯(lián)、分別對(duì)輸入信號(hào)作近似線性放大的第1和第2放大電路，對(duì)輸入信號(hào)電平增大的電平變化的響應(yīng)速度設(shè)定成上述第1放大電路比第2放大電路快，對(duì)輸入信號(hào)電平減小的電平變化響應(yīng)速度設(shè)定成第2放大電路比第1放大電路快。
利用第1信號(hào)放大器，則可將輸入信號(hào)線性放大。而且，存在輸入信號(hào)電平增大的電平變化時(shí)，可以第1放大電路獲得快速響應(yīng)該變化的輸出；存在輸入信號(hào)電平減小的電平變化時(shí)，可從第2放大電路獲得快速響應(yīng)該變化的輸出。也就是說，與輸入信號(hào)電平如何變化無關(guān)，都能獲得快速響應(yīng)輸入信號(hào)的輸出。
第1信號(hào)放大器最好是第1放大電路具有近似線性地放大輸入信號(hào)、并由p溝道晶體管組成的第1線性電路；近似線性地放大上述第1線性電路的輸出信號(hào)、并由n溝道晶體管組成的第2線性電路；上述第2放大電路具有近似線性地放大輸入信號(hào)、并由n溝道晶體管組成的第3線性電路；近似線性放大上述第3線性電路的輸出信號(hào)，并由p溝道晶體管組成的第4線性電路。
這樣，第1放大電路和第2放大電路的特性在晶體管極性方面對(duì)稱。因此，第1放大電路和第2放大電路產(chǎn)生的偏差相同。即能使第1放大電路的輸出電平與第2放大電路的輸出電平一致。第1放大電路輸出信號(hào)與第2放大電路輸出信號(hào)不易相互干擾，可提高輸出信號(hào)對(duì)輸入信號(hào)的線性。
為了達(dá)到上述第3目的，本發(fā)明的第2信號(hào)放大器包含相互串聯(lián)、并近似線性地放大輸入信號(hào)且由MOS型p溝道晶體管組成的線性電路以及近似線性地放大輸入信號(hào)且由MOS型n溝道晶體管組成的線性電路；上述p溝道晶體管和n溝道晶體管中，單位溝道寬度的電導(dǎo)大的晶體管所組成上述線性電路安排在末級(jí)。
第2信號(hào)放大器中，單位溝道寬度的電導(dǎo)大的晶體管比該電導(dǎo)小的晶體管單位面積的驅(qū)動(dòng)能力大。因此，將該電導(dǎo)大的晶體管所組成的線性電路安排在末級(jí)，可增大末級(jí)線性電路的單位面積驅(qū)動(dòng)能力。這樣，不增加晶體管的占用面積，也可實(shí)現(xiàn)能快速響應(yīng)的信號(hào)放大器。
采用第1及第2信號(hào)放大器的圖像顯示裝置中，由于上述信號(hào)放大器的特征，能把視頻信號(hào)短時(shí)間輸出至數(shù)據(jù)信號(hào)線。由此，能提供動(dòng)作頻率高的圖像顯示裝置，也即能提供顯示高質(zhì)量圖像的圖像顯示裝置。
為了達(dá)到上述第4目的，本發(fā)明的第3信號(hào)放大器包含相互串聯(lián)、近似線性地放大輸入信號(hào)，并分別由不同電源電壓驅(qū)動(dòng)的多個(gè)線性電路。
第3信號(hào)放大器中，上述線性電路分別由不同的電源電壓驅(qū)動(dòng)，可不提高晶體管耐壓，而擴(kuò)大該放大器輸入輸出特性的線性區(qū)。
為了達(dá)到上述第4目的，本發(fā)明的第4信號(hào)放大電路包含相互串聯(lián)、近似線性地放大輸入信號(hào)，并由同一電源電壓驅(qū)動(dòng)的多個(gè)線性電路；上述各線性電路具有將電源電壓限制為規(guī)定電壓的限幅器。
利用第4信號(hào)放大器，則由限幅器限制電源電壓，所以和第3信號(hào)放大器相同，可不提高晶體管耐壓，而擴(kuò)大該放大器輸入輸出特性的線性區(qū)。又因使用同一電源電壓，可簡(jiǎn)化電源的結(jié)構(gòu)。
為了達(dá)到上述第4目的，本發(fā)明的第5信號(hào)放大器包含相互串聯(lián)、并由MOS型n溝道晶體管組成的NMOS線性電路以及由MOS型p溝道晶體管組成的PMOS線性電路；上述NMOS線性電路的級(jí)數(shù)n和上述PMOS線性電路的級(jí)數(shù)m(n、m為正整數(shù))在上述NMOS晶體管、PMOS晶體管的偏移電壓分別為Vbn和Vbp時(shí)，滿足公式n·Vbn＋m·Vbp＝0所表示的關(guān)系。
第5信號(hào)放大器中，NMOS線性電路級(jí)數(shù)n和PMOS線性電路級(jí)數(shù)m滿足上述關(guān)系，所以在大范圍維持線性的狀態(tài)下，晶體管偏移電壓造成的偏差為0。可不提高晶體管耐壓，擴(kuò)大信號(hào)放大器輸入輸出特性的線性區(qū)。
為了達(dá)到上述第4目的，本發(fā)明的第6信號(hào)放大器包含相互串聯(lián)、并由MOS型n溝道晶體管組成的NMOS線性電路以及由MOS型p溝道晶體管組成的PMOS線性電路；上述n溝道和p溝道晶體管由耗盡型晶體管組成。
第6信號(hào)放大器中，n溝道和p溝道晶體管均為耗盡型，兩晶體管的柵極與源極間電壓為0，該晶體管也在飽和區(qū)工作。因此，可消除信號(hào)放大器的偏差。尤其在n溝道晶體管和p溝道晶體管的門限電壓絕對(duì)值大，或該值差別大時(shí)，更有效。
采用第3至第6信號(hào)放大器的圖像顯示裝置可利用上述特點(diǎn)，擴(kuò)大該裝置驅(qū)動(dòng)電路的線性工作區(qū)。
本發(fā)明的其他目的、特征和優(yōu)點(diǎn)由下文所述會(huì)足夠清楚。通過下文參照附圖的說明，也會(huì)明白本發(fā)明的長(zhǎng)處。


圖1是表示本發(fā)明第1至第4實(shí)施例中的共同的圖像顯示裝置的結(jié)構(gòu)的方框圖。
圖2是表示圖1的圖像顯示裝置中的像素的構(gòu)成的電路圖。
圖3是表示本發(fā)明的第1及第2實(shí)施例中共同的、圖1的圖像顯示裝置適用的點(diǎn)順序驅(qū)動(dòng)方式的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路的構(gòu)成的方框圖。
圖4是表示圖1的圖像顯示裝置中的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路上設(shè)置的移位寄存器的構(gòu)成的電路圖。
圖5是表示本發(fā)明的第1及第2實(shí)施例中共同的、圖4的移位寄存器用的鐘控反相電路的構(gòu)成的電路圖。
圖6是表示本發(fā)明的第1至第4實(shí)施例中共同的、圖1的圖像顯示裝置適用的線順序驅(qū)動(dòng)方式的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路構(gòu)成的方框圖。
圖7是表示本發(fā)明的第1實(shí)施例中的第1抽樣電路的構(gòu)成的電路圖。
圖8是表示本發(fā)明的第1實(shí)施例中的第2抽樣電路的構(gòu)成的電路圖。
圖9是表示本發(fā)明的第1實(shí)施例中的第3抽樣電路的構(gòu)成的電路圖。
圖10是表示本發(fā)明的第1實(shí)施例中的第4抽樣電路的構(gòu)成的電路圖。
圖11是表示本發(fā)明的第1實(shí)施例中的第5抽樣電路的構(gòu)成的電路圖。
圖12是表示本發(fā)明的第1實(shí)施例中的第6抽樣電路的構(gòu)成的電路圖。
圖13是表示構(gòu)成本發(fā)明的第1實(shí)施例中的第1至第6抽樣電路的薄膜晶體管的結(jié)構(gòu)的縱剖面圖。
圖14是表示本發(fā)明的第2實(shí)施例中的第1抽樣電路的構(gòu)成的電路圖。
圖15是表示第1抽樣電路的第1變換例的抽樣電路的電路圖。
圖16是表示第1抽樣電路的第2變換例的抽樣電路的電路圖。
圖17是表示第1抽樣電路的第3變換例的抽樣電路的電路圖。
圖18是表示本發(fā)明的第2實(shí)施例中的第2抽樣電路構(gòu)成的電路圖。
圖19是表示第2抽樣電路的第1變換例的抽樣電路的電路圖。
圖20是表示第2抽樣電路的第2變換例的抽樣電路的電路圖。
圖21是表示第2抽樣電路的第3變換例的抽樣電路的電路圖。
圖22是表示將圖21的抽樣電路的閂鎖電路中的n溝道晶體管的傳輸開關(guān)替換成p溝道晶體管的傳輸開關(guān)的構(gòu)成的電路圖。
圖23是表示第2抽樣電路的第4變換例的抽樣電路的電路圖。
圖24是表示本發(fā)明的第2實(shí)施例中的第3抽樣電路的構(gòu)成的電路圖。
圖25是表示本發(fā)明的第2實(shí)施例中的第4抽樣電路的構(gòu)成的電路圖。
圖26是表示本發(fā)明的第2實(shí)施例中的第5抽樣電路的構(gòu)成的電路圖。
圖27是表示第5抽樣電路中的動(dòng)作控制型反相電路的構(gòu)成的電路圖。
圖28是表示第5抽樣電路的第1變換例的抽樣電路的構(gòu)成的電路圖。
圖29是表示第5抽樣電路的第2變換例的抽樣電路的構(gòu)成的電路圖。
圖30是表示本發(fā)明的第2實(shí)施例中的第6抽樣電路的構(gòu)成的電路圖。
圖31是表示第6抽樣電路中的動(dòng)作控制型反相電路的構(gòu)成的電路圖。
圖32是表示第6抽樣電路中的其他動(dòng)作控制型反相電路的構(gòu)成的電路圖。
圖33是表示本發(fā)明的第3實(shí)施例中的第1信號(hào)放大器的構(gòu)成的方框圖。
圖34(a)是表示第1信號(hào)放大器及本發(fā)明的第3實(shí)施例中的第2信號(hào)放大器的一側(cè)的放大電路適用的柵地-陰地型線性電路的構(gòu)成的電路圖。
圖34(b)是表示第1信號(hào)放大器及本發(fā)明的第3實(shí)施例中的第2信號(hào)放大器的另一側(cè)的放大電路適用的柵地-陰地型線性電路的構(gòu)成的電路圖。
圖35(a)是表示第1信號(hào)放大器的一側(cè)的放大電路適用的另一運(yùn)算放大器型線性電路的構(gòu)成的電路圖。
圖35(b)是表示第1信號(hào)放大器的另一側(cè)的放大電路適用的另一運(yùn)算放大器型線性電路的構(gòu)成的電路圖。
圖36是表示本發(fā)明的第3實(shí)施例中的第2信號(hào)放大器的構(gòu)成的方框圖。
圖37是表示把圖34(b)及(a)的柵地-陰地型線性電路應(yīng)用于第2信號(hào)放大器的情況下的響應(yīng)特性的曲線。
圖38(a)表示與圖37的響應(yīng)特性作比較的例子，是表示對(duì)于電平減少的輸入信號(hào)響應(yīng)速度慢的信號(hào)放大器的響應(yīng)特性的曲線。
圖38(b)表示與圖37的響應(yīng)特性作比較的例子，是表示對(duì)于電平增大的輸入信號(hào)響應(yīng)速度慢的放大器的響應(yīng)特性的曲線。
圖39是表示本發(fā)明的第3實(shí)施例中的第3信號(hào)放大器的構(gòu)成的方框圖。
圖40是表示本發(fā)明的第4實(shí)施例中的第1信號(hào)放大器的構(gòu)成的電路圖。
圖41是表示構(gòu)成第1信號(hào)放大器的各線性電路的輸入輸出特性的曲線。
圖42是表示本發(fā)明的第4實(shí)施例中的第2信號(hào)放大器的構(gòu)成的電路圖。
圖43是表示第2信號(hào)放大器中的n溝道晶體管的特性曲線。
圖44是表示本發(fā)明的第4實(shí)施例中的第3信號(hào)放大器的構(gòu)成的電路圖。
圖45是表示本發(fā)明的第4實(shí)施例中的第4信號(hào)放大器的構(gòu)成的電路圖。
圖46是表示被應(yīng)用于第1至第4實(shí)施例的電源系統(tǒng)的構(gòu)成的電路圖。
圖47是表示已有的抽樣電路的構(gòu)成的電路圖。
圖48是表示用于圖47的抽樣電路的反相電路的詳細(xì)構(gòu)成的電路圖。
圖49是表示其他已有的抽樣電路的構(gòu)成的電路圖。
圖50是表示另一已有的抽樣電路的構(gòu)成的電路圖。
圖51是表示在圖50的抽樣電路上附加閂鎖電路的已有的抽樣電路的構(gòu)成的電路圖。
圖52是表示已有的信號(hào)放大器的構(gòu)成的電路圖。
圖53是表示已有的信號(hào)放大器的其他構(gòu)成的電路圖。
圖54是表示圖53的信號(hào)放大器的輸入輸出特性的曲線。
下面參照?qǐng)D1至圖13對(duì)本發(fā)明的第1實(shí)施例加以說明。
〔圖像顯示裝置的基本構(gòu)成〕本實(shí)施例的圖像顯示裝置是有源陣列驅(qū)動(dòng)式的液晶顯示裝置，如圖1所示，它具備像素陣列1、掃描信號(hào)線驅(qū)動(dòng)電路2和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路3。在像素陣列1中有多條掃描信號(hào)線GLj，GLj＋1……與多條數(shù)據(jù)信號(hào)線SLi、SLi＋1……垂直交叉配置。而且，在相鄰的掃描信號(hào)線GL、GL與相鄰的數(shù)據(jù)信號(hào)線SL·SL圍成的區(qū)域中逐個(gè)設(shè)置像素4。在整體上，像素4排列成矩陣式。
像素4，如圖2所示，具有開關(guān)元件SW及像素電容Cp。開關(guān)元件5由例如MOS型FET構(gòu)成，柵極接于掃描信號(hào)線GL。像素電容6由作為液晶元件的液晶電容6a和輔助電容6b組成。
液晶電容6a及輔助電容6b的一側(cè)的電極經(jīng)開關(guān)元件5的漏極及源極接在數(shù)據(jù)信號(hào)線SL上。液晶電容6a的另一側(cè)的電極接在全部像素4共同的公共電極線7上，輔助電容6b的另一側(cè)電極接在開關(guān)元件5的柵極連接的掃描信號(hào)線GL的下一級(jí)的掃描信號(hào)線GL或公共電極線7上。
這樣構(gòu)成的像素4，借助于加在液晶電容6a上的電壓，調(diào)制液晶的透射率或反射率，起著圖像顯示的作用。
數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路3，與一定周期的定時(shí)信號(hào)TIM同步地對(duì)輸入的模擬的視頻信號(hào)DATA抽樣，根據(jù)需要加以放大并饋給各數(shù)據(jù)信號(hào)線SLi、SLi＋1……。掃描信號(hào)線驅(qū)動(dòng)電路2，與定時(shí)信號(hào)TIM同步地依序選擇掃描信號(hào)線GLj、GLj＋1……，控制像素4內(nèi)的開關(guān)元件5的開閉，以此，將給與各數(shù)據(jù)信號(hào)線SLi、SLi＋1……的抽樣數(shù)據(jù)(視頻信號(hào))寫入各像素4，同時(shí)，使寫入的數(shù)據(jù)保持。
數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路3，具有模擬方式與數(shù)字方式，在進(jìn)行多層次顯示的情況下，模擬方式為佳。作為模擬方式，有下述的點(diǎn)順序驅(qū)動(dòng)方式及線順序驅(qū)動(dòng)方式，結(jié)構(gòu)各不相同。
采用點(diǎn)順序驅(qū)動(dòng)方式的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路3，如圖3所示，具備移位寄存器11、多個(gè)放大電路(圖中的AMP)12、多個(gè)抽樣開關(guān)(圖中SS)13。
作為定時(shí)發(fā)生電路的移位寄存器11，使輸入的觸發(fā)脈沖STR與時(shí)鐘信號(hào)CLK的上升或下降同步地移位，從m個(gè)輸出端子輸出移位脈沖N1—Nm。
移位寄存器11，如圖4所示，1級(jí)由鐘控反相電路21、21與反相電路22構(gòu)成。在圖4中，表示出到第2級(jí)為止的結(jié)構(gòu)，而在后面的級(jí)中也設(shè)置多個(gè)相同的電路。鐘控反相電路21與反相電路22串聯(lián)連接，反相電路22與另一個(gè)鐘控反相電路21并聯(lián)，而且輸入輸出互成逆向連接。于是，從串聯(lián)的鐘控反相電路21與反相電路22之間引出輸出端子OUTi、OUTi＋1……。
在上述移位寄存器11中，與時(shí)鐘信號(hào)CLK的上升或下降同步、反復(fù)進(jìn)行信號(hào)的取入及保持。也即，輸入的信號(hào)，與時(shí)鐘信號(hào)CLK的上升或下降同步地向輸出側(cè)逐級(jí)移位過去。
鐘控反相電路21的詳細(xì)結(jié)構(gòu)如圖5所示。亦即，鐘控反相電路21的2個(gè)p溝道晶體管21a、21b與2個(gè)n溝道晶體管21c、21d串聯(lián)連接。這一鐘控反相電路21，只在時(shí)鐘信號(hào)CLK輸入時(shí)輸出反相信號(hào)，而時(shí)鐘信號(hào)未輸入時(shí)則為開路狀態(tài)。
接在電源上的p溝道晶體管21a及接地的n溝道晶體管21d的柵極成為信號(hào)輸入部。相鄰且互相連接的p溝道晶體管21b及n溝道晶體管21c的一側(cè)的電極連接起來成為信號(hào)的輸出部。而且，在p溝道晶體管21b的柵極輸入反相時(shí)鐘信號(hào)/CLK，在n溝道晶體管21c的柵極輸入時(shí)鐘信號(hào)CLK。
放大電路12在放大來自移位寄存器11的，作為定時(shí)信號(hào)的移位脈沖N1—Nm的同時(shí)，根據(jù)需要也輸出使移位脈沖N1—Nm反相的反相信號(hào)。
抽樣開關(guān)13是與經(jīng)過放大電路12的移位脈沖N1—Nm同步地開關(guān)的開關(guān)元件，如后面所述，由CMOS結(jié)構(gòu)的晶體管構(gòu)成。該抽樣開關(guān)13，一旦由移位脈沖N1—Nm關(guān)閉，就將從視頻信號(hào)線VL輸入的視頻信號(hào)饋送給數(shù)據(jù)信號(hào)線SL1—SLm。
另一方面，使用線順序驅(qū)動(dòng)方式的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路3，如圖6所示，具有移位寄存器11、多個(gè)放大電路(圖中的AMP)12、多個(gè)抽樣開關(guān)(圖中的SS1)14、抽樣開關(guān)(圖中的SS2)15、抽樣電容16、保持電容17和緩沖放大器18。
抽樣開關(guān)14、15是與前述抽樣開關(guān)13同類型的開關(guān)元件，串聯(lián)連接。抽樣開關(guān)14與經(jīng)過放大電路的移位脈沖N1—Nm同步地開、關(guān)，抽樣開關(guān)15與用數(shù)據(jù)傳送信號(hào)線TRF傳送過來的控制信號(hào)同步地開關(guān)。
抽樣電容16，設(shè)置在抽樣開關(guān)14的輸出級(jí)上、用來儲(chǔ)存由抽樣開關(guān)14抽樣的數(shù)據(jù)(視頻信號(hào))。而保持電容17設(shè)置在抽樣開關(guān)15的輸出級(jí)上，用來儲(chǔ)存用抽樣開關(guān)15從抽樣電容16傳送的數(shù)據(jù)(視頻信號(hào))。而緩沖放大器18設(shè)置于保持電容17的再往后的一級(jí)上。
在上述結(jié)構(gòu)的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路3中，在某一水平掃描期間，輸入視頻信號(hào)線VL的視頻信號(hào)，經(jīng)抽樣開關(guān)14抽樣后，在抽樣電容16中暫時(shí)儲(chǔ)存。然后，儲(chǔ)存的抽樣數(shù)據(jù)(電荷)，在下一次水平掃描期間經(jīng)抽樣開關(guān)15傳送到保持電容17保持。
于是，在下一次水平掃描期間，與保持于保持電容17的電壓同一電平的信號(hào)經(jīng)緩沖放大器1 8輸出到數(shù)據(jù)信號(hào)線SL1—SLm。保持電容17，比數(shù)據(jù)信號(hào)線SL1—SLm的電容小，因此，由于電荷的容量分配，寫入數(shù)據(jù)信號(hào)線SL1—SLm的信號(hào)電平變小。為此，用緩沖放大器18對(duì)信號(hào)進(jìn)行放大。
在這里，對(duì)由上述的放大電路12及抽樣開關(guān)13組成的抽樣電路的詳細(xì)情況以及下面的第1至第6的抽樣電路加以說明。
〔第1抽樣電路〕如圖7所示，第1抽樣電路中的放大電路12具有多個(gè)反相電路31。在該放大電路12中，從移位寄存器11的一個(gè)輸出端子起，設(shè)置2級(jí)反相電路31、31，給這些反相電路31提供電源電壓VCC，VSS。
再在其后級(jí)，設(shè)置具有分支的第1通路32a和第二通路32b的分支電路32。在第1通路32a設(shè)置4級(jí)反相電路31，在第2通路32b設(shè)置3級(jí)反相電路31。
在第1通路32a，向所有的反相電路31提供電源電壓VCC、VSS。另一方面，在第2通路32b中，向初級(jí)的反相電路31提供電源電壓VCC、VSS，向與之相連接的2級(jí)反相電路31、31提供電源電壓VDD、VEE。電源電壓VDD、VEE的電位差與電源電壓VCC、VSS的電位差都設(shè)計(jì)成相等，電源電壓VDD、VEE被設(shè)定于相對(duì)于電源電壓VCC、VSS向正側(cè)移動(dòng)若干的值的數(shù)值上。
抽樣開關(guān)13是n溝道晶體管13a與p溝道晶體管13b并聯(lián)連接的CMOS結(jié)構(gòu)的開關(guān)元件。在n溝道晶體管13a的柵極上，連接著第1通路32a的輸出級(jí)的反相電路31。在p溝道晶體管13b的柵極上，連接著第2通路32b的輸出級(jí)的反相電路31。而且，n溝道晶體管13a的漏級(jí)與p溝道晶體管13b的源極一起接在視頻信號(hào)線VL上，n溝道晶體管13a的源極與p溝道晶體管13b的漏極一起接在數(shù)據(jù)信號(hào)線SL上。
在這里，對(duì)電源電壓VCC、VSS、VDD、VEE的具體例子加以說明。設(shè)視頻信號(hào)的幅度為Vsig，兩晶體管13a、13b的閾值電路分別為Vtn、Vtp，抽樣開關(guān)13的接通邊限，切斷邊限分別為Vob、Voff，則電源電壓VCC、VSS、VDD、VEE分別為VCC＝0＋Vtn＋Von/2 (12)VSS＝-Vsig＋Vtn－Voff(13)VDD＝Vsig＋Vtp＋Voff(14)VEE＝0＋Vtp－Von/2 (15)上述各電壓的典型數(shù)值例如為Vsig＝5(V)、Vtn＝2V、Vtp＝-2(V)、Von＝4(V)、Voff＝5(V)。從而，根據(jù)這些值，按(12)式至(15)式得出的電源電源VCC、VSS、VDD、VEE分別為VCC＝0＋2＋4/2＝4(V)VSS＝-5＋2－5＝-8(V)VDD＝5－2＋5＝8(V)VEE＝0－2－4/2＝-4(V)據(jù)此，，電源電壓VCC、VSS及電源電壓VDD、VEE的電位差均為12V，第1抽樣電路在低電源電壓下能夠動(dòng)作。從而元件的耐壓能確保12V就可以了。
在上述那樣的結(jié)構(gòu)的第1抽樣電路中，移位寄存器11的輸出信號(hào)，在放大電路12由第1通路32a放大、成為同極性的柵極輸入信號(hào)，加于n溝道晶體管13a的柵極上。而移動(dòng)寄存器11的輸出信號(hào)，在放大電路12由第2通路32b放大、同時(shí)反相成為相反極性的柵極輸入電壓，加于p溝道晶體管13b的柵極上。
然后，送到視頻信號(hào)線VL上的視頻信號(hào)，通過抽樣開關(guān)13的導(dǎo)通而取入，饋給數(shù)據(jù)信號(hào)線SL。這時(shí)，在上述抽樣開關(guān)13中，低電位一側(cè)的視頻信號(hào)借助于n溝道晶體管13a取入，高電位一側(cè)的視頻信號(hào)借助于p溝道晶體管13b取入。
如上所述，在第1抽樣電路中，使給予第2通路32b的后級(jí)的兩個(gè)反相電路31、31的電源電壓VDD、VEE與給予別的反相電路31的電源電壓VCC、CSS不同，由此，可以減小在抽樣開關(guān)13導(dǎo)通時(shí)的柵極輸入電壓。而且，像上面說的那樣，借助于使電源電壓的電平偏移，使小幅度信號(hào)也能寫入和保持。因此，即使在使用耐壓低的元件的情況下，也無損電路特性。
這樣，第1抽樣電路的電源幅度為12V，可以用比已有的抽樣電路更低的電壓驅(qū)動(dòng)。從而，在可以確保耐壓的范圍內(nèi)，可縮短抽樣電路的溝道的長(zhǎng)度，而且還能夠提高元件的每單位溝道寬度的驅(qū)動(dòng)能力。因而，可以用更小的元件構(gòu)成電路，可以謀求電路及系統(tǒng)的小型化和降低電力消耗。
還有，在上述第1抽樣電路中，設(shè)置于放大電路12的前級(jí)部分、第1通路32a及第2通路32b的反相電路31的數(shù)目分別為2個(gè)、4個(gè)、3個(gè)，但并不限于此，即，反相電路31的數(shù)目，只要第1通路32a和第2通路32b的反相電路31的數(shù)目之差為奇數(shù)，使饋給n溝道晶體管13a與p溝道晶體管13b的柵級(jí)的輸入電壓極性相反，無論如何組合都行。
〔第2抽樣電路〕如圖8所示，第2抽樣電路，基本上具有與第1抽樣電路相同的結(jié)構(gòu)，但電源構(gòu)成與第1抽樣電路不同。
即，在第1通路32a，電源電壓VCC、VSS提供給后級(jí)的2個(gè)反相電路31、31，在第2通路32b，電源電壓VDD、VEE提供給后級(jí)的2個(gè)反相電路31、31。而且，電源電壓VH、VL提供給移位寄存器11。再者，電源電壓VH、VL還提供給接在移位寄存器11后的2級(jí)反相電路31、31和第1通路32a的前級(jí)的2個(gè)反相電路31及第2通路32b的前級(jí)的一個(gè)反相電路31。
這是因?yàn)橄Ｍ麄魉徒o上述兩反相電路31、31的信號(hào)電平與移位寄存器11輸出的信號(hào)的電平相同。
電源電壓VH、VL設(shè)定為電源電壓VCC、VSS與電源電壓VDD、VEE的中間值。而且電源電壓VCC、VSS設(shè)定為相對(duì)于電源電壓VH、VL向負(fù)側(cè)偏移的值，電源電壓VDD、VEE設(shè)定為相對(duì)于電源電壓VH、VL向正側(cè)偏移的值。
具體地說，電源電壓VCC、VSS、VDD、VEE分別用(12)式到(15)式表示，如前所述，例如VCC＝4(V)、VSS＝-8(V)、VDD＝8(V)、VEE＝-4(V)。而電源電壓HH、VL為VH＝(VCC＋VDD)/2(16)VL＝(VSS＋VEE)/2(17)從而，根據(jù)前述典型數(shù)值由(16)及(17)式，得到的電源電壓VH、VLVH＝(4＋8)/2＝6(V)VL＝(-8－4)/2＝-6(V)據(jù)此，電源幅值為12V，只要用耐壓12V以上的元件，就能確保良好的抽樣性能。
這樣，在第2抽樣電路中，借助于使用各種不同值的電源電壓VCC、VSS，電源電壓VDD、VEE以及電源電壓VH、VL，能與第1抽樣電路一樣，寫入及保持小幅值信號(hào)，即使在使用低耐壓的元件的情況下，也無損電路性能。
特別是在第2抽樣電路中，如上所述，將VH、VL設(shè)定為VCC、VSS與VDD、VEE的中間值，以此，可使電源電壓的偏移量(2V)成為第1抽樣電路的偏移量(4V)的一半。
信號(hào)電平的偏移，借助于用與輸入信號(hào)電平不同的電壓電平驅(qū)動(dòng)反相電路31來進(jìn)行，這時(shí)，與不使信號(hào)電平變化的情況相比，會(huì)有信號(hào)波形失真和延遲時(shí)間等不同情況。因此，借助于在像上面所說的那樣縮小偏移量的同時(shí)，用第1通路32a及第2通路32b進(jìn)行信號(hào)電平的偏移，可以縮小信號(hào)波形畸變和延遲時(shí)間差等。而且，因?yàn)殡娫措妷旱钠屏繛榈?抽樣電路的一半，所以可以抑制起因于流過反相電路31的直流電流的電力消耗的增大。
〔第3抽樣電路〕如圖9所示，第3抽樣電路基本上與第1抽樣電路的結(jié)構(gòu)相同，但第2通路32b的第2級(jí)反相電路31用與電源電壓VCC、VSS及電源電壓VDD、VEE不同的電源電壓VCC′、VSS′驅(qū)動(dòng)。
電源電壓VCC′VSS′設(shè)定為電源電壓VCC、VSS與電源電壓VDD、VEE的中間值。從而，通過第2通路32b的信號(hào)，一旦用第2級(jí)的反相電路31偏移到中間電平后，用輸出級(jí)的反相電路31偏移到抽樣開關(guān)13輸入所必要的電平。
這樣，在第3抽樣電路中，由于使電源電平不同，與第1抽樣電路一樣，在使用低耐壓元件時(shí)無損于電路性能。而且，在第3抽樣電路中，由于用第2通路32b使信號(hào)一度偏移到中間電平，反相電路31的每級(jí)偏移量變小。因此，用第3抽樣電路，與第二抽樣電路一樣，可以減少信號(hào)波形畸度及延遲時(shí)間的差，同時(shí)抑制消耗電力的增加。
具體的電源電壓VCC、VSS、VDD、VEE分別用(12)式至(15)式表達(dá)，例如VCC＝4(V)、VSS＝-8(V)、VDD＝8(V)、VEE＝-4(V)。而且電源電壓VCC′、VSS′為VCC′＝(VCC＋VDD)/2(18)VSS′＝(VSS＋VEE)/2(19)從而，根據(jù)前述典型數(shù)值由(18)式及(19)式得出的電源電壓VCC′、VSS′為VCC′＝(4＋8)/2＝6(V)VSS′＝(-8－4)/2＝-6(V)據(jù)此，電源電壓幅值為12V。只要使用耐壓12V以上的元件，就能確保良好的抽樣性能。
還有，在第3抽樣電路中，圖中間值驅(qū)動(dòng)的反相電路31是1級(jí)，但并不限定于此。也就是說，即使是多級(jí)反相電路用相同的或不同的中間電壓驅(qū)動(dòng)的結(jié)構(gòu)，也有與上述第3抽樣電路相同的功能。
而且，第3抽樣電路是在第1抽樣電路的構(gòu)成中應(yīng)用中間值電源電壓的結(jié)構(gòu)，而第2抽樣電路也可以應(yīng)用中間值的電源電壓。
具體地說，圖8所示的第1通路32a中的第2級(jí)反相電路31由設(shè)定于電源電壓VH、VL與電源電壓VCC、VSS的中間值的電源電壓VH′、VL′驅(qū)動(dòng)。而且，例如，第2通路32b的第3級(jí)的反相電路31由設(shè)定于電源電壓VH、VL與電源電壓VDD、VEE的中間值的電源電壓VH″、VL″驅(qū)動(dòng)。
從而，通過第1通路32a的信號(hào)，在一旦用第2級(jí)的反相電路31偏移到中間電平后，被輸出級(jí)的反相電路31偏移到輸入n溝道晶體管13a所需要的輸入電平。一方面，通過第2通路32b的信號(hào)，在一旦用第2級(jí)的反相電路31偏移到中間電平后，用輸出級(jí)的反相電路31偏移到輸入p溝道晶體管13b所需要的輸入電平。
〔第4抽樣電路〕第4抽樣電路基本上與第1抽樣電路結(jié)構(gòu)相同，而如圖10所示，反相電路31全部用同一電源電壓VDD、VSS驅(qū)動(dòng)。而且，與第1抽樣電路一樣，在第2通路32b中，使信號(hào)電平偏移。而且，在圖10中，只顯示放大電路12內(nèi)的一部分電路(信號(hào)分路部分及信號(hào)電平變化部分)。
在第4抽樣電路中，反相電路31有著串聯(lián)連接、掌管反相功能的n溝道晶體管31a及p溝道晶體管31b。而且，在各反相電路31的內(nèi)部，設(shè)置電壓限幅器，用這一電壓限幅器限制輸出電平。電壓限幅器，由柵極與漏極短路的n溝道晶體管31C及p溝道晶體管31d構(gòu)成，設(shè)置于上述兩晶體管31a、31b的高電位電源一側(cè)或低電位電源一側(cè)的某一方，或其兩方。在高電位電源一側(cè)，設(shè)置n溝道晶體管31c，在低電位電源一側(cè)，設(shè)置p溝道晶體管31d。
上述電壓限幅器，具有只產(chǎn)生使偏移n溝道晶體管31c及p溝道晶體管31d的閾值電壓大小的電壓的功能。借助于此，在n溝道晶體管31a及p溝道晶體管31b上加上比反相電路31的驅(qū)動(dòng)電壓更低的電壓。從而，反相電路31的輸出電壓與實(shí)質(zhì)上加在兩晶體管31a、31b上的電壓電平一致。
在構(gòu)成移位寄存器11的鐘控反相電路21及反相電路22中加入電壓限幅器的情況下，移位寄存器11上所加的電源電壓，與提供給上述反相電路31的電源電壓同樣是VDD、VSS。而且，兩反相電路21、22未加入電壓限幅器的情況下，加在移位寄存器11上的電源電壓，與第1抽樣電路一樣是VCC、VSS。
這樣，在第4抽樣電路中，使第2通路32b中的反相電路31的實(shí)質(zhì)上的驅(qū)動(dòng)電壓，亦即用電壓限幅器限制的電壓相對(duì)于其他電路(移位寄存器11等)的實(shí)質(zhì)上的驅(qū)動(dòng)電壓向正向偏移。因此，進(jìn)行與第1抽樣電路同樣的電壓偏移，使用低耐壓元件的情況下，也無損電路性能。
而且，用第4抽樣電路，放大電路12的電源只用1個(gè)系統(tǒng)就行，因而可以簡(jiǎn)化電源電路及電源線等的電源系統(tǒng)。加上在移位寄存器11上設(shè)置電壓限幅器，以此可以謀求簡(jiǎn)化移位寄存器11及放大電路12的電源系統(tǒng)。
還有，加入反相電路31中的電壓限幅器不限于一個(gè)，也可以是多個(gè)串聯(lián)連接以便偏移到所希望的電壓電平。而且，電壓限幅器的數(shù)目也可以是高電位電源一側(cè)與低電位電源一側(cè)不同。而且，第4抽樣電路不僅可應(yīng)用于第1抽樣電路也可以應(yīng)用于第3抽樣電路。
〔第5抽樣電路〕第5抽樣電路基本上與第2抽樣電路結(jié)構(gòu)相同，但是，如圖11所示，反相電路31都用同一電源電壓VDD、VSS驅(qū)動(dòng)。而且，與第2抽樣電路同樣，在第1通路32a及第2通路32b中，使信號(hào)電平偏移。還有，在圖11中，只顯示放大電路12內(nèi)的一部分回路(信號(hào)分路部分及信號(hào)電平變化部分)。
第5抽樣電路也與第4抽樣電路相同，在各反相電路31的內(nèi)部設(shè)置電壓限幅器，借助于該電壓限幅器限制輸出電平。從而，反相電路31的輸出電平與實(shí)質(zhì)上加于兩晶體管31a、31b的電壓電平一致。
構(gòu)成移位寄存器11的鐘控反相電路21及反相電路22中加入電壓限幅器的情況下，在移位寄存器11上所加的電源電壓為VDD、VSS。而且移位寄存器11未加入電壓限幅器的情況下，移位寄存器11上所加的電源電壓與第2抽樣電路一樣都是VH、VL。
第5抽樣電路，使第1通路32a與第2通路32b中的反相電路31的實(shí)質(zhì)上的驅(qū)動(dòng)電壓(受電壓限幅器限制的電壓)相對(duì)于其他電路(移位寄存器11等)的實(shí)質(zhì)上的驅(qū)動(dòng)電壓分別向負(fù)向與正向偏移，因而能進(jìn)行與第2抽樣電路相同的電壓偏移。因此，在使用低耐壓元件的情況下無損于電路性能。而且，因?yàn)殡娫措妷旱钠屏啃?，可以減小信號(hào)波形畸變及延遲時(shí)間的差，同時(shí)可以抑制電力消耗的增大。
而且，如果使用第5抽樣電路，與第4抽樣電路一樣，放大電路12的電源只要用1個(gè)系統(tǒng)就行，因此，可以簡(jiǎn)化電源電路及電源線等電源系統(tǒng)。而且，還可以用在移位寄存器11上設(shè)置電壓限幅器的辦法謀求進(jìn)一步簡(jiǎn)化電源系統(tǒng)。
此外，即使在第5抽樣電路中，加入反相電路31內(nèi)的電壓限幅器也可以是多個(gè)串聯(lián)連接，以便偏移到所希望的電壓電平。而且，電壓限幅器的數(shù)目，在高電位電源一側(cè)與低電位電源一側(cè)也可以不同。再者，第5抽樣電路不僅對(duì)于第2抽樣電路，而且對(duì)于適用于第2抽樣電路的第3抽樣電路也能適用。
〔第6抽樣電路〕如圖12所示，第6抽樣電路，在移位寄存器11及連接到移位寄存器11上的2級(jí)反相電路31上加上電源電壓VH、VL，在分支電路32中的反相電路31上都加上電源電壓CDD、VSS。而且分支電路32中的反相電路31與第5抽樣電路的反相電路31同樣具有電壓限幅器。從而，第6抽樣電路可以看作是將第2及第5抽樣電路部分組合而成的。
在該第6抽樣電路中，也是使第1通路32a與第2通路32b中的反相電路31的實(shí)質(zhì)驅(qū)動(dòng)電壓相對(duì)于其他電路的實(shí)質(zhì)驅(qū)動(dòng)電壓分別向負(fù)向與正向偏移，因而能進(jìn)行與第2抽樣電路一樣的電壓偏移。因此，可以得到與第2抽樣電路一樣的效果。而且，借助于設(shè)置電壓限幅器，能得到與第5抽樣電路同樣的效果。
但是，在反相電路31等內(nèi)設(shè)電壓限幅器的情況下，供電電流受電壓限幅器限制，產(chǎn)生電路的延遲時(shí)間變大的問題。但是，如果用第6抽樣電路，由于在構(gòu)成移位寄存器11的電路中沒有設(shè)置電壓限幅器，移位寄存器11，動(dòng)作速度不延遲，可以維持高速動(dòng)作。而且，在比移位寄存器11更后面的電路中，即使發(fā)生延遲，對(duì)于移位寄存器11的各輸出、只要其延遲是均勻的話，也可以用將取入視頻信號(hào)的定時(shí)分別錯(cuò)開的方法，因而不會(huì)給第6抽樣電路的性能帶來損害。
而且，在第6抽樣電路中，設(shè)置反相電路31內(nèi)的電壓限幅器的數(shù)目和位置等，也不限于上述結(jié)構(gòu)。
而且，在第6抽樣電路中，在接于移位寄存器11后面的2級(jí)的反相電路31上所加的電源電壓也不限于VH、VL。例如，這些反相電路31、31，與第1通路32a的第一級(jí)反相電路31一樣，在被加以電源電壓VDD、VSS的同時(shí)，還設(shè)置電壓限幅器。
〔抽樣電路用的晶體管〕接下去說明構(gòu)成前述第1至第6抽樣電路的晶體管。而前述像素4，可以用這種晶體管構(gòu)成，也可以采用其他結(jié)構(gòu)。
這種晶體管，如圖13所示，是多晶硅薄膜晶體管(下稱P—Si薄膜晶體管)，是在玻璃襯底41上形成的多晶硅薄膜(下稱P—Si薄膜)42上形成MIS(Metal Insulator Semiconductor)(金屬-絕緣體-半導(dǎo)體)場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)。
在P—Si薄膜42上，隔著作為柵極絕緣膜的氧化硅膜43形成柵極44，在P—Si薄膜42上，柵極44覆蓋的地方以外的區(qū)域注入雜質(zhì)離子，形成源極45及漏極46。于是，形成作為層間絕緣膜的氮化硅膜47以覆蓋氧化硅膜43及柵極44，從氮化硅膜47的間隙分別形成與源極45與漏極46相連的金屬布線48、48。
如上述那樣構(gòu)成的P—Si薄膜晶體管沒有相當(dāng)于IC上的基板的東西，因而不會(huì)產(chǎn)生晶體管的閾值隨源極電位而改變的所謂基板效應(yīng)。從而，借助于附加前述電壓限幅器，即使加于反相電路上的實(shí)際有效電壓發(fā)生變化，基板效應(yīng)的影響也不會(huì)波及反相電路31的反相特性。
而且，P—Si薄膜晶體管元件耐壓向來就低，因而，難于用它構(gòu)成具有良好特性的抽樣電路。與此相反，在第1至第6抽樣電路中，可以使用低耐壓元件，能有效地利用本P—Si薄膜晶體管的上述特征。
而且，雖然以上述結(jié)構(gòu)，例示P—Si薄膜晶體管，但并不限于此，只要是薄膜晶體管，用多晶硅以外的材料的晶體管也行。作為它的一個(gè)例子，可以舉出例如，在上述P—Si薄膜晶體管中，使用單晶硅薄膜代替P—Si薄膜42的單晶硅薄膜晶體管。而且這種情況下的薄膜晶體管的結(jié)構(gòu)，不限于圖13所示的參差(スタガ－)結(jié)構(gòu)，也可以采用逆參差結(jié)構(gòu)等其他結(jié)構(gòu)。
圖3所示的點(diǎn)順序驅(qū)動(dòng)方式的有源陣列型液晶顯示裝置中，把視頻信號(hào)寫入數(shù)據(jù)信號(hào)線SL的時(shí)間為幾十毫微秒～數(shù)百毫微秒那樣的短時(shí)間，而用數(shù)據(jù)信號(hào)線SL保持的時(shí)間要在數(shù)十微秒以上。
而且通常，在液晶顯示裝置中，為了防止液晶劣化，有必要反向驅(qū)動(dòng)液晶，如果液晶驅(qū)動(dòng)電壓為5V，則視頻信號(hào)幅度為10V。要高速寫入、且長(zhǎng)時(shí)間保持這樣大幅值的信號(hào)，必須給抽樣開關(guān)13以更大的驅(qū)動(dòng)信號(hào)。這時(shí)，放大電路12，若內(nèi)設(shè)的各元件的耐壓不是十分高的話，就不能發(fā)生大的驅(qū)動(dòng)信號(hào)。
與此相反，如果將第1至第6抽樣電路用于液晶顯示裝置，加于抽樣開關(guān)13中的晶體管13a、13b上的電壓低，因而，即使使用低耐壓元件，也可以維持充分的寫入性能和保持性能。
一方面，即使是圖6所示的線順序驅(qū)動(dòng)方式的有源陣列型液晶顯示裝置，同樣，將視頻信號(hào)寫入抽樣電容16的時(shí)間非常短，僅為數(shù)十毫微秒～數(shù)百毫微秒，而，用抽樣電容16保持的時(shí)間必須在數(shù)十微秒以上。線順序驅(qū)動(dòng)方式，與點(diǎn)順序驅(qū)動(dòng)方式相比，負(fù)載電容小，因而寫入稍容易些，反之保持變難了。從而如果將第1至第6抽樣電路用于液晶顯示裝置，在線順序驅(qū)動(dòng)方式的液晶顯示裝置中也可望取得與在點(diǎn)順序驅(qū)動(dòng)方式的情況下一樣的效果。
如上所述，如果采用第1至第6抽樣電路，可以高精度地寫入及保持視頻信號(hào)，其結(jié)果是液晶顯示裝置可以顯示出質(zhì)量?jī)?yōu)異、高層次的圖像。特別是，近年來，正在進(jìn)行開發(fā)的像素陣列與驅(qū)動(dòng)電路形成于同一塊基板上的單片結(jié)構(gòu)的液晶顯示裝置中，因?yàn)槭褂锰匦圆患训谋∧ぞw管作驅(qū)動(dòng)電路的元件，上述效果更得以發(fā)揮。
而且，為了使單片結(jié)構(gòu)的液晶顯示裝置大型化，使用廉價(jià)的玻璃作為基板，在這種情況下，必須在低于其應(yīng)變點(diǎn)(約600℃)的溫度下制造元件，而用這樣的工藝制造的元件性能不佳。從而上述效果在這種情況下更得以發(fā)揮。而且，在玻璃基板上形成前述那樣的驅(qū)動(dòng)電路，將該基板安裝在構(gòu)成像素陣列的基板上的情況下也能得到同樣的效果。
還有，在上面的例子中，對(duì)在抽樣電路的有源陣列型液晶顯示裝置中的應(yīng)用作了敘述，但不限于此，只要是有源陣列型驅(qū)動(dòng)方式，其他顯示裝置上也可應(yīng)用。所謂其他顯示裝置可以舉例如等離子體顯示，LED顯示，EL顯示等。
(實(shí)施例2)下面根據(jù)圖1、圖3、圖5、圖6、圖14至圖32，對(duì)本發(fā)明第2實(shí)施例加以說明。而且，在本實(shí)施例中，具有與前述第1實(shí)施例的構(gòu)成要素相同功能的構(gòu)成要素使用相同的符號(hào)并省略其說明。
〔第1抽樣電路〕如圖14所示，在第1抽樣電路的放大電路12中，移位寄存器11的一個(gè)輸出端子后面設(shè)置2級(jí)反相電路31。再在其后一級(jí)，設(shè)置具有分支的第1通路51a與第2通路51b的分支電路51。在第1通路51a，按順序設(shè)置反相電路31、鐘控反相電路52、反相電路31，在第2通路51b，按順序設(shè)置鐘控反相電路52與反相電路31。
第1通路51a的輸出級(jí)的反相電路31，接于n溝道晶體管13a的柵極上，第2通路51b的輸出級(jí)的反相電路31上接有p溝道晶體管13b的柵極。而且，作為同步型反相電路的鐘控反相電路52，其構(gòu)成如圖5所示，與構(gòu)成移位寄存器11的鐘控反相電路21有同樣的功能。
在如上結(jié)構(gòu)的第1抽樣電路中，從移位寄存器11發(fā)出的輸出信號(hào)(定時(shí)信號(hào))經(jīng)2級(jí)反相電路31、31放大后，由分支電路51分送2個(gè)系統(tǒng)，一邊的定時(shí)信號(hào)在第1通路51a中，經(jīng)過鐘控反相電路52與反相電路31，輸入n溝道晶體管13a的柵極。另一邊的定時(shí)信號(hào)在第2通路51b經(jīng)過反相電路31、鐘控反相電路52和反相電路31，被輸入p溝道晶體管13b的柵極。于是，借助于抽樣開關(guān)13，視頻信號(hào)被從視頻信號(hào)線VL取出、寫入數(shù)據(jù)信號(hào)線SL。
這時(shí)，用相同的同步信號(hào)(定時(shí)信號(hào))CLK使第1及第2通路51a、51b中的鐘控反相電路52動(dòng)作，以此使在后一級(jí)的信號(hào)倒相同步。由此，使兩晶體管13a、13b中的斷開時(shí)的噪音相抵消，從而能以高精度將模擬信號(hào)寫入數(shù)據(jù)信號(hào)線SL。
在這里，在鐘控反相電路52不動(dòng)作時(shí)，后面一級(jí)的反相電路31、31沒有輸入，因此，抽樣電路的動(dòng)作可能不穩(wěn)定。為了對(duì)此加以改善，如圖15所示，在第1抽樣電路的第1變換例的抽樣電路上，在鐘控反相電路52、52的輸出與接地之間設(shè)置電容53、53。據(jù)此，如果是短時(shí)間的話，可以保持鐘控反相電路52、52的輸出信號(hào)，謀求動(dòng)作的穩(wěn)定。
而且，如圖16所示，在第1抽樣電路的第2變換例的抽樣電路中，反相電路54、54，逆向并聯(lián)連接于緊靠在鐘控反相電路52、52后面的反相電路31、31上。在本抽樣電路中，由反相電路31、54構(gòu)成閂鎖電路，因而可謀求動(dòng)作的穩(wěn)定。而且，反相電路54、54，必須使其驅(qū)動(dòng)能力小，使其不對(duì)鐘控反相電路產(chǎn)生影響。
而且，如圖17所示，在第1抽樣電路的第3變換例中的抽樣電路中，鐘控反相電路55、55逆向并聯(lián)連接于緊接著鐘控反相電路52、52后面的反相電路31、31上。鐘控反相電路55、55靠與鐘控反相電路52、52的同步信號(hào)反相的同步信號(hào)/CLK動(dòng)作。這個(gè)結(jié)構(gòu)也是用反相電路31與鐘控反相電路55構(gòu)成閂鎖電路，所以能謀求動(dòng)作的穩(wěn)定。
〔第2抽樣電路〕如圖18所示，第2抽樣電路在放大電路12中設(shè)置具有第1通路61a和第2通路61b的分支電路61。在第1通路61a中，按順序設(shè)置反相電路31，由n溝道晶體管組成的傳輸開關(guān)62與反相電路31，在第2通路61b中，按順序設(shè)置反相電路31、31、傳輸開關(guān)62、反相電路31。也就是說，本抽樣電路是將第1抽樣電路的鐘控反相電路52換成由反相電路和31及傳輸開關(guān)62組成的電路而構(gòu)成的。
在這樣構(gòu)成的第2抽樣電路中，來自移位寄存器11的輸出信號(hào)(定時(shí)信號(hào))，在經(jīng)過2級(jí)反相電路31、31放大后，由分支電路61分送2個(gè)系統(tǒng)，一邊的定時(shí)信號(hào)在第1通路61a中經(jīng)過反相電路31、傳輸開關(guān)62和反相電路31，輸入n溝道晶體管13a的柵極。另一邊的定時(shí)信號(hào)在第2通路61b中經(jīng)反相電路31、31，傳輸開關(guān)62和反相電路31，輸入p溝道晶體管13b的柵極。于是，視頻信號(hào)被抽樣開關(guān)13從視頻信號(hào)線VL取出寫入數(shù)據(jù)信號(hào)線SL。
此時(shí)，用同一同步信號(hào)(定時(shí)信號(hào))CLK使第1及第2通路61a、61b的傳輸開關(guān)62、62動(dòng)作，籍此，在后級(jí)的信號(hào)同時(shí)倒相定時(shí)。以此使兩晶體管13a、13b斷開時(shí)的噪聲相抵消，從而可以以高精度將模擬信號(hào)寫入數(shù)據(jù)信號(hào)線SL。
在這里，傳輸開關(guān)62、62被斷開時(shí)，下一級(jí)的反相電路31、31沒有輸入，因此，抽樣電路的動(dòng)作可能會(huì)變得不穩(wěn)定。在本抽樣電路中也與第1抽樣電路相同，為了改善上述問題，可以采用下面各抽樣電路變換例加以克服。
如圖19所示，在第2抽樣電路的第1變換例的抽樣電路中，傳輸開關(guān)62、62的輸出與地之間設(shè)置電容63、63。借此，在短時(shí)間內(nèi)，可以保持傳輸開關(guān)62、62的輸出信號(hào)，謀求動(dòng)作的穩(wěn)定。
而且，如圖20所示，在第2抽樣電路的第2變換例的抽樣電路中，反相電路64、64反向并聯(lián)于緊靠在傳輸開關(guān)62、62后面的反相電路31、31上。在該抽樣電路中，閂鎖回路由反相電路31、64構(gòu)成，因而動(dòng)作可以穩(wěn)定化。而且，必須使反相電路64、64的驅(qū)動(dòng)能力小，以使其不對(duì)傳輸開關(guān)62、62的動(dòng)作產(chǎn)生影響。
又，如圖21所示，第2抽樣電路的第3變換例的抽樣電路中，在圖20所示的上述抽樣電路的第1及第2通路61a、61b中，在傳輸開關(guān)62與反相電路64之間設(shè)置傳輸開關(guān)62與靠反相的同步信號(hào)/CLK動(dòng)作的傳輸開關(guān)65。這一結(jié)構(gòu)也構(gòu)成閂鎖回路，因而能謀求動(dòng)作的穩(wěn)定。
還有，如圖22所示，也可以采用設(shè)置p溝道晶體管組成的傳輸開關(guān)66代替圖21所示的抽樣電路中的傳輸開關(guān)65的結(jié)構(gòu)。在這一抽樣電路中，傳輸開關(guān)66用與傳輸開關(guān)62相同的同步信號(hào)(定時(shí)信號(hào))CLK驅(qū)動(dòng)。采用這種結(jié)構(gòu)，即使用單一同步信號(hào)也能實(shí)現(xiàn)穩(wěn)定的動(dòng)作。
又，如圖23所示，在第2抽樣電路的第4變換例的抽樣電路中，在圖18所示的抽樣電路的第1及第2通路61a、61b中，設(shè)置傳輸開關(guān)67代替?zhèn)鬏旈_關(guān)62。傳輸開關(guān)67是n溝道晶體管67a與p溝道晶體管67b并聯(lián)連接的CMOS結(jié)構(gòu)的開關(guān)。
該傳輸開關(guān)67，n溝道晶體管67a的柵極上輸入同步信號(hào)CLK，p溝道晶體管67b的柵極上輸入與上述同步信號(hào)相反位相的同步信號(hào)/CLK。在這一抽樣電路中，傳輸開關(guān)是CMOS結(jié)構(gòu)的，因而能可靠地傳輸抽樣信號(hào)，同時(shí)，可以抑制高電位側(cè)的抽樣信號(hào)與低電位側(cè)抽樣信號(hào)的傳輸速度差。
還有，本變換例的抽樣電路，也可以應(yīng)用于圖19至圖22所示的抽樣回路。
〔第3抽樣電路〕第3抽樣電路，如圖24所示，在放大電路12中，設(shè)置具有第1支路71a和第2支路71b的分支電路71。在第一支路71a中，設(shè)置2級(jí)反相電路31、31，在第2支路71b，設(shè)置3級(jí)反相電路31。而且，在第2支路71b，前級(jí)的反相電路31的輸出與地之間，設(shè)置容量適當(dāng)?shù)碾娙?2。
這樣構(gòu)成的第3抽樣電路中，在第1支路71a，在緊靠在前級(jí)反相電路31后面設(shè)置容量適當(dāng)?shù)碾娙?2，因此，反相電路31的負(fù)載變大，信號(hào)發(fā)生延遲。其結(jié)果是，在該反相電路31的后面一級(jí)的第1及第2支路71a、71b信號(hào)同時(shí)變換。從而，兩晶體管13a、13b斷開時(shí)的噪聲相抵消，可高精度地將模擬信號(hào)寫入數(shù)據(jù)信號(hào)線SL。
還有，作為負(fù)載的電容72插入的地方不限于一處，也可以被分散于多處。
〔第4抽樣電路〕第4抽樣電路，如圖25所示，放大電路12設(shè)有具有第1支路81a與第2支路81b的分支電路81。第1支路81a設(shè)有反相電路31、82，第2支路81b設(shè)有3級(jí)反相電路31…。反相電路82比第2支路82b的輸出級(jí)的反相電路31輸入電容大。具體來說，構(gòu)成反相電路82的晶體管，其溝道長(zhǎng)度與溝道寬度都比構(gòu)成上述輸出級(jí)的反相電路31的晶體管大。
該第1抽樣電路中，構(gòu)成反相電路82的晶體管，像上面說的那樣，構(gòu)成為在反相電路所具有的起動(dòng)能力得到維持的基礎(chǔ)上輸入電容變大。因此，其前級(jí)的反相電路31的負(fù)載變大，信號(hào)發(fā)生延遲。結(jié)果，反相電路82后級(jí)的第1及第2支路81a、82a的信號(hào)同時(shí)變換。由此，兩晶體管13a、13b斷開時(shí)的噪聲互相抵消，從而能高精度地將模擬信號(hào)寫入數(shù)據(jù)信號(hào)線SL。
還有，上述抽樣電路設(shè)有一個(gè)反相電路，但并不限于此，也可以在第一支路81a設(shè)置多個(gè)反相電路82，從而使負(fù)載分散。
〔第5抽樣電路〕第5抽樣電路，如圖26所示，放大電路12設(shè)有具有第1支路91a及第2支路91b的分支電路91。第1支路91a順序設(shè)有動(dòng)作控制型反相電路92和反相電路31，第2支路91b則順序設(shè)有反相電路31、動(dòng)作控制型反相電路92、反相電路31。輸入級(jí)來的定時(shí)信號(hào)互相交替，作為控制信號(hào)輸入該動(dòng)作控制型反相電路92、92。
動(dòng)作控制型反相電路92，如圖27所示，具有2個(gè)p溝道晶體管92a、92b與2個(gè)n溝道晶體管92c、92d。起到反相作用的p溝道晶體管92a以及n溝道晶體管92c串聯(lián)連接。經(jīng)過動(dòng)作控制型反相電路92、92各自所在支路的定時(shí)信號(hào)經(jīng)輸入端子IN1輸入兩晶體管92a、92c的柵極。
而且，在p溝道晶體管92a與高電位一側(cè)的電源端子之間，設(shè)置n溝道晶體管92d，在n溝道晶體管92c與低電位一側(cè)的電源端子之間，則設(shè)置p溝道晶體管92b。經(jīng)過與動(dòng)作控制型反相電路各自所在支路不同支路的定時(shí)信號(hào)經(jīng)輸入端子IN2輸入p溝道晶體管92b及n溝道晶體管92d的柵極。
另外，p溝道晶體管92a與n溝道晶體管92d的位置，以及p溝道晶體管92b與n溝道晶體管92c的位置也可以分別交換。
該第5抽樣電路中，動(dòng)作控制型反相電路92、92，只在經(jīng)過兩支路91a、91b的信號(hào)成相反相位時(shí)才作為輸入端IN1的反相電路動(dòng)作，而其他時(shí)間輸出呈高阻抗?fàn)顟B(tài)。因而，其后級(jí)的第1及第2支路91a、91b的信號(hào)同時(shí)切換。由此，兩晶體管13a、13b斷開時(shí)的噪聲互相抵消，從而能高精度地將模擬信號(hào)寫入數(shù)據(jù)信號(hào)線SL。
這里，動(dòng)作控制型反相電路92、92的輸出處于高阻抗?fàn)顟B(tài)只是信號(hào)切換的一瞬間，但因?yàn)樵撈陂g沒有至下一級(jí)反相電路31、31的輸入，所以抽樣電路的動(dòng)作有可能變得不穩(wěn)定。本抽樣電路，與第1抽樣電路相同，為了改善上述問題，可以按以下各變形例的抽樣電路來對(duì)付。
如圖28所述，第5抽樣電路第1變形例的抽樣電路，在緊靠動(dòng)作控制型反相電路92、92的后面設(shè)置電容93、93。由此，短時(shí)間內(nèi)可以保持動(dòng)作控制型反相電路92、92的輸出信號(hào)，以達(dá)到工作穩(wěn)定的目的。
而且，如圖29所示，第5抽樣電路第2變形例的抽樣電路中，反相電路94、94與緊接在動(dòng)作控制型反相電路92、92后面的反相電路31、31反向并聯(lián)。該抽樣電路中，閂鎖電路由反相電路31、94構(gòu)成，所以可達(dá)到工作穩(wěn)定的目的，而且，反相電路94、94需減小其驅(qū)動(dòng)力，以避免對(duì)動(dòng)作控制型反相電路92、92的動(dòng)作造成影響。
〔第6抽樣電路〕
第6抽樣電路，如圖30所示，放大電路12設(shè)置具有第1支路101a及第2支路101b的分支電路101。第1支路101a順序設(shè)有動(dòng)作控制型反相電路102與反相電路31，第2支路101b則順序設(shè)有反相電路31、動(dòng)作控制型反相電路103和反相電路31。動(dòng)作控制型反相電路102及動(dòng)作控制型反相電路103的控制信號(hào)分別由各自輸入級(jí)來的定時(shí)信號(hào)互相交換提供。
動(dòng)作控制型反相電路102，如圖31所示，具有兩個(gè)p溝道型晶體管102a、102b，兩個(gè)n溝道型晶體管102c、102d。起反相作用的p溝道晶體管102a與n溝道晶體管102c并聯(lián)連接，設(shè)于高電位的電源端子(電壓VCC)一側(cè)。而且，在與p溝道晶體管102a串聯(lián)連接，起反相作用的n溝道晶體管102c與低電位一側(cè)的電源端子(電壓VSS)之間設(shè)有p溝道晶體管102b。
經(jīng)過第1支路101a的定時(shí)信號(hào)經(jīng)輸入端子IN1輸入p溝道晶體管102a以及n溝道晶體管102c的柵極。另一方面，經(jīng)過第2支路101b的定時(shí)信號(hào)通過輸入端IN2輸入到p溝道晶體管102b及n溝道晶體管102d的柵極。
此外，p溝道晶體管102b和n溝道晶體管102c的位置也可以交換。
另外，動(dòng)作控制型反相電路103，如圖32所示，具有兩個(gè)p溝道晶體管103a、103b和兩個(gè)n溝道晶體管103c、103d。起反相作用的p溝道晶體管103a與高電位電源端子之間設(shè)有n溝道晶體管103d。而且，與p溝道晶體管103a串聯(lián)連接、起反相作用的n溝道晶體管103c與p溝道晶體管103b并聯(lián)連接設(shè)置于低電位電源端子一側(cè)。
經(jīng)過第2支路101b的定時(shí)信號(hào)通過輸入端子IN1輸入到p溝道晶體管103a和n溝道晶體管103c的柵極。另一方面，經(jīng)過第1支路101a的定時(shí)信號(hào)經(jīng)輸入端IN2輸入p溝道晶體管103b和n溝道晶體管103d的柵級(jí)。
另外，p溝道晶體管103a與n溝道晶體管103d的位置也可以交換。
該第6抽樣電路中，動(dòng)作控制型反相電路102僅在輸入端子IN1上加高電位信號(hào)的同時(shí)，輸入端子IN2上加低電位信號(hào)的時(shí)候才輸出低電位信號(hào)，對(duì)于其他輸入，則輸出高電位信號(hào)。而動(dòng)作控制型反相電路103，只有在輸入端子IN1上加低電位信號(hào)的同時(shí)，輸入端子IN2上加高電位信號(hào)的時(shí)候才輸出高電位信號(hào)，對(duì)于其他輸入，則輸出低電位信號(hào)。
從而，這些動(dòng)作控制型反相電路102、103，僅當(dāng)輸入使兩晶體管13a、13b都導(dǎo)通的信號(hào)時(shí)，才作為反相電路起作用，在其他時(shí)間，總是輸出切斷兩晶體管13a、13b的信號(hào)。由此，動(dòng)作控制型反相電路102、103后級(jí)的第1及第2支路上的信號(hào)同時(shí)切換。因此，兩晶體管13a、13b切斷時(shí)的噪聲互相抵消，從而能夠以高精度將模擬信號(hào)寫入數(shù)據(jù)信號(hào)線。
而且，動(dòng)作控制型反相電路102、103的輸出，不是處于高阻抗?fàn)顟B(tài)，因而可使抽樣電路的動(dòng)作穩(wěn)定。
以上第1到第6抽樣電路中，各晶體管是至少表面為絕緣性的襯底上形成的薄膜晶體管，例如是多晶硅薄膜晶體管等情況下，前述各結(jié)構(gòu)的有效性特別得到發(fā)揮。這是因?yàn)樯鲜瞿菢拥木w管的起動(dòng)能力比單晶襯底上的晶體管小，所以有必要把構(gòu)成抽樣開關(guān)的晶體管的尺寸(溝道寬度)做得大，而且，抽樣電路的每一級(jí)反相電路造成的信號(hào)延遲變大。其結(jié)果是晶體管寄生電容引起的噪聲有可能變大。
而且，第1至第6抽樣電路還可應(yīng)用于前述第1實(shí)施例的第1至第6抽樣電路，可以使第1及第2支路中的信號(hào)變換一致。
〔抽樣電路對(duì)于液晶顯示裝置的應(yīng)用〕如第1實(shí)施例所述，圖3所示的點(diǎn)順序驅(qū)動(dòng)方式的有源陣列型液晶顯示裝置，將視頻信號(hào)寫入數(shù)據(jù)信號(hào)線SL的時(shí)間極短，而且，在數(shù)據(jù)信號(hào)線SL的保持時(shí)間要數(shù)十微秒以上。又，圖1所示的液晶顯示裝置為了防止液晶劣化，有必要反相驅(qū)動(dòng)液晶，因此視頻信號(hào)的幅度變大。為了把這樣大的信號(hào)高速寫入，必須使用驅(qū)動(dòng)力大，也就是溝道寬度大的晶體管所組成的抽樣開關(guān)13。這時(shí)，如前所示，由于寄生電容的影響，寫入信號(hào)上可能疊加比較大的噪聲。
因此，將前述第1至第6抽樣電路應(yīng)用于點(diǎn)順序驅(qū)動(dòng)方式的液晶顯示裝置，可以使上述噪聲被抑制。
另一方面，圖6所示的線順序驅(qū)動(dòng)方式的有源陣列型液晶顯示裝置也同樣，把視頻信號(hào)寫入抽樣電容16的時(shí)間極短，而且取樣電容保持的時(shí)間需要數(shù)十微秒以上。線順序驅(qū)動(dòng)方式與點(diǎn)順序驅(qū)動(dòng)方式相比，負(fù)載容量小，因而寫入變得稍稍容易些，而隨著圖像顯示裝置的大畫面和高清晰度，抽樣電容16也有變大的趨向，而產(chǎn)生與點(diǎn)順序方式相同的問題。
因此，將前述第1至第6的抽樣電路應(yīng)用于線順序驅(qū)動(dòng)方式的液晶顯示裝置，可以得到與點(diǎn)順序驅(qū)動(dòng)方式相同的效果。
如上所述，假如將本實(shí)施例第1至第6抽樣電路應(yīng)用于液晶顯示裝置，那么將視頻信號(hào)寫入數(shù)據(jù)信號(hào)線SL或抽樣電容時(shí)，可以抑制晶體管寄生電容引起的噪聲的發(fā)生。因此，可以高精度地寫入視頻信號(hào)，能顯示出顯示品位優(yōu)異、多層次的圖像。
特別是近年來正在開發(fā)研制的單片結(jié)構(gòu)，也就是像素陣列與驅(qū)動(dòng)電路整體形成于同一襯底上的結(jié)構(gòu)的液晶顯示裝置中，由于采用特性不佳的薄膜晶體管作為驅(qū)動(dòng)電路的元件，所以上述效果更得以發(fā)揮。
還有，上述例子中對(duì)抽樣電路在有源陣列型的液晶顯示裝置中的應(yīng)用作了敘述，但是，與第1實(shí)施例中的抽樣電路一樣，也可以應(yīng)用于其他有源陣列型驅(qū)動(dòng)方式的顯示裝置。
(實(shí)施例3)
下面根據(jù)圖1、圖6、圖33至圖39對(duì)本發(fā)明第3實(shí)施例加以說明。另外本實(shí)施例中，對(duì)于與所述第1實(shí)施例的組成部分具有相同功能的組成部分，標(biāo)以相同符號(hào)，并省略其說明。
〔第1信號(hào)放大器〕第1信號(hào)放大器，如圖33所示，具備將輸入信號(hào)大致線性放大的前置放大器111和將前置放大器111的輸出大致線性放大的放大電路112、113，放大電路112、113并聯(lián)連接。
放大電路112相對(duì)前置放大器111的輸出電平增大這種電平變化的轉(zhuǎn)換速度(響應(yīng)速度)設(shè)定得比放大電路113的這一轉(zhuǎn)換速度大。放大電路113相對(duì)前置放大器111的輸出電平減少這種電平變化的轉(zhuǎn)換速度設(shè)定得比放大電路112的這一轉(zhuǎn)換速度大。
在上述結(jié)構(gòu)中，前置放大器111把輸入信號(hào)線性放大至規(guī)定電平。前置放大器111的輸出經(jīng)放大電路112、113線性放大。這樣第1信號(hào)放大器將放大電路112的輸出與放大電路113的輸出之和作為輸出信號(hào)輸出。
當(dāng)有前置放大器111的輸出電平增大這種電平變化時(shí)，也就是說，輸入信號(hào)電平增大時(shí)，放大電路112輸出對(duì)其電平變化快速響應(yīng)的輸出信號(hào)。另一方面，當(dāng)有前置放大電器的輸出電平減少這種電平變化時(shí)，也就是輸入信號(hào)電平減少時(shí)，放大電路113輸出對(duì)該電平變化快速響應(yīng)的輸出信號(hào)。總之，采用第1信號(hào)放大器可以與輸入信號(hào)電平變化無關(guān)來得到高速響應(yīng)輸入信號(hào)的輸出。
但是，放大電路112對(duì)輸入信號(hào)電平減少的電平變化的轉(zhuǎn)換速度、以及放大電路113對(duì)輸入信號(hào)的電平增大的電平變化的轉(zhuǎn)換速度，在原理上，對(duì)第1信號(hào)放大器的轉(zhuǎn)換速度幾乎沒有影響。因此，放大回路112，能減小相對(duì)于輸入信號(hào)電平減少這種電平變化的轉(zhuǎn)換速度；放大回路113能減小相對(duì)于輸入信號(hào)電平增大這種電平變化的轉(zhuǎn)換速度。
因此，若采用借助于減小它們的轉(zhuǎn)換速度，使恒定電流變小的放大電路112、113，可以做出響應(yīng)速度快而且消耗功率小的信號(hào)放大器。
放大電路112、113的具體例子分別示于圖34(a)和(b)。
圖34(a)所示的結(jié)構(gòu)，是兩個(gè)n溝道晶體管114、115串聯(lián)連接于高電位電源(電壓VCC)與低電位電源(電壓VSS)之間的柵地-陰地型線性電路。高電位電源側(cè)的n溝道晶體管114，在柵極上輸入輸入電壓Vin。低電位電源一側(cè)的n溝道晶體管115在柵極上加上偏壓VBN，工作于飽和區(qū)域。而且，輸出電壓Vout從n溝道晶體管114、115的接點(diǎn)取出。
這樣，用n溝道晶體管做成的線性電路，具有至高電位一側(cè)的信號(hào)電平變化時(shí)轉(zhuǎn)換速度大而至低電位一側(cè)的信號(hào)電平變化時(shí)轉(zhuǎn)換速度小這一特征。因此，這種線性電路適用于放大電路112。
圖34(b)所示的結(jié)構(gòu)是兩個(gè)p溝道晶體管116、117串聯(lián)連接于低電位電源(電壓VSS)與高電位電源(電壓VSS)之間的柵地-陰地型線性電路。低電位電源一側(cè)的p溝道晶體管116在柵極輸入輸入電壓Vin，高電位電源一側(cè)的p溝道晶體管117在柵極上加偏壓VBP，工作于飽和區(qū)域。而且，輸出電壓從p溝道晶體管116、117的接點(diǎn)取出。
這樣，用p溝道晶體管做成的線性電路，具有如下特征至低電位一側(cè)的信號(hào)電平變化時(shí)，轉(zhuǎn)換速度大，而至高電位一側(cè)的信號(hào)電平變化時(shí)，轉(zhuǎn)換速度小。因此，這種線性電路適于作放大電路113。
在這些電路中，不論哪一電路輸出信號(hào)都與輸入信號(hào)成線性關(guān)系，且有一定的偏移。該偏移量，與作為恒流源工作的晶體管115、117的柵極、源極電位差一致。
從而，圖34(a)電路的輸出電壓Vout為Vout＝Vin－(VBN－VCC)而且，圖34(b)的電路的輸出電壓Vout為Vout＝Vin－(VBP－VSS)放大電路112、11 3的其他具體例子分別示于圖35(a)與(b)。
圖35(a)所示的結(jié)構(gòu)具有p溝道晶體管121—123及n溝道晶體管124—127。該電路在前級(jí)配置有由p溝道晶體管121、122及n溝道晶體管124—126所組成的差動(dòng)放大器，而在后級(jí)配置有由p溝道晶體管123及n溝道晶體管127所組成的源極跟隨電路。
上述電路中，輸入電壓Vin輸入n溝道晶體管124的柵極，p溝道晶體管121與n溝道晶體管124的接點(diǎn)與p溝道晶體管123的柵極連接。而且p溝道晶體管123與n溝道晶體管127的接點(diǎn)與n溝道晶體管125的柵極連接，由此處取出輸出電壓Vout。
上述線性電路，至高電位一側(cè)信號(hào)電平變化時(shí)轉(zhuǎn)換速度變大，至低電位一側(cè)信號(hào)電平變化時(shí)轉(zhuǎn)換速度變小，適用于放大電路112。
圖35(b)所示的結(jié)構(gòu)，具有n溝道晶體管131—133及p溝道晶體管134—137。該電路在前級(jí)配置有n溝道晶體管131、132以及p溝道晶體管134—136所組成的差動(dòng)放大器，而在后級(jí)配置有n溝道晶體管133及p溝道晶體管137構(gòu)成的源極跟隨電路。上述電路是改變圖35(a)所示電路的晶體管組成而構(gòu)成的，同樣工作。
上述線性電路，至低電位一側(cè)信號(hào)電平變化時(shí)轉(zhuǎn)換速度大，至高電位一側(cè)信號(hào)電平變化時(shí)轉(zhuǎn)換速度小，適用于放大電路113。
這些電路中，輸出信號(hào)都與輸入信號(hào)成線性關(guān)系，而且，偏移量與作為恒流源工作的晶體管127、137的柵極、源極間的電位差一致。
從而，圖35(a)電路的輸出電壓Vout為Vout＝Vin－(VBN2－VCC)而圖35(b)電路的輸出電壓Vout為Vout＝Vin－(VBP2－VSS)這里，VBN2、VBP2分別為加在晶體管127、137柵極上的偏壓。
另外，放大電路只要具有所述特性，什么電路都行。而且放大電路112、113，不必分別由單個(gè)線性電路組成，也可以是多個(gè)線性電路組合的結(jié)構(gòu)。
〔第2信號(hào)放大器〕第2信號(hào)放大器如圖36所示，具備將輸入信號(hào)大致線性放大的前置放大器141、將前置放大器141的輸出大致線性放大的放大電路142、143，放大電路142、143并聯(lián)連接。放大電路142由串聯(lián)連接的線性電路142a、142b構(gòu)成，放大電路143由串聯(lián)連接的線性電路143a、143b構(gòu)成。
相對(duì)于線性電路142b的輸入信號(hào)電平增大這種電平變化的轉(zhuǎn)換速度設(shè)定得比相對(duì)于線性電路143b的這種轉(zhuǎn)換速度大。而且相對(duì)于線性電路143b的輸入信號(hào)電平減少這種電平變化的轉(zhuǎn)換速度設(shè)定得比相對(duì)于線性電路142b的這種轉(zhuǎn)換速度大。
前置放大器141的輸出輸入到放大電路142的線性電路142a和放大電路143的線性電路143a。而且線性電路142a的輸出輸入到線性電路142b，線性電路143a的輸出輸入到線性電路143b。然后，放大電路142的輸出與放大電路143的輸出之和作為輸出信號(hào)輸出。
當(dāng)有前置放大器141的輸出信號(hào)電平增大這種電平變化時(shí)，通過線性電路142b，輸出對(duì)該電平變化高速響應(yīng)的輸出信號(hào)。另一方面，當(dāng)有前置放大器141輸出的信號(hào)電平減少這種電平變化時(shí)，通過線性電路143b，輸出對(duì)該電平變化高速響應(yīng)的輸出信號(hào)。總而言之，如果使用第2信號(hào)放大器，就可以與輸入信號(hào)電平變化無關(guān)來獲得對(duì)輸入信號(hào)高速響應(yīng)的輸出。
圖37示出采用圖34(a)所示由n溝道晶體管所組成的柵地-陰地型線性電路作為線性電路142b，并采用圖34(b)由p溝道晶體管所組成的柵地-陰地型線性電路作為線性電路143b的情況下本信號(hào)放大器的響應(yīng)特性。
曲線A、B分別為電平階躍狀增大和減小的信號(hào)輸入到前置放大器141時(shí)所得到的輸出信號(hào)。從圖37可以看出，無論哪一種電平變化，輸出電壓都在短時(shí)間內(nèi)急劇增大或減小，不論哪一種電平變化都高速響應(yīng)。
為了比較，圖38示出線性電路142b、143b由相同極性的晶體管所組成的柵地-陰地型線性電路構(gòu)成的信號(hào)放大器的響應(yīng)特性。
采用n溝道晶體管組成的柵地-陰地型線性電路時(shí)，可以知道，如圖38(a)的曲線A所示，相對(duì)于電平階躍狀增大的輸入信號(hào)，響應(yīng)速度較快；而如曲線B所示，相對(duì)于電平階躍狀減小的信號(hào)，響應(yīng)速度則較慢。而在采用p溝道晶體管組成的柵地-陰地型線性電路時(shí)，可以了解到，如圖38(b)曲線B所示，對(duì)于電平階躍狀減小的輸入信號(hào)，響應(yīng)速度快，而如曲線A所示，對(duì)于電平階躍狀增大的輸入信號(hào)，響應(yīng)速度則較慢。
但是線性電路142b對(duì)于輸入信號(hào)電平減小這種電平變化的轉(zhuǎn)換速度、和線線電路143b對(duì)于輸入信號(hào)電平增大這種電平變化的轉(zhuǎn)換速度，在原理上，幾乎不給第2信號(hào)放大器的轉(zhuǎn)換速度帶來任何影響。因此，線性電路142b，可以減小相對(duì)于輸入信號(hào)電平減小這種電平變化的轉(zhuǎn)換速度；線性電路143b則可以減小相對(duì)于輸入信號(hào)電平增大這種電平變化的轉(zhuǎn)換速度。
因此，如果采用這些通過減小轉(zhuǎn)換速度使恒定電流變小的線性電路142b、143b的話，就可以得到響應(yīng)速度快、而且消耗功率小的信號(hào)放大器。
另外，前置放大器141的輸出負(fù)載只是線性電路142a、143a的輸入電容，線性電路142a、143a的輸出負(fù)載分別只是線性電路142b、143b的輸入電容。所以，前置放大器141及線性電路142a、143a的驅(qū)動(dòng)力即使較小也可以。從而，可以采用恒定電流小的前置放大器141以及線性電路142a、143a，由此，可以進(jìn)一步抑制電力消耗。
如上所述，如果按照利用第2信號(hào)放大器，通過抑制電力消耗，可以采用例如多晶硅薄膜或單晶硅薄膜上形成的晶體管那種驅(qū)動(dòng)力小的晶體管。由此，可以用低成本做出響應(yīng)速度快的信號(hào)放大器。
再者，由于線性電路142a、143a由分別與線性電路142b、143b極性相反的晶體管所組成的柵地-陰地型線性電路構(gòu)成，可以使放大電路142的偏移與放大電路143的偏移一致。這種情況下，具體地說，線性電路142a由p溝道晶體管組成的柵地-極地型線性電路構(gòu)成，線性電路143a由a溝道晶體管組成的柵地-陰地型線性電路構(gòu)成。
因此，放大電路142的輸出電平與放大電路143的輸出電平一致，放大電路142、143輸出之間就不容易發(fā)生干擾。因而，可以得到相對(duì)于輸入信號(hào)的線性關(guān)系更加好的輸出信號(hào)。
還有，放大電路142、143，只要具有前述特性，無論什么電路都可以。而且，放大電路142、143也可以分別是3個(gè)以上的線性電路的組合。
第3信號(hào)放大器，如圖39所示，具有將輸入信號(hào)大致線性放大的前置放大器152和將前置放大器151的輸出大致線性放大的放大電路152。作為前置放大器151以及放大電路152，可采用例如圖34所示的柵地-陰地型線性電路。
放大電路152采用硅薄膜上形成的n溝道晶體管或p溝道晶體管當(dāng)中單位溝道寬度的電導(dǎo)大的晶體管構(gòu)成。例如，與n溝道晶體管相比，p溝道晶體管單位溝道寬度的電導(dǎo)更大的情況下，前置放大器151由n溝道晶體管所組成的柵地-陰地型線性電路構(gòu)成，放大電路152則由p溝道晶體管所組成的柵地-陰地型線性電路構(gòu)成。
這類電路當(dāng)中，放大電路152的晶體管的單位面積驅(qū)動(dòng)力變大。從而，在晶體管占有相同面積的情況下，可以得到比現(xiàn)有電路更高速度的響應(yīng)?？傊梢宰龀身憫?yīng)速度快，而且占有的面積小的信號(hào)放大器。
而且，放大電路152沒有必要分別由單個(gè)線性電路組成，也可以是多個(gè)線性電路組合的結(jié)構(gòu)。在這種結(jié)構(gòu)中，末級(jí)的線性電路也采用單位溝道寬度的電導(dǎo)大的晶體管。
一般說來，n溝道晶體管比p溝道晶體管載流子遷移率大，因而單位溝道寬度的電導(dǎo)也大，但由于晶體管的結(jié)構(gòu)和晶體管制造條件的不同，相反的情況也有。
例如，在絕緣襯底上的多晶硅薄膜上形成的晶體管的情況下，n溝道晶體管與p溝道晶體管閾值電壓大不相同。而且，即便晶體管的結(jié)構(gòu)相同，也有n溝道晶體管與p溝道晶體管其源極、漏極間的耐壓大不相同的情況。為了盡量減小這些差異，而采取偏置結(jié)構(gòu)或輕度摻雜漏極LDD(Lightly Doped Drain)結(jié)構(gòu)時(shí)，載流子實(shí)際遷移率小，因而，有時(shí)p溝道晶體管單位溝道寬度的電導(dǎo)要比n溝道晶體管的大。
這種情況下，放大電路152的末級(jí)采用由n溝道晶體管所組成的線性電路，不如采用由單位溝道寬度電導(dǎo)大的晶體管所組成的線性電路更有效。
〔信號(hào)放大器對(duì)于液晶顯示裝置的應(yīng)用〕前述第1至第3信號(hào)放大器用于圖1所示的有源陣列型液晶顯示裝置時(shí)，這些信號(hào)放大器被用作圖6所示的線順序驅(qū)動(dòng)方式數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路3的緩沖放大器18。
作為上述緩沖放大器18，如果采用具有高速響應(yīng)特性的第1至第3信號(hào)放大器，則寫入時(shí)間會(huì)寬余得多。因此，采用數(shù)據(jù)寫入時(shí)間短的高精晰度圖像顯示裝置或大畫面的圖像顯示裝置能得到良好的顯示。
例如，個(gè)人計(jì)算機(jī)等使用的VGA(Video Graphics Alley)標(biāo)準(zhǔn)要求在約30微秒以內(nèi)寫入數(shù)據(jù)。而且，使用25cm(10型)左右的液晶板作為圖像顯示裝置時(shí)，負(fù)載甚至達(dá)到數(shù)十pF以上。即使是象這樣在短時(shí)間內(nèi)驅(qū)動(dòng)大電容負(fù)載的情況下，也能夠用本實(shí)施例各信號(hào)放大器充分進(jìn)行數(shù)據(jù)寫入。
特別是近年來正在開發(fā)研究的單片結(jié)構(gòu)的液晶顯示裝置中，會(huì)使用著特性(載流子遷移率、閾值電壓、耐壓等)不佳的薄膜晶體管作為數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路3的元件，但按照本實(shí)施例各信號(hào)放大器，就能夠充分應(yīng)付。
而且，為了上述單片結(jié)構(gòu)液晶顯示裝置的大型化，使用廉價(jià)的玻璃基板作為襯底時(shí)，必須在其應(yīng)變點(diǎn)(約600℃)以下溫度制造元件。用這類工藝制造的元件特性更差。對(duì)于這種情況，如果采用本實(shí)施例的信號(hào)放大器，即使使用上述特性不佳的元件，也能夠發(fā)揮上述那樣的高速響應(yīng)特性。而且，在玻璃基板上形成驅(qū)動(dòng)電路，再將該基板安裝于構(gòu)成像素陣列1的基板上時(shí)，也能發(fā)揮各信號(hào)放大器的特點(diǎn)。
而且，本實(shí)施例中作為信號(hào)放大器的應(yīng)用例，是對(duì)用于有源陣列型液晶顯示裝置的信號(hào)放大器來說明的，但本發(fā)明的信號(hào)放大器，不限于此，它還可以應(yīng)用于其他有源陣列型圖像顯示裝置，或其他系統(tǒng)(例如視頻信號(hào)處理回路)。
(實(shí)施例4)下面根據(jù)圖1、圖6、圖40至46對(duì)本發(fā)明的第4實(shí)施例加以說明，本實(shí)施例中，與前述第1實(shí)施例的組成部分有相同功能的組成部分加相同的符號(hào)，并省略其說明。下面敘述的第1至第4信號(hào)放大器，與前述第3實(shí)施例中的各信號(hào)放大器相同，可用于圖6所示的線順序驅(qū)動(dòng)方式的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路的緩沖放大器18。
〔第1信號(hào)放大器〕第1信號(hào)放大器，如圖40所示，由前級(jí)與后級(jí)兩級(jí)源極跟隨型線性電路161、162構(gòu)成。
線性電路161是由具有相同元件特性的MOS型n溝道晶體管163、164組成的NMOS線性電路。兩晶體管163、164串聯(lián)連接在高電位第1電源(電壓Vdd)與低電位的第2電源(電壓VSS)之間。第1電源一側(cè)的n溝道晶體管163在柵極輸入輸入電壓Vin，第2電源一側(cè)的n溝道晶體管164在柵極上加偏置電壓VBN。
線性電路162是由具有相同元件特性的MOS型p溝道晶體管165、166所組成的PMOS線性電路。兩晶體管165、166串聯(lián)連接在與上述NMOS線性電路不同的高電位的第3電源(電壓Vdd′)與低電位的第4電源(電壓VSS′)之間。第3電源一側(cè)的p溝道晶體管165在柵極上加偏壓VBP，第4電源一側(cè)的p溝道晶體管166其柵極連接在n溝道晶體管163、164的接點(diǎn)上。而后從兩晶體管165、166的接點(diǎn)引出輸出電壓Vout。
如上所述構(gòu)成的第1信號(hào)放大器，除了線性電路161的電源電流為與線性電路162不同的電源電流外，其它均與發(fā)明背景中敘述的信號(hào)放大器(參見圖53)相同。
第1信號(hào)放大器的輸入輸出特性示于圖41。圖41中，曲線C表示線性電路161的輸入輸出特性，曲線D表示線性電路162的輸入輸出特性。如果至本信號(hào)放大器的輸入電壓為Vin，該輸入電壓Vin則由線段L1表示。線性電路161的輸出電壓Vo，就線性電路161輸出范圍的線性區(qū)而言，由對(duì)應(yīng)于曲線C直線部分的線段L2表示。線性電路161的輸出電壓Vo，就線性電路162的輸入電壓而言由線段M2表示。此外，線性電路162的輸出電壓Vout，就線性電路162輸出范圍內(nèi)的線性區(qū)而言，由與曲線D直線部分對(duì)應(yīng)的線段M2表示。
第1信號(hào)放大器沿著線性電路161線性輸出范圍超出線性電路162線性輸入范圍的部分變?yōu)榱愕姆较?，偏移線性電路162的電源電壓。由此，可以有效地將線性電路161的輸出電壓Vo的線性區(qū)作為本信號(hào)放大器的輸出電壓Vout輸出。
而且，用圖40說明最佳偏移量。令柵極電壓為VG、漏極電壓為VD、n溝道晶體管的閾值電壓為Vthn、p溝道晶體管的閾值電壓為Vthp，那么n溝道晶體管工作狀態(tài)為飽和區(qū)的條件是VG≤VD＋Vtn而p溝道晶體管工作狀態(tài)為飽和區(qū)的條件為VG≤VD＋Vthp因而，滿足上述條件的區(qū)域即為本信號(hào)放大器的線性區(qū)。
如果對(duì)NMOS組成的n溝道晶體管163、164使用上述條件，則得到下式關(guān)系。
n溝道晶體管163Vin－Vo≤Vdd－Vo＋Vthn(20)n溝道晶體管164VBN－Vss≤Vo－Vss＋VthnVBN≤Vo＋Vthn(21)這里，如前所述，線性電路161的輸出電壓Vo表示為下式Vo＝Vin－(VBNVss)(22)根據(jù)式(20)式、(21)式及(22)式，輸入電壓Vin的線性區(qū)域表示為下式。
2VBN－Vthn－Vss≤Vin≤Vdd＋Vthn而與此相應(yīng)的輸出電壓Vo的線性區(qū)域則表示為下式。
VBN－Vthn≤Vo≤Vdd－VBN＋Vthn＋Vss(23)從而，如果輸入電壓Vin及輸出電壓Vo在上述范圍以內(nèi)，則線性電路161的輸入輸出特性為線性。
同樣，如果將上述條件用于為PMOS組成的p溝道晶體管165、166，則得出下式關(guān)系。
p溝道晶體管165
VBP－Vdd′≥Vout－Vdd′＋VthpVBP≥Vout＋Vthp(24)p溝道晶體管166Vo－Vout≥Vss′－Vout＋VthpVo≥Vss′＋Vthp(25)這里，如前所述，線性電路162的輸出電壓Vout表示為下式。
Vout＝Vo－(VBP－Vdd′)(26)根據(jù)(24)式、(25)及(26)式，輸出(輸入)電壓Vo的線性區(qū)表示為下式。
Vthp＋Vss′≤Vo≤2VBP－Vdd′－Vthp(27)而與此相應(yīng)的輸出電壓Vout的線性區(qū)表示為下式。
Vss′＋Vthp－VBP＋Vdd′≤Vout≤VBP－Vthp因而，如果輸入電壓Vo及輸出電壓Vout在上述范圍以內(nèi)的話，則線性電路162的輸入輸出特性呈線性。
這里，要使信號(hào)放大器的線性區(qū)為最大，只要使線性電路161、162的線性區(qū)一致就行。這時(shí)低電位一側(cè)的條件，根據(jù)(23)式及(27)式表示為下式VBN－Vthn＝Vthp＋Vss′Vss′＝VBN－Vthn－Vthp(28)而根據(jù)圖40，偏壓VBN、VBP由下式表示。
VBN＝VSS＋Vthn＋α(29)VBP＝Vdd′＋Vthp－α(30)上式中，α是n溝道晶體管及p溝道晶體管在飽和區(qū)工作，流過某種程度大小的電流所需的極限電壓。
在這里，把(29)式代入(28)式，即得VSS′如下。
VSS′＝VSS－Vthp＋α(31)從而，VSS′只要相對(duì)于VSS偏移－Vthp＋α(＝Vdd′－VBP＝-Vbp就可以了。
另一方面，高電位一側(cè)的條件由下式表示。
Vdd－VBN＋Vthn＋VSS＝2VBP－Vdd′－VthpVdd′＝2VBP－Vthp－Vdd＋VBN－Vthn－Vss(32)把(29)式及(30)式代入(32)式，即得Vdd′如下式。
Vdd′＝Vdd－Vthp＋α(33)因而Vdd′只要相對(duì)于Vdd偏移－Vthp＋α(＝-VBp)即可。
也就是說，通過把線性電路162的電源電壓相對(duì)于線性電路161的電源電壓偏移－Vthp＋α，就能使線性區(qū)的減少量為零。
還有，第1信號(hào)放大器由兩級(jí)線性電路161、162構(gòu)成，但不限此此，也可以由更多級(jí)線性電路構(gòu)成。而且，構(gòu)成信號(hào)放大器的各級(jí)線性電路，無論將NMOS電路與PMOS電路怎樣組合都行。此外，本實(shí)施例中，使用多個(gè)電源，但通過采用后面得到的附加回路(參見圖46)，還可以減少電源數(shù)目。
〔第2信號(hào)放大器〕第2信號(hào)放大器，如圖42所示，由前后兩級(jí)源極跟隨型線性電路171、172構(gòu)成。這種信號(hào)放大器，第1信號(hào)放大器(參見圖40)的電源電壓Vdd、Vdd′都被換成電源電壓VDD，電源電壓VSS、VSS′都被換成電源電壓VSS，由單一電源驅(qū)動(dòng)。
線性電路171是第1信號(hào)放大器的n溝道晶體管163串聯(lián)連接有n溝道晶體管173的結(jié)構(gòu)。n溝道晶體管173柵極和漏極短路，漏極連接在高電位一側(cè)的電源(電壓VDD)上。另一方面，線性回路172是第1信號(hào)放大器的p溝道晶體管166串聯(lián)接有p溝道晶體管174的結(jié)構(gòu)。p溝道晶體管174柵極與漏極短路，漏極連接在低電位一側(cè)電源(VSS)上。
上述結(jié)構(gòu)中，n溝道晶體管173的源極和柵極間電壓VGS與源極漏極電流IDS的關(guān)系為圖43所示的特性，與p溝道晶體管174的特性相反。
這里，如果n溝道晶體管173的閾值電壓為Vthn、p溝道晶體管174的閾值電壓為Vthp，則n溝道晶體管163和173的接點(diǎn)P的電位為VDD－Vthn，p溝道晶體管166和174的接點(diǎn)Q的電位VSS－Vthp。因而線性電路171就可以在電源電壓為VDD－Vthn到Vss的范圍中工作，同樣，線性電路172則可以在電源電壓為VDD到Vss－Vthp的范圍中工作。
這樣，本信號(hào)放大器中，n溝道晶體管173及p溝道晶體管174同第1實(shí)施例的第4抽樣電路中所用到的電壓限幅器具有相同的功能。因此，用相同的電源電壓VDD、VSS，也能使線性電路在分別不同的電壓區(qū)域工作。
還有，本信號(hào)放大器中采用的是n溝道晶體管173和p溝道晶體管174，但也可以是插入電阻來代替晶體管173和174，借助于該電阻，與上述相同進(jìn)行電源電壓調(diào)整的組成。
〔第3信號(hào)放大器〕第3信號(hào)放大器，如圖44所示，是源極跟隨型NMOS線性電路以及PMOS線性電路多級(jí)連接而成的電路。該信號(hào)放大器，由n級(jí)線性電路N1…Nn(NMOS)與m級(jí)線性電路P1…Pm(PMOS)逐級(jí)交替連接構(gòu)成。此外m和n均為正整數(shù)。上述各線性電路N1…Nm為兩個(gè)n溝道晶體管串聯(lián)連接而成的電路。各線性電路P1…Pm為兩個(gè)p溝道晶體管串接連接而成的電路。而且本信號(hào)放大器中由各級(jí)線路共用的電源系統(tǒng)向各級(jí)線性電路提供電源電壓Vdd、Vss。
本信號(hào)放大器中，線性電路N1—Nn的各n溝道晶體管的偏壓VBN，是柵極-源極間電位差Vbn產(chǎn)生的那種電壓，線性電路P1…Pm的各p溝道晶體管的偏壓Vbp是柵極-源極間電位差所產(chǎn)生的那種電壓。
如上所述構(gòu)成的第3信號(hào)放大器如發(fā)明背景中所述，線性電路N1…Nn輸出的是相對(duì)于輸入電壓偏移電位差Vbn的電位，線性電路P1…Pm輸出的是相對(duì)于輸入電壓偏移電位差Vbp的電位。因此，輸出電壓Vout如下Vout＝Vin－m·Vbp－n·Vbn因而，在第3信號(hào)放大器中，將正整數(shù)m、n設(shè)定為適當(dāng)?shù)闹凳筸·Vbp＋nVbn＝0，可將極限電壓α抑制為所需的最低限度，在維持較寬線性的同時(shí)，使偏移為0。這里，整數(shù)m、n定為比較小的數(shù)是可行的，因此，最好是這樣調(diào)整極限電壓α(在NMOS組成極與PMOS組成級(jí)中定為不同值亦可)。
而且，第3信號(hào)放大器也可以如第1信號(hào)放大器所述，用不同的電源驅(qū)動(dòng)各線性電路。
〔第4信號(hào)放大器〕第4信號(hào)放大器如圖45所示，由前后兩級(jí)源極跟隨型線性電路181、182構(gòu)成。
線性電路181是由具有相同元件特性的耗盡型n溝道晶體管183、184組成的NMOS線性電路。兩晶體管183、184串聯(lián)連接在高電位電源(電壓Vdd)與低電位電源(電壓VSS)之間。高電位電源一側(cè)的n溝道晶體管183柵極輸入輸入電壓Vin，低電位電源一側(cè)的n溝道晶體管184柵極與源極短路。
線性電路182是具有相同元件特性的耗盡型p溝道晶體管185、186組成的PMOS線性電路。兩晶體管185、186串聯(lián)連接在高電位電源(電壓Vdd)與低電位電源(電壓VSS)之間。高電位電源一側(cè)的p溝道晶體管185柵極與源極連接，低電位電源一側(cè)的p溝道晶體管186柵極連接在n溝道晶體管183、184的接點(diǎn)上。然后從兩晶體管185、186的接點(diǎn)取出輸出電壓Vout。
如上所述構(gòu)成的第3信號(hào)放大器中，晶體管183—186全部是耗盡型晶體管，所以即使偏置用晶體管184、185的柵極-源極間的電位差為0，晶體管184、185的工作狀態(tài)也處于飽和區(qū)，工作時(shí)本信號(hào)放大器的輸入輸出特性呈線性。
也就是說，Vbn＝0和Vbp＝0，(7)式中，Vin＝Vout可構(gòu)成無偏移的理想的信號(hào)放大器。
此外，本信號(hào)放大器還可以是設(shè)置更多級(jí)NMOS及PMOS的源極跟隨型線性電路的結(jié)構(gòu)，或是全部為相同導(dǎo)電型線性電路的結(jié)構(gòu)。
上述第1至第4信號(hào)放大器是用作液晶顯示裝置的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路的緩沖放大器18的，但除此之外還可用于視頻信號(hào)處理電路等。
〔信號(hào)放大器用的電源系統(tǒng)〕上述第1至第4信號(hào)放大器也可以由圖46所示的電源系統(tǒng)提供電源電壓。這一電源系統(tǒng)是高電位一側(cè)電源(電壓VDD)與低電位一側(cè)電源(電壓VSS)之間串聯(lián)連接例如3個(gè)電阻191—193，電源電壓由電阻分壓的結(jié)構(gòu)。該電源系統(tǒng)從電阻191、192的接點(diǎn)R及電阻192、193的接點(diǎn)S向各線性電路提供不同的電源電壓，例如電源電壓Vdd1、Vss1。
上述電源系統(tǒng)，如同第1及第2信號(hào)放大器，適用于n溝道晶體管所組成的NMOS線性電路與p溝道晶體管所組成的PMOS線性電路分別為一級(jí)構(gòu)成的信號(hào)放大器，而且也適用于更多級(jí)線性電路構(gòu)成的信號(hào)放大器和全為同極性晶體管所構(gòu)成的信號(hào)放大器。還可以根據(jù)線性電路的級(jí)數(shù)和特性，增加第2信號(hào)放大器中的n溝道晶體管173及p溝道晶體管174的數(shù)目或電阻數(shù)目，或本電源系統(tǒng)的電阻分壓數(shù)。
〔信號(hào)放大器對(duì)于液晶顯示裝置的應(yīng)用〕所述第1至第4信號(hào)放大器用于圖1所示的有源陣列型液晶顯示裝置的情況下，這些信號(hào)放大器可用作圖6所示的線順序驅(qū)動(dòng)方式的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)回路3的緩沖放大器18。而且與第1至第4信號(hào)放大器的各線性電路，其外圍電路、靠這些電路的輸出動(dòng)作的使能元件、使能電路(例如像素4中的開關(guān)元件5)等一起，形成在同一絕緣襯底上。
如果采用第1至第4信號(hào)放大器作為上述緩沖放大器18，就能夠擴(kuò)大數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路3的線性工作區(qū)。而且前述各線性電路與其他電路一起形成在相同絕緣襯底上，因而即使對(duì)于單板結(jié)構(gòu)的液晶顯示裝置，得使用特性(載流子遷移率、閾值電壓、耐壓等)不佳的薄膜晶體管作為數(shù)據(jù)信號(hào)線驅(qū)動(dòng)回路3的元件，本實(shí)施例各信號(hào)放大器仍然足以應(yīng)付。
而且，為了上述單板結(jié)構(gòu)液晶顯示裝置大型化，而使用廉價(jià)玻璃基板的情況下，必須在其應(yīng)變點(diǎn)(約600℃)以下的溫度下制造元件。用這樣的工藝制得的元件特性更加差。對(duì)此，如果使用本實(shí)施例信號(hào)放大器，即使是上述特性不佳的元件，也可以如上所述擴(kuò)展線性工作區(qū)。而且，有玻璃基板上形成驅(qū)動(dòng)電路，再將該基板安裝在構(gòu)成像素陣列的基板上時(shí)，也能發(fā)揮各個(gè)信號(hào)放大器的特點(diǎn)。
而且，本實(shí)施例就信號(hào)放大器的應(yīng)用例而言，是對(duì)有源陣列型液晶顯示裝置所用的信號(hào)放大器加以說明的，但本發(fā)明的信號(hào)放大器如第3實(shí)施例所述，不限于此，還可以應(yīng)用于其他有源陣列型圖像顯示裝置。
本發(fā)明詳細(xì)說明中所述的具體實(shí)施方式
或?qū)嵤├冀K是用來講清楚本發(fā)明的技術(shù)內(nèi)容的，不應(yīng)該只限于具體的例子作狹義解釋。本發(fā)明可以在本發(fā)明實(shí)質(zhì)與下面記載的專利權(quán)利要求的范圍內(nèi)作種種變更再實(shí)施。
權(quán)利要求
1.一種抽樣電路，其特征在于該電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述p溝道晶合格管柵極的分支電路；設(shè)定上述反相電路的輸出電平，使通過上述2條通路中任一條的定時(shí)信號(hào)對(duì)上述抽樣開關(guān)的輸入電平不同于定時(shí)信號(hào)對(duì)上述反相電路初級(jí)的輸入電平。
2.如權(quán)利要求1所述的抽樣電路，其特征在于，分別對(duì)上述2條通路中任一條的輸入級(jí)反相電路和輸出級(jí)反相電路提供不同的電源電壓。
3.如權(quán)利要求2所述的抽樣電路，其特征在于上述電源電壓設(shè)定為最高值和最低值等兩個(gè)值。
4.如權(quán)利要求2所述的抽樣電路，其特征在于上述2條通路中任一條的輸入級(jí)反相電路和輸出級(jí)反相電路之間所設(shè)反相電路上，饋入輸入、輸出二反相電路所加電源電壓的中間值的電源電壓。
5.如權(quán)利要求1所述的抽樣電路，其特征在于上述分支電路的所有反相電路饋入同一電源電壓，并具有將電源電壓限制為規(guī)定電壓的限幅器。
6.如權(quán)利要求1所述的抽樣電路，其特征在于構(gòu)成上述反相電路的各元件由薄膜晶體管組成。
7.一種抽樣電路，其特征在于該電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，將定時(shí)信號(hào)分到第1和第2通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述P溝道晶體管柵極的分支電路；設(shè)定上述反相電路的輸出電平，使通過上述第1和第2通路的定時(shí)信號(hào)對(duì)上述定時(shí)開關(guān)的輸入電平彼此不同，而且也不同于定時(shí)信號(hào)對(duì)上述反相電路初級(jí)的輸入電平。
8.如權(quán)利要求7所述的抽樣電路，其特征在于，上述第1通路的輸入級(jí)反相電路饋入比輸出級(jí)反相電路高的電源電壓；上述第2通路的輸入級(jí)反相電路上饋入比輸出級(jí)反相電路低的電源電壓。
9.如權(quán)利要求8所述的抽樣電路，其特征在于，上述第1和第2通路的電源電壓分別設(shè)定為最高值和最低值兩個(gè)值。
10.如權(quán)利要求8所述的抽樣電路，其特征在于，上述第1和第2通路的輸入級(jí)反相電路與輸出級(jí)反相電路之間所設(shè)反相電路上，饋入輸入、輸出二級(jí)反相電路所加電源電壓的中間值的電源電壓。
11.如權(quán)利要求7所述的抽樣電路，其特征在于，上述分支電路的所有反相電路饋入同一電源電壓，并具有將電源電壓限制為規(guī)定電壓的限幅器。
12.如權(quán)利要求7所述的抽電路，其特征在于，構(gòu)成上述反相電路的各元件由薄膜晶體管組成。
13.一種圖像顯示裝置，其特征在于該裝置包含排成陣列狀進(jìn)行顯示的像素；將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；上述驅(qū)動(dòng)電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、與一定周期的定時(shí)信號(hào)同步地抽樣模擬信號(hào)，提供給上述數(shù)據(jù)信號(hào)線的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使定時(shí)信號(hào)反相的多級(jí)反相電路，至少構(gòu)成上述抽樣開關(guān)和上述反相電路的各元件由薄膜晶體管組成，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述p溝道晶體管柵極的分支電路；設(shè)定上述反相電路的輸出電平，使通過上述2條通路中任一條的定時(shí)信號(hào)對(duì)抽樣開關(guān)的輸入電平不同于定時(shí)信號(hào)對(duì)上述反相電路初極的輸入電平。
14.如權(quán)利要求13所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
15.如權(quán)利要求13所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
16.如權(quán)利要求15所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
17.如權(quán)利要求15所述的圖像顯示裝置，其特征在于上述絕緣襯底為玻璃底板，上述各元件用600℃以下的處理溫度制作。
18.如權(quán)利要求17所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
19.如權(quán)利要求13所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
20.如權(quán)利要求19所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
21.如權(quán)利要求19所述的圖像顯示裝置，其特征在于上述絕緣襯底為玻璃底板，上述各元件用600℃以下的處理溫度制作。
22.如權(quán)利要求21所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
23.一種圖像顯示裝置，其特征在于，該裝置包含排成陣列狀進(jìn)行顯示的像素，將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該驅(qū)動(dòng)電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成的、與一定周期的定時(shí)信號(hào)同步地抽樣模擬信號(hào)，提供給上述數(shù)據(jù)信號(hào)線的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使定時(shí)信號(hào)反相的多級(jí)反相電路，至少構(gòu)成上述抽樣開關(guān)和上述反相電路的各元件由薄膜晶體管組成，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述p溝道晶體管柵極的分支電路；設(shè)定上述反相電路的輸出電平，使通過上述2條通路的定時(shí)信號(hào)對(duì)上述抽樣開關(guān)的輸入電平彼此不同，而且也不同于定時(shí)信號(hào)對(duì)上述反相電路初級(jí)的輸入電平。
24.如權(quán)利要求23所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
25.如權(quán)利要求23所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
26.如權(quán)利要求25所述的圖像顯示裝置，其特征在于上述各像素具有液晶顯示元件。
27.如權(quán)利要求25所述的圖像顯示裝置，其特征在于上述絕緣襯底為玻璃底板，上述各元件用600℃以下的處理溫度制作。
28.如權(quán)利要求27所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
29.如權(quán)利要求23所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
30.如權(quán)利要求29所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
31.如權(quán)利要求29所述的圖像顯示裝置，其特征在于上述絕緣襯底為玻璃底板，上述各元件用600℃以下的處理溫度制作。
32.如權(quán)利要求31所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
33.一種抽樣電路，其特征在于該電路包含由并聯(lián)的n溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路和所帶反相功能與上述反相電路相同，并由同步信號(hào)控制動(dòng)作的同步型反相電路，將定時(shí)信號(hào)分到2條通路，使其相位各不相同，且分別提供給上述n溝道晶體管柵極和p溝道晶體管柵極的分支電路。
34.如權(quán)利要求33所述的抽樣電路，其特征在于上述同步型反相電路的輸出端設(shè)置保持該反相電路輸出信號(hào)的電容器。
35.如權(quán)利要求33所述的抽樣電路，其特征在于上述同步型反相電路的次級(jí)設(shè)置將2個(gè)上述反相電路并聯(lián)，且輸入輸出端相互反相連接的反相電路對(duì)。
36.如權(quán)利要求33所述的抽樣電路，其特征在于上述同步型反相電路的次級(jí)設(shè)置將相位與上述反相電路和同步型反相電路相反的同步信號(hào)控制動(dòng)作的副同步型反相電路并聯(lián)且輸入輸出端相互反相連接的反相電路對(duì)。
37.如權(quán)利要求33所述的抽樣電路，其特征在于，構(gòu)成上述抽樣開關(guān)和上述分支電路的各元件由薄膜晶體管組成。
38.一種抽樣電路，其特征在于該電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路和用同步信號(hào)控制動(dòng)作的傳輸開關(guān)，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述p溝道晶體管柵極的分支電路。
39.如權(quán)利要求38所述的抽樣電路，其特征在于上述傳輸開關(guān)為n溝道晶體管與p溝道晶體管并聯(lián)的CMOS結(jié)構(gòu)開關(guān)。
40.如權(quán)利要求38所述的抽樣電路，其特征在于上述傳輸開關(guān)的輸出端設(shè)置保持該開關(guān)輸出信號(hào)的電容器。
41.如權(quán)利要求40所述的抽樣電路，其特征在于上述傳輸開關(guān)為n溝道晶體管與p溝道晶體管并聯(lián)的CMOS結(jié)構(gòu)開關(guān)。
42.如權(quán)利要求38所述的抽樣電路，其特征在于上述傳輸開關(guān)的次級(jí)將2個(gè)上述反相電路并聯(lián)，且輸入輸出端相互反相連接的反相電路對(duì)。
43.如權(quán)利要求42所述的抽樣電路，其特征在于上述傳輸開關(guān)為n溝道晶體管與p溝道晶體管并聯(lián)的CMOS結(jié)構(gòu)開關(guān)。
44.如權(quán)利要求42所述的抽樣電路，其特征在于上述反相電路對(duì)中，信號(hào)發(fā)送方向與上述傳輸開關(guān)相反的上述反相電路的輸出端和上述傳輸開關(guān)輸出端之間，設(shè)置用相位與上述傳輸開關(guān)相反的同步信號(hào)控制動(dòng)作的副傳輸開關(guān)。
45.如權(quán)利要求44所述的抽樣電路，其特征在于上述傳輸開關(guān)為n溝道晶體管與p溝道晶體管并聯(lián)的CMOS結(jié)構(gòu)開關(guān)。
46.如權(quán)利要求42所述的抽樣電路，其特征在于上述反相電路對(duì)中，信號(hào)發(fā)送方向與上述傳輸開關(guān)相反的上述反相電路輸出端和上述傳輸開關(guān)的輸出端之間，設(shè)置用與上述傳輸開關(guān)相同的同步信號(hào)控制動(dòng)作的副傳輸開關(guān)；上述傳輸開關(guān)和上述副傳輸開關(guān)中的任一方為n溝道晶體管，另一方為p溝道晶體管。
47.如權(quán)利要求38所述的抽樣電路，其特征在于，構(gòu)成上述抽樣開關(guān)和上述分支電路的各元件由薄膜晶體管組成。
48.一種抽樣電路，其特征在于該電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并提供給上述n溝道晶體管柵極和上述p溝道晶體管柵極，又在上述2條通路中的一條的一個(gè)上述反相電路輸出端設(shè)置電容器的分支電路。
49.如權(quán)利要求48所述的抽樣電路，其特征在于上述2條通路中上述反相電路數(shù)量少的一條上，設(shè)置上述電容器。
50.如權(quán)利要求48所述的抽樣電路，其特征在于上述電容器設(shè)于多處。
51.如權(quán)利要求48所述的抽樣電路，其特征在于，構(gòu)成上述抽樣開關(guān)和上述分支電路的各元件由薄膜晶體管組成。
52.一種抽樣電路，其特征在于該電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述p溝道晶體管柵極，又在上述2條通路的一條的一個(gè)上述反相電路次級(jí)上，設(shè)置輸入電容比上述反相電路大的副反相電路的分支電路。
53.如權(quán)利要求52所述的抽樣電路，其特征在于，構(gòu)成上述副反相電路的晶體管的溝道長(zhǎng)度或?qū)挾仍O(shè)定得比不設(shè)上述副反相電路的上述通路中，構(gòu)成上述副反相電路所對(duì)應(yīng)反相電路的晶體管的溝道長(zhǎng)度或?qū)挾却蟆?br> 54.如權(quán)利要求52所述的抽樣電路，其特征在于設(shè)有多個(gè)上述副反相電路。
55.如權(quán)利要求52所述的抽樣電路，其特征在于構(gòu)成上述抽樣開關(guān)和上述分支電路的各元件由薄膜晶體管組成。
56.一種抽樣電路，其特征在于該電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、對(duì)模擬信號(hào)進(jìn)行抽樣的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使一定周期的定時(shí)信號(hào)反相的多級(jí)反相電路，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述p溝道晶體管柵極，又在上述2條通路中的至少一條上，設(shè)置用對(duì)方通路的定時(shí)信號(hào)控制動(dòng)作的動(dòng)作控制型反相電路的分支電路。
57.如權(quán)利要求56所述的抽樣電路，其特征在于上述動(dòng)作控制型反相電路具有相互串聯(lián)以掌管反相功能的第1p溝道晶體管和第1n溝道晶體管；與上述第1p溝道晶體管串聯(lián)的第2n溝道晶體管；與上述第1n溝道晶體管串聯(lián)的第2p溝道晶體管；上述第2p溝道晶體管和上述第2n溝道晶體管的柵極上輸入動(dòng)作控制用定時(shí)信號(hào)。
58.如權(quán)利要求57所述的抽樣電路，其特征在于上述第2n溝道晶體管配置在高電位電源側(cè)，上述第2p溝道晶體管配置在低電位電源側(cè)。
59.如權(quán)利要求57所述的抽樣電路，其特征在于上述第2n溝道晶體管配置在低電位電源側(cè)，上述第2p溝道晶體管配置在高電位電源側(cè)。
60.如權(quán)利要求56所述的抽樣電路，其特征在于上述動(dòng)作控制型反相電路的輸出端設(shè)置保持該電路輸出信號(hào)的電容器。
61.如權(quán)利要求56所述的抽樣電路，其特征在于上述動(dòng)作控制型反相電路的次級(jí)設(shè)置將2個(gè)上述反相電路并聯(lián)，且輸入、輸出端相互反相連接的反相電路對(duì)。
62.如權(quán)利要求56所述的抽樣電路，其特征在于，連接上述n溝道晶體管柵極的上述通路中的動(dòng)作控制型反相電路為2個(gè)輸入端短路的“與非”(NAND)電路，連接上述p溝道晶體管柵極的上述通路中的動(dòng)作控制型反相電路為2個(gè)輸入端短路“或非”(NOR)電路。
63.如權(quán)利要求62所述的抽樣電路，其特征在于上述“與非”電路具有相互串聯(lián)以掌管反相功能的第1p溝道晶體管和第1n溝道晶體管；與上述第1p溝道晶體管并聯(lián)的第2n溝道晶體管；與上述第1n溝道晶體管串聯(lián)的第2p溝道晶體管；而且上述第1p溝道晶體管設(shè)置在高電位電源側(cè)，上述第2p溝道晶體管設(shè)置在低電位電源側(cè)；上述“或非”電路具有相互串聯(lián)以掌管反相功能的第1p溝道晶體管和第1n溝道晶體管；與上述第1n溝道晶體管并聯(lián)的第2p溝道晶體管；與上述第1p溝道晶體管串聯(lián)的第2n溝道晶體管；而且上述第1n溝道晶體管設(shè)置在低電位電源側(cè)，上述第2n溝道晶體管設(shè)置在高電位電源側(cè)；上述第2p溝道晶體管和第2n溝道晶體管的柵極上，輸入動(dòng)作控制用的定時(shí)信號(hào)。
64.如權(quán)利要求56所述的抽樣電路，其特征在于構(gòu)成上述抽樣開關(guān)和上述分支電路的各元件由薄膜晶體管組成。
65.一種圖像顯示裝置，其特征在于，該裝置包含排成陣列狀進(jìn)行顯示的像素、將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、與一定周期的定時(shí)信號(hào)同步地抽樣模擬信號(hào)，提供給上述數(shù)據(jù)信號(hào)線的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使定時(shí)信號(hào)反相的多級(jí)反相電路以及所帶反相功能與上述反相電路相同且用同步信號(hào)控制動(dòng)作的同步型反相電路，至少構(gòu)成上述抽樣開關(guān)、反相電路和同步型反相電路的各元件由薄膜晶體管組成、將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述p溝道晶體管柵極的分支電路。
66.如權(quán)利要求65所述的圖像顯示裝置，其特征在于上述各像素為液晶元件。
67.如權(quán)利要求65所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
68.如權(quán)利要求67所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
69.如權(quán)利要求65所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
70.如權(quán)利要求69所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
71.一種圖像顯示裝置，其特征在于，該裝置包含排成陣列狀進(jìn)行顯示的像素，將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、與一定周期的定時(shí)信號(hào)同步地抽樣模擬信號(hào)，提供給上述數(shù)據(jù)信號(hào)線的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使定時(shí)信號(hào)反相的多級(jí)反相電路以及由同步信號(hào)控制動(dòng)作的傳輸開關(guān)，至少構(gòu)成上述抽樣開關(guān)、上述反相電路和上述傳輸開關(guān)的各元件由薄膜晶體管組成，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并提供給上述n溝道晶體管柵極和p溝道晶體管柵極的分支電路。
72.如權(quán)利要求71所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
73.如權(quán)利要求71所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
74.如權(quán)利要求73所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
75.如權(quán)利要求71所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底所形成的單晶硅薄膜上。
76.如權(quán)利要求75所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
77.一種圖像顯示裝置，其特征在于，該裝置包含排成陣列狀進(jìn)行顯示的像素、將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成、與一定周期的定時(shí)信號(hào)同步地抽樣模擬信號(hào)，提供給上述數(shù)據(jù)信號(hào)線的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使定時(shí)信號(hào)反相的多級(jí)反相電路，至少組成上述抽樣開關(guān)和上述反相電路的各元件由薄膜晶體管組成，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和p溝道晶體管柵極，又在上述2條通路中的一條的一個(gè)上述反相電路輸出端，設(shè)置電容器的分支電路。
78.如權(quán)利要求77所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
79.如權(quán)利要求77所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
80.如權(quán)利要求79所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
81.如權(quán)利要求77所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
82.如權(quán)利要求81所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
83.一種圖像顯示裝置，其特征在于，該裝置包含排成陣列進(jìn)行顯示的像素、將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成的、與一定周期的定時(shí)信號(hào)同步地抽樣模擬信號(hào)，提供給上述數(shù)據(jù)信號(hào)線的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使定時(shí)信號(hào)反相的多級(jí)反相電路，至少構(gòu)成上述抽樣開關(guān)和上述反相電路的各元件由薄膜晶體管組成，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并分別提供給上述n溝道晶體管柵極和上述p溝道晶體管柵極，又在上述2條通路中的一條的一個(gè)上述反相電路次級(jí)，設(shè)置輸入電容比上述反相電路大的副反相電路的分支電路。
84.如權(quán)利要求83所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
85.如權(quán)利要求83所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
86.如權(quán)利要求85所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
87.如權(quán)利要求83所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
88.如權(quán)利要求87所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
89.一種圖像顯示裝置，其特征在于，該裝置包含排成陣列進(jìn)行顯示的像素、將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路包含由并聯(lián)的n溝道晶體管和p溝道晶體管組成的、與一定周期的定時(shí)信號(hào)同步地抽樣模擬信號(hào)，提供給上述數(shù)據(jù)信號(hào)線的CMOS結(jié)構(gòu)抽樣開關(guān)；具有使定時(shí)信號(hào)反相的多級(jí)反相電路，至少構(gòu)成上述抽樣開關(guān)和上述反相電路的各元件由薄膜晶體管組成，將定時(shí)信號(hào)分到2條通路，使其極性各不相同，并提供給上述n溝道晶體管柵極和p溝道晶體管柵極，又在上述2條通路中的至少一條上，設(shè)置用對(duì)方上述通路的定時(shí)信號(hào)控制動(dòng)作的動(dòng)作控制型反相電路的分支電路。
90.如權(quán)利要求89所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
91.如權(quán)利要求89所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
92.如權(quán)利要求91所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
93.如權(quán)利要求89所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
94.如權(quán)利要求93所述的圖像顯示裝置，其特征在于上述各像素具有液晶元件。
95.一種信號(hào)放大器，其特征在于，該放大器包含相互并聯(lián)，且分別近似線性地放大輸入信號(hào)的第1和第2放大電路；對(duì)輸入信號(hào)電平增大的電平變化的響應(yīng)速度，設(shè)定成上述第1放大電路比上述第2放大電路快，對(duì)輸入信號(hào)電平減小的電平變化的響應(yīng)速度，設(shè)定成上述第2放大電路比上述第1放大電路快。
96.如權(quán)利要求95所述的信號(hào)放大器，其特征在于上述第1放大電路為多個(gè)MOS型n溝道晶體管串聯(lián)而成的柵地-陰地放大器型線性電路；上述第2放大電路為多個(gè)MOS型p溝道晶體管串聯(lián)而成的柵地-陰地放大器型線性電路。
97.如權(quán)利要求95所述的信號(hào)放大器，其特征在于，上述第1和第2放大電路包括由MOS型n溝道晶體管和p溝道晶管組成，且配置在前級(jí)的差動(dòng)放大器；由MOS型n溝道晶體管和p溝道晶體管組成，且配置在后級(jí)的源極跟隨器電路。
98.如權(quán)利要求95所述的信號(hào)放大器，其特征在于，上述第1放大電路具有所似線性地放大輸入信號(hào)的第1線性電路；近似線性地放大上述第1線性電路的輸出信號(hào)的第2線性電路；上述第2放大電路具有近似線性地放大輸入信號(hào)的第3線性電路；近似線性地放大上述第3線性電路的輸出信號(hào)的第4線性電路。
99.如權(quán)利要求98所述的信號(hào)放大器，其特征在于上述第2線性電路為多個(gè)MOS型n溝道晶體管串聯(lián)而成的柵地-陰地放大器型線性電路；上述第4線性電路為多個(gè)MOS型p溝道晶體管串聯(lián)而成的柵地-陰地放大器型線性電路。
100.如權(quán)利要求98所述的信號(hào)放大器，其特征在于，上述第2和第4線性電路包括MOS型n溝道晶體管和p溝道晶體管組成的前級(jí)差動(dòng)放大器；MOS型n溝道晶體管和p溝道晶體管組成的后級(jí)源極跟隨器電路。
101.如權(quán)利要求98所述的信號(hào)放大器，其特征在于上述第1線性電路由MOS型p溝道晶體管組成；上述第3線性電路由MOS型n溝道晶體管組成。
102.如權(quán)利要求95所述的信號(hào)放大器，其特征在于上述第1和第2放大電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
103.如權(quán)利要求95所述的信號(hào)放大器，其特征在于上述第1和第2放大電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
104.一種信號(hào)放大器，其特征在于，該放大器包含近似線性地放大輸入信號(hào)并由MOS型p溝道晶體管組成的線性電路和近似線性地放大輸入信號(hào)并由MOS型n溝道晶體管組成的線性電路，而且上述線性電路相互串聯(lián)；在上述n溝道晶體管和上述p溝道晶體管中，單位溝道寬度電導(dǎo)大的晶體管組成的上述線性電路設(shè)置在本級(jí)。
105.一種圖像顯示裝置，其特征在于，該裝置包括排成陣列狀進(jìn)行顯示的像素、將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路具有信號(hào)放大器并將上述信號(hào)放大器放大后的信號(hào)提供給上述數(shù)據(jù)信號(hào)線；該信號(hào)放大器具有相互并聯(lián)的、近似線性放大輸入信號(hào)的第1和第2放大電路，構(gòu)成第1和第2放大電路的各元件由薄膜晶體管組成，對(duì)輸入信號(hào)電平增大的電平變化的響應(yīng)速度設(shè)定得上述第1放大電路比第2放大電路快；對(duì)輸入信號(hào)電平減少的電平變化的響應(yīng)速度，設(shè)定得第2放大電路比第1放大電路快。
106.如權(quán)利要求105所述的圖像顯示裝置，其特征在于，至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)置在同一絕緣襯底上。
107.一種圖像顯示裝置，其特征在于，該裝置包含排成陣列進(jìn)行顯示的像素、將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路備有放大器，并將在上述信號(hào)放大器放大后的信號(hào)提供給上述數(shù)據(jù)信號(hào)線；該信號(hào)放大器具有近似線性地放大輸入信號(hào)并由MOS型p溝道晶體管組成的線性電路和近似線性地放大輸入信號(hào)并由MOS型n溝道晶體管組成的線性電路，上述線性電路相互串聯(lián)，構(gòu)成上述線性電路的各元件由薄膜晶體管組成，在上述p溝道晶體管和上述n溝道晶體管中，單位溝道寬度電導(dǎo)大的晶體管組成的上述線性電路設(shè)置在后級(jí)。
108.如權(quán)利要求107所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于同一絕緣襯底上。
109.一種信號(hào)放大器，其特征在于該放大器包含相互串聯(lián)，近似線性地放大輸入信號(hào)，并分別由不同的電源電壓驅(qū)動(dòng)的多個(gè)線性電路。
110.如權(quán)利要求109所述的信號(hào)放大器，其特征在于饋給上述各線性電路的電源電壓分別設(shè)定成規(guī)定的值，使本信號(hào)放大器的線性工作區(qū)最大。
111.如權(quán)利要求110所述的信號(hào)放大器，其特征在于上述線性電路為源極跟隨器型線性電路；該源極跟隨器型線性電路由2個(gè)同一極性的MOS型晶體管串聯(lián)而成，一個(gè)上述晶體管的柵極饋進(jìn)輸入信號(hào)，另一個(gè)上述晶體管的柵極加偏置電壓，以便該晶體管工作在飽和區(qū)。
112.如權(quán)利要求109所述的信號(hào)放大器，其特征在于上述線性電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
113.如權(quán)利要求109所述的信號(hào)放大器，其特征在于上述線性電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
114.一種信號(hào)放大器，其特征在于，該放大器包含相互串聯(lián)，近似線性地放大輸入信號(hào)，并由同一電源電壓驅(qū)動(dòng)的多個(gè)線性電路；上述各線性電路具有將電源電壓限制為規(guī)定電壓的限幅度。
115.如權(quán)利要求114所述的信號(hào)放大器，其特征在于上述限幅器由柵極和漏極短路的n溝道晶體管和p溝道晶體管組成。
116.如權(quán)利要求114所述的信號(hào)放大器，其特征在于上述限幅器由電阻組成。
117.如權(quán)利要求114所述的信號(hào)放大器，其特征在于上述線性電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
118.如權(quán)利要求114所述的信號(hào)放大器，其特征在于上述線性電路設(shè)于絕緣襯底所形成的多晶硅薄膜上。
119.一種信號(hào)放大器，其特征在于，該放大器包含相互串聯(lián)的、MOS型n溝道晶體管組成的NMOS線性電路和MOS型p溝道晶體管組成的PMOS線性電路；上述NMOS線性電路的級(jí)數(shù)n和上述PMOS線性電路的級(jí)數(shù)m(n、m為正整數(shù))，在上述NMOS晶體管的電壓偏移為Vbn，上述PMOS晶體管的電壓偏移為Vbp時(shí)，滿足公式n·Vbn＋m·Vbp＝0所表示的關(guān)系。
120.如權(quán)利要求119所述的信號(hào)放大器，其特征在于上述NMOS線性電路和PMOS線性電路均為源極跟隨器型線性電路；該源極跟隨器型線性電路由2個(gè)同極性的MOS型晶體管串聯(lián)而成，一上述晶體管的柵極饋進(jìn)輸入信號(hào)，另一上述晶體管的柵極加上偏置電壓，以便該晶體管工作于飽和區(qū)。
121.如權(quán)利要求119所述的信號(hào)放大器，其特征在于上述線性電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
122.如權(quán)利要求119所述的信號(hào)放大器，其特征在于上述線性電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
123.一種信號(hào)放大器，其特征在于，該放大器包含相互串聯(lián)的、MOS型n溝道晶體管組成的NMOS線性電路和MOS型p溝道晶體管組成的PMOS線性電路；上述n溝道晶體管和上述p溝道晶體管由耗盡型晶體管組成。
124.如權(quán)利要求123所述的信號(hào)放大器，其特征在于上述線性電路設(shè)于絕緣襯底上所形成的單晶硅薄膜上。
125.如權(quán)利要求123所述的信號(hào)放大器，其特征在于上述線性電路設(shè)于絕緣襯底上所形成的多晶硅薄膜上。
126.一種圖像顯示裝置，其特征在于，該裝置包含排列成陣列狀進(jìn)行顯示的像素、將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路備有信號(hào)放大器，并將上述信號(hào)放大器放大后的信號(hào)提供給上述數(shù)據(jù)信號(hào)線；上述信號(hào)放大器具有相互串聯(lián)，近似線性地放大輸入信號(hào)，并由同一電源電壓驅(qū)動(dòng)的多個(gè)線性電路，上述各線性電路又有將電源電壓限制為規(guī)定值的限幅器。
127.如權(quán)利要求126所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于同一絕緣襯底上。
128.一種圖像顯示裝置，其特征在于，該裝置包含排成陣列狀進(jìn)行顯示的像素、將數(shù)據(jù)寫入像素的數(shù)據(jù)信號(hào)線和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；該數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路備有信號(hào)放大器，并將上述信號(hào)放大器放大后的信號(hào)提供給上述數(shù)據(jù)信號(hào)線；上述信號(hào)放大器具有相互串聯(lián)的、MOS型n溝道晶體管組成的NMOS線性電路和MOS型p溝道晶體管組成的PMOS線性電路，上述NMOS線性電路級(jí)數(shù)n和上述PMOS線性電路m(n、m為正整數(shù))在上述NMOS晶體管的電壓偏移為Vbn，上述PMOS晶體管的電壓偏移為Vbp時(shí)，滿足公式n·Vbn＋m·Vbp＝0所表示的關(guān)系。
129.如權(quán)利要求128所述的圖像顯示裝置，其特征在于至少上述像素和上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路設(shè)于同一絕緣襯底上。
全文摘要
本發(fā)明揭示的抽樣電路使p溝道晶體管方信號(hào)通路后級(jí)兩個(gè)反相電路所加的電源電壓V
文檔編號(hào)G09G3/36GK1121232SQ9510235
公開日1996年4月24日 申請(qǐng)日期1995年3月22日 優(yōu)先權(quán)日1994年5月31日
發(fā)明者久保田靖, 白木一郎 申請(qǐng)人:夏普株式會(huì)社