本發(fā)明實(shí)施例涉及顯示
技術(shù)領(lǐng)域：
，具體涉及一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路。
背景技術(shù)：
：近年來，平板顯示器，如薄膜晶體管液晶顯示面板(thinfilmtransistor-liquidcrystaldisplay，tft-lcd)和有源矩陣有機(jī)發(fā)光二極管顯示面板(activematrixorganiclightemittingdiode，amoled)，由于具有重量輕，厚度薄以及低功耗等優(yōu)點(diǎn)，因而被廣泛應(yīng)用于電視、手機(jī)等電子產(chǎn)品中。隨著科技的進(jìn)步，高分辨率、窄邊框的顯示面板成為發(fā)展的趨勢，為此出現(xiàn)了陣列基板柵極驅(qū)動(gatedriveronarray，goa)技術(shù)，goa技術(shù)是指將用于驅(qū)動?xùn)啪€的goa電路設(shè)置在顯示面板中陣列基板的有效顯示區(qū)域兩側(cè)的技術(shù)，其中，goa電路中，包括多個移位寄存器。目前的goa電路中，在顯示面板關(guān)閉階段，移位寄存器中的負(fù)責(zé)輸出柵極驅(qū)動信號的晶體管以及對應(yīng)的顯示區(qū)域的晶體管處于高電平狀態(tài)以實(shí)現(xiàn)顯示面板的關(guān)閉畫面，經(jīng)本申請發(fā)明人研究發(fā)現(xiàn)，現(xiàn)有的goa電路若要頻繁地對顯示面板進(jìn)行開/關(guān)操作，移位寄存器中負(fù)責(zé)輸出柵極驅(qū)動信號的晶體管以及對應(yīng)的顯示區(qū)域的晶體管將長期處于高電平狀態(tài)，就會導(dǎo)致顯示面板的顯示異常的問題，降低了顯示面板的工作穩(wěn)定性和使用壽命。技術(shù)實(shí)現(xiàn)要素：為了解決上述技術(shù)問題，本發(fā)明實(shí)施例提供了一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路，以解決顯示面板關(guān)閉階段，晶體管長時間處于高電平偏壓狀態(tài)所導(dǎo)致的顯示面板顯示異常。為了達(dá)到本發(fā)明實(shí)施例目的，本發(fā)明實(shí)施例提供了一種移位寄存器，設(shè)置在顯示面板中，包括：輸入單元、輸出單元、下拉單元、第一復(fù)位單元和第二復(fù)位單元；所述輸入單元，與信號輸入端和第一節(jié)點(diǎn)連接，用于在信號輸入端的控制下，向第一節(jié)點(diǎn)提供信號輸入端的信號；所述輸出單元，與時鐘信號端、第一節(jié)點(diǎn)和信號輸出端連接，用于在第一節(jié)點(diǎn)的控制下，向信號輸出端提供時鐘信號端的信號；所述下拉單元，與第一節(jié)點(diǎn)、第一電源端、第二電源端和信號輸出端連接，用于在第一電源端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號；所述第一復(fù)位單元，與第一復(fù)位端、第二電源端、第一節(jié)點(diǎn)和信號輸出端連接，用于在第一復(fù)位端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號；所述第二復(fù)位單元，與第二復(fù)位端、第三電源端、第一節(jié)點(diǎn)和信號輸出端連接，用于在顯示面板開啟階段和關(guān)閉階段，在第二復(fù)位端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號。進(jìn)一步地，所述輸入單元包括：第一晶體管；所述第一晶體管的柵極和第一極與信號輸入端連接，第二極與第一節(jié)點(diǎn)連接；所述輸出單元包括：第二晶體管和電容；所述第二晶體管的柵極與第一節(jié)點(diǎn)連接，第一極與時鐘信號端連接，第二極與信號輸出端連接；所述電容的一端與第一節(jié)點(diǎn)連接，另一端與信號輸出端連接。進(jìn)一步地，所述第一復(fù)位單元包括：第三晶體管和第四晶體管；所述第三晶體管的柵極與第一復(fù)位端連接，第一極與第一節(jié)點(diǎn)連接，第二極與第二電源端連接；所述第四晶體管的柵極與第一復(fù)位端連接，第一極與信號輸出端連接，第二極與第二電源端連接。進(jìn)一步地，所述第二復(fù)位單元包括：第五晶體管和第六晶體管；所述第五晶體管的柵極與第二復(fù)位端連接，第一極與第一節(jié)點(diǎn)連接，第二極與第三電源端連接；所述第六晶體管的柵極與第二復(fù)位端連接，第一極與信號輸出端連接，第二極與第三電源端連接。進(jìn)一步地，所述下拉單元包括：第七晶體管、第八晶體管、第九晶體管和第十晶體管；所述第七晶體管的柵極與第一極和第一電源端連接，第二極與第二節(jié)點(diǎn)連接；所述第八晶體管的柵極與第一節(jié)點(diǎn)連接，第一極與第二節(jié)點(diǎn)連接，第二極與第二電源端連接；所述第九晶體管的柵極與第二節(jié)點(diǎn)連接，第一極與第一節(jié)點(diǎn)連接，第二極與第二電源端連接；所述第十晶體管的柵極與第二節(jié)點(diǎn)連接，第一極與信號輸出端連接，第二極與第二電源端連接。進(jìn)一步地，所述下拉單元包括：第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管和第十二晶體管；所述第七晶體管的柵極和第一極與第一電源端連接，第二極與第三節(jié)點(diǎn)連接；所述第八晶體管的柵極與第三節(jié)點(diǎn)連接，第一極與第一電源端連接，第二極與第二節(jié)點(diǎn)連接；所述第九晶體管的柵極與第一節(jié)點(diǎn)連接，第一極與第三節(jié)點(diǎn)連接，第二極與第二電源端連接；所述第十晶體管的柵極與第一節(jié)點(diǎn)連接，第一極與第二節(jié)點(diǎn)連接，第二極與第二電源端連接；所述第十一晶體管的柵極與第二節(jié)點(diǎn)連接，第一極與第一節(jié)點(diǎn)連接，第二極與第二電源端連接；所述第十二晶體管的柵極與第二節(jié)點(diǎn)連接，第一極與信號輸出端連接，第二極與第二電源端連接。進(jìn)一步地，所述第二電源端的信號的電位小于所述第三電源端的信號的電位。另外，本發(fā)明實(shí)施例還提供一種柵極驅(qū)動電路，包括：級聯(lián)的多個移位寄存器；每一級移位寄存器的第二復(fù)位端與復(fù)位端連接；第一級移位寄存器的信號輸入端與初始信號輸入端連接；第n級移位寄存器的信號輸入端與第n-1級移位寄存器的信號輸出端連接；第n級移位寄存器的信號輸出端與第n-1級移位寄存器的第一復(fù)位端連接；其中，所述n是大于等于2的正整數(shù)。進(jìn)一步地，第奇數(shù)級移位寄存器的時鐘信號端與第一時鐘信號端連接，第偶數(shù)級移位寄存器的時鐘信號端與第二時鐘信號端連接；其中，所述第一時鐘信號端的信號和第二時鐘信號端的信號互為反相信號。另外，本發(fā)明實(shí)施例還提供一種移位寄存器的驅(qū)動方法，包括：在顯示面板開啟階段，在第二復(fù)位端的控制下，第二復(fù)位單元向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號；在信號輸入端的控制下，輸入單元向第一節(jié)點(diǎn)提供信號輸入端的信號；在第一節(jié)點(diǎn)的控制下，輸出單元向信號輸出端提供時鐘信號端的信號；在第一復(fù)位端的控制下，第一復(fù)位單元向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號；在第一電源端的控制下，下拉單元向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號；在顯示面板關(guān)閉階段，在第二復(fù)位端的控制下，第二復(fù)位單元向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號。本發(fā)明實(shí)施例提供的移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路，其中，移位寄存器包括：用于在信號輸入端的控制下，向第一節(jié)點(diǎn)提供信號輸入端的信號的輸入單元、用于在第一節(jié)點(diǎn)的控制下，向信號輸出端提供時鐘信號端的信號的輸出單元、用于在第一電源端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號的下拉單元、用于在第一復(fù)位端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號的第一復(fù)位單元和用于在顯示面板開啟階段和關(guān)閉階段，在第二復(fù)位端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號的第二復(fù)位單元，本發(fā)明提供的移位寄存器通過第二復(fù)位單元在顯示面板關(guān)閉階段對第一節(jié)點(diǎn)和信號輸出端進(jìn)行復(fù)位操作，有效地降低了顯示面板從一次開/關(guān)到另一次開/關(guān)之間的輸出單元中的晶體管高電平偏壓時間以及顯示區(qū)域中晶體管的柵極高電平偏壓時間，保證了顯示面板的正常顯示，提高了顯示面板的使用壽命和工作穩(wěn)定性。當(dāng)然，實(shí)施本發(fā)明的任一產(chǎn)品或方法并不一定需要同時達(dá)到以上所述的所有優(yōu)點(diǎn)。本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書實(shí)施例中闡述，并且，部分地從說明書實(shí)施例中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明實(shí)施例的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。附圖說明附圖用來提供對本發(fā)明實(shí)施例技術(shù)方案的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本申請的實(shí)施例一起用于解釋本發(fā)明實(shí)施例的技術(shù)方案，并不構(gòu)成對本發(fā)明實(shí)施例技術(shù)方案的限制。圖1為現(xiàn)有移位寄存器的結(jié)構(gòu)示意圖；圖2為現(xiàn)有移位寄存器的工作時序圖；圖3為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖；圖4為本發(fā)明實(shí)施例提供的移位寄存器的一個等效電路圖；圖5為本發(fā)明實(shí)施例提供的移位寄存器的工作時序圖；圖6為本發(fā)明實(shí)施例提供的移位寄存器的另一等效電路圖；圖7為本發(fā)明實(shí)施例提供的移位寄存器的驅(qū)動方法的流程圖；圖8為本發(fā)明實(shí)施例提供的柵極驅(qū)動電路的結(jié)構(gòu)示意圖；圖9為本發(fā)明實(shí)施例提供的柵極驅(qū)動電路的工作時序圖。附圖標(biāo)記說明：input-信號輸入端；reset、rst-復(fù)位端；rst1-第一復(fù)位端；rst2-第二復(fù)位端；clk-時鐘信號端；clk1-第一時鐘信號端；clk2-第二時鐘信號端；vdd-第一電源端；vss1-第二電源端；vss2-第三電源端；output-信號輸出端；c、c0-電容；pu-第一節(jié)點(diǎn)；pd-第二節(jié)點(diǎn)；pd_cn-第三節(jié)點(diǎn)；stv-初始信號輸入端。具體實(shí)施方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合附圖對本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明。需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。圖1是現(xiàn)有移位寄存器的結(jié)構(gòu)示意圖，如圖1所示，移位寄存器包括：輸入單元、輸出單元、復(fù)位單元、下拉單元、信號輸入端input、復(fù)位端reset、第一電源端vdd、第二電源端vss1、時鐘信號端clk和信號輸出端output，其中，輸入單元連接信號輸入端input和第一節(jié)點(diǎn)pu；輸出單元包括晶體管t0和電容c0，連接第一節(jié)點(diǎn)pu、時鐘信號端clk和信號輸出端output；復(fù)位單元連接復(fù)位端reset、第一節(jié)點(diǎn)pu、第二電源端vss1和信號輸出端output；下拉單元連接第一節(jié)點(diǎn)pu、第一電源端vdd、第二電源端vss1和信號輸出端output。圖2為現(xiàn)有移位寄存器的工作時序圖，如圖2所示，在該時序圖中給出了1幀時間內(nèi)，以及在顯示面板關(guān)閉階段的操作時序圖。在s1階段，信號輸入端input為高電平，第一節(jié)點(diǎn)pu為高電平，對輸出單元中的電容c0進(jìn)行充電；在s2階段，時鐘信號端clk的信號為高電平，在輸出單元中的電容c0的自舉作用下，第一節(jié)點(diǎn)pu的電位進(jìn)一步升高，輸出單元中的晶體管t0開啟，信號輸出端output輸出時鐘信號端clk的信號；在s3階段，復(fù)位端reset為高電平，將第一節(jié)點(diǎn)pu和信號輸出端output的電位拉低至第二電源端vss1的低電平。以后的n幀時序類似前面的第一幀進(jìn)行工作。在顯示面板關(guān)閉階段，將此時間段定義為txon，信號輸入端input、時鐘信號端clk、復(fù)位端reset和第二電源端vss1的輸入信號均為高電平，此時，移位寄存器的信號輸出端output輸出的信號為高電平，因此，goa電路的每行輸出均為高電平，故此時每個像素都是開啟的，可以將像素寫入預(yù)設(shè)電壓，將畫面顯示為全黑色或全白，實(shí)現(xiàn)顯示面板的關(guān)閉畫面。然而，經(jīng)本申請發(fā)明人研究發(fā)現(xiàn)，現(xiàn)有的goa電路有以下的不足，在顯示面板關(guān)閉階段，goa電路內(nèi)的所有第一節(jié)點(diǎn)pu均是高電平，導(dǎo)致每個移位寄存器中輸出單元中的晶體管t0長時間處于高電平偏壓狀態(tài)以及對應(yīng)的顯示區(qū)域的晶體管均處于高電平偏壓狀態(tài)，這樣若要頻繁地對顯示面板進(jìn)行開/關(guān)操作，移位寄存器中輸出單元中的晶體管以及對應(yīng)的顯示區(qū)域的晶體管將長期處于高電平狀態(tài)，就會導(dǎo)致顯示面板的顯示異常，降低了顯示面板的工作穩(wěn)定性和使用壽命。為此，本發(fā)明實(shí)施例提供了一種移位寄存器。本領(lǐng)域技術(shù)人員可以理解，本申請所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件。優(yōu)選地，本發(fā)明實(shí)施例中使用的薄膜晶體管可以是氧化物半導(dǎo)體晶體管。由于這里采用的晶體管的源極、漏極是對稱的，所以其源極、漏極可以互換。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一個電極稱為第一極，另一電極稱為第二極，第一極可以為源極或者漏極，第二極可以為漏極或源極。實(shí)施例一圖3為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖。如圖3所示，本發(fā)明實(shí)施例提供的移位寄存器，設(shè)置在顯示面板中，包括：輸入單元、輸出單元、下拉單元、第一復(fù)位單元和第二復(fù)位單元。具體的，輸入單元，與信號輸入端input和第一節(jié)點(diǎn)pu連接，用于在信號輸入端input的控制下，向第一節(jié)點(diǎn)pu提供信號輸入端input的信號。輸出單元，與時鐘信號端clk、第一節(jié)點(diǎn)pu和信號輸出端output連接，用于在第一節(jié)點(diǎn)pu的控制下，向信號輸出端output提供時鐘信號端clk的信號。下拉單元，與第一節(jié)點(diǎn)pu、第一電源端vdd、第二電源端vss1和信號輸出端output連接，用于在第一電源端vdd的控制下，向第一節(jié)點(diǎn)pu和信號輸出端output提供第二電源端vss1的信號。第一復(fù)位單元，與第一復(fù)位端rst1、第二電源端vss1、第一節(jié)點(diǎn)pu和信號輸出端output連接，用于在第一復(fù)位端rst1的控制下，向第一節(jié)點(diǎn)pu和信號輸出端output提供第二電源端vss1的信號。第二復(fù)位單元，與第二復(fù)位端rst2、第三電源端vss2、第一節(jié)點(diǎn)pu和信號輸出端output連接，用于在顯示面板開啟階段和關(guān)閉階段，在第二復(fù)位端rst2的控制下，向第一節(jié)點(diǎn)pu和信號輸出端output提供第三電源端vss2的信號。需要了解的是，第一電源端vdd持續(xù)提供高電平信號，第二電源端vss1和第三電源端vss2持續(xù)提供低電平信號，其中，第二電源端vss1提供的低電平信號的電位主要是將晶體管進(jìn)行關(guān)斷的電位，例如：-8v，第三電源端vss2提供的低電平信號的電位主要是將晶體管的柵極電壓進(jìn)行復(fù)位的電位，例如0v，也就是說，第二電源端vss1的信號的電位小于第三電源端vss2的信號的電位。信號輸入端input的輸入信號為脈沖信號，只在輸入階段為高電平，信號輸出端output的輸出信號為脈沖信號，只在輸出階段為高電平，第一復(fù)位端rst1的輸入信號為脈沖信號，只在復(fù)位階段為高電平，第二復(fù)位端rst2的輸入信號為脈沖信號，只在顯示面板的開啟階段和關(guān)閉階段為高電平。具體的，第二復(fù)位單元在顯示面板開啟階段向第一節(jié)點(diǎn)pu和信號輸出端output提供第三電源端vss2的信號能夠防止在某些特殊情況下，移位寄存器中的第一節(jié)點(diǎn)pu一直為高電平導(dǎo)致的顯示面板顯示異常。本發(fā)明實(shí)施例提供的移位寄存器包括：用于在信號輸入端的控制下，向第一節(jié)點(diǎn)提供信號輸入端的信號的輸入單元、用于在第一節(jié)點(diǎn)的控制下，向信號輸出端提供時鐘信號端的信號的輸出單元、用于在第一電源端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號的下拉單元、用于在第一復(fù)位端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號的第一復(fù)位單元和用于在顯示面板開啟階段和關(guān)閉階段，在第二復(fù)位端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號的第二復(fù)位單元，本發(fā)明提供的移位寄存器通過第二復(fù)位單元在顯示面板關(guān)閉階段對第一節(jié)點(diǎn)和信號輸出端進(jìn)行復(fù)位操作，有效地降低了顯示面板從一次開/關(guān)到另一次開/關(guān)之間的輸出單元中的晶體管高電平偏壓時間以及顯示區(qū)域中晶體管的柵極高電平偏壓時間，保證了顯示面板的正常顯示，提高了顯示面板的使用壽命和工作穩(wěn)定性。圖4為本發(fā)明實(shí)施例提供的移位寄存器的一個等效電路圖，圖4中具體示出了輸入單元、輸出單元、下拉單元、第一復(fù)位單元和第二復(fù)位單元的示例性結(jié)構(gòu)。本領(lǐng)域技術(shù)人員容易理解是，以上各單元的實(shí)現(xiàn)方式不限于此，只要能夠?qū)崿F(xiàn)其各自的功能即可。輸入單元包括：第一晶體管t1；第一晶體管t1的柵極和第一極與信號輸入端input連接，第二極與第一節(jié)點(diǎn)pu連接。輸出單元包括：第二晶體管t2和電容c；第二晶體管t2的柵極與第一節(jié)點(diǎn)pu連接，第一極與時鐘信號端clk連接，第二極與信號輸出端output連接；電容c的一端與第一節(jié)點(diǎn)pu連接，另一端與信號輸出端output連接。第一復(fù)位單元包括：第三晶體管t3和第四晶體管t4；第三晶體管t3的柵極與第一復(fù)位端rst1連接，第一極與第一節(jié)點(diǎn)pu連接，第二極與第二電源端vss1連接；第四晶體管t4的柵極與第一復(fù)位端rst1連接，第一極與信號輸出端output連接，第二極與第二電源端vss1連接。第二復(fù)位單元包括：第五晶體管t5和第六晶體管t6；第五晶體管t5的柵極與第二復(fù)位端rst2連接，第一極與第一節(jié)點(diǎn)pu連接，第二極與第三電源端vss2連接；第六晶體管t6的柵極與第二復(fù)位端rst2連接，第一極與信號輸出端output連接，第二極與第三電源端vss2連接。下拉單元包括：第七晶體管t7、第八晶體管t8、第九晶體管t9和第十晶體管t10；第七晶體管t7的柵極與第一極和第一電源端vdd連接，第二極與第二節(jié)點(diǎn)pd連接；第八晶體管t8的柵極與第一節(jié)點(diǎn)pu連接，第一極與第二節(jié)點(diǎn)pd連接，第二極與第二電源端vss1連接；第九晶體管t9的柵極與第二節(jié)點(diǎn)pd連接，第一極與第一節(jié)點(diǎn)pu連接，第二極與第二電源端vss1連接；第十晶體管t10的柵極與第二節(jié)點(diǎn)pd連接，第一極與信號輸出端output連接，第二極與第二電源端vss1連接。在本實(shí)施例中，晶體管t1～t10均可以為n型薄膜晶體管或p型薄膜晶體管，可以統(tǒng)一工藝流程，能夠減少工藝制程，有助于提高產(chǎn)品的良率。此外，考慮到低溫多晶硅薄膜晶體管的漏電流較小，因此，本發(fā)明實(shí)施例優(yōu)選所有晶體管為低溫多晶硅薄膜晶體管，薄膜晶體管具體可以選擇底柵結(jié)構(gòu)的薄膜晶體管或者頂柵結(jié)構(gòu)的薄膜晶體管，只要能夠?qū)崿F(xiàn)開/關(guān)功能即可。需要說明的是，電容c可以是由像素電極與公共電極構(gòu)成的液晶電容，也可以是由像素電極與公共電極構(gòu)成的液晶電容以及存儲電容構(gòu)成的等效電容，本發(fā)明對此不作限定。下面通過移位寄存器的工作過程進(jìn)一步說明本發(fā)明實(shí)施例的技術(shù)方案。圖5為本發(fā)明實(shí)施例提供的移位寄存器的工作時序圖，如圖4和圖5所示，本發(fā)明實(shí)施例提供的移位寄存器包括10個晶體管單元(t1～t10)、1個電容單元(c)、4個輸入端(input、rst1、rst2和clk)、1個輸出端(output)和3個電源端(vdd、vss1和vss2)，其工作過程包括：在顯示面板開啟階段s0，第二復(fù)位端rst2的輸入信號為高電平，第五晶體管t5和第六晶體管t6開啟，將第一節(jié)點(diǎn)pu和信號輸出端output的電位拉低至第三電源端vss2的低電平。本階段中，輸入端中的第二復(fù)位端rst2的輸入信號為高電平，信號輸入端input、第一復(fù)位端rst1和時鐘信號端clk的輸入信號為低電平，信號輸出端output的輸出信號為低電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。第一階段s1，即輸入階段，信號輸入端input的輸入信號為高電平，第一晶體管t1開啟，將第一節(jié)點(diǎn)pu的電位拉高，對電容c進(jìn)行充電。由于第一節(jié)點(diǎn)pu的電位拉高，第八晶體管t8開啟，將第二節(jié)點(diǎn)pd的電位拉低至第二電源端vss1的低電平。本階段中，輸入端中的信號輸入端input的輸入信號為高電平，第一復(fù)位端rst1、第二復(fù)位端rst2和時鐘信號端clk的輸入信號均為低電平，信號輸出端out的輸出信號為低電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。由于第二節(jié)點(diǎn)pd的電位為低電平，因此，第九晶體管t9和第十晶體管t10始終關(guān)斷，并不拉低第一節(jié)點(diǎn)pu的電位。第二階段s2，即輸出階段，信號輸入端input的輸入信號為低電平，第一晶體管t1關(guān)斷，第一節(jié)點(diǎn)pu繼續(xù)保持高電平，第二節(jié)點(diǎn)pd繼續(xù)保持低電平。時鐘信號端clk的輸入信號變?yōu)楦唠娖?，由于電容c的自舉效應(yīng)，第一節(jié)點(diǎn)pu的電位繼續(xù)被拉高，第一節(jié)點(diǎn)pu的高電平使第二晶體管t2開啟，信號輸出端output輸出時鐘信號端clk的信號，即柵極驅(qū)動信號，另外，第一節(jié)點(diǎn)pu電位的升高，提高了第二晶體管t2的充電能力，保證了像素充電。本階段中，輸入端中的時鐘信號端clk的輸入信號為高電平，信號輸入端input、第一復(fù)位端rst1和第二復(fù)位端rst2的輸入信號均為低電平，信號輸出端out的輸出信號為高電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。由于第一節(jié)點(diǎn)pu仍處于高電平，第八晶體管t8保持開啟，因此，第二節(jié)點(diǎn)pd仍處于低電平。第三階段s3，即復(fù)位階段，第一復(fù)位端rst1的輸入信號為高電平，第三晶體管t3和第四晶體管t4開啟，第三晶體管t3開啟對第一節(jié)點(diǎn)pu放電，將第一節(jié)點(diǎn)pu的電位拉低至第二電源端vss1的低電平，同時使第二晶體管t2關(guān)斷，降低信號輸出端output的噪聲，還使第八晶體管t8關(guān)斷；第四晶體管t4開啟對信號輸出端output放電，將信號輸出端output的電位拉低至第二電源端vss1的低電平，由于第八晶體管t8關(guān)斷，第一電源端vdd為高電平，此時，第一電源端vdd將第二節(jié)點(diǎn)pd的電位拉高，第九晶體管t9和第十晶體管t10開啟，進(jìn)一步拉低第一節(jié)點(diǎn)pu和信號輸出端output的電位。本階段中，輸入端中的第一復(fù)位端rst1的輸入信號為高電平，時鐘信號端clk、信號輸入端input和第二復(fù)位端rst2的輸入信號為低高電平，信號輸出端output的輸出信號為低電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。本實(shí)施例中，第一復(fù)位端rst1與下一級移位寄存器的信號輸出端output連接，第一復(fù)位端rst1的高電平信號是下一級移位寄存器的信號輸出端output輸出的高電平。第四階段s4，時鐘信號端clk的輸入信號為高電平，由于此時第二晶體管t2為關(guān)斷狀態(tài)，因此時鐘信號端clk的高電平無法輸出到信號輸出端output，信號輸出端output保持上階段的低電平輸出，第二節(jié)點(diǎn)pd持續(xù)為高電平，第九晶體管t9開啟，將第一節(jié)點(diǎn)pu的電位持續(xù)拉低至第二電源端vss1，以避免噪聲，第十晶體管t10開啟，將信號輸出端output的電位持續(xù)拉低至第二電源端vss1，以避免噪聲。本階段中，輸入端中的時鐘信號端clk的輸入信號為高電平，信號輸入端input、第一復(fù)位端rst1和第二復(fù)位端rst2的輸入信號均為低電平，信號輸出端output為低電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。在顯示面板關(guān)閉階段，其中，顯示面板關(guān)閉階段分為兩個階段，第一關(guān)閉階段txon1和第二關(guān)閉階段txon2。在第一關(guān)閉階段txon1中，信號輸入端input、時鐘信號端clk、第一復(fù)位端rst1、第二電源端vss1和第三電源端vss2為高電平，第一晶體管t1、第二晶體管t2、第三晶體管t3、第四晶體管t4、第七晶體管t7、第八晶體管t8、第九晶體管t9和第十晶體管t10均開啟，信號輸出端output的輸出信號為高電平。本階段中，輸入端中的信號輸入端input、時鐘信號端clk、第一復(fù)位端rst1的輸入信號為高電平，第二復(fù)位端rst2的輸入信號為低電平，信號輸出端output的輸出信號為高電平，第一電源端vdd、第二電源端vss1和第三電源端vss2為高電平。在第二關(guān)閉階段txon2中，信號輸入端input、時鐘信號端clk、第一復(fù)位端rst1、第二電源端vss1和第三電源端vss2為低電平，第二復(fù)位端rst2的輸入信號為高電平，第五晶體管t5和第六晶體管t6開啟，將第一節(jié)點(diǎn)pu和信號輸出端output的電位拉低至第三電源端vss2的低電平。本階段中，輸入端中的信號輸入端input、時鐘信號端clk、第一復(fù)位端rst1的輸入信號為低電平，第二復(fù)位端rst2的輸入信號為高電平，信號輸出端output的輸出信號為低電平，第一電源端vdd為高電平、第二電源端vss1和第三電源端vss2為低電平。本發(fā)明實(shí)施例通過第二復(fù)位端在顯示面板關(guān)閉階段將第一節(jié)點(diǎn)和信號輸出端的電位拉低，有效地降低了顯示面板從一次開/關(guān)到另一次開/關(guān)之間的輸出單元中的晶體管高電平偏壓時間以及顯示區(qū)域中晶體管的柵極高電平偏壓時間，保證了顯示面板的正常顯示，提高了顯示面板的使用壽命和工作穩(wěn)定性。實(shí)施例二基于上述實(shí)施例的發(fā)明構(gòu)思，本發(fā)明實(shí)施例提供的移位寄存器，設(shè)置在顯示面板中，包括：輸入單元、輸出單元、下拉單元、第一復(fù)位單元和第二復(fù)位單元。具體的，輸入單元，與信號輸入端input和第一節(jié)點(diǎn)pu連接，用于在信號輸入端input的控制下，向第一節(jié)點(diǎn)pu提供信號輸入端input的信號。輸出單元，與時鐘信號端clk、第一節(jié)點(diǎn)pu和信號輸出端output連接，用于在第一節(jié)點(diǎn)pu的控制下，向信號輸出端output提供時鐘信號端clk的信號。下拉單元，與第一節(jié)點(diǎn)pu、第一電源端vdd、第二電源端vss1和信號輸出端output連接，用于在第一電源端vdd的控制下，向第一節(jié)點(diǎn)pu和信號輸出端output提供第二電源端vss1的信號。第一復(fù)位單元，與第一復(fù)位端rst1、第二電源端vss1、第一節(jié)點(diǎn)pu和信號輸出端output連接，用于在第一復(fù)位端rst1的控制下，向第一節(jié)點(diǎn)pu和信號輸出端output提供第二電源端vss1的信號。第二復(fù)位單元，與第二復(fù)位端rst2、第三電源端vss2、第一節(jié)點(diǎn)pu和信號輸出端output連接，用于在顯示面板開啟階段和關(guān)閉階段，在第二復(fù)位端rst2的控制下，向第一節(jié)點(diǎn)pu和信號輸出端output提供第三電源端vss2的信號。需要了解的是，第一電源端vdd持續(xù)提供高電平信號，第二電源端vss1和第三電源端vss2持續(xù)提供低電平信號，其中，第二電源端vss1提供的低電平信號的電位主要是將晶體管進(jìn)行關(guān)斷的電位，例如：-8v，第三電源端vss2提供的低電平信號的電位主要是將晶體管的柵極電壓進(jìn)行復(fù)位的電位，例如0v，也就是說，第二電源端vss1的信號的電位小于第三電源端vss2的信號的電位。具體的，第二復(fù)位單元在顯示面板開啟階段向第一節(jié)點(diǎn)pu和信號輸出端output提供第三電源端vss2的信號能夠防止在某些特殊情況下，移位寄存器中的第一節(jié)點(diǎn)一直為高電平導(dǎo)致的顯示異常。本發(fā)明實(shí)施例提供的移位寄存器包括：用于在信號輸入端的控制下，向第一節(jié)點(diǎn)提供信號輸入端的信號的輸入單元、用于在第一節(jié)點(diǎn)的控制下，向信號輸出端提供時鐘信號端的信號的輸出單元、用于在第一電源端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號的下拉單元、用于在第一復(fù)位端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號的第一復(fù)位單元和用于在顯示面板開啟階段和關(guān)閉階段，在第二復(fù)位端的控制下，向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號的第二復(fù)位單元，本發(fā)明提供的移位寄存器通過第二復(fù)位單元在顯示面板關(guān)閉階段對第一節(jié)點(diǎn)和信號輸出端進(jìn)行復(fù)位操作，有效地降低了顯示面板從一次開/關(guān)到另一次開/關(guān)之間的輸出單元中的晶體管高電平偏壓時間以及顯示區(qū)域中晶體管的柵極高電平偏壓時間，保證了顯示面板的正常顯示，提高了顯示面板的使用壽命和工作穩(wěn)定性。圖6為本發(fā)明實(shí)施例提供的移位寄存器的另一等效電路圖，圖6中具體示出了輸入單元、輸出單元、下拉單元、第一復(fù)位單元和第二復(fù)位單元的示例性結(jié)構(gòu)。本領(lǐng)域技術(shù)人員容易理解是，以上各單元的實(shí)現(xiàn)方式不限于此，只要能夠?qū)崿F(xiàn)其各自的功能即可。輸入單元包括：第一晶體管t1；第一晶體管t1的柵極和第一極與信號輸入端input連接，第二極與第一節(jié)點(diǎn)pu連接。輸出單元包括：第二晶體管t2和電容c；第二晶體管t2的柵極與第一節(jié)點(diǎn)pu連接，第一極與時鐘信號端clk連接，第二極與信號輸出端output連接；電容c的一端與第一節(jié)點(diǎn)pu連接，另一端與信號輸出端output連接。第一復(fù)位單元包括：第三晶體管t3和第四晶體管t4；第三晶體管t3的柵極與第一復(fù)位端rst1連接，第一極與第一節(jié)點(diǎn)pu連接，第二極與第二電源端vss1連接；第四晶體管t4的柵極與第一復(fù)位端rst1連接，第一極與信號輸出端output連接，第二極與第二電源端vss1連接。第二復(fù)位單元包括：第五晶體管t5和第六晶體管t6；第五晶體管t5的柵極與第二復(fù)位端rst2連接，第一極與第一節(jié)點(diǎn)pu連接，第二極與第三電源端vss2連接；第六晶體管t6的柵極與第二復(fù)位端rst2連接，第一極與信號輸出端output連接，第二極與第三電源端vss2連接。下拉單元包括：第七晶體管t7、第八晶體管t8、第九晶體管t9、第十晶體管t10、第十一晶體管t11和第十二晶體管t12；第七晶體管t7的柵極和第一極與第一電源端vdd連接，第二極與第三節(jié)點(diǎn)pd_cn連接；第八晶體管t8的柵極與第三節(jié)點(diǎn)pd_cn連接，第一極與第一電源端vdd連接，第二極與第二節(jié)點(diǎn)pd連接；第九晶體管t9的柵極與第一節(jié)點(diǎn)pu連接，第一極與第三節(jié)點(diǎn)pd_cn連接，第二極與第二電源端vss1連接；第十晶體管t10的柵極與第一節(jié)點(diǎn)pu連接，第一極與第二節(jié)點(diǎn)pd連接，第二極與第二電源端vss1連接；第十一晶體管t11的柵極與第二節(jié)點(diǎn)pd連接，第一極與第一節(jié)點(diǎn)pu連接，第二極與第二電源端vss1連接；第十二晶體管t12的柵極與第二節(jié)點(diǎn)pd連接，第一極與信號輸出端output連接，第二極與第二電源端vss1連接。在本實(shí)施例中，晶體管t1～t12均可以為n型薄膜晶體管或p型薄膜晶體管，可以統(tǒng)一工藝流程，能夠減少工藝制程，有助于提高產(chǎn)品的良率。此外，考慮到低溫多晶硅薄膜晶體管的漏電流較小，因此，本發(fā)明實(shí)施例優(yōu)選所有晶體管為低溫多晶硅薄膜晶體管，薄膜晶體管具體可以選擇底柵結(jié)構(gòu)的薄膜晶體管或者頂柵結(jié)構(gòu)的薄膜晶體管，只要能夠?qū)崿F(xiàn)開/關(guān)功能即可。需要說明的是，電容c可以是由像素電極與公共電極構(gòu)成的液晶電容，也可以是由像素電極與公共電極構(gòu)成的液晶電容以及存儲電容構(gòu)成的等效電容，本發(fā)明對此不作限定。下面通過移位寄存器的工作過程進(jìn)一步說明本發(fā)明實(shí)施例的技術(shù)方案。如圖5和圖6所示，本發(fā)明實(shí)施例提供的移位寄存器包括12個晶體管單元(t1～t12)、1個電容單元(c)、4個輸入端(input、rst1、rst2和clk)、1個輸出端(output)和3個電源端(vdd、vss1和vss2)，其工作過程包括：在顯示面板開啟階段s0，第二復(fù)位端rst2的輸入信號為高電平，第五晶體管t5和第六晶體管t6開啟，將第一節(jié)點(diǎn)pu和信號輸出端output的電位拉低至第三電源端vss2的低電平。本階段中，輸入端中的第二復(fù)位端rst2的輸入信號為高電平，信號輸入端input、第一復(fù)位端rst1和時鐘信號端clk的輸入信號為低電平，信號輸出端output的輸出信號為低電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。第一階段s1，即輸入階段，信號輸入端input的輸入信號為高電平，第一晶體管t1開啟，將第一節(jié)點(diǎn)pu的電位拉高，對電容c進(jìn)行充電。由于第一節(jié)點(diǎn)pu的電位拉高，第九晶體管t9和第十晶體管t10保持開啟，將第二節(jié)點(diǎn)pd的電位拉低至第二電源端vss1的低電平。本階段中，輸入端中的信號輸入端input的輸入信號為高電平，第一復(fù)位端rst1、第二復(fù)位端rst2和時鐘信號端clk的輸入信號均為低電平，信號輸出端out的輸出信號為低電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。由于第二節(jié)點(diǎn)pd的電位為低電平，因此，第十一晶體管t11和第十二晶體管t12始終關(guān)斷，并不拉低第一節(jié)點(diǎn)pu的電位。第二階段s2，即輸出階段，信號輸入端input的輸入信號為低電平，第一晶體管t1關(guān)斷，第一節(jié)點(diǎn)pu繼續(xù)保持高電平，第二節(jié)點(diǎn)pd繼續(xù)保持低電平。時鐘信號端clk的輸入信號變?yōu)楦唠娖?，由于電容c的自舉效應(yīng)，第一節(jié)點(diǎn)pu的電位繼續(xù)被拉高，第一節(jié)點(diǎn)pu的高電平使第二晶體管t2開啟，信號輸出端output輸出時鐘信號端clk的信號，即柵極驅(qū)動信號，另外，第一節(jié)點(diǎn)pu電位的升高，提高了第二晶體管t2的充電能力，保證了像素充電。本階段中，輸入端中的時鐘信號端clk的輸入信號為高電平，信號輸入端input、第一復(fù)位端rst1和第二復(fù)位端rst2的輸入信號為低電平，信號輸出端out的輸出信號為高電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。由于第一節(jié)點(diǎn)pu仍處于高電平，第九晶體管t9和第十晶體管t10保持開啟，因此，第二節(jié)點(diǎn)pd仍處于低電平。第三階段s3，即復(fù)位階段，第一復(fù)位端rst1的輸入信號為高電平，第三晶體管t3和第四晶體管t4開啟，第三晶體管t3開啟對第一節(jié)點(diǎn)pu放電，將第一節(jié)點(diǎn)pu的電位拉低至第二電源端vss1的低電平，同時使第二晶體管t2關(guān)斷，降低信號輸出端output的噪聲，還使第九晶體管t9和第十晶體管t10關(guān)斷；第四晶體管t4開啟對信號輸出端output放電，將信號輸出端output的電位拉低至第二電源端vss1的低電平，由于第九晶體管t9和第十晶體管t10關(guān)斷，第一電源端vdd為高電平，第七晶體管t7和第八晶體管t8開啟，此時，第二節(jié)點(diǎn)pd的電位拉高，第十一晶體管t11和第十二晶體管t12開啟，進(jìn)一步拉低第一節(jié)點(diǎn)pu和信號輸出端output的電位。本階段中，輸入端中的第一復(fù)位端rst1的輸入信號為高電平，時鐘信號端clk、信號輸入端input、第二復(fù)位端rst2的輸入信號為低高電平，信號輸出端output的輸出信號為低電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。本實(shí)施例中，第一復(fù)位端rst1與下一級移位寄存器的信號輸出端output連接，第一復(fù)位端rst1的高電平信號是下一級移位寄存器的信號輸出端output輸出的高電平。第四階段s4，時鐘信號端clk的輸入信號為高電平，由于此時第二晶體管t2為關(guān)斷狀態(tài)，因此時鐘信號端clk的高電平無法輸出到信號輸出端output，信號輸出端output保持上階段的低電平輸出，第二節(jié)點(diǎn)pd持續(xù)為高電平，第十一晶體管t11保持開啟，將第一節(jié)點(diǎn)pu的電位持續(xù)拉低至第二電源端vss1，以避免噪聲，第十二晶體管t12開啟，將信號輸出端output的電位持續(xù)拉低至第二電源端vss1，以避免噪聲。本階段中，輸入端中的時鐘信號端clk的輸入信號為高電平，信號輸入端input、第一復(fù)位端rst1、第二復(fù)位端rst2的輸入信號均為低電平，信號輸出端output為低電平，第一電源端vdd為高電平，第二電源端vss1和第三電源端vss2為低電平。在顯示面板關(guān)閉階段，其中，顯示面板關(guān)閉階段分為兩個階段，第一關(guān)閉階段txon1和第二關(guān)閉階段txon2。在第一關(guān)閉階段txon1中，信號輸入端input、時鐘信號端clk、第一復(fù)位端rst1、第二電源端vss1和第三電源端vss2為高電平，第一晶體管t1、第二晶體管t2、第三晶體管t3、第四晶體管t4、第七晶體管t7、第八晶體管t8、第九晶體管t9、第十晶體管t10、第十一晶體管t11和第十二晶體管t12開啟，信號輸出端output的輸出信號為高電平。本階段中，輸入端中的信號輸入端input、時鐘信號端clk、第一復(fù)位端rst1的輸入信號為高電平，第二復(fù)位端rst2的輸入信號為低電平，信號輸出端output的輸出信號為高電平，第一電源端vdd、第二電源端vss1和第三電源端vss2為高電平。在第二關(guān)閉階段txon2中，信號輸入端input、時鐘信號端clk、第一復(fù)位端rst1、第二電源端vss1和第三電源端vss2為低電平，第二復(fù)位端rst2的輸入信號為高電平，第五晶體管t5和第六晶體管t6開啟，將第一節(jié)點(diǎn)pu和信號輸出端output的電位拉低至第三電源端vss2的低電平。本階段中，輸入端中的信號輸入端input、時鐘信號端clk、第一復(fù)位端rst1的輸入信號為低電平，第二復(fù)位端rst2的輸入信號為高電平，信號輸出端output的輸出信號為低電平，第一電源端vdd為高電平、第二電源端vss1和第三電源端vss2為低電平。本發(fā)明實(shí)施例通過第二復(fù)位端在顯示面板關(guān)閉階段將第一節(jié)點(diǎn)和信號輸出端的電位拉低，有效地降低了顯示面板從一次開/關(guān)到另一次開/關(guān)之間的輸出單元中的晶體管高電平偏壓時間以及顯示區(qū)域中晶體管的柵極高電平偏壓時間，保證了顯示面板的正常顯示，提高了顯示面板的使用壽命和工作穩(wěn)定性。實(shí)施例三基于上述實(shí)施例的發(fā)明構(gòu)思，圖7為本發(fā)明實(shí)施例提供的移位寄存器的驅(qū)動方法的流程圖，其中，移位寄存器包括：信號輸入端input、第一復(fù)位端rst1、第二復(fù)位端rst2、時鐘信號端clk、第一電源端vdd、第二電源端vss1、第三電源端vss2和信號輸出端output、輸入單元、輸出單元、下拉單元、第一復(fù)位單元和第二復(fù)位單元，如圖7所示，本發(fā)明實(shí)施例提供的移位寄存器的驅(qū)動方法，應(yīng)用于實(shí)施例一和實(shí)施例二提供的移位寄存器中，具體包括以下步驟：步驟100、在顯示面板開啟階段，在第二復(fù)位端的控制下，第二復(fù)位單元向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號。其中，第二復(fù)位端的輸入信號為脈沖信號，在步驟100中，第二復(fù)位端的輸入信號為高電平，第二復(fù)位單元拉低了第一節(jié)點(diǎn)和信號輸出端的電位。具體的，第二復(fù)位單元在顯示面板開啟階段拉低第一節(jié)點(diǎn)和信號輸出端output的電位能夠防止在某些特殊情況下，移位寄存器中的第一節(jié)點(diǎn)一直為高電平導(dǎo)致的顯示異常。步驟200、在信號輸入端的控制下，輸入單元向第一節(jié)點(diǎn)提供信號輸入端的信號。其中，信號輸入端的輸入信號為脈沖信號，在步驟200中，信號輸入端的輸入信號為高電平，輸入單元拉高了第一節(jié)點(diǎn)的電位。步驟300、在第一節(jié)點(diǎn)的控制下，輸出單元向信號輸出端提供時鐘信號端的信號。其中，第一節(jié)點(diǎn)在電容的自舉作用下，第一節(jié)點(diǎn)的電位進(jìn)一步升高，時鐘信號端的輸入信號為高電平，信號輸出端的輸出信號為高電平。步驟400、在第一復(fù)位端的控制下，第一復(fù)位單元向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號。其中，復(fù)位端的輸入信號為脈沖信號，在步驟400中，第一復(fù)位端的輸入信號為高電平，第一復(fù)位單元將第一節(jié)點(diǎn)和信號輸出端的電位拉低至第二電源端的低電平。步驟500、在第一電源端的控制下，下拉單元向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號。其中，第一電源端持續(xù)提供高電平，下拉單元將第一節(jié)點(diǎn)和信號輸出端的電位拉低至第二電源端的低電平。步驟600、在顯示面板關(guān)閉階段，在第二復(fù)位端的控制下，第二復(fù)位單元向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號。其中，第二復(fù)位端的輸入信號為脈沖信號，在步驟600中，第二復(fù)位端的輸入信號為高電平，第二復(fù)位單元將第一節(jié)點(diǎn)和信號輸出端的電位拉低至第三電源端的低電平。本發(fā)明實(shí)施例提供的移位寄存器的驅(qū)動方法包括：在顯示面板開啟階段，在第二復(fù)位端的控制下，第二復(fù)位單元向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號；在信號輸入端的控制下，輸入單元向第一節(jié)點(diǎn)提供信號輸入端的信號；在第一節(jié)點(diǎn)的控制下，輸出單元向信號輸出端提供時鐘信號端的信號；在第一復(fù)位端的控制下，第一復(fù)位單元向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號；在第一電源端的控制下，下拉單元向第一節(jié)點(diǎn)和信號輸出端提供第二電源端的信號；在顯示面板關(guān)閉階段，在第二復(fù)位端的控制下，第二復(fù)位單元向第一節(jié)點(diǎn)和信號輸出端提供第三電源端的信號，本發(fā)明提供的移位寄存器通過第二復(fù)位單元在顯示面板關(guān)閉階段對第一節(jié)點(diǎn)和信號輸出端進(jìn)行復(fù)位操作，有效地降低了顯示面板從一次開/關(guān)到另一次開/關(guān)之間的輸出單元中的晶體管高電平偏壓時間以及顯示區(qū)域中晶體管的柵極高電平偏壓時間，保證了顯示面板的正常顯示，提高了顯示面板的使用壽命和工作穩(wěn)定性。實(shí)施例四基于上述實(shí)施例的發(fā)明構(gòu)思，圖8為本發(fā)明實(shí)施例提供的柵極驅(qū)動電路的結(jié)構(gòu)示意圖，如圖8所示，本發(fā)明實(shí)施例提供柵極驅(qū)動電路，包括：級聯(lián)的多個移位寄存器、復(fù)位端rst、第一時鐘信號端clk1和第二時鐘信號端clk2和初始信號輸入端stv。其中，移位寄存器為實(shí)施例一和實(shí)施例二提供的移位寄存器，其實(shí)現(xiàn)原理和實(shí)現(xiàn)效果類似，在此不再贅述。具體的，每一級移位寄存器sr的第二復(fù)位端rst2與復(fù)位端rst連接。第一級移位寄存器的信號輸入端input與初始信號輸入端stv連接；第n級移位寄存器的信號輸入端input與第n-1級移位寄存器的信號輸出端output連接；第n級移位寄存器的信號輸出端output與第n-1級移位寄存器的第一復(fù)位端rst1連接；其中，n是大于等于2的正整數(shù)。在本實(shí)施例中，第奇數(shù)級移位寄存器的時鐘信號端clk與第一時鐘信號端clk1連接，第偶數(shù)級移位寄存器的時鐘信號端clk與第二時鐘信號端clk2連接。需要了解的是，第一時鐘信號端clk1的信號和第二時鐘信號端clk2的信號互為反相信號。需要說明的是，圖8中包括了第一級移位寄存器sr1、第二級移位寄存器sr2、第三級移位寄存器sr3和第四級移位寄存器sr4，其中，第一級移位寄存器sr1的信號輸入端input與初始信號輸入端stv連接，第一復(fù)位端rst1與第二級移位寄存器sr2的信號輸出端output連接，第二復(fù)位端rst2與復(fù)位端rst連接，時鐘信號端clk與第一時鐘信號端clk1連接，信號輸出端output輸出output_1；第二級移位寄存器sr2的信號輸入端input與第一級移位寄存器sr1的信號輸出端output連接，第一復(fù)位端rst1與第三級移位寄存器sr3的信號輸出端output連接，第二復(fù)位端rst2與復(fù)位端rst連接，時鐘信號端clk與第二時鐘信號端clk2連接，信號輸出端output輸出output_2，第三移位寄存器sr3和第四移位寄存器sr4中各個端的連接關(guān)系以及輸出依次類推。圖9為本發(fā)明實(shí)施例提供的柵極驅(qū)動電路的工作時序圖，如圖9所示，在顯示面板開啟階段，第二復(fù)位端rst2為高電平，將每個移位寄存器中的第一節(jié)點(diǎn)和信號輸出端output的電位拉低，在顯示面板關(guān)閉階段，第二復(fù)位端rst2為高電平，將每個移位寄存器中的第一節(jié)點(diǎn)和信號輸出端output的電位拉低。在本發(fā)明實(shí)施例的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機(jī)械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語在本發(fā)明中的具體含義。雖然本發(fā)明所揭露的實(shí)施方式如上，但所述的內(nèi)容僅為便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式及細(xì)節(jié)上進(jìn)行任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。當(dāng)前第1頁12