本發(fā)明的實施例涉及顯示技術(shù)領(lǐng)域，尤其涉及陣列基板及驅(qū)動方法、顯示面板和顯示裝置。

背景技術(shù)：

隨著顯示裝置的輕薄化，留給電路結(jié)構(gòu)(例如像素電路)的空間越來越小。如何優(yōu)化陣列基板中的電路結(jié)構(gòu)以及耦接方式，減小占用空間，是研究的重點。

此外，在越來越近的像素電路之間，耦合電容的效應(yīng)越來愈明顯，漏電流更容易產(chǎn)生，這會對于像素電路的性能產(chǎn)生影響。例如，在像素電路中，當(dāng)存儲驅(qū)動晶體管的閾值電壓的電容由于漏電流而放電時，對于驅(qū)動晶體管的閾值漂移的精確補償將會更加困難。在小空間的條件下，改進電路結(jié)構(gòu)，減小漏電流，也是研究的重點。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例提供陣列基板及驅(qū)動方法、顯示面板和顯示裝置。

本發(fā)明的第一個方面提供了一種陣列基板，包括第一像素電路，第二像素電路。第一像素電路的初始化控制端與第二像素電路的初始化控制端耦接。

在本發(fā)明的實施例中，陣列基板還包括第三像素電路。第三像素電路的數(shù)據(jù)寫入控制端與第一像素電路的初始化控制端、以及第二像素電路的初始化控制端耦接。

在本發(fā)明的實施例中，第一像素電路的初始化電壓端與第二像素電路的初始化電壓端耦接到同一條提供初始化電壓的電源線。

在本發(fā)明的實施例中，第一像素電路的發(fā)光控制端與第二像素電路的發(fā)光控制端耦接。

在本發(fā)明的實施例中，像素電路包括：初始化模塊、數(shù)據(jù)寫入模塊、補償模塊、存儲模塊、驅(qū)動模塊、發(fā)光控制模塊和發(fā)光模塊。初始化模塊與存儲模塊耦接，并且被配置為初始化存儲模塊。數(shù)據(jù)寫入模塊通過驅(qū)動模塊與存儲模塊耦接，并且被配置為將數(shù)據(jù)電壓寫入存儲模塊。補償模塊與驅(qū)動模塊、以及存儲模塊耦接，并且被配置為將驅(qū)動模塊的閾值電壓寫入存儲模塊。存儲模塊與驅(qū)動模塊耦接，并且被配置為存儲用于驅(qū)動模塊的驅(qū)動電壓。驅(qū)動模塊通過發(fā)光控制模塊與發(fā)光模塊耦接，并且被配置為根據(jù)存儲模塊存儲的驅(qū)動電壓驅(qū)動發(fā)光模塊發(fā)光。發(fā)光控制模塊與驅(qū)動模塊、以及發(fā)光模塊耦接，并且被配置為控制驅(qū)動模塊對于發(fā)光模塊的驅(qū)動。

在本發(fā)明的實施例中，初始化模塊包括第一晶體管。第一晶體管的控制極與初始化控制端耦接，第一極與存儲模塊耦接，第二極與初始化電壓端耦接。

在本發(fā)明的實施例中，第一晶體管是雙柵極晶體管。

在本發(fā)明的實施例中，初始化模塊還包括第二晶體管。第二晶體管的控制極與初始化控制端耦接，第一極與初始化電壓端耦接，第二極與發(fā)光模塊耦接。

在本發(fā)明的實施例中，數(shù)據(jù)寫入模塊包括第三晶體管。第三晶體管的控制極與數(shù)據(jù)寫入控制端耦接，第一極與驅(qū)動模塊耦接，第二極與數(shù)據(jù)電壓端耦接。

在本發(fā)明的實施例中，補償模塊包括第四晶體管。第四晶體管的控制極與數(shù)據(jù)寫入控制端耦接，第一極和第二極分別與驅(qū)動模塊耦接。

在本發(fā)明的實施例中，存儲模塊包括第一電容。第一電容的第一極與第一驅(qū)動電壓端耦接，第二極與驅(qū)動模塊耦接。

在本發(fā)明的實施例中，驅(qū)動模塊包括第五晶體管。第五晶體管的控制極與存儲模塊耦接，第一極通過發(fā)光控制模塊與第一驅(qū)動電壓端耦接，第二極通過發(fā)光控制模塊與發(fā)光模塊耦接。

在本發(fā)明的實施例中，發(fā)光控制模塊包括第六晶體管、第七晶體管。第六晶體管的控制極與發(fā)光控制端耦接，第一極與驅(qū)動模塊耦接，第二極與發(fā)光模塊耦接。第七晶體管的控制極與發(fā)光控制端耦接，第一極與第一驅(qū)動電壓端耦接，第二極與驅(qū)動模塊耦接。

在本發(fā)明的實施例中，發(fā)光模塊包括有機發(fā)光二極管oled。有機發(fā)光二極管oled的第一極通過發(fā)光控制模塊與驅(qū)動模塊耦接，第二極與第二驅(qū)動電壓端耦接。

本發(fā)明的第二個方面提供了一種陣列基板的驅(qū)動方法，用于驅(qū)動上述的陣列基板，包括：同時初始化第一像素電路和第二像素電路；將數(shù)據(jù)電壓寫入第一像素電路；將數(shù)據(jù)電壓寫入第二像素電路；控制第一像素電路發(fā)光；以及控制第二像素電路發(fā)光。

在本發(fā)明的實施例中，同時控制第一像素電路和第二像素電路發(fā)光。

在本發(fā)明的實施例中，響應(yīng)于將數(shù)據(jù)電壓寫入第三像素電路，同時初始化第一像素電路和第二像素電路。

本發(fā)明的第三個方面提供了一種顯示面板，包括上述的陣列基板。

本發(fā)明的第四個方面提供了一種顯示裝置，包括上述的顯示面板。

根據(jù)本發(fā)明的實施例的陣列基板及驅(qū)動方法、顯示面板和顯示裝置，可以減少信號線的數(shù)量，并且減少占用的空間。

附圖說明

為了更清楚地說明本發(fā)明的實施例的技術(shù)方案，下面將對實施例的附圖進行簡要說明，應(yīng)當(dāng)知道，以下描述的附圖僅僅涉及本發(fā)明的一些實施例，而非對本發(fā)明的限制，其中：

圖1是陣列基板中兩個像素電路的示意性的框圖；

圖2是陣列基板中三個像素電路的示意性的框圖；

圖3是像素電路的示意性的框圖；

圖4是像素電路的示意性的電路結(jié)構(gòu)圖；

圖5是像素電路的驅(qū)動方法的示意性的流程圖；

圖6是像素電路的示意性的時序圖；

圖7是陣列基板中兩個像素電路的示意性的電路結(jié)構(gòu)圖；

圖8是陣列基板的驅(qū)動方法的示意性的流程圖；

圖9是陣列基板的示意性的時序圖。

具體實施方式

為了使本發(fā)明的實施例的技術(shù)方案更加清楚，下面將結(jié)合附圖，對本發(fā)明的實施例的技術(shù)方案進行清楚、完整的描述。顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例。基于所描述的本發(fā)明的實施例，本領(lǐng)域技術(shù)人員在無需創(chuàng)造性勞動的前提下所獲得的所有其他實施例，也都屬于本發(fā)明保護的范圍。

圖1是陣列基板中兩個像素電路的示意性的框圖。本發(fā)明的實施例提供一種陣列基板，包括多個像素電路。作為示例，圖1示出了其中的兩個像素電路，即第一像素電路101、以及第二像素電路102。第一像素電路101的初始化控制端r1與第二像素電路102的初始化控制端r2可以相互耦接。耦接的方式包括直接或者間接的電連接。

在本發(fā)明的實施例中，第一像素電路101的初始化控制端r1與第二像素電路102的初始化控制端r2相互耦接，可以在相同的控制信號的作用下同時進行初始化。這可以減少信號線的數(shù)量，并且減少占用的空間。

圖2是陣列基板中三個像素電路的示意性的框圖。如圖2所示，陣列基板的多個像素電路還包括第三像素電路103，第三像素電路103的數(shù)據(jù)寫入控制端dw3與第一像素電路101的初始化控制端r1、以及第二像素電路102的初始化控制端r2耦接。在對于第三像素電路103寫入數(shù)據(jù)時，可以同時對于第一像素電路101和第二像素電路102進行初始化，以優(yōu)化時序。這可以進一步減少信號線的數(shù)量，并且減少占用的空間。

圖2中還示出了第一像素電路101和第二像素電路102的初始化電壓端int耦接到同一條提供初始化電壓的電源線。相比較于將第一像素電路101和第二像素電路102分別耦接到不同的提供初始化電壓的電源線，這可以進一步減少信號線的數(shù)量，并且減少占用的空間。

圖2中還示出了第一像素電路101的發(fā)光控制端em1與第二像素電路102的發(fā)光控制端em2可以相互耦接。第一像素電路101和第二像素電路102可以在相同的控制信號的作用下同時進行發(fā)光。這可以進一步減少信號線的數(shù)量，并且減少占用的空間。

作為示例，第一像素電路101的數(shù)據(jù)寫入控制端和第二像素電路102的數(shù)據(jù)寫入控制端沒有耦接在一起，這可以實現(xiàn)第一像素電路101和第二像素電路102對于同一條數(shù)據(jù)線的分時復(fù)用。

圖3是像素電路的示意性的框圖。像素電路包括：初始化模塊1、數(shù)據(jù)寫入模塊2、補償模塊3、存儲模塊4、驅(qū)動模塊5、發(fā)光控制模塊6和發(fā)光模塊7。初始化模塊1與存儲模塊4耦接，并且被配置為初始化存儲模塊4。數(shù)據(jù)寫入模塊2通過驅(qū)動模塊5與存儲模塊4耦接，并且被配置為將數(shù)據(jù)電壓寫入存儲模塊4。補償模塊3與驅(qū)動模塊5、以及存儲模塊4耦接，并且被配置為將驅(qū)動模塊5的閾值電壓寫入存儲模塊4。存儲模塊4與驅(qū)動模塊5耦接，并且被配置為存儲用于驅(qū)動模塊5的驅(qū)動電壓。驅(qū)動模塊5通過發(fā)光控制模塊6與發(fā)光模塊7耦接，并且被配置為根據(jù)存儲模塊4存儲的驅(qū)動電壓驅(qū)動發(fā)光模塊7發(fā)光。發(fā)光控制模塊6與驅(qū)動模塊5、以及發(fā)光模塊7耦接，并且被配置為控制驅(qū)動模塊5對于發(fā)光模塊7的驅(qū)動。

圖4是像素電路的示意性的電路結(jié)構(gòu)圖。如圖4所示，作為示例，初始化模塊1包括第一晶體管t1，第一晶體管t1的控制極與初始化控制端r耦接，第一極與存儲模塊4耦接，第二極與初始化電壓端int耦接。初始化模塊1還可以包括第二晶體管t2，第二晶體管t2的控制極與初始化控制端r耦接，第一極與初始化電壓端int耦接，第二極與發(fā)光模塊7耦接。數(shù)據(jù)寫入模塊2包括第三晶體管t3，第三晶體管t3的控制極與數(shù)據(jù)寫入控制端dw耦接，第一極與驅(qū)動模塊5耦接，第二極與數(shù)據(jù)電壓端data耦接。補償模塊3包括第四晶體管t4，第四晶體管t4的控制極與數(shù)據(jù)寫入控制端dw耦接，第一極和第二極分別與驅(qū)動模塊5耦接。存儲模塊4包括第一電容c1，第一電容c1的第一極與第一驅(qū)動電壓端dd耦接，第二極與驅(qū)動模塊5耦接。驅(qū)動模塊5包括第五晶體管t5，第五晶體管t5的控制極與存儲模塊4耦接，第一極通過發(fā)光控制模塊6與第一驅(qū)動電壓端dd耦接，第二極通過發(fā)光控制模塊6與發(fā)光模塊7耦接。發(fā)光控制模塊6包括第六晶體管t6、第七晶體管t7；第六晶體管t6的控制極與發(fā)光控制端em耦接，第一極與驅(qū)動模塊5耦接，第二極與發(fā)光模塊7耦接；第七晶體管t7的控制極與發(fā)光控制端em耦接，第一極與第一驅(qū)動電壓端dd耦接，第二極與驅(qū)動模塊5耦接。發(fā)光模塊7包括有機發(fā)光二極管oled；有機發(fā)光二極管oled的第一極通過發(fā)光控制模塊6與驅(qū)動模塊5耦接，第二極與第二驅(qū)動電壓端ss耦接。

具體而言，初始化控制端r包括第一子初始化控制端r01、第二子初始化控制端r02。第一晶體管t1的控制極與第一子初始化控制端r01耦接，第一極與第二電容c1的第二極耦接，第二極與初始化電壓端int耦接。第二晶體管t2的控制極與第二子初始化控制端r02耦接，第一極與初始化電壓端int耦接，第二極與有機發(fā)光二極管oled的第一極耦接。第三晶體管t3的控制極與數(shù)據(jù)寫入控制端dw耦接，第一極與第五晶體管t5的第一極耦接，第二極與數(shù)據(jù)電壓端data耦接。第四晶體管t4的控制極與數(shù)據(jù)寫入控制端dw耦接，第一極與第五晶體管t5的控制極耦接，第二極與第五晶體管t5的第二極耦接。第一電容c1的第一極與第一驅(qū)動電壓端dd耦接，第二極與第五晶體管t5的控制極耦接。第五晶體管t5的控制極與第一電容c1的第二極耦接，第一極與第七晶體管t7的第二極耦接，第二極與第六晶體管t6的第一極耦接。第六晶體管t6的控制極與發(fā)光控制端em耦接，第一極與第五晶體管t5的第二極耦接，第二極與有機發(fā)光二極管oled的第一極耦接。第七晶體管t7的控制極與發(fā)光控制端em耦接，第一極與第一驅(qū)動電壓端dd耦接，第二極與第五晶體管t5的第一極耦接。有機發(fā)光二極管oled的第一極與第六晶體管t6的第二極耦接，第二極與第二驅(qū)動電壓端ss耦接。

第一電容c1的第二極(圖中的n點)的電壓的初始化由第一晶體管t1進行，這在數(shù)據(jù)寫入之前完成即可。有機發(fā)光二極管oled的第一極的電壓的初始化由第二晶體管t2在發(fā)光之前，這在發(fā)光之前完成即可。兩者的初始化可以同時進行，也可以分別進行。因此，第一晶體管t1的控制極和第二晶體管t2的控制極可以相互耦接，也可以相互分開。圖4中示出了第一晶體管t1、第二晶體管t2的控制極沒有相互耦接的情況。此外，即使在沒有相互耦接的情況下，第一晶體管t1、第二晶體管t2的控制極也可以接收相同的控制信號，以同時進行初始化。

作為示例，晶體管的控制極可以是柵極，第一極可以是源極和漏極中的任意一個，第二極可以是源極和漏極中的另一個。發(fā)光二極管oled的第一極可以是正極和負極中的任意一個，第二極可以是正極和負極中的另一個。

在本發(fā)明的實施例中，第一晶體管t1可以是雙柵極晶體管，以減小漏電流，從而防止第一電容c1中存儲的與閾值相關(guān)的電壓因為流經(jīng)第一晶體管t1的漏電流而產(chǎn)生漂移，也可以更好的防止第一像素電路101和第二像素電路102之間的相互影響。這可以在小空間的條件下，提高對于閾值電壓進行補償?shù)男Ч?/p>

圖5是像素電路的驅(qū)動方法的示意性的流程圖。圖6是像素電路的示意性的時序圖。以下，結(jié)合圖5和圖6對于像素電路的工作過程進行說明。為了便于說明，以像素電路中的晶體管均為p型晶體管為例。應(yīng)當(dāng)理解，像素電路中的晶體管也可以部分或者全部替換為n型晶體管。

如圖5所示，像素電路的驅(qū)動方法包括：步驟s501，初始化；步驟s502，數(shù)據(jù)寫入；步驟s503，發(fā)光。

如圖6所示，在步驟s501中，向第一子初始化控制端r01施加低電平的電壓。第一子初始化控制端r01與初始化模塊1中的第一晶體管t1的控制極耦接，因此，低電平的電壓使得第一晶體管t1導(dǎo)通以耦接初始化電壓端int和存儲模塊4中的第一電容c1的第二極。第一電容c1的第二極(圖中的n點)的電壓被初始化為從初始化電壓端int提供的初始化電壓。作為示例，初始化電壓可以是電源地的電壓。

此外，向數(shù)據(jù)寫入控制端dw施加高電平的電壓，以截至第三晶體管t3、以及第四晶體管t4，防止數(shù)據(jù)電壓端data的電壓對于n點電壓的影響。向發(fā)光控制端em施加高電平的電壓，以截至第六晶體管t6、以及第七晶體管t7，防止第一驅(qū)動電壓端dd、第二驅(qū)動電壓端ss的電壓對于n點電壓的影響。

在該示例中，還可以同時向第二子初始化控制端r02施加低電平的電壓，以簡化時序。第二子初始化控制端r02與初始化模塊1中的第二晶體管t2的控制極耦接，因此，低電平的電壓使得第二晶體管t2導(dǎo)通以耦接初始化電壓端int和發(fā)光模塊7中的有機發(fā)光二極管oled的第一極。有機發(fā)光二極管oled的第一極的電壓被初始化為從初始化電壓端int提供的初始化電壓。

應(yīng)當(dāng)理解，此處的“低電平”的電壓意在說明該電壓是可以使得p型晶體管導(dǎo)通的有效電壓，而并不是對于電壓的幅值的限制，例如，低電平的電壓的幅值可以是0，也可以是負值。同理，“高電平”的電壓意在說明該電壓是可以使得p型晶體管截至的無效電壓，而并不是對于電壓的幅值的限制。

在步驟s502中，向數(shù)據(jù)寫入控制端dw施加低電平的電壓。數(shù)據(jù)寫入控制端dw與數(shù)據(jù)寫入模塊2中的第三晶體管t3、補償模塊3中的第四晶體管t4的控制極耦接，因此，低電平的電壓使得第三晶體管t3、第四晶體管t4導(dǎo)通。由于在步驟s501中，n點的電壓被初始化為低電壓，因此，第五晶體管t5也導(dǎo)通。數(shù)據(jù)電壓端data與第五晶體管t5的第一極耦接，并且，經(jīng)由第三晶體管t3、第五晶體管t5、第四晶體管t4與第五晶體管t5的控制極(n點)耦接。根據(jù)這樣的耦接方式，第五晶體管t5的第一極與控制極之間存在電壓差，這一電壓差即閾值電壓。即，n點的電壓變化為vn＝vdata–vth，其中，vn表示n點的電壓，vdata表示數(shù)據(jù)電壓端data的電壓，vth表示第五晶體管t5的閾值電壓。這一電壓被第一電容c1保持。

此外，向第一子初始化控制端r01、第二子初始化控制端r02施加高電平的電壓，以截至第一晶體管t1、以及第二晶體管t2，防止初始化電壓端int的電壓對于n點電壓的影響。向發(fā)光控制端em施加高電平的電壓，以截至第六晶體管t6、以及第七晶體管t7，防止第一驅(qū)動電壓端dd、第二驅(qū)動電壓端ss的電壓對于n點電壓的影響。

在步驟s503中，向發(fā)光控制端em施加低電平的電壓。發(fā)光控制端em與發(fā)光控制模塊6的第六晶體管t6、以及第七晶體管t7的控制極耦接，因此，低電平的電壓使得第六晶體管t6、以及第七晶體管t7導(dǎo)通。第一驅(qū)動電壓端dd經(jīng)過第七晶體管t7與第五晶體管t5的第一極耦接，第一驅(qū)動電壓端dd的電壓vdd被施加到第五晶體管t5的第一極。第五晶體管t5的控制極的電壓vn＝vdata–vth。因此，第五晶體管t5產(chǎn)生的驅(qū)動電流i＝k[vdd–(vdata–vth)–vth]²＝k(vdd–vdata)²，其中k是與第五晶體管t5的物理結(jié)構(gòu)相關(guān)的常數(shù)。驅(qū)動電流i與閾值電壓vth無關(guān)。

在第一晶體管t1是雙柵極晶體管時，可以進一步減小漏電流，從而防止第一電容c1中存儲的與閾值相關(guān)的電壓vn因為流經(jīng)第一晶體管t1的漏電流而產(chǎn)生漂移。這可以在小空間的條件下，提高對于閾值電壓進行補償?shù)男Ч?/p>

此外，向第一子初始化控制端r01、第二子初始化控制端r02施加高電平的電壓，以截至第一晶體管t1、以及第二晶體管t2，防止初始化電壓端int的電壓對于驅(qū)動電流i的影響。向數(shù)據(jù)寫入控制端dw施加高電平的電壓，以截至第三晶體管t3、以及第四晶體管t4，防止數(shù)據(jù)電壓端data的電壓對于驅(qū)動電流i的影響。

有機發(fā)光二極管oled在驅(qū)動電流i的驅(qū)動下發(fā)光。

圖7是陣列基板中兩個像素電路的示意性的電路結(jié)構(gòu)圖。如圖7所示，作為示例，第一像素電路101的第一子初始化控制端r101與第二像素電路102的第一子初始化控制端r201耦接，并且與第三像素電路103(未圖示)的數(shù)據(jù)寫入控制端dw3耦接。這可以減少信號線的數(shù)量，并且減少占用的空間。

在圖7中，第一像素電路101的第二子初始化控制端r102可以與第三像素電路103(未圖示)的數(shù)據(jù)寫入控制端dw3耦接，或者與第一像素電路101的數(shù)據(jù)寫入控制端dw1耦接，只要能夠在第一像素電路101的有機發(fā)光二極管oled發(fā)光之前完成初始化即可。第二像素電路102的第二子初始化控制端r202可以與第三像素電路103(未圖示)數(shù)據(jù)寫入控制端dw3耦接，或者與第一像素電路101的數(shù)據(jù)寫入控制端dw1耦接，或者與第二像素電路102的數(shù)據(jù)寫入控制端dw2耦接，只要能夠在第二像素電路102的有機發(fā)光二極管oled發(fā)光之前完成初始化即可。這也可以減少信號線的數(shù)量，并且減少占用的空間。

第一像素電路101的發(fā)光控制端em1與第二像素電路102的發(fā)光控制端em2耦接，第一像素電路101的初始化電壓端與第二像素電路102的初始化電壓端耦接到同一條提供初始化電壓的電源線，以進一步減少信號線的數(shù)量，并且減少占用的空間。

圖8是陣列基板的驅(qū)動方法的示意性的流程圖。圖9是陣列基板的示意性的時序圖。以下，結(jié)合圖8和圖9對于陣列基板的工作過程進行說明，并且，主要以第一像素電路101和第二像素電路102為例進行說明。

第一像素電路101、第二像素電路102可以是相鄰的兩個像素電路。作為示例，在逐行掃描的陣列基板中，第一像素電路101和第二像素電路102可以是同一列中的相鄰兩個像素電路。在分組進行行掃描的陣列基板中，例如，在奇數(shù)行、偶數(shù)行分別進行掃描的陣列基板中，第一像素電路101和第二像素電路102可以是同一組中的同一列中的相鄰兩個像素電路，例如，奇數(shù)行的同一列中的相鄰兩個像素電路。同理，第三像素電路103、第一像素電路101、第二像素電路102可以是相鄰的三個像素電路。

如圖8所示，陣列基板的驅(qū)動方法包括：步驟s801，同時初始化第一像素電路101和第二像素電路102；步驟s802，將數(shù)據(jù)電壓寫入第一像素電路101，將數(shù)據(jù)電壓寫入第二像素電路102；步驟s803，控制第一像素電路101發(fā)光，控制第二像素電路102發(fā)光。

在本發(fā)明的實施例中，可以同時控制第一像素電路101和第二像素電路102發(fā)光。

在本發(fā)明的實施例中，可以響應(yīng)于將數(shù)據(jù)電壓寫入第三像素電路103，同時初始化第一像素電路101和第二像素電路102。

如圖9所示，在步驟s801中，向耦接在一起的第三像素電路103的數(shù)據(jù)寫入控制端dw3、第一像素電路101的第一子初始化控制端r101、以及第二像素電路102的第一子初始化控制端r201施加有效電壓，即低電平的電壓。在第三像素電路103進行數(shù)據(jù)寫入時(參見圖5中所示的步驟s502)，使得第一像素電路101以及第二像素電路102進行初始化(參見圖5中所示的步驟s501)。

在步驟s802中，對于第一像素電路101以及第二像素電路102分別進行數(shù)據(jù)寫入(參見圖5中的所示的步驟s502)。即，步驟s802包括步驟s8021，對于第一像素電路101進行數(shù)據(jù)寫入；以及步驟s8022，對于第二像素電路102進行數(shù)據(jù)寫入。在步驟s8021中，向第一像素電路101的數(shù)據(jù)寫入控制端dw1施加有效電壓，即低電平的電壓。在步驟s8022中，向第二像素電路102的數(shù)據(jù)寫入控制端dw2施加有效電壓，即低電平的電壓。

在步驟s802中，分別對于第一像素電路101和第二像素電路102進行數(shù)據(jù)寫入，有利于數(shù)據(jù)線的復(fù)用，即，第一像素電路101的數(shù)據(jù)電壓端data以及第二像素電路102的數(shù)據(jù)電壓端data可以耦接到同一根數(shù)據(jù)線。應(yīng)當(dāng)理解，如果第一像素電路101的數(shù)據(jù)電壓端data以及第二像素電路102的數(shù)據(jù)電壓端data分別耦接到不同的數(shù)據(jù)線，則可以同時對于第一像素電路101和第二像素電路102進行數(shù)據(jù)寫入。

參見圖5以及圖6，在進行數(shù)據(jù)寫入的同時，第一電容c1存儲了第五晶體管t5的閾值電壓vth。

在步驟s801和步驟s802中，始終向耦接在一起的第一像素電路101的發(fā)光控制端em1和第二像素電路102的發(fā)光控制端em2施加無效電壓，即高電平的電壓，以防止有機發(fā)光二極管oled發(fā)光。

在步驟s803中，向耦接在一起的第一像素電路101的發(fā)光控制端em1和第二像素電路102的發(fā)光控制端em2施加有效電壓，即低電平的電壓。第一像素電路101和第二像素電路102中的有機發(fā)光二極管oled發(fā)光(參見圖5中的所示的步驟s503)。

參見圖5以及圖6，有機發(fā)光二極管oled的驅(qū)動電流i與閾值電壓vth無關(guān)。

在本發(fā)明的實施例中，第一像素電路101和第二像素電路102的驅(qū)動同步進行，減少了需要的信號，能夠減少柵極驅(qū)動陣列(goa)的級數(shù)，節(jié)省了電路結(jié)構(gòu)占用空間。

根據(jù)本發(fā)明的實施例的陣列基板及驅(qū)動方法、顯示面板和顯示裝置，可以減少像素電路需要的信號線的數(shù)量，并且減少占用的空間。此外，還可以減少驅(qū)動需要的信號，減少柵極驅(qū)動陣列(goa)的級數(shù)，進一步節(jié)省電路結(jié)構(gòu)占用的空間。

可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實質(zhì)的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。