本發(fā)明涉及電子顯示器技術(shù)領(lǐng)域，尤其涉及一種共柵晶體管、像素電路、驅(qū)動(dòng)方法及顯示器。

背景技術(shù)：

在電路設(shè)計(jì)中，共柵晶體管是一種常見的晶體管結(jié)構(gòu)，例如常見的鏡像晶體管便是一種特殊的共柵晶體管，在恒流源電路、差分電路等電路中都有至少一組鏡像晶體管的結(jié)構(gòu)。反應(yīng)在電路制作上，就是兩個(gè)獨(dú)立的晶體管，二者柵極相互電連接。

然而，共柵晶體管為一組晶體管，其在電路制作上占用了兩個(gè)晶體管的位置，從而增大了所屬電路在電路板上的面積，不利于提高電路板的集成度。

綜上所述，現(xiàn)有的共柵晶體管存在著占用面積過大的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種共柵晶體管、像素電路、驅(qū)動(dòng)方法及顯示器，用以解決現(xiàn)有的共柵晶體管存在的占用面積過大的問題。

本發(fā)明實(shí)施例提供一種共柵晶體管，包括：

第一摻雜區(qū)、第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)；

第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)通過第一摻雜區(qū)間接連通，且第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)、第五摻雜區(qū)與第一摻雜區(qū)均為異型摻雜。

可選的，第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)中存在至少兩組位置結(jié)構(gòu)中心對(duì)稱且電學(xué)性質(zhì)完全相同的摻雜區(qū)，位置結(jié)構(gòu)中心對(duì)稱且電學(xué)性質(zhì)完全相同的摻雜區(qū)構(gòu)成共柵晶體管的一組源極摻雜區(qū)或一組漏極摻雜區(qū)。

可選的，第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)的電學(xué)性質(zhì)完全相同，且組合后的兩組摻雜區(qū)相對(duì)于第一摻雜區(qū)呈中心對(duì)稱分布。

可選的，共柵晶體管還包括：絕緣介質(zhì)，

絕緣介質(zhì)填充第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)之間的區(qū)域。

本發(fā)明實(shí)施例提供一種像素電路，包含如上述的共柵晶體管，包括：補(bǔ)償單元、驅(qū)動(dòng)單元、發(fā)光單元、電容及外接電源；

補(bǔ)償單元通過第一節(jié)點(diǎn)與驅(qū)動(dòng)單元電連接；外接電源、驅(qū)動(dòng)單元及發(fā)光單元依次串聯(lián)連接；電容位于第一節(jié)點(diǎn)和外接電源之間；

補(bǔ)償單元外接數(shù)據(jù)信號(hào)和第一掃描信號(hào)，補(bǔ)償單元用于在第一掃描信號(hào)的作用下，將第一節(jié)點(diǎn)的電壓置為第一電壓，第一電壓為通過補(bǔ)償單元中的補(bǔ)償晶體管對(duì)數(shù)據(jù)信號(hào)的電壓進(jìn)行補(bǔ)償后的電壓；

電容，用于保持第一節(jié)點(diǎn)的電壓為第一電壓；

驅(qū)動(dòng)單元外接第一控制信號(hào)，驅(qū)動(dòng)單元用于根據(jù)第一控制信號(hào)，產(chǎn)生驅(qū)動(dòng)電流驅(qū)動(dòng)發(fā)光單元發(fā)光；驅(qū)動(dòng)電流根據(jù)第一電壓、外接電源和驅(qū)動(dòng)單元中驅(qū)動(dòng)晶體管的閾值電壓得到；驅(qū)動(dòng)晶體管與補(bǔ)償晶體管為共柵晶體管。

可選的，還包括初始化單元；

初始化單元位于第一節(jié)點(diǎn)和發(fā)光單元之間，初始化單元外接第二掃描信號(hào)和初始化電壓；

初始化單元，用于在第二掃描信號(hào)的控制下，利用初始化電壓初始化第一節(jié)點(diǎn)和發(fā)光單元。

本發(fā)明實(shí)施例提供一種像素電路驅(qū)動(dòng)方法，應(yīng)用于如上述的像素電路，包括：

數(shù)據(jù)寫入階段，控制第一掃描信號(hào)開啟補(bǔ)償單元，補(bǔ)償單元將第一節(jié)點(diǎn)的電壓置為第一電壓；并控制第一控制信號(hào)關(guān)閉驅(qū)動(dòng)單元，發(fā)光單元不發(fā)光；電容保持第一節(jié)點(diǎn)的電壓為第一電壓；其中，第一電壓為通過補(bǔ)償單元中的補(bǔ)償晶體管對(duì)數(shù)據(jù)信號(hào)的電壓進(jìn)行補(bǔ)償后的電壓；

發(fā)光階段，控制第一掃描信號(hào)關(guān)閉補(bǔ)償單元，并控制第一控制信號(hào)開啟驅(qū)動(dòng)單元，驅(qū)動(dòng)單元產(chǎn)生驅(qū)動(dòng)電流驅(qū)動(dòng)發(fā)光單元發(fā)光；驅(qū)動(dòng)電流根據(jù)第一電壓、外接電源和驅(qū)動(dòng)單元中驅(qū)動(dòng)晶體管的閾值電壓得到；電容處于保持狀態(tài)。

可選的，在數(shù)據(jù)寫入階段之前，還包括：

初始化階段，控制第二掃描信號(hào)開啟初始化單元，初始化單元利用初始化電壓初始化第一節(jié)點(diǎn)和發(fā)光單元，電容保持初始化電壓；控制第一掃描信號(hào)關(guān)閉補(bǔ)償單元并控制第一控制信號(hào)關(guān)閉驅(qū)動(dòng)單元。

可選的，在數(shù)據(jù)寫入階段，還包括：控制第二掃描信號(hào)關(guān)閉初始化單元；

在發(fā)光階段，還包括：控制第二掃描信號(hào)關(guān)閉初始化單元。

本發(fā)明實(shí)施例提供一種顯示器，包括如上述的鏡像晶體管和像素電路。

綜上，本發(fā)明實(shí)施例提供一種共柵晶體管、像素電路、驅(qū)動(dòng)方法及顯示器，包括：第一摻雜區(qū)、第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)；第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)通過第一摻雜區(qū)間接連通，且第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)、第五摻雜區(qū)與第一摻雜區(qū)均為異型摻雜。采用上述方案，第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)中的兩組摻雜區(qū)構(gòu)成共柵晶體管的一組源極摻雜區(qū)或一組漏極摻雜區(qū)，位于中間的第一摻雜區(qū)作為柵極摻雜區(qū)，使得共柵晶體管中的兩個(gè)晶體管共用一個(gè)柵極摻雜區(qū)，不僅可以節(jié)省一個(gè)柵極摻雜區(qū)，而且，由于兩個(gè)晶體管的柵極為同一個(gè)柵極摻雜區(qū)，還可以使兩個(gè)晶體管的柵極電學(xué)參數(shù)保持一致，兩個(gè)晶體管的共柵效果更加理想。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例提供的一種共柵晶體管結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的一種以中心對(duì)稱軸對(duì)稱的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的另一種第一摻雜區(qū)的實(shí)現(xiàn)形式示意圖；

圖4為本發(fā)明實(shí)施例提供的一種完全對(duì)稱共柵晶體管結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的一種絕緣介質(zhì)分布示意圖；

圖6為本發(fā)明實(shí)施例提供的一種像素電路架構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例提供的一種具有初始化功能的像素電路架構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例提供的一種驅(qū)動(dòng)單元結(jié)構(gòu)示意圖；

圖9為本發(fā)明實(shí)施例提供的一種像素電路驅(qū)動(dòng)方法流程示意圖；

圖10為本發(fā)明實(shí)施例提供的一種驅(qū)動(dòng)信號(hào)示意圖；

圖11為本發(fā)明實(shí)施例提供的一種驅(qū)動(dòng)信號(hào)示意圖；

圖12為本發(fā)明實(shí)施例提供的一種像素電路的可行的實(shí)現(xiàn)方式之一；

圖13為本發(fā)明實(shí)施例提供的一種像素電路的可行的實(shí)現(xiàn)方式之一；

圖14為本發(fā)明實(shí)施例提供的一種顯示器結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部份實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明實(shí)施例提供一種共柵晶體管，包括：第一摻雜區(qū)、第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)；第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)通過第一摻雜區(qū)間接連通，且第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)、第五摻雜區(qū)與第一摻雜區(qū)均為異型摻雜。具體使用過程中，第一摻雜區(qū)作為兩個(gè)共柵晶體管的共用柵極摻雜區(qū)，第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)任意兩兩組合構(gòu)成一個(gè)晶體管的源極摻雜區(qū)和漏極摻雜區(qū)，在使用時(shí)，可利用外接電路根據(jù)實(shí)際的使用需求對(duì)第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)進(jìn)行組合。

可選的，第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)中存在至少兩組位置結(jié)構(gòu)中心對(duì)稱且電學(xué)性質(zhì)完全相同的摻雜區(qū)，位置結(jié)構(gòu)中心對(duì)稱且電學(xué)性質(zhì)完全相同的摻雜區(qū)構(gòu)成共柵晶體管的一組源極摻雜區(qū)或一組漏極摻雜區(qū)，這樣便可以獲得一組互為鏡像關(guān)系的鏡像晶體管。

圖1為本發(fā)明實(shí)施例提供的一種共柵晶體管結(jié)構(gòu)示意圖，如圖1所示，基板b1上生長(zhǎng)制作有第一摻雜區(qū)d1、第二摻雜區(qū)d2、第三摻雜區(qū)d3、第四摻雜區(qū)d4和第五摻雜區(qū)d5；假設(shè)圖1所示的晶體管為p型金屬氧化物半導(dǎo)體晶體管(positivechannelmetaloxidesemiconductor，pmos)，則第二摻雜區(qū)d2、第三摻雜區(qū)d3、第四摻雜區(qū)d4和第五摻雜區(qū)d5通過第一摻雜區(qū)d1間接連通，且第二摻雜區(qū)d2、第三摻雜區(qū)d3、第四摻雜區(qū)d4、第五摻雜區(qū)d5為p型摻雜，第一摻雜區(qū)d1為n型摻雜；可選的，第二摻雜區(qū)d2、第三摻雜區(qū)d3、第四摻雜區(qū)d4和第五摻雜區(qū)d5中，第二摻雜區(qū)d2與第四摻雜區(qū)d4構(gòu)成一組摻雜區(qū)相對(duì)于第三摻雜區(qū)d3與第五摻雜區(qū)d5構(gòu)成的一組摻雜區(qū)之間，位置結(jié)構(gòu)以中心點(diǎn)a0對(duì)稱，而且，這兩組摻雜區(qū)之間具有相同的電學(xué)性質(zhì)，包括由摻雜濃度、摻雜區(qū)的位置、摻雜區(qū)的結(jié)構(gòu)等等。使用時(shí)，第二摻雜區(qū)d2和第四摻雜區(qū)d4可以作為一組鏡像晶體管的兩個(gè)源極摻雜區(qū)或者漏極摻雜區(qū)，而第三摻雜區(qū)d3和第五摻雜區(qū)d5可以作為另外兩個(gè)電極的摻雜區(qū)。對(duì)于一組共柵晶體管中的一個(gè)晶體管，可以由第二摻雜區(qū)d2、第五摻雜區(qū)d5和第一摻雜區(qū)d1構(gòu)成，第一摻雜區(qū)d1為該晶體管的柵極，第二摻雜區(qū)d2和第五摻雜區(qū)d5分別為該晶體管的源極和漏極，而該組共柵晶體管中的另一個(gè)晶體管可由第三摻雜區(qū)d3、第四摻雜區(qū)d4和第一摻雜區(qū)d1構(gòu)成，第一摻雜區(qū)d1為該晶體管的柵極，第三摻雜區(qū)d3和第四摻雜區(qū)d4分別為該晶體管的源極和漏極。

應(yīng)理解，上述實(shí)施例中，中心對(duì)稱即包括了如圖1所示的以中心點(diǎn)對(duì)稱的結(jié)構(gòu)，也包括了以中心對(duì)稱軸對(duì)稱的對(duì)稱結(jié)構(gòu)，如圖2所示，為本發(fā)明實(shí)施例提供的一種以中心對(duì)稱軸對(duì)稱的結(jié)構(gòu)示意圖，如圖2所示，第二摻雜區(qū)d2與第四摻雜區(qū)d4構(gòu)成一組摻雜區(qū)相對(duì)于第三摻雜區(qū)d3與第五摻雜區(qū)d5構(gòu)成的一組摻雜區(qū)之間以對(duì)稱軸a1a2對(duì)稱。此外，圖1和圖2中的第一摻雜區(qū)d1只是本發(fā)明實(shí)施例提供的一種第一摻雜區(qū)d1的具體實(shí)現(xiàn)形式，在具體實(shí)施過程中，第一摻雜區(qū)也可以是其它符合本發(fā)明實(shí)施例方案的其它形狀，如圖3所示，為本發(fā)明實(shí)施例提供的另一種第一摻雜區(qū)的實(shí)現(xiàn)形式示意圖，第一摻雜區(qū)d1也可以是連接第二摻雜區(qū)d2、第三摻雜區(qū)d3、第四摻雜區(qū)d4和第五摻雜區(qū)d5的方形摻雜區(qū)。

在圖1、圖2或圖3所示的共柵晶體管的基礎(chǔ)上，可選的，第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)的電學(xué)性質(zhì)完全相同，且組合后的兩組摻雜區(qū)相對(duì)于第一摻雜區(qū)呈中心對(duì)稱分布。圖4為本發(fā)明實(shí)施例提供的一種完全對(duì)稱共柵晶體管結(jié)構(gòu)示意圖，如圖4所示，第二摻雜區(qū)d2、第三摻雜區(qū)d3、第四摻雜區(qū)d4和第五摻雜區(qū)d5的位置、形狀、結(jié)構(gòu)、以及摻雜濃度完全相同，且四個(gè)摻雜區(qū)至今任一兩兩組合獲得的兩組摻雜區(qū)相對(duì)應(yīng)第一摻雜區(qū)d1中心對(duì)稱分布。例如，如圖4所示，第二摻雜區(qū)d2與第三摻雜區(qū)d3構(gòu)成的組合與第四摻雜區(qū)d4和第五摻雜區(qū)d5構(gòu)成的組合相對(duì)于第一摻雜區(qū)d1中心對(duì)稱分布，第二摻雜區(qū)d2與第四摻雜區(qū)d4構(gòu)成的組合與第三摻雜區(qū)d3和第五摻雜區(qū)d5構(gòu)成的組合也相對(duì)于第一摻雜區(qū)d1中心對(duì)稱分布。具體使用過程中，一組共柵晶體管中的兩個(gè)晶體管的源極和漏極如何劃分可由實(shí)際電路設(shè)計(jì)情況通過外接電路連接五個(gè)摻雜區(qū)上對(duì)應(yīng)的電極對(duì)第二摻雜區(qū)d2與第四摻雜區(qū)d4構(gòu)成的組合與第三摻雜區(qū)d3和第五摻雜區(qū)d5四個(gè)摻雜區(qū)進(jìn)行功能上的劃分。第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)的電學(xué)性質(zhì)完全相同，且組合后的兩組摻雜區(qū)相對(duì)于第一摻雜區(qū)呈中心對(duì)稱分布，使得通過共柵晶體管獲取鏡像晶體管的電極劃分形式更加多樣，所獲得的鏡像晶體管能夠靈活適應(yīng)多種電路的設(shè)計(jì)結(jié)構(gòu)中的連接需求。

可選的，所述共柵晶體管還包括：絕緣介質(zhì)，絕緣介質(zhì)填充第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)之間的區(qū)域。圖5為本發(fā)明實(shí)施例提供的一種絕緣介質(zhì)分布示意圖，如圖5所示，絕緣介質(zhì)填充了第二摻雜區(qū)d2、第三摻雜區(qū)d3、第四摻雜區(qū)d4和第五摻雜區(qū)d5之間的區(qū)域，絕緣介質(zhì)不僅可以限制第二摻雜區(qū)d2、第三摻雜區(qū)d3、第四摻雜區(qū)d4和第五摻雜區(qū)d5中的載流子在與第一摻雜區(qū)d1構(gòu)成的通路中流動(dòng)，還可以起到對(duì)五個(gè)摻雜區(qū)的保護(hù)與支撐作用。

需指出的是，本發(fā)明實(shí)施例只從共柵晶體管中摻雜區(qū)的角度對(duì)本發(fā)明實(shí)施例所提供的一種共柵晶體管的結(jié)構(gòu)進(jìn)行了介紹，實(shí)際使用過程中，共柵晶體管還可以包括其它附加結(jié)構(gòu)，例如，位于各摻雜區(qū)上的金屬電極層以實(shí)現(xiàn)共柵晶體管與外界電路的電連接。

綜上，本發(fā)明實(shí)施例提供一種共柵晶體管，包括：第一摻雜區(qū)、第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)；第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)通過第一摻雜區(qū)間接連通，且第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)、第五摻雜區(qū)與第一摻雜區(qū)均為異型摻雜。采用上述方案，第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)中的兩組摻雜區(qū)構(gòu)成共柵晶體管的一組源極摻雜區(qū)或一組漏極摻雜區(qū)，位于中間的第一摻雜區(qū)作為柵極摻雜區(qū)，使得共柵晶體管中的兩個(gè)晶體管共用一個(gè)柵極摻雜區(qū)，不僅可以節(jié)省一個(gè)柵極摻雜區(qū)，而且，由于兩個(gè)晶體管的柵極為同一個(gè)柵極摻雜區(qū)，還可以使兩個(gè)晶體管的柵極電學(xué)參數(shù)更加接近，兩個(gè)晶體管的共柵效果更加理想。

基于相同的技術(shù)構(gòu)思，本發(fā)明實(shí)施例提供一種像素電路，包含上述任一實(shí)施例所公開的共柵晶體管，包括：補(bǔ)償單元、驅(qū)動(dòng)單元、發(fā)光單元、電容及外接電源；補(bǔ)償單元通過第一節(jié)點(diǎn)與驅(qū)動(dòng)單元電連接；外接電源、驅(qū)動(dòng)單元及發(fā)光單元依次串聯(lián)連接；電容位于第一節(jié)點(diǎn)和外接電源之間；補(bǔ)償單元外接數(shù)據(jù)信號(hào)和第一掃描信號(hào)，補(bǔ)償單元用于在第一掃描信號(hào)的作用下，將第一節(jié)點(diǎn)的電壓置為第一電壓，第一電壓為通過補(bǔ)償單元中的補(bǔ)償晶體管對(duì)數(shù)據(jù)信號(hào)的電壓進(jìn)行補(bǔ)償后的電壓；電容，用于保持第一節(jié)點(diǎn)的電壓為第一電壓；驅(qū)動(dòng)單元外接第一控制信號(hào)，驅(qū)動(dòng)單元用于根據(jù)第一控制信號(hào)，產(chǎn)生驅(qū)動(dòng)電流驅(qū)動(dòng)發(fā)光單元發(fā)光；驅(qū)動(dòng)電流根據(jù)第一電壓、外接電源和驅(qū)動(dòng)單元中驅(qū)動(dòng)晶體管的閾值電壓得到；驅(qū)動(dòng)晶體管與補(bǔ)償晶體管為共柵晶體管。

圖6為本發(fā)明實(shí)施例提供的一種像素電路架構(gòu)示意圖，如圖3所示，像素電路包括補(bǔ)償單元1、驅(qū)動(dòng)單元2、電容c3、發(fā)光單元el4以及外接電源elvdd，補(bǔ)償單元1通過第一節(jié)點(diǎn)n1與驅(qū)動(dòng)單元2電連接；外接電源elvdd、驅(qū)動(dòng)單元2及發(fā)光單元el4依次串聯(lián)連接；電容c3位于第一節(jié)點(diǎn)n1和外接電源elvdd之間；補(bǔ)償單元1外接數(shù)據(jù)信號(hào)data和第一掃描信號(hào)sn，補(bǔ)償單元1用于在第一掃描信號(hào)sn的作用下，將第一節(jié)點(diǎn)n1的電壓置為第一電壓，即(vdata+vtht1)，其中，vtht1為補(bǔ)償單元1中補(bǔ)償晶體管的閾值電壓；電容c3，用于保持第一節(jié)點(diǎn)n1的電壓為第一電壓(vdata+vtht1)；驅(qū)動(dòng)單元2外接第一控制信號(hào)en，當(dāng)?shù)谝豢刂菩盘?hào)en控制驅(qū)動(dòng)單元2開啟時(shí)，驅(qū)動(dòng)單元2產(chǎn)生驅(qū)動(dòng)電流驅(qū)動(dòng)發(fā)光單元el4發(fā)光；驅(qū)動(dòng)電流根據(jù)第一電壓、外接電源elvdd和驅(qū)動(dòng)單元2中驅(qū)動(dòng)晶體管的閾值電壓得到，由公式一可知，此時(shí)，流經(jīng)發(fā)光單元el4的驅(qū)動(dòng)電流iel4的大小如公式三所示。

其中，velvdd為外接電源elvdd的電壓，vn1為第一電壓，vtht2為驅(qū)動(dòng)晶體管的閾值電壓。由于驅(qū)動(dòng)晶體管和補(bǔ)償晶體管為共柵晶體管，因此驅(qū)動(dòng)晶體管的閾值電壓與補(bǔ)償晶體管t1的閾值電壓變化趨勢(shì)相同，即vtht1-vtht2＝a，a為常數(shù)。從而，公式三可以進(jìn)一步變形為：

從而消除了驅(qū)動(dòng)晶體管閾值電流對(duì)發(fā)光二極管的影響。此外，在如圖3所示的像素電路中，數(shù)據(jù)信號(hào)data接入補(bǔ)償單元1，elvdd接入驅(qū)動(dòng)單元2，使得，在數(shù)據(jù)寫入階段數(shù)據(jù)信號(hào)data由補(bǔ)償單元1寫入第一節(jié)點(diǎn)n1，在發(fā)光階段，elvdd接入驅(qū)動(dòng)單元2，數(shù)據(jù)信號(hào)data與外接電源elvdd相互隔離，從而避免了外接電源elvdd對(duì)數(shù)據(jù)信號(hào)data的影響，提高了發(fā)光晶體管的發(fā)光穩(wěn)定性。具體實(shí)施過程中，本發(fā)明實(shí)施例對(duì)補(bǔ)償單元1和驅(qū)動(dòng)單元2的內(nèi)部結(jié)構(gòu)并不作具體限定，只要滿足上述實(shí)施例中補(bǔ)償單元1和驅(qū)動(dòng)單元2的功能及交互關(guān)系的像素電路都應(yīng)包含于本發(fā)明實(shí)施例中。

可選的，驅(qū)動(dòng)晶體管和補(bǔ)償晶體管為鏡像晶體管，二者具有相同的閾值電壓，即vtht1＝vtht2，此時(shí)，公式四可進(jìn)一步簡(jiǎn)化為公式二所示關(guān)系。

在上述像素電路中，補(bǔ)償單元外接數(shù)據(jù)信號(hào)，驅(qū)動(dòng)單元外接外接電源，使得在數(shù)據(jù)寫入階段，數(shù)據(jù)信號(hào)通過補(bǔ)償單元中的補(bǔ)償晶體管進(jìn)行補(bǔ)償，將補(bǔ)償晶體管的閾值電壓補(bǔ)償至數(shù)據(jù)信號(hào)的電壓從而獲得第一電壓。由于補(bǔ)償單元并沒有外接外接電源，從而避免了外接電源對(duì)數(shù)據(jù)信號(hào)的影響。而且，驅(qū)動(dòng)晶體管與補(bǔ)償晶體管為共柵晶體管，二者具有相同的閾值電壓變化趨勢(shì)，因此將補(bǔ)償晶體管的閾值電壓補(bǔ)償至數(shù)據(jù)信號(hào)的電壓相當(dāng)于將驅(qū)動(dòng)晶體管的閾值電壓補(bǔ)償至數(shù)據(jù)信號(hào)的電壓，從而保證了像素電路的閾值補(bǔ)償功能。因此，本發(fā)明實(shí)施例可以在實(shí)現(xiàn)像素電路的閾值補(bǔ)償功能的同時(shí)，避免外接電源對(duì)數(shù)據(jù)信號(hào)的影響，提高發(fā)光二極管的發(fā)光穩(wěn)定性。

可選的，本發(fā)明實(shí)施例所提供的像素電路中還包括初始化單元，如圖7所示，為本發(fā)明實(shí)施例提供的一種具有初始化功能的像素電路架構(gòu)示意圖，圖7中，初始化單元5位于第一節(jié)點(diǎn)n1和發(fā)光單元el4之間，外接第二掃描信號(hào)sn-1和初始化電壓vin。當(dāng)?shù)诙呙栊盘?hào)sn-1開啟初始化單元時(shí)，初始化單元便將初始化電壓輸出至第一節(jié)點(diǎn)n1和發(fā)光單元el4，電容c3放電，直至電壓降到vin，從而實(shí)現(xiàn)了第一節(jié)點(diǎn)n1和發(fā)光單元el4的初始化。初始化可以釋放n1處的電壓，確保接下來的數(shù)據(jù)寫入階段中，數(shù)據(jù)信號(hào)可以寫入n1節(jié)點(diǎn)。發(fā)明實(shí)施例對(duì)初始化單元5的內(nèi)部結(jié)構(gòu)并不做具體限定，只要滿足上述實(shí)施例中初始化單元5的功能及其與補(bǔ)償單元1和驅(qū)動(dòng)單元2的交互關(guān)系的像素電路都應(yīng)包含于本發(fā)明實(shí)施例中。具體實(shí)施過程中，vin可以是一個(gè)單獨(dú)的初始化信號(hào)，也可以是第二掃描信號(hào)sn-1，此時(shí)，第二掃描信號(hào)sn-1開啟第一初始化晶體管t6和第二初始化晶體管t7時(shí)，第一初始化晶體管t6和第二初始化晶體管t7處于飽和狀態(tài)，第二掃描信號(hào)經(jīng)第一初始化晶體管t6和第二初始化晶體管t7分別輸入第一節(jié)點(diǎn)n1和發(fā)光單元el4的陽極直至第一初始化晶體管t6和第二初始化晶體管t7截止，從而完成對(duì)第一節(jié)點(diǎn)n1和發(fā)光單元el4的初始化。

可選的，本發(fā)明實(shí)施例還提供一種可行的驅(qū)動(dòng)單元的實(shí)現(xiàn)方式，如圖8所示，為本發(fā)明實(shí)施例提供的一種驅(qū)動(dòng)單元結(jié)構(gòu)示意圖，圖8所示的像素電路中，驅(qū)動(dòng)單元2包括驅(qū)動(dòng)晶體管t2和發(fā)光控制晶體管t4；發(fā)光控制晶體管t4的第一電極外接外接電源elvdd；發(fā)光控制晶體管t4的第二電極與驅(qū)動(dòng)晶體管t2的第一電極電連接，發(fā)光控制晶體管t4的柵極外接第一控制信號(hào)en；驅(qū)動(dòng)晶體管t2的柵極與補(bǔ)償單元1電連接；驅(qū)動(dòng)晶體管t2第二電極與發(fā)光單元el4電連接。當(dāng)en開啟發(fā)光控制晶體管t4時(shí)，外接電源elvdd經(jīng)發(fā)光控制晶體管t4與驅(qū)動(dòng)晶體管t2的第一電極連通，驅(qū)動(dòng)晶體管t2根據(jù)柵極電壓和外接電源elvdd產(chǎn)生驅(qū)動(dòng)電流，驅(qū)動(dòng)電流經(jīng)發(fā)光控制晶體管輸入發(fā)光單元el4并驅(qū)動(dòng)el4發(fā)光。

基于相同的技術(shù)構(gòu)思，本發(fā)明實(shí)施例還提供一種像素電路驅(qū)動(dòng)方法，可以驅(qū)動(dòng)上述任一實(shí)施例所公開的像素電路。圖9為本發(fā)明實(shí)施例提供的一種像素電路驅(qū)動(dòng)方法流程示意圖，如圖9所示，包括：

s901：數(shù)據(jù)寫入階段，控制第一掃描信號(hào)開啟補(bǔ)償單元，補(bǔ)償單元將第一節(jié)點(diǎn)的電壓置為第一電壓；并控制第一控制信號(hào)關(guān)閉驅(qū)動(dòng)單元，發(fā)光單元不發(fā)光；電容保持第一節(jié)點(diǎn)的電壓為第一電壓；其中，第一電壓為通過補(bǔ)償單元中的補(bǔ)償晶體管對(duì)數(shù)據(jù)信號(hào)的電壓進(jìn)行補(bǔ)償后的電壓；

s902：發(fā)光階段，控制第一掃描信號(hào)關(guān)閉補(bǔ)償單元，并控制第一控制信號(hào)開啟驅(qū)動(dòng)單元，驅(qū)動(dòng)單元產(chǎn)生驅(qū)動(dòng)電流驅(qū)動(dòng)發(fā)光單元發(fā)光；驅(qū)動(dòng)電流根據(jù)第一電壓、外接電源和驅(qū)動(dòng)單元中驅(qū)動(dòng)晶體管的閾值電壓得到；電容處于保持狀態(tài)。

具體實(shí)施過程中，上述實(shí)施例可以驅(qū)動(dòng)如圖6所示的像素電路?？蛇x的，通過控制補(bǔ)償單元1、驅(qū)動(dòng)單元2中的晶體管的導(dǎo)通實(shí)現(xiàn)對(duì)補(bǔ)償單元1和驅(qū)動(dòng)單元2的開啟或關(guān)閉，此時(shí)，圖6所示的像素電路對(duì)應(yīng)的驅(qū)動(dòng)信號(hào)如圖10所示，為本發(fā)明實(shí)施例提供的一種驅(qū)動(dòng)信號(hào)示意圖，圖10中的驅(qū)動(dòng)信號(hào)包括了第一掃描信號(hào)sn和第一控制信號(hào)en兩種，并公開了當(dāng)圖6所示的電路中補(bǔ)償單元1和驅(qū)動(dòng)單元2的晶體管為p型金屬氧化物半導(dǎo)體晶體管(positivechannelmetaloxidesemiconductor，pmos)時(shí)，第一掃描信號(hào)sn和第一控制信號(hào)en的時(shí)序。

在數(shù)據(jù)寫入階段，如圖10所示，第一掃描信號(hào)sn為低電平，補(bǔ)償單元1開啟，第一控制信號(hào)en為高電平，驅(qū)動(dòng)單元2關(guān)閉。補(bǔ)償單元1將數(shù)據(jù)信號(hào)data寫入第一節(jié)點(diǎn)n1，電容c3開始充電直至第一節(jié)點(diǎn)n1的電壓被置為第一電壓(vdata+vtht1)。之后，補(bǔ)償單元1中的補(bǔ)償晶體管截止，電容c3保持第一節(jié)點(diǎn)n1的電壓為第一電壓(vdata+vtht1)。

在發(fā)光階段，如圖10所示，第一掃描信號(hào)sn為高電平，補(bǔ)償單元1關(guān)閉，第一控制信號(hào)en為低電平，驅(qū)動(dòng)單元2開啟。驅(qū)動(dòng)單元2產(chǎn)生驅(qū)動(dòng)電流驅(qū)動(dòng)發(fā)光單元el4發(fā)光。由于第一節(jié)點(diǎn)的電壓為第一電壓(vdata+vtht1)，可以對(duì)驅(qū)動(dòng)單元2中的驅(qū)動(dòng)晶體管的柵極電壓進(jìn)行閾值補(bǔ)償，使得驅(qū)動(dòng)電流不再受驅(qū)動(dòng)晶體管閾值漂移的影響。

與圖7所示的像素電路相對(duì)應(yīng)的，本發(fā)明實(shí)施例還提供另一種像素電路驅(qū)動(dòng)方法。圖11為本發(fā)明實(shí)施例提供的一種驅(qū)動(dòng)信號(hào)示意圖，如圖11所示，驅(qū)動(dòng)信號(hào)包括第一掃描信號(hào)sn、第二掃描信號(hào)sn-1以及第一控制信號(hào)en。此外，還公開了當(dāng)圖7所示的電路中補(bǔ)償單元1、驅(qū)動(dòng)單元2和初始化單元5的晶體管為pmos晶體管時(shí)，第一掃描信號(hào)sn、第二掃描信號(hào)sn-1和第一控制信號(hào)en的時(shí)序，在數(shù)據(jù)寫入階段之前，還應(yīng)包括初始化階段，具體為：

初始化階段，控制第二掃描信號(hào)sn-1開啟初始化單元5，初始化單元5利用初始化電壓vin初始化第一節(jié)點(diǎn)n1和發(fā)光單元el4，電容c3保持初始化電壓vin；控制第一掃描信號(hào)sn關(guān)閉補(bǔ)償單元1并控制第一控制信號(hào)en關(guān)閉驅(qū)動(dòng)單元2。

數(shù)據(jù)寫入階段，如圖11所示，第一掃描信號(hào)sn為低電平，補(bǔ)償單元1開啟，第一控制信號(hào)en為高電平，驅(qū)動(dòng)單元2關(guān)閉，第二掃描信號(hào)sn-1為高電平，初始化單元關(guān)閉。補(bǔ)償單元1將數(shù)據(jù)信號(hào)data寫入第一節(jié)點(diǎn)n1，電容c3開始充電直至第一節(jié)點(diǎn)n1的電壓被置為第一電壓(vdata+vtht1)。之后，補(bǔ)償單元1中的補(bǔ)償晶體管截止，電容c3保持第一節(jié)點(diǎn)n1的電壓為第一電壓(vdata+vtht1)。

在發(fā)光階段，如圖11所示，第一掃描信號(hào)sn為高電平，補(bǔ)償單元1關(guān)閉，第二掃描信號(hào)sn-1為高電平，初始化單元關(guān)閉，第一控制信號(hào)en為低電平，驅(qū)動(dòng)單元2開啟。驅(qū)動(dòng)單元2產(chǎn)生驅(qū)動(dòng)電流驅(qū)動(dòng)發(fā)光單元el4發(fā)光。由于第一節(jié)點(diǎn)的電壓為第一電壓(vdata+vtht1)，可以對(duì)驅(qū)動(dòng)單元2中的驅(qū)動(dòng)晶體管的柵極電壓進(jìn)行閾值補(bǔ)償，使得驅(qū)動(dòng)電流不再受驅(qū)動(dòng)晶體管閾值漂移的影響。

本發(fā)明實(shí)施例提供了一種共柵晶體管，并以此共柵晶體管在現(xiàn)有閾值補(bǔ)償電路的基礎(chǔ)上進(jìn)一步優(yōu)化，避免了外接電源對(duì)數(shù)據(jù)信號(hào)的影響，使發(fā)光二極管的發(fā)光更加穩(wěn)定。以下以pmos為例介紹幾種具體的實(shí)現(xiàn)方式，需指出的是，對(duì)以下幾種具體實(shí)施方式的變形，如變形后獲得的nmos或coms電路也應(yīng)落入本發(fā)明實(shí)施例的保護(hù)范圍內(nèi)，本申請(qǐng)不對(duì)所有變形后的像素電路一一列舉，只針對(duì)其中幾種像素電路進(jìn)行介紹以解釋本發(fā)明實(shí)施例所公開的技術(shù)方案。

(實(shí)施例一)

圖12為本發(fā)明實(shí)施例提供的一種像素電路的可行的實(shí)現(xiàn)方式之一，如圖12所示，補(bǔ)償單元包括數(shù)據(jù)選通晶體管t3、補(bǔ)償晶體管t1和開關(guān)晶體管t5，驅(qū)動(dòng)單元包括驅(qū)動(dòng)晶體管t2、發(fā)光控制晶體管t4，初始化單元包括第一初始化晶體管t6和第二初始化晶體管t7。

補(bǔ)償單元中，數(shù)據(jù)選通晶體管t3的漏極與補(bǔ)償晶體管t1的源極電連接，數(shù)據(jù)選通晶體管t3的源極與數(shù)據(jù)信號(hào)data電連接；數(shù)據(jù)選通晶體管t3的柵極與第一掃描信號(hào)sn電連接；補(bǔ)償晶體管t1的柵極通過第一節(jié)點(diǎn)n1與驅(qū)動(dòng)晶體管t2的柵極電連接，補(bǔ)償晶體管t1的漏極與開關(guān)晶體管t5的源極電連接。開關(guān)晶體管t5的漏極與補(bǔ)償晶體管t1的柵極電連接，開關(guān)晶體管t5的柵極與第一掃描信號(hào)sn電連接。

驅(qū)動(dòng)單元中，驅(qū)動(dòng)晶體管t2源極外接外接電源elvdd；驅(qū)動(dòng)晶體管t2漏極與發(fā)光控制晶體管t4的源極電連接；發(fā)光控制晶體管t4的漏極與發(fā)光單元el4電連接，發(fā)光控制晶體管t4的柵極外接第一控制信號(hào)en。

初始化單元中，第一初始化晶體管t6的源極外接初始化電壓vin；第一初始化晶體管t6的漏極與第一節(jié)點(diǎn)n1電連接；第一初始化晶體管t6的柵極與第二掃描信號(hào)sn-1電連接；第二初始化晶體管t7的源極外接初始化電壓vin；第二初始化晶體管t7的漏極與發(fā)光單元el4電連接；第二初始化晶體t7管的柵極與第二掃描信號(hào)sn-1電連接。

電容c3位于第一節(jié)點(diǎn)n1和外接電源elvdd之間。

根據(jù)如圖11所示的驅(qū)動(dòng)信號(hào)，圖12所示像素電路的驅(qū)動(dòng)方法為：

初始化階段，第一掃描信號(hào)sn為高電平，致使數(shù)據(jù)選通晶體管t3和開關(guān)晶體管t5截止，補(bǔ)償單元關(guān)閉。第一控制信號(hào)en為高電平，致使發(fā)光控制晶體管t4截止，驅(qū)動(dòng)單元關(guān)閉。第二控制信號(hào)sn-1為低電平，致使第一初始化晶體管t6和第二初始化晶體管t7導(dǎo)通，t6將初始化電壓傳遞至第一節(jié)點(diǎn)n1，從而將第一節(jié)點(diǎn)n1初始化，t7將初始化電壓vin傳遞至發(fā)光單元el4，從而將發(fā)光單元el4初始化。

數(shù)據(jù)寫入階段，第一掃描信號(hào)sn為低電平，致使數(shù)據(jù)選通晶體管t3和開關(guān)晶體管t5導(dǎo)通，補(bǔ)償單元開啟。第一控制信號(hào)en為高電平，致使發(fā)光控制晶體管t4截止，驅(qū)動(dòng)單元關(guān)閉。第二掃描信號(hào)sn-1為高電平，致使第一初始化晶體管t6和第二初始化晶體管t7截止，初始化單元關(guān)閉。數(shù)據(jù)信號(hào)data經(jīng)數(shù)據(jù)選通晶體管t3到達(dá)補(bǔ)償晶體管t1的源極，由于開關(guān)晶體管t5導(dǎo)通，補(bǔ)償晶體管t1工作在飽和區(qū)，數(shù)據(jù)信號(hào)data被寫入第一節(jié)點(diǎn)n1直至第一節(jié)點(diǎn)n1的電壓到達(dá)第一電壓(vdata+vtht1)后，補(bǔ)償晶體管t1截止。

發(fā)光階段，第一掃描信號(hào)sn為高電平，致使數(shù)據(jù)選通晶體管t3和開關(guān)晶體管t5截止，補(bǔ)償單元關(guān)閉。第一控制信號(hào)en為低電平，致使發(fā)光控制晶體管t4導(dǎo)通，驅(qū)動(dòng)單元開啟。第二掃描信號(hào)sn-1為高電平，致使第一初始化晶體管t6和第二初始化晶體管t7截止，初始化單元關(guān)閉。驅(qū)動(dòng)晶體管t2產(chǎn)生驅(qū)動(dòng)電流驅(qū)動(dòng)發(fā)光單元el4發(fā)光。由于第一節(jié)點(diǎn)的電壓為第一電壓(vdata+vtht1)，可以對(duì)驅(qū)動(dòng)晶體管的柵極電壓進(jìn)行閾值補(bǔ)償，使得驅(qū)動(dòng)電流不再受驅(qū)動(dòng)晶體管t2閾值漂移的影響。

(實(shí)施例二)

圖13為本發(fā)明實(shí)施例提供的一種像素電路的可行的實(shí)現(xiàn)方式之一，如圖13所示，補(bǔ)償單元包括數(shù)據(jù)選通晶體管t3和補(bǔ)償晶體管t1，驅(qū)動(dòng)單元包括驅(qū)動(dòng)晶體管t2、發(fā)光控制晶體管t4，初始化單元包括第一初始化晶體管t6和第二初始化晶體管t7。

補(bǔ)償單元中，數(shù)據(jù)選通晶體管t3的漏極與補(bǔ)償晶體管t1的源極電連接，數(shù)據(jù)選通晶體管t3的源極與數(shù)據(jù)信號(hào)data電連接；數(shù)據(jù)選通晶體管t3的柵極與第一掃描信號(hào)sn電連接；補(bǔ)償晶體管t1的柵極通過第一節(jié)點(diǎn)n1與驅(qū)動(dòng)晶體管t2的柵極電連接，補(bǔ)償晶體管t1的漏極與補(bǔ)償晶體管t1的柵極電連接。

驅(qū)動(dòng)單元中，驅(qū)動(dòng)晶體管t2源極外接外接電源elvdd；驅(qū)動(dòng)晶體管t2漏極與發(fā)光控制晶體管t4的源極電連接；發(fā)光控制晶體管t4的漏極與發(fā)光單元el4電連接，發(fā)光控制晶體管t4的柵極外接第一控制信號(hào)en。

初始化單元中，第一初始化晶體管t6的源極外接初始化電壓vin；第一初始化晶體管t6的漏極與第一節(jié)點(diǎn)n1電連接；第一初始化晶體管t6的柵極與第二掃描信號(hào)sn-1電連接；第二初始化晶體管t7的源極外接初始化電壓vin；第二初始化晶體管t7的漏極與發(fā)光單元el4電連接；第二初始化晶體t7管的柵極與第二掃描信號(hào)sn-1電連接。

電容c3位于第一節(jié)點(diǎn)n1和外接電源elvdd之間。

根據(jù)如圖11所示的驅(qū)動(dòng)信號(hào)，圖13所示像素電路的驅(qū)動(dòng)方法為：

初始化階段，第一掃描信號(hào)sn為高電平，致使數(shù)據(jù)選通晶體管t3截止，補(bǔ)償單元關(guān)閉。第一控制信號(hào)en為高電平，致使發(fā)光控制晶體管t4截止，驅(qū)動(dòng)單元關(guān)閉。第二控制信號(hào)sn-1為低電平，致使第一初始化晶體管t6和第二初始化晶體管t7導(dǎo)通，t6將初始化電壓傳遞至第一節(jié)點(diǎn)n1，從而將第一節(jié)點(diǎn)n1初始化，t7將初始化電壓vin傳遞至發(fā)光單元el4，從而將發(fā)光單元el4初始化。

數(shù)據(jù)寫入階段，第一掃描信號(hào)sn為低電平，致使數(shù)據(jù)選通晶體管t3導(dǎo)通，補(bǔ)償單元開啟。第一控制信號(hào)en為高電平，致使發(fā)光控制晶體管t4截止，驅(qū)動(dòng)單元關(guān)閉。第二掃描信號(hào)sn-1為高電平，致使第一初始化晶體管t6和第二初始化晶體管t7截止，初始化單元關(guān)閉。數(shù)據(jù)信號(hào)data經(jīng)數(shù)據(jù)選通晶體管t3到達(dá)補(bǔ)償晶體管t1的源極，由于補(bǔ)償晶體管t1的漏極和柵極短接，補(bǔ)償晶體管t1工作在飽和區(qū)，數(shù)據(jù)信號(hào)data被寫入第一節(jié)點(diǎn)n1直至第一節(jié)點(diǎn)n1的電壓到達(dá)第一電壓(vdata+vtht1)后，補(bǔ)償晶體管t1截止。

發(fā)光階段，第一掃描信號(hào)sn為高電平，致使數(shù)據(jù)選通晶體管t3截止，補(bǔ)償單元關(guān)閉。第一控制信號(hào)en為低電平，致使發(fā)光控制晶體管t4導(dǎo)通，驅(qū)動(dòng)單元開啟。第二掃描信號(hào)sn-1為高電平，致使第一初始化晶體管t6和第二初始化晶體管t7截止，初始化單元關(guān)閉。驅(qū)動(dòng)晶體管t2產(chǎn)生驅(qū)動(dòng)電流驅(qū)動(dòng)發(fā)光單元el4發(fā)光。由于第一節(jié)點(diǎn)的電壓為第一電壓(vdata+vtht1)，可以對(duì)驅(qū)動(dòng)晶體管的柵極電壓進(jìn)行閾值補(bǔ)償，使得驅(qū)動(dòng)電流不再受驅(qū)動(dòng)晶體管t2閾值漂移的影響。

在上述實(shí)施例一和實(shí)施例二中，還有以下幾點(diǎn)需特別指出：

(1)第二初始化晶體管t7也可以外接第一掃描信號(hào)或者第三掃描信號(hào)，使得第一節(jié)點(diǎn)n1的初始化和發(fā)光單元el4的初始化可以不同時(shí)進(jìn)行，從而防止同時(shí)對(duì)第一節(jié)點(diǎn)n1和發(fā)光單元el4初始化時(shí)，初始化電壓vin造成的瞬時(shí)電流過大，燒壞像素電路或?yàn)橄袼仉娐饭╇姷墓╇婋娐贰?/p>

(2)圖12中的補(bǔ)償單元也可以只保留補(bǔ)償晶體管t1和開關(guān)晶體管t5而省略數(shù)據(jù)選通晶體管t3，宗旨是補(bǔ)償單元中至少有開關(guān)晶體管t5和數(shù)據(jù)選通晶體管t3中的至少一個(gè)。

(3)初始化單元中第一初始化晶體管t6和第二初始化晶體管t7也可以采用以下連接方式：第一初始化晶體管t6的第一電極與第一節(jié)點(diǎn)n1電連接，第一初始化晶體管t6的柵極外接第二掃描信號(hào)sn-1，第一初始化晶體管t6的第二電極與發(fā)光單元el4電連接，第二初始化晶體管t7的第一電極與發(fā)光單元el4電連接，第二初始化晶體管t7的第二電極外接初始化電壓vin，第二初始化晶體管t7的柵極外接第二掃描信號(hào)sn-1；第一初始化晶體管t6和第二初始化晶體管t7為一個(gè)雙柵晶體管，采用一個(gè)雙柵晶體管代替原來的t6和t7使得像素電路中的晶體管數(shù)量減少，從而簡(jiǎn)化了電路。

基于相同的技術(shù)構(gòu)思，本發(fā)明實(shí)施例還提供一種顯示器，采用如上述任一實(shí)施例所提供的像素電路，如圖14所示，為本發(fā)明實(shí)施例提供的一種顯示器結(jié)構(gòu)示意圖，圖14中，顯示器包含一個(gè)n×m的像素電路陣列，掃描驅(qū)動(dòng)單元產(chǎn)生掃描信號(hào)s0、s1、s2……sn，sn為掃描驅(qū)動(dòng)單元輸入第n行像素的掃描信號(hào)，n＝1，2，……n；數(shù)據(jù)驅(qū)動(dòng)單元產(chǎn)生數(shù)據(jù)信號(hào)data，包括d1、d2…dm共m個(gè)data信號(hào)，分別對(duì)應(yīng)m列像素，dm為第m列像素的數(shù)據(jù)信號(hào)data，m＝1，2，……m；發(fā)光驅(qū)動(dòng)單元產(chǎn)生第一控制信號(hào)e1、e2……en，en為發(fā)光驅(qū)動(dòng)單元輸入第n行像素的第一控制信號(hào)，n＝1，2，……n。

綜上，本發(fā)明實(shí)施例提供一種共柵晶體管、像素電路、驅(qū)動(dòng)方法及顯示器，包括：第一摻雜區(qū)、第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)；第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)通過第一摻雜區(qū)間接連通，且第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)、第五摻雜區(qū)與第一摻雜區(qū)均為異型摻雜。采用上述方案，第二摻雜區(qū)、第三摻雜區(qū)、第四摻雜區(qū)和第五摻雜區(qū)中的兩組摻雜區(qū)構(gòu)成鏡像晶體管的一組源極摻雜區(qū)或一組漏極摻雜區(qū)，位于中間的第一摻雜區(qū)作為柵極摻雜區(qū)，使得鏡像晶體管中的兩個(gè)晶體管共用一個(gè)柵極摻雜區(qū)，不僅可以節(jié)省一個(gè)柵極摻雜區(qū)，而且，由于兩個(gè)晶體管的柵極為同一個(gè)柵極摻雜區(qū)，還可以使兩個(gè)晶體管的柵極電學(xué)參數(shù)更加接近，晶體管的共柵效果更加理想。

盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。