本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種柵極驅(qū)動電路及顯示面板。

背景技術(shù)：

目前在觸控顯示面板中，移位寄存器的電路結(jié)構(gòu)如圖1所示，其主要包括：開關(guān)晶體管m1～m8和電容c1和c2；在觸控時間段touch內(nèi)，如圖2所示，移位寄存器電路中的控制信號ck，ckb，cn，cnb，reset都處于低電平狀態(tài)，觸控結(jié)束后進入顯示階段display用于顯示畫面的第一行柵線對應(yīng)的移位寄存器的關(guān)鍵節(jié)點pu的狀態(tài)是高電平并且為floating狀態(tài)，其在觸控階段也是以floating狀態(tài)保持較長的時間(50us-150us)；在觸控結(jié)束后，關(guān)鍵節(jié)點pu需要進一步被拉高，才能保證移位寄存器正常輸出，從而保證該行顯示正常。但是，觸控階段顯示面板內(nèi)的觸控電壓信號的電壓在不斷的高低變化，關(guān)鍵節(jié)點pu的電壓信號處于floating狀態(tài)，就會很容易被電容耦合而偏離高電平，這樣導(dǎo)致在觸控結(jié)束后即使控制信號cn變?yōu)楦唠娖剑藭r信號輸入端input信號為低電平，使得開關(guān)晶體管m1無法在此時打開，進而無法使關(guān)鍵節(jié)點pu的電位拉高到高電平準(zhǔn)位，從而影響了該移位寄存器正常輸出掃描信號，進而影響了顯示面板的顯示效果。

因此，如何在觸控階段穩(wěn)定移位寄存器的關(guān)鍵節(jié)點的電位，且在觸控結(jié)束后保證關(guān)鍵節(jié)點的電位達(dá)到準(zhǔn)位，從而保證移位寄存器的正常輸出，是本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問題。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提供了一種柵極驅(qū)動電路及顯示面板，用以在觸控階段穩(wěn)定移位寄存器的關(guān)鍵節(jié)點的電位，且在觸控結(jié)束后保證關(guān)鍵節(jié)點的電位達(dá)到準(zhǔn)位，從而保證移位寄存器的正常輸出。

本發(fā)明實施例提供了一種柵極驅(qū)動電路，包括：級聯(lián)的且與柵線一一對應(yīng)的多個移位寄存器；每個所述移位寄存器包括：在顯示階段用于向?qū)?yīng)的所述柵線輸入掃描信號的輸出模塊，以及在觸控階段用于控制所述輸出模塊的節(jié)點電位的控制模塊；其中，

各所述移位寄存器的控制模塊的第一控制端與相鄰上一級所述移位寄存器的輸出模塊的第一節(jié)點相連，第二控制端用于輸入第一控制信號，輸入端與切換信號端相連，輸出端與本級所述移位寄存器的輸出模塊的第一節(jié)點相連；

在觸控階段，所述控制模塊用于在相鄰上一級所述移位寄存器的輸出模塊的第一節(jié)點和所述第一控制信號的控制下，將所述切換信號端的低電平信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點；

在觸控階段到顯示階段的過渡階段，所述控制模塊用于在相鄰上一級所述移位寄存器的輸出模塊的第一節(jié)點和所述第一控制信號的控制下，將所述切換信號端的高電平信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點；

在顯示階段，所述輸出模塊用于在本級移位寄存器的所述第一節(jié)點的控制下，向?qū)?yīng)的所述柵線輸入掃描信號。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述控制模塊，包括：第一子單元和第二子單元；其中，

所述第一子單元的控制端用于輸入所述第一控制信號，輸入端與所述切換信號端相連，輸出端與所述第二子單元的輸入端相連；所述第一子單元用于在所述第一控制信號的控制下，將所述切換信號端的信號輸出到所述第二子單元的輸入端；

所述第二子單元的控制端與相鄰上一級所述移位寄存器的輸出模塊的第一節(jié)點相連，輸出端與本級所述移位寄存器的輸出模塊的第一節(jié)點相連；所述第二子單元用于在相鄰上一級所述移位寄存器的輸出模塊的第一節(jié)點的控制下，將所述第一子單元的輸出端的信號輸出到本級所述移位寄存器的輸出模塊的第一節(jié)點。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，還包括：重置模塊；

所述重置模塊的控制端用于輸入第二控制信號，輸入端用于輸入低電平信號，輸出端與所述第二子單元的輸入端相連；所述重置模塊用于在所述第二控制信號的控制下，將所述低電平信號輸出到所述第二子單元的輸入端。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述重置模塊，包括：第一開關(guān)晶體管；

所述第一開關(guān)晶體管的柵極用于輸入第二控制信號，源極用于輸入低電平信號，漏極與所述第二子單元的輸入端相連。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述第一子單元，包括：第二開關(guān)晶體管；

所述第二開關(guān)晶體管的柵極用于輸入所述第一控制信號，源極與所述切換信號端相連，漏極與所述第二子單元的輸入端相連。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述第二子單元，包括：第三開關(guān)晶體管；

所述第三開關(guān)晶體管的柵極與相鄰上一級所述移位寄存器的輸出模塊的第一節(jié)點相連，源極與所述第一子單元的輸出端相連，漏極與本級所述移位寄存器的輸出模塊的第一節(jié)點相連。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述輸出模塊，包括：上拉單元、復(fù)位單元、下拉單元、控制單元和輸出單元；其中，

所述上拉單元的控制端與信號輸入端相連，輸入端用于輸入第一參考信號，輸出端與本級移位寄存器的所述第一節(jié)點相連；所述上拉單元用于在所述信號輸入端的控制下，將所述第一參考信號輸出到本級移位寄存器的所述第一節(jié)點；

所述復(fù)位單元的控制端與復(fù)位信號端相連，輸入端用于輸入第二參考信號，輸出端與本級移位寄存器的所述第一節(jié)點相連；所述復(fù)位單元用于在所述復(fù)位信號端的控制下，將所述第二參考信號輸出到本級移位寄存器的所述第一節(jié)點；

所述下拉單元的控制端與第二節(jié)點相連，輸入端用于輸入低電平信號，輸出端與本級移位寄存器的所述第一節(jié)點相連；所述下拉單元用于在所述第二節(jié)點的控制下，將所述低電平信號輸出到本級移位寄存器的所述第一節(jié)點；

所述控制單元的第一控制端和第一輸入端用于輸入第一時鐘信號，第二控制端與本級移位寄存器的所述第一節(jié)點相連，第三控制端與所述輸出單元的輸出端相連，第二輸入端用于輸入所述低電平信號，輸出端與所述第二節(jié)點相連；所述控制單元用于在所述第一時鐘信號的控制下，將所述第一時鐘信號輸出到所述第二節(jié)點，在本級移位寄存器的所述第一節(jié)點或所述輸出單元的輸出端的控制下，將所述低電平信號輸出到所述第二節(jié)點；

所述輸出單元的第一控制端與本級移位寄存器的所述第一節(jié)點相連，第二控制端與所述第二節(jié)點相連，第一輸入端用于輸入第二時鐘信號，第二輸入端用于輸入所述低電平信號，輸出端用于輸出掃描信號；所述輸出單元用于在本級移位寄存器的所述第一節(jié)點的控制下將所述第二時鐘信號通過所述輸出端輸出，在所述第二節(jié)點的控制下將所述低電平信號通過所述輸出端輸出。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述上拉單元，包括：第四開關(guān)晶體管；

所述第四開關(guān)晶體管的柵極與所述信號輸入端相連，源極用于輸入所述第一參考信號，漏極與本級移位寄存器的所述第一節(jié)點相連。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述復(fù)位單元，包括：第五開關(guān)晶體管；

所述第五開關(guān)晶體管的柵極與所述復(fù)位信號端相連，源極用于輸入所述第二參考信號，漏極與本級移位寄存器的所述第一節(jié)點相連。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述下拉單元，包括：第六開關(guān)晶體管；

所述第六開關(guān)晶體管的柵極與所述第二節(jié)點相連，源極用于輸入所述低電平信號，漏極與本級移位寄存器的所述第一節(jié)點相連。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述控制單元，包括：第七開關(guān)晶體管、第八開關(guān)晶體管和第九開關(guān)晶體管；其中，

所述第七開關(guān)晶體管的柵極和源極用于輸入所述第一時鐘信號，漏極與所述第二節(jié)點相連；

所述第八開關(guān)晶體管的柵極與本級移位寄存器的所述第一節(jié)點相連，源極用于輸入所述低電平信號，漏極與所述第二節(jié)點相連；

所述第九開關(guān)晶體管的柵極與所述輸出單元的輸出端相連，源極用于輸入所述低電平信號，漏極與所述第二節(jié)點相連。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，所述輸出單元，包括：第十開關(guān)晶體管、第十一開關(guān)晶體管和電容；其中，

所述第十開關(guān)晶體管的柵極與本級移位寄存器的所述第一節(jié)點相連，源極用于輸入所述第二時鐘信號，漏極用于將所述第二時鐘信號輸出；

所述第十一開關(guān)晶體管的柵極與所述第二節(jié)點相連，源極用于輸入所述低電平信號，漏極用于將所述低電平信號輸出；

所述電容連接于本級移位寄存器的所述第一節(jié)點與所述第十開關(guān)晶體管的漏極之間。

在一種可能的實施方式中，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，除第一級移位寄存器和最后一級移位寄存器之外，其余每級移位寄存器的輸出模塊的第一節(jié)點均與其相鄰的下一級移位寄存器的控制模塊的第一控制端相連；且每級移位寄存器的輸出模塊的輸出端均向與其相鄰的下一級移位寄存器的輸出模塊輸入觸發(fā)信號，向與其相鄰的上一級移位寄存器的輸出模塊輸入復(fù)位信號；

第一級移位寄存器的輸出模塊的第一節(jié)點與第二級移位寄存器的控制模塊的第一控制端相連；且輸出模塊的輸出端向第二級移位寄存器的輸出模塊輸入觸發(fā)信號；

最后一級移位寄存器的輸出模塊的輸出端向與其相鄰的上一級移位寄存器的輸出模塊輸入復(fù)位信號。

本發(fā)明實施例提供了一種顯示面板，包括本發(fā)明實施例提供的上述柵極驅(qū)動電路。

本發(fā)明實施例的有益效果包括：

本發(fā)明實施例提供了一種柵極驅(qū)動電路及顯示面板，該柵極驅(qū)動電路可以包括：級聯(lián)的且與柵線一一對應(yīng)的多個移位寄存器；每個移位寄存器包括：在顯示階段用于向?qū)?yīng)的柵線輸入掃描信號的輸出模塊，以及在觸控階段用于控制輸出模塊的節(jié)點電位的控制模塊；其中，各移位寄存器的控制模塊的第一控制端與相鄰上一級移位寄存器的輸出模塊的第一節(jié)點相連，第二控制端用于輸入第一控制信號，輸入端與切換信號端相連，輸出端與本級移位寄存器的輸出模塊的第一節(jié)點相連；在觸控階段，控制模塊用于在相鄰上一級移位寄存器的輸出模塊的第一節(jié)點和第一控制信號的控制下，將切換信號端的低電平信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點；在觸控階段到顯示階段的過渡階段，控制模塊用于在相鄰上一級移位寄存器的輸出模塊的第一節(jié)點和第一控制信號的控制下，將切換信號端的高電平信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點；在顯示階段，輸出模塊用于在本級移位寄存器的第一節(jié)點的控制下，向?qū)?yīng)的柵線輸入掃描信號。

本發(fā)明實施例提供的上述柵極驅(qū)動電路，通過增加控制模塊在觸控階段控制輸出模塊的關(guān)鍵節(jié)點的電位，即在觸控階段將切換信號端的低電平信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點，穩(wěn)定關(guān)鍵節(jié)點即第一節(jié)點在觸控階段的電位，避免關(guān)鍵節(jié)點的電位處于floating狀態(tài)而被電容耦合偏離穩(wěn)定電位；在觸控結(jié)束前過渡到顯示的階段，將切換信號端的高電平信號輸出到第一節(jié)點，從而拉高第一節(jié)點的電位，進而使得輸出模塊在顯示階段可以在高電位的第一節(jié)點的控制下穩(wěn)定輸出掃描信號，保證顯示面板在顯示階段的正常顯示。

附圖說明

圖1為現(xiàn)有技術(shù)中移位寄存器的結(jié)構(gòu)示意圖；

圖2為現(xiàn)有技術(shù)中移位寄存器的工作時序圖；

圖3為本發(fā)明實施例提供的柵極驅(qū)動電路的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實施例提供的柵極驅(qū)動電路中移位寄存器的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實施例提供的移位寄存器的工作時序圖。

具體實施方式

下面結(jié)合附圖，對本發(fā)明實施例提供的柵極驅(qū)動電路及顯示面板的具體實施方式進行詳細(xì)的說明。

本發(fā)明實施例提供了一種柵極驅(qū)動電路，如圖3所示，包括：級聯(lián)的且與柵線一一對應(yīng)的多個移位寄存器；每個所述移位寄存器包括：在顯示階段用于向?qū)?yīng)的柵線輸入掃描信號的輸出模塊01，以及在觸控階段用于控制輸出模塊的節(jié)點電位的控制模塊02；其中，

各移位寄存器的控制模塊02的第一控制端與相鄰上一級移位寄存器的輸出模塊01的第一節(jié)點p1-u相連，第二控制端用于輸入第一控制信號cl1，輸入端與切換信號端en相連，輸出端與本級移位寄存器的輸出模塊01的第一節(jié)點p1相連；

在觸控階段，控制模塊02用于在相鄰上一級移位寄存器的輸出模塊01的第一節(jié)點p1和第一控制信號cl1的控制下，將切換信號端en的低電平信號輸出到本級移位寄存器的輸出模塊01的第一節(jié)點p1；

在觸控階段到顯示階段的過渡階段，控制模塊02用于在相鄰上一級移位寄存器的輸出模塊01的第一節(jié)點p1-u和第一控制信號cl1的控制下，將切換信號端en的高電平信號輸出到本級移位寄存器的輸出模塊01的第一節(jié)點p1；

在顯示階段，輸出模塊01用于在本級移位寄存器的第一節(jié)點p1的控制下，通過輸出端out向?qū)?yīng)的柵線輸入掃描信號。

本發(fā)明實施例提供的上述柵極驅(qū)動電路，通過增加控制模塊在觸控階段控制輸出模塊的關(guān)鍵節(jié)點的電位，即在觸控階段將切換信號端的低電平信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點，穩(wěn)定關(guān)鍵節(jié)點即第一節(jié)點在觸控階段的電位，避免關(guān)鍵節(jié)點的電位處于floating狀態(tài)而被電容耦合偏離穩(wěn)定電位；在觸控結(jié)束前過渡到顯示的階段，將切換信號端的高電平信號輸出到第一節(jié)點，從而拉高第一節(jié)點的電位，進而使得輸出模塊在顯示階段可以在高電位的第一節(jié)點的控制下穩(wěn)定輸出掃描信號，保證顯示面板在顯示階段的正常顯示。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，控制模塊02可以包括：第一子單元021和第二子單元022；其中，第一子單元021的控制端用于輸入第一控制信號cl1，輸入端與切換信號端en相連，輸出端與第二子單元022的輸入端相連；第一子單元021用于在第一控制信號cl1的控制下，將切換信號端en的信號輸出到第二子單元022的輸入端；第二子單元022的控制端與相鄰上一級移位寄存器的輸出模塊01的第一節(jié)點p1-u相連，輸出端與本級移位寄存器的輸出模塊01的第一節(jié)點p1相連；第二子單元022用于在相鄰上一級移位寄存器的輸出模塊01的第一節(jié)點p1-u的控制下，將第一子單元021的輸出端的信號輸出到本級移位寄存器的輸出模塊01的第一節(jié)點p1。

具體地，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，控制模塊可以包括第一子單元和第二子單元；其中，第一子單元用于將切換信號端的信號輸出到第二子單元的輸入端，進而第二子單元將切換信號端的信號輸出到輸出模塊的關(guān)鍵節(jié)點即第一節(jié)點，從而實現(xiàn)在觸控階段將低電平信號輸入到關(guān)鍵節(jié)點即第一節(jié)點，用以穩(wěn)定第一節(jié)點的電位；在觸控結(jié)束前過渡到顯示階段的時間段，將高電平信號輸出到輸出模塊的關(guān)鍵節(jié)點即第一節(jié)點，拉高第一節(jié)點的電位，以保證移位寄存器的正常輸出。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，還可以包括：重置模塊03；重置模塊03的控制端用于輸入第二控制信號cl2，輸入端用于輸入低電平信號vgl，輸出端與第二子單元022的輸入端相連；重置模塊03用于在第二控制信號cl2的控制下，將低電平信號vgl輸出到第二子單元022的輸入端。具體地，在觸控階段結(jié)束后，通過增加的重置模塊可以將低電平信號輸出到第二子單元的輸入端，從而拉低第二子單元的輸入端的信號，進而防止下次操作誤拉高。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，重置模塊03可以包括：第一開關(guān)晶體管t1；第一開關(guān)晶體管t1的柵極用于輸入第二控制信號cl2，源極用于輸入低電平信號vgl，漏極與第二子單元022的輸入端相連。具體地，第一開關(guān)晶體管可以在第二控制信號的控制下導(dǎo)通，導(dǎo)通的第一開關(guān)晶體管可以將低電平信號輸出到第二子單元的輸入端。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，第一子單元021可以包括：第二開關(guān)晶體管t2；第二開關(guān)晶體管t2的柵極用于輸入第一控制信號cl1，源極與切換信號端en相連，漏極與第二子單元022的輸入端相連。具體地，第二開關(guān)晶體管可以在第一控制信號的控制下導(dǎo)通，導(dǎo)通的第二開關(guān)晶體管可以將切換信號端的信號輸出到第二子單元的輸入端。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，第二子單元022可以包括：第三開關(guān)晶體管t3；第三開關(guān)晶體管t3的柵極與相鄰上一級移位寄存器的輸出模塊01的第一節(jié)點p1-u相連，源極與第一子單元021的輸出端相連，漏極與本級移位寄存器的輸出模塊01的第一節(jié)點p1相連。具體地，第三開關(guān)晶體管可以在相鄰上一級移位寄存器的輸出模塊的第一節(jié)點的控制下導(dǎo)通，導(dǎo)通的第三開關(guān)晶體管可以將第一子單元輸出端的信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，輸出模塊可以包括：上拉單元011、復(fù)位單元012、下拉單元013、控制單元014和輸出單元015；其中，

上拉單元011的控制端與信號輸入端input相連，輸入端用于輸入第一參考信號vref1，輸出端與本級移位寄存器的第一節(jié)點p1相連；上拉單元011用于在信號輸入端input的控制下，將第一參考信號vref1輸出到本級移位寄存器的第一節(jié)點p1；

復(fù)位單元012的控制端與復(fù)位信號端reset相連，輸入端用于輸入第二參考信號vref2，輸出端與本級移位寄存器的第一節(jié)點p1相連；復(fù)位單元012用于在復(fù)位信號端reset的控制下，將第二參考信號vref2輸出到本級移位寄存器的第一節(jié)點p1；

下拉單元013的控制端與第二節(jié)點p2相連，輸入端用于輸入低電平信號vgl，輸出端與本級移位寄存器的第一節(jié)點p1相連；下拉單元013用于在第二節(jié)點p2的控制下，將低電平信號vgl輸出到本級移位寄存器的第一節(jié)點p1；

控制單元014的第一控制端和第一輸入端用于輸入第一時鐘信號clk1，第二控制端與本級移位寄存器的第一節(jié)點p1相連，第三控制端與輸出單元015的輸出端相連，第二輸入端用于輸入低電平信號vgl，輸出端與第二節(jié)點p2相連；控制單元014用于在第一時鐘信號clk1的控制下，將第一時鐘信號clk1輸出到第二節(jié)點p2，在本級移位寄存器的第一節(jié)點p1或輸出單元015的輸出端的控制下，將低電平信號vgl輸出到第二節(jié)點p2；

輸出單元015的第一控制端與本級移位寄存器的第一節(jié)點p1相連，第二控制端與第二節(jié)點p2相連，第一輸入端用于輸入第二時鐘信號clk2，第二輸入端用于輸入低電平信號vgl，輸出端用于輸出掃描信號；輸出單元015用于在本級移位寄存器的第一節(jié)點p1的控制下將第二時鐘信號clk2通過輸出端輸出，在第二節(jié)點p2的控制下將低電平信號vgl通過輸出端輸出。

具體地，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，輸出模塊用于在顯示階段向?qū)?yīng)的柵線輸入掃描信號，實現(xiàn)正常的柵極驅(qū)動的功能，其中輸出模塊包括上拉單元、復(fù)位單元、下拉單元、控制單元和輸出單元，各單元在各自的控制信號的控制下，完成對應(yīng)的功能，從而實現(xiàn)輸出模塊的正常輸出。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，上拉單元011可以包括：第四開關(guān)晶體管t4；第四開關(guān)晶體管t4的柵極與信號輸入端input相連，源極用于輸入第一參考信號vref1，漏極與本級移位寄存器的第一節(jié)點p1相連。具體地，第四開關(guān)晶體管可以在信號輸入端的控制下導(dǎo)通，導(dǎo)通的第四開關(guān)晶體管可以將第一參考信號輸出到第一節(jié)點。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，復(fù)位單元012可以包括：第五開關(guān)晶體管t5；第五開關(guān)晶體管t5的柵極與復(fù)位信號端reset相連，源極用于輸入第二參考信號vref2，漏極與本級移位寄存器的第一節(jié)點p1相連。具體地，第五開關(guān)晶體管可以在復(fù)位信號端的控制下導(dǎo)通，導(dǎo)通的第五開關(guān)晶體管可以將第二參考信號輸出到第一節(jié)點。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，下拉單元013可以包括：第六開關(guān)晶體管t6；第六開關(guān)晶體管t6的柵極與第二節(jié)點p2相連，源極用于輸入低電平信號vgl，漏極與本級移位寄存器的第一節(jié)點p1相連。具體地，第六開關(guān)晶體管可以在第二節(jié)點的控制下導(dǎo)通，導(dǎo)通的第六開關(guān)晶體管可以將低電平信號輸出到第一節(jié)點。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，控制單元014可以包括：第七開關(guān)晶體管t7、第八開關(guān)晶體管t8和第九開關(guān)晶體管t9；其中，第七開關(guān)晶體管t7的柵極和源極用于輸入第一時鐘信號clk1，漏極與第二節(jié)點p2相連；第八開關(guān)晶體管t8的柵極與本級移位寄存器的第一節(jié)點p1相連，源極用于輸入低電平信號vgl，漏極與第二節(jié)點p2相連；第九開關(guān)晶體管t9的柵極與輸出單元015的輸出端相連，源極用于輸入低電平信號vgl，漏極與第二節(jié)點p2相連。具體地，第七開關(guān)晶體管導(dǎo)通，可以將第一時鐘信號輸出到第二節(jié)點；第八開關(guān)晶體管導(dǎo)通、第九開關(guān)晶體管導(dǎo)通可以將低電平信號輸出到第二節(jié)點。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖4所示，輸出單元015包括：第十開關(guān)晶體管t10、第十一開關(guān)晶體管t11和電容c；其中，第十開關(guān)晶體管t10的柵極與本級移位寄存器的第一節(jié)點p1相連，源極用于輸入第二時鐘信號clk2，漏極用于將第二時鐘信號clk2輸出；第十一開關(guān)晶體管t11的柵極與第二節(jié)點p2相連，源極用于輸入低電平信號vgl，漏極用于將低電平信號vgl輸出；電容c連接于本級移位寄存器的第一節(jié)點p1與第十開關(guān)晶體管t10的漏極之間。具體地，導(dǎo)通的第十開關(guān)晶體管可以將第二時鐘信號輸出，導(dǎo)通的第十一開關(guān)晶體管可以將低電平信號輸出。

需要說明的是本發(fā)明上述實施例中提到的開關(guān)晶體管可以是薄膜晶體管(tft，thinfilmtransistor)，也可以是金屬氧化物半導(dǎo)體場效應(yīng)管(mos，metaloxidesemiconductor)，在此不做限定。在具體實施中，這些晶體管的源極和漏極可以互換，不做具體區(qū)分。在描述具體實施例時以薄膜晶體管為例進行說明。

下面結(jié)合圖4所示的柵極驅(qū)動電路的移位寄存器以及圖5所示的圖4的輸入輸出時序圖，對本發(fā)明實施例提供的柵極驅(qū)動電路中移位寄存器的工作過程作以描述。具體地，選取如圖5所示的輸入輸出時序圖中的t1～t3三個階段。下述描述中以vgh表示高電平信號，vgl表示低電平信號。

在t1階段即顯示階段，clk1、clk2、vref1、vref2、input、reset、p1(本級移位寄存器的第一節(jié)點)、p1-u(相鄰上一級移位寄存器的第一節(jié)點)、en、cl1、cl2的信號的電平變化如圖5所示，由于在顯示階段cl1＝0，因此該階段第二開關(guān)晶體管t2截止，第三開關(guān)晶體管t3無法將切換信號端en的信號輸出到輸出模塊的第一節(jié)點，因此不影響輸出模塊的工作過程。輸出模塊的工作過程與現(xiàn)有技術(shù)中移位寄存器的工作過程相同，在此不作詳述。

在t2階段即觸控階段，clk1＝vgl、clk2＝vgl、vref1＝vgh、vref2＝vgl、input＝vgl、reset＝vgl、p1＝vgl、p1-u＝vgh、en＝vgl、cl1＝vgh、cl2＝vgl。由于p1-u＝vgh和cl1＝vgh，因此第二開關(guān)晶體管t2和第三開關(guān)晶體管t3導(dǎo)通；導(dǎo)通的第二開關(guān)晶體管t2將切換信號端en的vgl輸出到第三開關(guān)晶體管t3的源極，進而導(dǎo)通第三開關(guān)晶體管t3將vgl信號輸出到本級移位寄存器的第一節(jié)點p1，從而穩(wěn)定第一節(jié)點p1在觸控階段的電位，避免被電容耦合偏離電位。

在t3階段即觸控階段結(jié)束前過渡到顯示階段的時間段，clk1＝vgl、clk2＝vgl、vref1＝vgh、vref2＝vgl、input＝vgl、reset＝vgl、p1＝vgh、p1-u＝vgh、en＝vgh、cl1＝vgh、cl2＝vgl。由于p1-u＝vgh和cl1＝vgh，因此第二開關(guān)晶體管t2和第三開關(guān)晶體管t3導(dǎo)通；導(dǎo)通的第二開關(guān)晶體管t2將切換信號端en的vgh輸出到第三開關(guān)晶體管t3的源極，進而導(dǎo)通第三開關(guān)晶體管t3將vgh信號輸出到本級移位寄存器的第一節(jié)點p1，從而拉高第一節(jié)點p1的電位，保證觸控階段結(jié)束后，第一節(jié)點p1的電位是高電位，從而保證輸出模塊正常輸出掃描信號。另外，接下來進入顯示階段后，如圖5所示，第二控制信號cl2可以變?yōu)楦唠娖?，從而使得第一開關(guān)晶體管t1導(dǎo)通，導(dǎo)通的第一開關(guān)晶體管t1將低電平信號vgl輸出到第三開關(guān)晶體管t3的源極，從而拉低第三開關(guān)晶體管t3的源極的電位，防止下次操作誤拉高。

在具體實施時，本發(fā)明實施例提供的上述柵極驅(qū)動電路中，如圖3所示，其中圖3僅示出了第n級移位寄存器和第n+1級移位寄存器。除第一級移位寄存器和最后一級移位寄存器之外，其余每級移位寄存器的輸出模塊的第一節(jié)點均與其相鄰的下一級移位寄存器的控制模塊的第一控制端相連；且每級移位寄存器的輸出模塊的輸出端均向與其相鄰的下一級移位寄存器的輸出模塊輸入觸發(fā)信號，向與其相鄰的上一級移位寄存器的輸出模塊輸入復(fù)位信號；第一級移位寄存器的輸出模塊的第一節(jié)點與第二級移位寄存器的控制模塊的第一控制端相連；且輸出模塊的輸出端向第二級移位寄存器的輸出模塊輸入觸發(fā)信號；最后一級移位寄存器的輸出模塊的輸出端向與其相鄰的上一級移位寄存器的輸出模塊輸入復(fù)位信號。

基于同一發(fā)明構(gòu)思，本發(fā)明實施例提供了一種顯示面板，包括本發(fā)明實施例提供的上述柵極驅(qū)動電路。該顯示面板可以應(yīng)用于手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。由于該顯示面板解決問題的原理與柵極驅(qū)動電路相似，因此該顯示面板的實施可以參見上述柵極驅(qū)動電路的實施，重復(fù)之處不再贅述。

本發(fā)明實施例提供了一種柵極驅(qū)動電路及顯示面板，該柵極驅(qū)動電路可以包括：級聯(lián)的且與柵線一一對應(yīng)的多個移位寄存器；每個移位寄存器包括：在顯示階段用于向?qū)?yīng)的柵線輸入掃描信號的輸出模塊，以及在觸控階段用于控制輸出模塊的節(jié)點電位的控制模塊；其中，各移位寄存器的控制模塊的第一控制端與相鄰上一級移位寄存器的輸出模塊的第一節(jié)點相連，第二控制端用于輸入第一控制信號，輸入端與切換信號端相連，輸出端與本級移位寄存器的輸出模塊的第一節(jié)點相連；在觸控階段，控制模塊用于在相鄰上一級移位寄存器的輸出模塊的第一節(jié)點和第一控制信號的控制下，將切換信號端的低電平信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點；在觸控階段到顯示階段的過渡階段，控制模塊用于在相鄰上一級移位寄存器的輸出模塊的第一節(jié)點和第一控制信號的控制下，將切換信號端的高電平信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點；在顯示階段，輸出模塊用于在本級移位寄存器的第一節(jié)點的控制下，向?qū)?yīng)的柵線輸入掃描信號。

本發(fā)明實施例提供的上述柵極驅(qū)動電路，通過增加控制模塊在觸控階段控制輸出模塊的關(guān)鍵節(jié)點的電位，即在觸控階段將切換信號端的低電平信號輸出到本級移位寄存器的輸出模塊的第一節(jié)點，穩(wěn)定關(guān)鍵節(jié)點即第一節(jié)點在觸控階段的電位，避免關(guān)鍵節(jié)點的電位處于floating狀態(tài)而被電容耦合偏離穩(wěn)定電位；在觸控結(jié)束前過渡到顯示的階段，將切換信號端的高電平信號輸出到第一節(jié)點，從而拉高第一節(jié)點的電位，進而使得輸出模塊在顯示階段可以在高電位的第一節(jié)點的控制下穩(wěn)定輸出掃描信號，保證顯示面板在顯示階段的正常顯示。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。