本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置。

背景技術(shù)：

在制作液晶顯示器(liquidcrystaldisplay，簡稱lcd)或有機(jī)發(fā)光二極管(organiclight-emittingdiode，簡稱oled)顯示器的過程中，需要將驅(qū)動(dòng)集成電路(integratedcircuit，簡稱ic)通過綁定(bonding)工藝制作于顯示面板的非顯示區(qū)域，以向顯示面板輸入驅(qū)動(dòng)信號。

為了降低成本，現(xiàn)有技術(shù)中采用陣列基板行驅(qū)動(dòng)goa(gatedriveronarray，簡稱goa)技術(shù)將薄膜場效應(yīng)晶體管(thinfilmtransistor，簡稱tft)柵極開關(guān)電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅(qū)動(dòng)，從而可以省掉柵極驅(qū)動(dòng)ic的部分。

goa電路由多個(gè)級聯(lián)的移位寄存器(shiftregister)構(gòu)成，每一級移位寄存器的輸出端連接各行像素單元中的開關(guān)晶體管的柵極，以驅(qū)動(dòng)對應(yīng)行的像素單元。

為了不斷改善顯示畫面，提高用戶體驗(yàn)，高清、高分辨率、窄邊框顯示成了研究的熱門，但隨著像素?cái)?shù)目的提高，移位寄存器在一幀時(shí)間內(nèi)所需掃描的行數(shù)增加，在顯示屏幕大小不變的情況下，留給每一行移位寄存器的版圖的面積逐漸減??；此外窄邊框的要求，更是使移位寄存器每一行面積的要求更加嚴(yán)苛。

然而，現(xiàn)有技術(shù)中的移位寄存器結(jié)構(gòu)復(fù)雜，所需要的晶體管數(shù)量較多，不利于顯示面板的高分辨率、窄邊框設(shè)計(jì)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一，提出了一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置，

為實(shí)現(xiàn)上述目的，本發(fā)明提供一種移位寄存器，包括：輸入模塊、輸出模塊和控制模塊；所述輸入模塊、所述輸出模塊和所述控制模塊相交于控制節(jié)點(diǎn)；

所述輸入模塊與所述移位寄存器的信號輸入端連接，用于在第一控制信號線所提供的第一控制信號的控制下將所述信號輸入端提供的輸入信號輸入至所述控制節(jié)點(diǎn)；

所述控制模塊與工作電源端連接，用于在第三控制信號線所提供的第三控制信號的控制下將所述工作電源端提供的工作電壓輸入至所述控制節(jié)點(diǎn)；

所述輸出模塊與所述移位寄存器的信號輸出端和時(shí)鐘信號線連接，用于在所述控制節(jié)點(diǎn)和第二控制信號線所提供的第二控制信號的控制下將所述控制節(jié)點(diǎn)的電壓或所述時(shí)鐘信號線所提供的第一時(shí)鐘信號輸入至所述信號輸出端。

可選地，所述輸入模塊包括：第一晶體管；

所述第一晶體管的控制極與所述第一控制信號線連接，所述第一晶體管的第一極與所述信號輸入端連接，所述第一晶體管的第二極與所述控制節(jié)點(diǎn)連接。

可選地，所述輸出模塊包括：第三晶體管、第四晶體管和電容；

所述第三晶體管的控制極與所述控制節(jié)點(diǎn)連接，所述第三晶體管的第一極與所述時(shí)鐘信號線連接，所述第三晶體管的第二極與所述信號輸出端連接；

所述第四晶體管的控制極與第二控制信號線連接，所述第四晶體管的第一極與所述控制節(jié)點(diǎn)連接，所述第四晶體管的第二極與所述信號輸出端連接；

所述電容的第一端與所述控制節(jié)點(diǎn)連接，所述電容的第二端與所述信號輸出端連接。

可選地，所述第二控制信號線為所述時(shí)鐘信號線。

可選地，所述控制模塊包括：第二晶體管；

所述第二晶體管的控制極與第三控制信號線連接，所述第二晶體管的第一極與所述工作電源端連接，所述第二晶體管的第二極與所述控制節(jié)點(diǎn)連接。

可選地，所述移位寄存器中的全部晶體管均為p型晶體管。

可選地，所述第一控制信號為第二時(shí)鐘信號，所述第二控制信號為第三時(shí)鐘信號；

所述第一時(shí)鐘信號、所述第二時(shí)鐘信號和所述第三時(shí)鐘信號的占空比均為33％。

為實(shí)現(xiàn)上述目的，本發(fā)明還提供一種柵極驅(qū)動(dòng)電路，包括：如上述的移位寄存器。

為實(shí)現(xiàn)上述目的，本發(fā)明還提供一種顯示裝置，包括：如上述的柵極驅(qū)動(dòng)電路。

為實(shí)現(xiàn)上述目的，本發(fā)明還提供一種移位寄存器的驅(qū)動(dòng)方法，所述移位寄存器采用上述的移位寄存器，所述移位寄存器的驅(qū)動(dòng)方法包括：

所述輸入模塊在第一控制信號線所提供的第一控制信號的控制下將所述信號輸入端提供的輸入信號輸入至所述控制節(jié)點(diǎn)；

所述輸出模塊在所述控制節(jié)點(diǎn)和第二控制信號線所提供的第二控制信號的控制下將所述時(shí)鐘信號線所提供的第一時(shí)鐘信號輸入至所述信號輸出端；

所述控制模塊在第三控制信號線所提供的第三控制信號的控制下將所述工作電源端提供的工作電壓輸入至所述控制節(jié)點(diǎn)；

所述輸出模塊在所述控制節(jié)點(diǎn)和第二控制信號線所提供的第二控制信號的控制下將所述控制節(jié)點(diǎn)的電壓輸入至所述信號輸出端。

本發(fā)明具有以下有益效果：

本發(fā)明提供了一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置，該移位寄存器包括：輸入模塊、輸出模塊和控制模塊；輸入模塊、輸出模塊和控制模塊相交于控制節(jié)點(diǎn)，輸入模塊與移位寄存器的信號輸入端連接，用于在第一控制信號線所提供的第一控制信號的控制下將信號輸入端提供的輸入信號輸入至控制節(jié)點(diǎn)，控制模塊與工作電源端連接，用于在第三控制信號線所提供的第三控制信號的控制下將工作電源端提供的工作電壓輸入至控制節(jié)點(diǎn)，輸出模塊與移位寄存器的信號輸出端和時(shí)鐘信號線連接，用于在控制節(jié)點(diǎn)的控制下將控制節(jié)點(diǎn)的電壓或時(shí)鐘信號線所提供的第一時(shí)鐘信號輸入至信號輸出端。本發(fā)明提供的移位寄存器結(jié)構(gòu)簡單，有利于顯示面板的高分辨率、窄邊框的實(shí)現(xiàn)。

附圖說明

圖1為本發(fā)明實(shí)施例一提供的一種移位寄存器的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例二提供的一種移位寄存器的結(jié)構(gòu)示意圖；

圖3為圖2所示移位寄存器的工作時(shí)序圖；

圖4為本發(fā)明實(shí)施例三提供的一種移位寄存器的驅(qū)動(dòng)方法的流程圖。

具體實(shí)施方式

為使本領(lǐng)域的技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖對本發(fā)明提供的一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置進(jìn)行詳細(xì)描述。

需要說明的是，在本發(fā)明實(shí)施例中的所采用的晶體管可以為薄膜晶體管或場效應(yīng)管或其他具有相同、類似特性的器件，由于采用的晶體管的源極和漏極是對稱的，所以其源極、漏極是沒有區(qū)別的。在本發(fā)明實(shí)施例中，為區(qū)分晶體管的源極和漏極，將其中一極稱為第一極，另一極稱為第二極，柵極稱為控制極。

圖1為本發(fā)明實(shí)施例一提供的一種移位寄存器的結(jié)構(gòu)示意圖，如圖1所示，該移位寄存器包括：輸入模塊1、輸出模塊3和控制模塊2；輸入模塊1、輸出模塊3和控制模塊2相交于控制節(jié)點(diǎn)n1。

其中，輸入模塊1與移位寄存器的信號輸入端input連接，用于在第一控制信號線scan1所提供的第一控制信號的控制下將信號輸入端input提供的輸入信號輸入至控制節(jié)點(diǎn)n1。

控制模塊2與工作電源端連接，用于在第三控制信號線scan3所提供的第三控制信號的控制下將工作電源端提供的工作電壓輸入至控制節(jié)點(diǎn)n1。

輸出模塊3與移位寄存器的信號輸出端output和時(shí)鐘信號線ck1連接，用于在控制節(jié)點(diǎn)n1電壓和第二控制信號線scan2所提供的第二控制信號的控制下將控制節(jié)點(diǎn)n1的電壓或時(shí)鐘信號線ck1所提供的第一時(shí)鐘信號輸入至信號輸出端output。

本發(fā)明提供的移位寄存器的結(jié)構(gòu)簡單，有利于顯示面板的高分辨率、窄邊框的實(shí)現(xiàn)。

圖2為本發(fā)明實(shí)施例二提供的一種移位寄存器的結(jié)構(gòu)示意圖，如圖2所示，圖2所示的移位寄存器為圖1所示移位寄存器的具體化，其中，可選地，輸入模塊1包括：第一晶體管m1。第一晶體管m1的控制極與第一控制信號線scan1連接，第一晶體管m1的第一極與信號輸入端input連接，第一晶體管m1的第二極與控制節(jié)點(diǎn)n1連接。

可選地，輸出模塊3包括：第三晶體管m3、第四晶體管m4和電容c。第三晶體管m3的控制極與控制節(jié)點(diǎn)n1連接，第三晶體管m3的第一極與時(shí)鐘信號線ck1連接，第三晶體管m3的第二極與信號輸出端output連接；第四晶體管m4的控制極與第二控制信號線scan2連接，第四晶體管m4的第一極與控制節(jié)點(diǎn)n1連接，第四晶體管m4的第二極與信號輸出端output連接；電容c的第一端與控制節(jié)點(diǎn)n1連接，電容c的第二端與信號輸出端output連接。

進(jìn)一步優(yōu)選地，第二控制信號線scan2為時(shí)鐘信號線ck1，此時(shí)可有效減少移位寄存器中信號線的總類和數(shù)量，使得移位寄存器所占的體積減小，有利于顯示面板的窄邊框化。

可選地，控制模塊2包括：第二晶體管m2；第二晶體管m2的控制極與第三控制信號線scan3連接，第二晶體管m2的第一極與工作電源端連接，第二晶體管m2的第二極與控制節(jié)點(diǎn)n1連接。其中，該工作電源端用于提供高電平信號。

由上述內(nèi)容可見，本實(shí)施例提供移位寄存器中僅需4個(gè)晶體管和一個(gè)電容c，其結(jié)構(gòu)簡單、晶體管數(shù)量少，有利于顯示面板的高分辨率、窄邊框的實(shí)現(xiàn)。

其中，優(yōu)選地，移位寄存器中的全部晶體管均為p型晶體管，此時(shí)移位寄存器中的各晶體管可通過相同的工藝得以同時(shí)制備，從而有效縮短生產(chǎn)周期。

優(yōu)選地，第一控制信號為第二時(shí)鐘信號，第二控制信號為第三時(shí)鐘信號。本實(shí)施例中，選用時(shí)鐘信號作為控制信號，可有效保證控制精準(zhǔn)度。可選地，第一時(shí)鐘信號、第二時(shí)鐘信號和第三時(shí)鐘信號的占空比均為33％。

下面將結(jié)合附圖來對本實(shí)施例提供的移位寄存器的工作過程進(jìn)行詳細(xì)描述。其中，輸入信號和第一時(shí)鐘信號處于低電平時(shí)對應(yīng)的電壓為vl，處于高電平時(shí)對應(yīng)的電壓為vh；第一控制信號和第三控制信號處于低電平時(shí)對應(yīng)的電壓為vl’(vl’略微小于vl),處于高電平時(shí)對應(yīng)的電壓為vh’(vh’略微大于vh)。各晶體管的閾值電壓為vth(p型晶體管的閾值電壓一般小于等于0v)。工作電源提供的高電平信號對應(yīng)的電壓為vh。

圖3為圖2所示移位寄存器的工作時(shí)序圖，如圖3所示，該移位寄存器的工作過程包括如下四個(gè)階段：

第一階段t1，信號輸入端input提供的輸入信號處于低電平，第一控制信號線scan1提供的第一控制信號處于低電平，時(shí)鐘信號線ck1提供的第一時(shí)鐘信號(第二控制信號線scan2提供的第二控制信號)處于高電平，第三控制信號線scan3提供的第三控制信號處于高電平。

由于第一控制信號處于低電平，輸入信號處于低電平，則第一晶體管m1的柵源電壓等于vl’-vl(結(jié)果小于0)，此時(shí)第一晶體管m1導(dǎo)通，且工作于非線性區(qū)，處于低電平狀態(tài)的輸入信號通過第一晶體管m1寫入至控制節(jié)點(diǎn)n1的過程中存在閾值損失，此時(shí)控制節(jié)點(diǎn)n1的電壓為vl+|vth|。

又由于第一時(shí)鐘信號處于高電平狀態(tài)，則第三晶體管m3的柵源電壓為vl+|vth|-vh，該值小于第三晶體管m3的閾值電壓vth，第三晶體管m3導(dǎo)通，處于高電平的第一時(shí)鐘信號通過第三晶體管m3寫入至信號輸出端output，信號輸出端output輸出高電平信號且電壓為vh。

此時(shí)，電容c兩端的電壓差為vl+|vth|-vh。

對于第二晶體管m2而言，其柵源電壓為vh-vl+|vth|(結(jié)果遠(yuǎn)大于0)，第二晶體管m2處于截止?fàn)顟B(tài)。第四晶體管m4而言，其柵源電壓為vh’-vh(結(jié)果大于0)，第四晶體管m4處于截止?fàn)顟B(tài)。

第二階段t2，信號輸入端input提供的輸入信號處于高電平，第一控制信號線scan1提供的第一控制信號處于高電平，時(shí)鐘信號線ck1提供的第一時(shí)鐘信號處于低電平，第三控制信號線scan3提供的第三控制信號處于高電平。

由于第一控制信號處于高電平，輸入信號處于高電平，則第一晶體管m1的柵源電壓等于vh’-vh(結(jié)果大于0)，第一晶體管m1截止。

由于第一時(shí)鐘信號處于低電平狀態(tài)，則處于低電平的第一時(shí)鐘信號通過第三晶體管m3寫入至信號輸出端output，信號輸出端output輸出低電平信號且電壓為vl。

此時(shí)，電容c產(chǎn)生自舉效應(yīng)以維持其兩端的電壓差不變，控制節(jié)點(diǎn)n1的電壓下拉為2vl+|vth|-vh。需要說明的是，雖然此時(shí)第四晶體管m4的控制極所輸入的第一時(shí)鐘信號(第二控制信號線scan2所提供的信號)為低電平狀態(tài)，但是由于第四晶體管m4的源極電壓較低，則第四晶體管m4的柵源電壓較大，第四晶體管m4截止。

第三階段t3，其包括兩個(gè)子階段：第一子階段t1和第二子階段t2。

在第一子階段t1中，信號輸入端input提供的輸入信號處于高電平，第一控制信號線scan1提供的第一控制信號處于高電平，時(shí)鐘信號線提供的第一時(shí)鐘信號處于高電平，第三控制信號線scan3提供的第三控制信號處于高電平。

由于第一時(shí)鐘信號處于高電平狀態(tài)，則處于高電平的第一時(shí)鐘信號通過第三晶體管m3寫入至信號輸出端output，信號輸出端output輸出低電平信號且電壓為vh。

此時(shí)，電容c產(chǎn)生自舉效應(yīng)以維持其兩端的電壓差不變，控制節(jié)點(diǎn)n1的電壓上拉為vl+|vth|。

在第二子階段t2中，信號輸入端input提供的輸入信號處于高電平，第一控制信號線scan1提供的第一控制信號處于高電平，時(shí)鐘信號線ck1提供的第一時(shí)鐘信號處于高電平，第三控制信號線scan3提供的第三控制信號處于低電平。

由于第三控制信號處于低電平，則第二晶體管m2的柵源電壓為vl’-vh，第二晶體管m2導(dǎo)通。工作電源端通過第二晶體管m2對控制節(jié)點(diǎn)n1進(jìn)行充電，控制節(jié)點(diǎn)n1的電壓變?yōu)関h。由于控制節(jié)點(diǎn)n1的電壓為vh，則第三晶體管m3的柵源電壓為0v，第三晶體管m3截止。

與此同時(shí)，電容c產(chǎn)生自舉效應(yīng)以維持其兩端的電壓差不變，則會(huì)拉高信號輸出端output的電壓。然而，在拉高信號輸出端output的電壓過程中，一旦信號輸出端output的電壓高于vh,則第四晶體管m4會(huì)導(dǎo)通，控制節(jié)點(diǎn)n1的電壓通過第四晶體管m4寫入至信號輸出端output，以將信號輸出端output的電壓拉低。由此可見，信號輸出端output的電壓不會(huì)超過vh。

第四階段t4，其包括三個(gè)子階段：第三子階段t3、第四子階段t4和第五子階段t5。

在第三子階段t3中，信號輸入端input提供的輸入信號處于高電平，第一控制信號線scan1提供的第一控制信號處于低電平，時(shí)鐘信號線ck1提供的第一時(shí)鐘信號處于高電平，第三控制信號線scan3提供的第三控制信號處于高電平。

由于第一控制信號處于低電平，輸入信號處于高電平，則第一晶體管m1導(dǎo)通，處于高電平的輸入信號可無損的通過第一晶體管m1對控制節(jié)點(diǎn)n1進(jìn)行充電，以維持控制節(jié)點(diǎn)n1的電壓為vh。此時(shí)，第三晶體管m3維持截止?fàn)顟B(tài)。

在控制節(jié)點(diǎn)n1的電壓維持于vh的情況下，信號輸出端output輸出的電壓維持于vh。

在第四子階段t4中，信號輸入端input提供的輸入信號處于高電平，第一控制信號線scan1提供的第一控制信號處于高電平，時(shí)鐘信號線ck1第一時(shí)鐘信號處于低電平，第三控制信號線scan3提供的第三控制信號處于高電平。

由于第一時(shí)鐘信號處于低電平，控制節(jié)點(diǎn)n1的電壓為vh，則第四晶體管m4導(dǎo)通，控制節(jié)點(diǎn)n1將電壓vh通過第四晶體寫入至信號輸出端output，以維持信號輸出端output輸出的電壓為vh。

在此階段中，第三晶體管m3維持截止?fàn)顟B(tài)。

在第五子階段中，信號輸入端input提供的輸入信號處于高電平，第一控制信號線scan1提供的第一控制信號處于高電平，時(shí)鐘信號線ck1提供的第一時(shí)鐘信號處于高電平，第三控制信號線scan3提供的第三控制信號處于低電平。

由于第三控制信號處于低電平，則第二晶體管m2導(dǎo)通，工作電源端通過第二晶體管m2對控制節(jié)點(diǎn)n1進(jìn)行充電，控制節(jié)點(diǎn)n1的電壓維持為vh，信號輸出端output輸出的電壓維持為vh。

與此同時(shí)，由于控制節(jié)點(diǎn)n1的電壓為vh，則第三晶體管m3維持截止?fàn)顟B(tài)。

需要說明的是，在第四階段過程中，通過第三子階段和第五子階段可維持控制節(jié)點(diǎn)n1的電壓為vh，從而保證第三晶體管m3維持截止?fàn)顟B(tài)，防止第三晶體管m3的誤開啟。通過第四子階段，可使得控制節(jié)點(diǎn)n1與信號輸出端output導(dǎo)通，從而保證信號輸出端output的電壓維持于vh，降低噪聲。

通過重復(fù)上述第三子階段、第四子階段、第五子階段可保證信號輸出端output的電壓在第四階段t4穩(wěn)定于vh。

此后，直至下一幀到來，移位寄存器接收到信號輸入端input的低電平信號后，重新執(zhí)行上述各階段。

需要說明的是，上述移位寄存器中的晶體管均為p型晶體管的情況僅起到示例性作用，其不會(huì)對本發(fā)明的技術(shù)方案產(chǎn)生限制。本領(lǐng)域技術(shù)人員應(yīng)該知曉的是，將本實(shí)施例提供的移位寄存器中的p型晶體管部分或全部替換為n型晶體管而得到的方案，其均應(yīng)屬于本發(fā)明的保護(hù)范圍。

圖4為本發(fā)明實(shí)施例三提供的一種移位寄存器的驅(qū)動(dòng)方法的流程圖，如圖4所示，該移位寄存器采用上述實(shí)施例一或?qū)嵤├刑峁┑囊莆患拇嫫?，具體結(jié)構(gòu)可參見上述實(shí)施例一和實(shí)施例二中的描述，該移位寄存器的驅(qū)動(dòng)方法包括：

步驟s1、輸入模塊在第一控制信號線所提供的第一控制信號的控制下將信號輸入端提供的輸入信號輸入至控制節(jié)點(diǎn)。

步驟s2、輸出模塊在控制節(jié)點(diǎn)和第二控制信號線所提供的第二控制信號的控制下將時(shí)鐘信號線所提供的第一時(shí)鐘信號輸入至信號輸出端。

步驟s3、控制模塊在第三控制信號線所提供的第三控制信號的控制下將工作電源端提供的工作電壓輸入至控制節(jié)點(diǎn)。

步驟s4、輸出模塊在控制節(jié)點(diǎn)的電壓和第二控制信號線所提供的第二控制信號的控制下將控制節(jié)點(diǎn)的電壓輸入至信號輸出端。

對于上述步驟s1～步驟s4的具體描述，可參見上述實(shí)施例二中相應(yīng)內(nèi)容，此處不再贅述。

本發(fā)明實(shí)施例四提供了一種柵極驅(qū)動(dòng)電路，該柵極驅(qū)動(dòng)電路包括：多級的移位寄存器，移位寄存器采用上述實(shí)施一或?qū)嵤┒刑峁┑囊莆患拇嫫鳎恳患壱莆患拇嫫鞯男盘栞敵龆溯敵霰炯壍男袙呙栊盘?。除最后一級移位寄存器單元外，其余每個(gè)移位寄存器單元的信號輸出端與其相鄰的下一級移位寄存器的信號輸入端連接。

本發(fā)明實(shí)施例五提供了一種顯示裝置，該顯示裝置包括柵極驅(qū)動(dòng)電路，該柵極驅(qū)動(dòng)電路采用上述實(shí)施例四提供的柵極驅(qū)動(dòng)電路，具體內(nèi)容可參見上述實(shí)施例四的描述，此處不再贅述。

可以理解的是，以上實(shí)施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實(shí)施方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。