本發(fā)明涉及顯示
技術(shù)領(lǐng)域：
，具體涉及一種移位寄存器及其驅(qū)動方法和柵極驅(qū)動電路。
背景技術(shù)：
：近年來，平板顯示器，如薄膜晶體管液晶顯示面板(thinfilmtransistor-liquidcrystaldisplay，tft-lcd)和有源矩陣有機發(fā)光二極管顯示面板(activematrixorganiclightemittingdiode，amoled)，由于具有重量輕，厚度薄以及低功耗等優(yōu)點，因而被廣泛應(yīng)用于電視、手機等電子產(chǎn)品中。tft-lcd或amoled顯示面板由水平和垂直兩個方向的像素矩陣構(gòu)成，通過驅(qū)動電路來驅(qū)動顯示面板中的各個像素進行顯示。驅(qū)動電路主要包含柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路，其中，數(shù)據(jù)驅(qū)動電路用于依據(jù)時鐘信號定時將輸入的數(shù)據(jù)順序鎖存并將鎖存的數(shù)據(jù)轉(zhuǎn)換成模擬信號后輸入到顯示面板的數(shù)據(jù)線，柵極驅(qū)動電路通常由移位寄存器實現(xiàn)，移位寄存器將時鐘信號轉(zhuǎn)換成開啟/關(guān)斷電壓，分別輸出到顯示面板的各條柵線上。每條柵線通常與一個移位寄存器(即移位寄存器的一級)連接，通過使得各個移位寄存器依序輪流輸出開啟電壓，實現(xiàn)對顯示面板中像素的逐行掃描。隨著顯示技術(shù)的發(fā)展，高分辨率、窄邊框的顯示面板成為發(fā)展的趨勢，為此出現(xiàn)了陣列基板柵極驅(qū)動(gatedriveronarray，goa)技術(shù)。goa技術(shù)直接將顯示面板的柵極驅(qū)動電路集成在陣列基板上，以代替外接驅(qū)動芯片，具有成本低、工序少、產(chǎn)能高等優(yōu)點。目前的goa結(jié)構(gòu)中，部分晶體管需要長期處于開啟狀態(tài)以去除噪音。但經(jīng)本申請發(fā)明人研究發(fā)現(xiàn)，現(xiàn)有g(shù)oa結(jié)構(gòu)存在長時間使用后晶體管去除噪音作用失效的問題，降低了顯示面板的工作穩(wěn)定性、使用可靠性和顯示效果。技術(shù)實現(xiàn)要素：本發(fā)明實施例所要解決的技術(shù)問題是，提供一種移位寄存器及其驅(qū)動方法，以解決現(xiàn)有結(jié)構(gòu)存在晶體管去除噪音作用失效的問題。為了解決上述技術(shù)問題，本發(fā)明實施例提供了一種移位寄存器，包括信號輸入端、復(fù)位端、第一時鐘輸入端、第二時鐘輸入端、控制端和信號輸出端，還包括：節(jié)點控制單元，分別與所述信號輸入端、復(fù)位端、第二時鐘輸入端連接，用于控制上拉節(jié)點和下拉節(jié)點的電位；柵極信號輸出單元，分別與所述第一時鐘輸入端、上拉節(jié)點、下拉節(jié)點和信號輸出端連接，用于在所述第一時鐘輸入端、上拉節(jié)點和下拉節(jié)點的控制下，控制所述信號輸出端輸出柵極驅(qū)動信號；閾值電壓控制單元，分別與所述控制端、下拉節(jié)點和柵極信號輸出單元連接，用于在所述控制端和下拉節(jié)點的控制下，消除所述柵極信號輸出單元中噪聲消除晶體管的閾值電壓漂移?？蛇x地，所述節(jié)點控制單元包括上拉節(jié)點控制單元和下拉節(jié)點控制單元，其中，所述上拉節(jié)點控制單元，分別與所述信號輸入端、復(fù)位端、上拉節(jié)點和下拉節(jié)點連接，用于當(dāng)所述信號輸入端的輸入信號為高電平時，控制上拉節(jié)點的電位為高電平；還用于當(dāng)所述復(fù)位端的輸入信號為高電平時，控制上拉節(jié)點的電位為低電平；所述下拉節(jié)點控制單元，分別與所述第二時鐘輸入端、上拉節(jié)點和下拉節(jié)點連接，用于當(dāng)上拉節(jié)點的電位為高電平時，控制下拉節(jié)點的電位為低電平；還用于當(dāng)所述第二時鐘輸入端的輸入信號為高電平時，控制下拉節(jié)點的電位為高電平?？蛇x地，所述上拉節(jié)點控制單元包括第一晶體管、第二晶體管和第七晶體管，其中，所述第一晶體管，柵極和第一極與所述信號輸入端連接，第二極與上拉節(jié)點連接；所述第二晶體管，柵極與所述復(fù)位端連接，第一極與上拉節(jié)點連接，第二極與低電平輸入端vss連接；所述第七晶體管，柵極與下拉節(jié)點連接，第一極與上拉節(jié)點連接，第二極與低電平輸入端連接?？蛇x地，所述第一晶體管用于在信號輸入端的輸入信號為高電平時開啟，將上拉節(jié)點的電位拉高，對柵極信號輸出單元中的第一電容進行充電；所述第二晶體管用于在復(fù)位端的輸入信號為高電平時開啟，對上拉節(jié)點放電，將上拉節(jié)點的電位拉低至低電平輸入端的低電平；所述第七晶體管用于在下拉節(jié)點為高電平時開啟，對上拉節(jié)點放電，將上拉節(jié)點的電位拉低至低電平輸入端的低電平?？蛇x地，所述下拉節(jié)點控制單元包括第五晶體管和第六晶體管，其中，所述第五晶體管，柵極與上拉節(jié)點連接，第一極與下拉節(jié)點連接，第二極與低電平輸入端連接；所述第六晶體管，柵極和第二極與所述第二時鐘輸入端連接，第一極與下拉節(jié)點連接?？蛇x地，所述第五晶體管用于在上拉節(jié)點為高電平時開啟，將下拉節(jié)點的電位拉低至低電平輸入端的低電平；在上拉節(jié)點為低電平時關(guān)斷，使下拉節(jié)點保持高電平；所述第六晶體管用于在第二時鐘輸入端的輸入信號為高電平時開啟，將下拉節(jié)點拉高至高電平?？蛇x地，所述柵極信號輸出單元包括第三晶體管、第四晶體管、第八晶體管和第一電容，其中，所述第三晶體管，柵極與上拉節(jié)點連接，第一極與所述第一時鐘輸入端連接，第二極與所述信號輸出端連接；所述第四晶體管，柵極與所述復(fù)位端連接，第一極與所述信號輸出端連接，第二極與所述閾值電壓控制單元連接；所述第八晶體管，柵極與下拉節(jié)點連接，第一極與所述信號輸出端連接，第二極與所述閾值電壓控制單元連接；所述第一電容，第一端與上拉節(jié)點連接，第二端與所述信號輸出端連接?？蛇x地，所述第三晶體管用于在上拉節(jié)點為高電平時開啟，將第一時鐘輸入端的高電平輸入信號作為柵極驅(qū)動信號從信號輸出端輸出；所述第四晶體管用于在復(fù)位端的輸入信號為高電平時開啟，對信號輸出端放電，將信號輸出端的電位拉低至低電平輸入端的低電平；所述第八晶體管用于在下拉節(jié)點為高電平時開啟，對信號輸出端放電，將信號輸出端的電位拉低至低電平輸入端的低電平?？蛇x地，所述控制端包括第一控制端和第二控制端，所述閾值電壓控制單元包括第九晶體管、第十晶體管和第二電容，其中，所述第九晶體管，柵極與所述第二控制端連接，第一極與上拉節(jié)點連接，第二極與所述柵極信號輸出單元連接；所述第十晶體管，柵極與所述第一控制端連接，第一極與低電平輸入端連接，第二極與所述第九晶體管的第二極連接；所述第二電容c2，第一端與所述第九晶體管的第二極連接，第二端與低電平輸入端vss連接?？蛇x地，所述第九晶體管用于在第二控制端的輸入信號由低電平變?yōu)楦唠娖綍r開啟，所述第十晶體管用于在第一控制端的輸入信號由高電平變?yōu)榈碗娖綍r關(guān)斷，使下拉節(jié)點的高電平對第二電容充電；所述第二電容用于在第九晶體管開啟時，利用下拉節(jié)點的高電平進行充電，使柵極信號輸出單元中的第八晶體管的第一極與第二極兩端達到電壓平衡，消除第八晶體管的閾值電壓漂移。為了解決上述技術(shù)問題，本發(fā)明實施例還提供了一種移位寄存器的驅(qū)動方法，移位寄存器包括信號輸入端、復(fù)位端、第一時鐘輸入端、第二時鐘輸入端、控制端和信號輸出端，還包括節(jié)點控制單元、柵極信號輸出單元和閾值電壓控制單元，所述驅(qū)動方法包括：在所述信號輸入端、復(fù)位端和第二時鐘輸入端的控制下，所述節(jié)點控制單元控制上拉節(jié)點和下拉節(jié)點的電位；在所述第一時鐘輸入端、上拉節(jié)點和下拉節(jié)點的控制下，所述柵極信號輸出單元控制信號輸出端輸出柵極驅(qū)動信號；在所述控制端和下拉節(jié)點的控制下，所述閾值電壓控制單元消除所述柵極信號輸出單元中噪聲消除晶體管的閾值電壓漂移?？蛇x地，所述節(jié)點控制單元包括上拉節(jié)點控制單元和下拉節(jié)點控制單元，在所述信號輸入端、復(fù)位端和第二時鐘輸入端的控制下，所述節(jié)點控制單元控制上拉節(jié)點和下拉節(jié)點的電位，包括：當(dāng)信號輸入端的輸入信號為高電平時，所述上拉節(jié)點控制單元控制上拉節(jié)點的電位為高電平，所述下拉節(jié)點控制單元控制下拉節(jié)點的電位為低電平；當(dāng)復(fù)位端和第二時鐘輸入端的輸入信號為高電平時，所述上拉節(jié)點控制單元控制上拉節(jié)點的電位為低電平，所述下拉節(jié)點控制單元控制下拉節(jié)點的電位為高電平?？蛇x地，所述柵極信號輸出單元包括第三晶體管、第四晶體管、第八晶體管和第一電容，在所述第一時鐘輸入端、上拉節(jié)點和下拉節(jié)點的控制下，所述柵極信號輸出單元控制信號輸出端輸出柵極驅(qū)動信號，包括：在上拉節(jié)點為高電平時，所述第三晶體管開啟，將第一時鐘輸入端的高電平輸入信號作為柵極驅(qū)動信號從信號輸出端輸出；在復(fù)位端的輸入信號為高電平時，所述第四晶體管開啟，對信號輸出端放電，將信號輸出端的電位拉低至低電平輸入端的低電平；在下拉節(jié)點為高電平時，所述第八晶體管開啟，對信號輸出端放電，將信號輸出端的電位拉低至低電平輸入端的低電平?？蛇x地，所述控制端包括第一控制端和第二控制端，所述閾值電壓控制單元包括第九晶體管、第十晶體管和第二電容，在所述控制端和下拉節(jié)點的控制下，所述閾值電壓控制單元消除所述柵極信號輸出單元中噪聲消除晶體管的閾值電壓漂移，包括：在第一控制端的輸入信號由高電平變?yōu)榈碗娖?、第二控制端的輸入信號由低電平變?yōu)楦唠娖綍r，所述第九晶體管開啟，所述第十晶體管關(guān)斷；所述第二電容利用下拉節(jié)點的高電平進行充電，使柵極信號輸出單元中的第八晶體管的第一極與第二極兩端達到電壓平衡，消除第八晶體管的閾值電壓漂移。本發(fā)明實施例還提供了一種柵極驅(qū)動電路，所述柵極驅(qū)動電路包括前述的移位寄存器。本發(fā)明實施例所提供的移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路和顯示面板，通過在移位寄存器中引入閾值電壓控制單元，閾值電壓控制單元用于消除下拉節(jié)點控制單元和柵極信號輸出單元中的噪聲消除晶體管的閾值電壓漂移，避免了由于長時間處于開啟狀態(tài)導(dǎo)致晶體管閾值電壓的上升，消除了由于閾值電壓上升導(dǎo)致晶體管變?yōu)椴灰组_啟的情況，最大限度地解決了晶體管去除噪音作用失效的問題，提高了移位寄存器的工作穩(wěn)定性和使用可靠性，增加了使用壽命。當(dāng)然，實施本發(fā)明的任一產(chǎn)品或方法并不一定需要同時達到以上所述的所有優(yōu)點。本發(fā)明的其它特征和優(yōu)點將在隨后的說明書實施例中闡述，并且，部分地從說明書實施例中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明實施例的目的和其他優(yōu)點可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。附圖說明附圖用來提供對本發(fā)明技術(shù)方案的進一步理解，并且構(gòu)成說明書的一部分，與本申請的實施例一起用于解釋本發(fā)明的技術(shù)方案，并不構(gòu)成對本發(fā)明技術(shù)方案的限制。附圖中各部件的形狀和大小不反映真實比例，目的只是示意說明本
發(fā)明內(nèi)容。圖1為本發(fā)明實施例移位寄存器的結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例上拉節(jié)點控制單元的結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例下拉節(jié)點控制單元的結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例柵極信號輸出單元的結(jié)構(gòu)示意圖；圖5為本發(fā)明實施例閾值電壓控制單元的結(jié)構(gòu)示意圖；圖6為本發(fā)明實施例移位寄存器的等效電路圖；圖7為本發(fā)明實施例移位寄存器的工作時序圖；圖8為本發(fā)明實施例移位寄存器的驅(qū)動方法的流程圖。附圖標記說明:11—上拉節(jié)點控制單元；12—下拉節(jié)點控制單元；13—柵極信號輸出單元；14—閾值電壓控制單元；input—信號輸入端；reset—復(fù)位端；clk—第一時鐘輸入端；clkb—第二時鐘輸入端；in1—第一控制端；in2—第二控制端；output—信號輸出端；vss—低電平輸入端；c1—第一電容；c2—第二電容；pu—上拉節(jié)點；pd—下拉節(jié)點。具體實施方式下面結(jié)合附圖和實施例對本發(fā)明的具體實施方式作進一步詳細描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互任意組合。現(xiàn)有g(shù)oa結(jié)構(gòu)中，部分晶體管需要長期處于開啟狀態(tài)，以去除噪音，但存在長時間使用后晶體管去除噪音作用失效的問題。經(jīng)本申請發(fā)明人研究發(fā)現(xiàn)，其原因是，當(dāng)晶體管柵極長時間處于高電平時，一方面會導(dǎo)致閾值電壓上升，致使晶體管變?yōu)椴灰组_啟，另一方面會縮短使用壽命，因而使得長時間使用后晶體管無法實現(xiàn)去除噪音的作用，導(dǎo)致去除噪音作用失效。為了解決現(xiàn)有結(jié)構(gòu)存在晶體管去除噪音作用失效的問題，本發(fā)明實施例提供了一種移位寄存器。第一實施例圖1為本發(fā)明實施例移位寄存器的結(jié)構(gòu)示意圖。如圖1所示，移位寄存器包括：信號輸入端input、復(fù)位端reset、第一時鐘輸入端clk、第二時鐘輸入端clkb、控制端in和信號輸出端output，還包括上拉節(jié)點控制單元11、下拉節(jié)點控制單元12、柵極信號輸出單元13和閾值電壓控制單元14，其中：上拉節(jié)點控制單元11，分別與信號輸入端input、復(fù)位端reset、上拉節(jié)點pu和下拉節(jié)點pd連接；用于當(dāng)信號輸入端input的輸入信號為高電平時，控制上拉節(jié)點pu的電位為高電平；還用于當(dāng)復(fù)位端reset的輸入信號為高電平時，控制上拉節(jié)點pu的電位為低電平；還用于當(dāng)下拉節(jié)點pd為高電平時，控制上拉節(jié)點pu的電位為低電平。下拉節(jié)點控制單元12，分別與第二時鐘輸入端clkb、上拉節(jié)點pu和下拉節(jié)點pd連接；用于當(dāng)上拉節(jié)點pu的電位為高電平時，控制下拉節(jié)點pd的電位為低電平；還用于當(dāng)上拉節(jié)點pu的電位為低電平且第二時鐘輸入端clkb的輸入信號為高電平時，控制下拉節(jié)點pd的電位為高電平。柵極信號輸出單元13，分別與第一時鐘輸入端clk、上拉節(jié)點pu、下拉節(jié)點pd和信號輸出端output連接；用于在第一時鐘輸入端clk、上拉節(jié)點pu和下拉節(jié)點pd的控制下，控制信號輸出端output輸出柵極驅(qū)動信號。閾值電壓控制單元14，分別與控制端in、下拉節(jié)點pd和柵極信號輸出單元13連接；用于在控制端in和下拉節(jié)點pd的控制下，消除上拉節(jié)點控制單元11和柵極信號輸出單元13中噪聲消除晶體管的閾值電壓漂移。其中，上拉節(jié)點控制單元11和下拉節(jié)點控制單元12一起作為節(jié)點控制單元，節(jié)點控制單元分別與信號輸入端、復(fù)位端、第二時鐘輸入端連接，用于控制上拉節(jié)點和下拉節(jié)點的電位。進一步地，移位寄存器還包括低電平輸入端vss，低電平輸入端vss分別與上拉節(jié)點控制單元11、下拉節(jié)點控制單元12、柵極信號輸出單元13和閾值電壓控制單元14連接。本發(fā)明實施例所提供的移位寄存器，通過在移位寄存器中引入閾值電壓控制單元，閾值電壓控制單元用于消除下拉節(jié)點控制單元和柵極信號輸出單元中的噪聲消除晶體管的閾值電壓漂移，避免了由于長時間處于開啟狀態(tài)導(dǎo)致晶體管閾值電壓的上升，消除了由于閾值電壓上升導(dǎo)致晶體管變?yōu)椴灰组_啟的情況，最大限度地解決了晶體管去除噪音作用失效的問題，提高了移位寄存器的工作穩(wěn)定性和使用可靠性，增加了使用壽命。圖2為本發(fā)明實施例上拉節(jié)點控制單元的結(jié)構(gòu)示意圖。如圖2所述，上拉節(jié)點控制單元11包括第一晶體管m1、第二晶體管m2和第七晶體管m7，其中：第一晶體管m1，其柵極和第一極與信號輸入端input連接，第二極與上拉節(jié)點pu連接；第一晶體管m1用于在信號輸入端input的輸入信號為高電平時開啟，將上拉節(jié)點pu的電位拉高，對柵極信號輸出單元13中的第一電容c1進行充電。第二晶體管m2，其柵極與復(fù)位端reset連接，第一極與上拉節(jié)點pu連接，第二極與低電平輸入端vss連接；第二晶體管m2用于在復(fù)位端reset的輸入信號為高電平時開啟，對上拉節(jié)點pu放電，將上拉節(jié)點pu的電位拉低至低電平輸入端vss的低電平。第七晶體管m7，其柵極與下拉節(jié)點pd連接，第一極與上拉節(jié)點pu連接，第二極與低電平輸入端vss連接，作為噪聲消除晶體管；第七晶體管m7用于在下拉節(jié)點pd為高電平時開啟，也對上拉節(jié)點pu放電，將上拉節(jié)點pu的電位拉低至低電平輸入端vss的低電平，消除噪聲。圖3為本發(fā)明實施例下拉節(jié)點控制單元的結(jié)構(gòu)示意圖。如圖3所述，下拉節(jié)點控制單元12包括第五晶體管m5和第六晶體管m6，其中：第五晶體管m5，其柵極與上拉節(jié)點pu連接，第一極與下拉節(jié)點pd連接，第二極與低電平輸入端vss連接；第五晶體管m5用于在上拉節(jié)點pu為高電平時開啟，將下拉節(jié)點pd的電位拉低至低電平輸入端vss的低電平；在上拉節(jié)點pu為低電平時關(guān)斷，使下拉節(jié)點pd保持高電平。第六晶體管m6，其柵極和第二極與第二時鐘輸入端clkb連接，第一極與下拉節(jié)點pd連接；第六晶體管m6用于在第二時鐘輸入端clkb的輸入信號為高電平時開啟，將下拉節(jié)點pd拉高至高電平。圖4為本發(fā)明實施例柵極信號輸出單元的結(jié)構(gòu)示意圖。如圖4所述，柵極信號輸出單元13包括第三晶體管m3、第四晶體管m4、第八晶體管m8和第一電容c1，其中：第三晶體管m3，其柵極與上拉節(jié)點pu連接，第一極與第一時鐘輸入端clk連接，第二極與信號輸出端output連接；第三晶體管m3用于在上拉節(jié)點pu為高電平時開啟，將第一時鐘輸入端clk的高電平輸入信號作為柵極驅(qū)動信號從信號輸出端output輸出。第四晶體管m4，其柵極與復(fù)位端reset連接，第一極與信號輸出端output連接，第二極與閾值電壓控制單元14連接；第四晶體管m4用于在復(fù)位端reset的輸入信號為高電平時開啟，對信號輸出端output放電，將信號輸出端output的電位拉低至低電平輸入端vss的低電平。第八晶體管m8，其柵極與下拉節(jié)點pd連接，第一極與信號輸出端output連接，第二極與閾值電壓控制單元14連接，作為噪聲消除晶體管；第八晶體管m8用于在下拉節(jié)點pd為高電平時開啟，對信號輸出端output放電，將信號輸出端output的電位拉低至低電平輸入端vss的低電平，消除噪聲。第一電容c1，第一端與上拉節(jié)點pu連接，第二端與信號輸出端output連接；第一電容c1用于在上拉節(jié)點pu的電位拉高時進行充電。圖5為本發(fā)明實施例閾值電壓控制單元的結(jié)構(gòu)示意圖。如圖5所述，閾值電壓控制單元14包括第九晶體管m9、第十晶體管m10和第二電容c2，控制端in包括第一控制端in1和第二控制端in2，其中：第九晶體管m9，其柵極與第二控制端in2連接，第一極與上拉節(jié)點pu連接，第二極與柵極信號輸出單元13連接；第九晶體管m9用于在第二控制端in2的輸入信號由低電平變?yōu)楦唠娖綍r開啟，使下拉節(jié)點pd的高電平對第二電容c2充電。第十晶體管m10，其柵極與第一控制端in1連接，第一極與低電平輸入端vss連接，第二極與第九晶體管m9的第二極連接；第十晶體管m10用于在第一控制端in1的輸入信號由高電平變?yōu)榈碗娖綍r關(guān)斷，保證第二電容c2第一端的電位。第二電容c2，第一端與第九晶體管m9的第二極和第十晶體管m10的第二極連接，第二端與低電平輸入端vss連接；第二電容c2用于在第九晶體管m9開啟時，利用下拉節(jié)點pd的高電平進行充電，當(dāng)?shù)诙娙輈2存儲的電荷使第九晶體管m9的第二極與第一極兩端電位相等時，將使上拉節(jié)點控制單元11中的第七晶體管m7的第一極與第二極兩端達到電壓平衡，將使柵極信號輸出單元13中的第八晶體管m8的第一極與第二極兩端達到電壓平衡。第七晶體管m7和第八晶體管m8的第一極與第二極兩端的電壓平衡，可以避免由于長時間處于開啟狀態(tài)導(dǎo)致晶體管閾值電壓的上升，消除了由于閾值電壓上升導(dǎo)致第七晶體管m7和第八晶體管m8變?yōu)椴灰组_啟的情況，最大限度地解決了第七晶體管m7和第八晶體管m8去除噪音作用失效的問題，提高了移位寄存器的工作穩(wěn)定性和使用可靠性，增加了使用壽命。下面通過移位寄存器的工作過程進一步說明本發(fā)明實施例的技術(shù)方案。圖6為本發(fā)明實施例移位寄存器的等效電路圖，圖7為本發(fā)明實施例移位寄存器的工作時序圖。如圖6、圖7所示，本發(fā)明實施例移位寄存器包括10個晶體管單元(m1～m10)、2個電容單元(c1和c2)、7個輸入端(input、reset、clk、clkb、vss、in1和in2)、1個輸出端(output)，其工作過程包括：第一階段s1，即輸入階段，信號輸入端input的輸入信號為高電平，第一晶體管m1開啟，將上拉節(jié)點pu的電位拉高，對第一電容c1進行充電。由于上拉節(jié)點pu的電位拉高，第五晶體管m5開啟，將下拉節(jié)點pd的電位拉低至低電平輸入端vss的低電平。由于下拉節(jié)點pd為低電平，第七晶體管m7和第八晶體管m8關(guān)斷，第八晶體管m8關(guān)斷可以使信號輸出端output不存在放電情況，保證下階段的信號穩(wěn)定輸出。本階段中，輸入端中的信號輸入端input和第一控制端in1的輸入信號為高電平，其它輸入端(reset、clk、clkb和in2)的輸入信號均為低電平，信號輸出端output為低電平，低電平輸入端vss為低電平。本實施例中，信號輸入端input與上一級移位寄存器的信號輸出端output連接，信號輸入端input的高電平信號是上一級移位寄存器信號輸出端output輸出的高電平。第二階段s2，即輸出階段，信號輸入端input的輸入信號為低電平，第一晶體管m1關(guān)斷，上拉節(jié)點pu繼續(xù)保持高電平，下拉節(jié)點pd繼續(xù)保持低電平。上拉節(jié)點pu的高電平使第三晶體管m3開啟，第一時鐘輸入端clk的輸入信號變?yōu)楦唠娖剑捎诰w管的自舉效應(yīng)，上拉節(jié)點pu的電位繼續(xù)被拉高，放大了上拉節(jié)點pu的電壓，信號輸出端output正常輸出高電平的柵極驅(qū)動信號。上拉節(jié)點pu電壓的升高，提高了第三晶體管m3的充電能力，保證了像素充電。本階段中，輸入端中的第一時鐘輸入端clk和第一控制端in1的輸入信號為高電平，其它輸入端(input、reset、clkb和in2)的輸入信號均為低電平，信號輸出端output為高電平，低電平輸入端vss為低電平。由于上拉節(jié)點pu仍處于高電平，第五晶體管m5保持開啟，下拉節(jié)點pd仍處于低電平，第七晶體管m7和第八晶體管m8均保持關(guān)斷，低電平輸入端vss不影響信號輸出端output的輸出信號。第三階段s3，即復(fù)位階段，復(fù)位端reset的輸入信號為高電平的復(fù)位信號，第二時鐘輸入端clkb的輸入信號為高電平。由于復(fù)位端reset的輸入信號為高電平，第二晶體管m2和第四晶體管m4開啟，第四晶體管m4開啟對信號輸出端output放電，將信號輸出端output的電位拉低至低電平輸入端vss的低電平，第二晶體管m2開啟對上拉節(jié)點pu放電，將上拉節(jié)點pu的電位拉低至低電平輸入端vss的低電平，同時使第五晶體管m5關(guān)斷。由于第二時鐘輸入端clkb的輸入信號為高電平，第六晶體管m6開啟，將下拉節(jié)點pd拉高至高電平，開啟第七晶體管m7和第八晶體管m8，第七晶體管m7開啟也對上拉節(jié)點pu放電，將上拉節(jié)點pu的電位拉低至低電平輸入端vss的低電平，第八晶體管m8也對信號輸出端output放電，將信號輸出端output的電位拉低至低電平輸入端vss的低電平，從而使得信號輸出端output輸出低電平，降低信號輸出端output噪聲。本階段中，輸入端中的復(fù)位端reset、第二時鐘輸入端clkb和第一控制端in1的輸入信號為高電平，其它輸入端(input、clk和in2)的輸入信號均為低電平，信號輸出端output為低電平，低電平輸入端vss為低電平。本實施例中，復(fù)位端reset與下一級移位寄存器的信號輸出端output連接，復(fù)位端reset的高電平信號是下一級移位寄存器信號輸出端output輸出的高電平。第四階段s4，第一時鐘輸入端clk的輸入信號變?yōu)楦唠娖?，第二時鐘輸入端clkb的輸入信號變?yōu)榈碗娖?。由于此時第三晶體管m3為關(guān)斷狀態(tài)，因此第一時鐘輸入端clk的高電平無法輸出到信號輸出端output，信號輸出端output保持上階段的低電平輸出。同時，由于上拉節(jié)點pu繼續(xù)保持低電平，下拉節(jié)點pd繼續(xù)保持高電平，第七晶體管m7和第八晶體管m8處于常開狀態(tài)，持續(xù)對上拉節(jié)點pu和信號輸出端output放電，保證了信號的輸出穩(wěn)定，消除了噪聲。本階段中，輸入端中的第一時鐘輸入端clk和第一控制端in1的輸入信號為高電平，其它輸入端(input、reset、clkb和in2)的輸入信號均為低電平，信號輸出端output為低電平，低電平輸入端vss為低電平。第五階段s5，第一時鐘輸入端clk的輸入信號變?yōu)榈碗娖?，第二時鐘輸入端clkb的輸入信號變?yōu)楦唠娖?。第二時鐘輸入端clkb輸入的高電平使第六晶體管m6開啟，使下拉節(jié)點pd繼續(xù)保持高電平，第七晶體管m7和第八晶體管m8處于常開狀態(tài)，持續(xù)對上拉節(jié)點pu和信號輸出端output放電，保證了信號的輸出穩(wěn)定，消除了噪聲。本階段中，輸入端中的第二時鐘輸入端clkb和第一控制端in1的輸入信號為高電平，其它輸入端(input、reset、clk和in2)的輸入信號均為低電平，信號輸出端output為低電平，低電平輸入端vss為低電平。由于上述過程中第一控制端in1的輸入信號持續(xù)為高電平，第二控制端in2的輸入信號持續(xù)為低電平，因此第十晶體管m10處于持續(xù)開啟狀態(tài)，第九晶體管m9處于持續(xù)關(guān)斷狀態(tài)。第六階段s6，第一時鐘輸入端clk的輸入信號變?yōu)楦唠娖?，第二時鐘輸入端clkb的輸入信號變?yōu)榈碗娖?，第一控制端in1的輸入信號由高電平變?yōu)榈碗娖剑诙刂贫薸n2的輸入信號由低電平變?yōu)楦唠娖?。第二控制端in2輸入的高電平使第九晶體管m9開啟，下拉節(jié)點pd的高電平對第二電容c2充電。第一控制端in1輸入的低電平，使第十晶體管m10關(guān)斷，保證第二電容c2的充電過程。第三晶體管m3為關(guān)斷狀態(tài)，第一時鐘輸入端clk的高電平無法輸出到信號輸出端output，信號輸出端output保持上階段的低電平輸出。同時，上拉節(jié)點pu繼續(xù)保持低電平，下拉節(jié)點pd繼續(xù)保持高電平，第七晶體管m7和第八晶體管m8處于常開狀態(tài)，持續(xù)對上拉節(jié)點pu和信號輸出端output放電，保證了信號的輸出穩(wěn)定，保證了噪聲最小。本階段中，輸入端中的第一時鐘輸入端clk和第二控制端in2的輸入信號為高電平，其它輸入端(input、reset、clkb和in1)的輸入信號均為低電平，信號輸出端output為低電平，低電平輸入端vss為低電平。第七階段s7，第一時鐘輸入端clk的輸入信號變?yōu)榈碗娖?，第二時鐘輸入端clkb的輸入信號變?yōu)楦唠娖?第一控制端in1的輸入信號仍為低電平，第二控制端in2的輸入信號仍為高電平。第二時鐘輸入端clkb輸入的高電平使第六晶體管m6開啟，使下拉節(jié)點pd繼續(xù)保持高電平，第七晶體管m7和第八晶體管m8處于常開狀態(tài)，持續(xù)對上拉節(jié)點pu和信號輸出端output放電，保證了信號的輸出穩(wěn)定，保證了噪聲最小。同時，第二控制端in2輸入的高電平使第九晶體管m9持續(xù)開啟，第二電容c2存儲的電荷使第九晶體管m9的第一極與第二極兩端電位相等，使得第七晶體管m7和第八晶體管m8的第一極與第二極兩端達到電壓平衡。第七晶體管m7和第八晶體管m8的第一極與第二極兩端的電壓平衡，可以避免由于長時間處于開啟狀態(tài)導(dǎo)致晶體管閾值電壓的上升，消除了由于閾值電壓上升導(dǎo)致第七晶體管m7和第八晶體管m8變?yōu)椴灰组_啟的情況，最大限度地解決了第七晶體管m7和第八晶體管m8去除噪音作用失效的問題，提高了移位寄存器的工作穩(wěn)定性和使用可靠性，增加了使用壽命。本階段中，輸入端中的第二時鐘輸入端clkb和第二控制端in2的輸入信號為高電平，其它輸入端(input、reset、clk和in1)的輸入信號均為低電平，信號輸出端output為低電平，低電平輸入端vss為低電平。本實施例中，在第一階段s1后，信號輸入端input的輸入信號持續(xù)為低電平；在第二階段s2后，信號輸出端output的輸出信號持續(xù)為低電平；在第三階段s3后，復(fù)位端reset的輸入信號持續(xù)為低電平；在所有階段，低電平輸入端vss的輸入信號持續(xù)為低電平；從第二階段s2開始，每隔一個階段，第一時鐘輸入端clk的輸入信號為高電平，從第三階段s3開始，每隔一個階段，第二時鐘輸入端clkb的輸入信號為高電平，即第一時鐘輸入端clk與第二時鐘輸入端clkb的輸入信號反相。在第五階段s5后，第一時鐘輸入端clk和第二時鐘輸入端clkb的輸入信號依次重復(fù)一次或多次第四階段s4和第五階段s5，之后第一時鐘輸入端clk和第二時鐘輸入端clkb均保持低電平，一直到信號輸入端input的輸入信號為高電平，再從第一階段重新開始。其中，第二時鐘輸入端clkb停止輸出高電平時刻到下個第一階段重新開始的時間，稱之為空窗時間blankingtime。顯示面板正常工作時，需要從第一行柵線開始直到最后一行柵線依次輸出柵極驅(qū)動信號，在某一行柵線柵極驅(qū)動信號輸出結(jié)束后，移位寄存器則進入時鐘輸入的空窗時間，由于在空窗時間內(nèi)第七晶體管m7和第八晶體管m8長時間處于高電平狀態(tài)，會引起晶體管閾值電壓漂移，閾值電壓漂移較大時會導(dǎo)致第七晶體管m7和第八晶體管m8不易開啟，從而無法實現(xiàn)去除噪音的作用。本發(fā)明實施例通過在移位寄存器中引入第九晶體管m9和第十晶體管m10組成的閾值電壓控制單元，在第一控制端in1和第二控制端in2的輸入信號控制下，實現(xiàn)了在空窗時間內(nèi)消除了第七晶體管m7和第八晶體管m8的閾值電壓漂移。實際實施時，本實施例第一控制端in1和第二控制端in2的輸入信號可以設(shè)置在任何一個第一時鐘輸入端clk的高電平輸出時。優(yōu)選地，第一控制端in1和第二控制端in2的輸入信號設(shè)置在第一時鐘輸入端clk的最后一個高電平輸出時，即空窗時間之前的第一時鐘輸入端clk的高電平輸出時，或者第一時鐘輸入端clk長時間低電平輸出之前的最后一個高電平。本發(fā)明實施例移位寄存器中，采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件，各晶體管的第一極和第二極是為了區(qū)分晶體管除柵極之外的兩極，各晶體管的第一極和第二極的連接方式可以互換，實際是沒有區(qū)別的。在實際實施時，可以是第一極為漏極、第二極為源極，也可以是第一極為源極、第二極為漏極。同時，薄膜晶體管或場效應(yīng)管可以為n型晶體管，也可以為p型晶體管。第二實施例基于前述實施例的發(fā)明構(gòu)思，本發(fā)明實施例還提供了一種移位寄存器的驅(qū)動方法，圖8為本發(fā)明實施例移位寄存器的驅(qū)動方法的流程圖。如圖8所示，移位寄存器包括：信號輸入端input、復(fù)位端reset、第一時鐘輸入端clk、第二時鐘輸入端clkb、控制端in、信號輸出端output、上拉節(jié)點控制單元、下拉節(jié)點控制單元、柵極信號輸出單元和閾值電壓控制單元，移位寄存器的驅(qū)動方法包括：在所述信號輸入端、復(fù)位端和第二時鐘輸入端的控制下，所述節(jié)點控制單元控制上拉節(jié)點和下拉節(jié)點的電位；在所述第一時鐘輸入端、上拉節(jié)點和下拉節(jié)點的控制下，所述柵極信號輸出單元控制信號輸出端輸出柵極驅(qū)動信號；在所述控制端和下拉節(jié)點的控制下，所述閾值電壓控制單元消除所述柵極信號輸出單元中噪聲消除晶體管的閾值電壓漂移。本發(fā)明實施例所提供的移位寄存器的驅(qū)動方法，通過在移位寄存器中引入閾值電壓控制單元，閾值電壓控制單元用于消除下拉節(jié)點控制單元和柵極信號輸出單元中的噪聲消除晶體管的閾值電壓漂移，避免了由于長時間處于開啟狀態(tài)導(dǎo)致晶體管閾值電壓的上升，消除了由于閾值電壓上升導(dǎo)致晶體管變?yōu)椴灰组_啟的情況，最大限度地解決了晶體管去除噪音作用失效的問題，提高了移位寄存器的工作穩(wěn)定性和使用可靠性，增加了使用壽命。其中，所述節(jié)點控制單元包括上拉節(jié)點控制單元和下拉節(jié)點控制單元，在所述信號輸入端、復(fù)位端和第二時鐘輸入端的控制下，所述節(jié)點控制單元控制上拉節(jié)點和下拉節(jié)點的電位，包括：當(dāng)信號輸入端的輸入信號為高電平時，所述上拉節(jié)點控制單元控制上拉節(jié)點的電位為高電平，所述下拉節(jié)點控制單元控制下拉節(jié)點的電位為低電平；當(dāng)復(fù)位端和第二時鐘輸入端的輸入信號為高電平時，所述上拉節(jié)點控制單元控制上拉節(jié)點的電位為低電平，所述下拉節(jié)點控制單元控制下拉節(jié)點的電位為高電平。其中，所述上拉節(jié)點控制單元包括第一晶體管、第二晶體管和第七晶體管，所述第一晶體管用于在信號輸入端的輸入信號為高電平時開啟，將上拉節(jié)點的電位拉高，對柵極信號輸出單元中的第一電容進行充電；所述第二晶體管用于在復(fù)位端的輸入信號為高電平時開啟，對上拉節(jié)點放電，將上拉節(jié)點的電位拉低至低電平輸入端的低電平；所述第七晶體管用于在下拉節(jié)點為高電平時開啟，對上拉節(jié)點放電，將上拉節(jié)點的電位拉低至低電平輸入端的低電平。其中，所述下拉節(jié)點控制單元包括第五晶體管和第六晶體管，所述第五晶體管用于在上拉節(jié)點為高電平時開啟，將下拉節(jié)點的電位拉低至低電平輸入端的低電平；在上拉節(jié)點為低電平時關(guān)斷，使下拉節(jié)點保持高電平；所述第六晶體管用于在第二時鐘輸入端的輸入信號為高電平時開啟，將下拉節(jié)點拉高至高電平。其中，所述柵極信號輸出單元包括第三晶體管、第四晶體管、第八晶體管和第一電容，在所述第一時鐘輸入端、上拉節(jié)點和下拉節(jié)點的控制下，所述柵極信號輸出單元控制信號輸出端輸出柵極驅(qū)動信號，包括：在上拉節(jié)點為高電平時，所述第三晶體管開啟，將第一時鐘輸入端的高電平輸入信號作為柵極驅(qū)動信號從信號輸出端輸出；在復(fù)位端的輸入信號為高電平時，所述第四晶體管開啟，對信號輸出端放電，將信號輸出端的電位拉低至低電平輸入端的低電平；在下拉節(jié)點為高電平時，所述第八晶體管開啟，對信號輸出端放電，將信號輸出端的電位拉低至低電平輸入端的低電平。其中，所述控制端包括第一控制端和第二控制端，所述閾值電壓控制單元包括第九晶體管、第十晶體管和第二電容，在所述控制端和下拉節(jié)點的控制下，所述閾值電壓控制單元消除所述柵極信號輸出單元中噪聲消除晶體管的閾值電壓漂移，包括：在第一控制端的輸入信號由高電平變?yōu)榈碗娖健⒌诙刂贫说妮斎胄盘栍傻碗娖阶優(yōu)楦唠娖綍r，所述第九晶體管開啟，所述第十晶體管關(guān)斷；所述第二電容利用下拉節(jié)點的高電平進行充電，使柵極信號輸出單元中的第八晶體管的第一極與第二極兩端達到電壓平衡，消除第八晶體管的閾值電壓漂移。本實施例移位寄存器的驅(qū)動方法，移位寄存器的結(jié)構(gòu)及其工作過程，已在第一實施例中詳細說明，這里不再贅述。第三實施例基于前述實施例的發(fā)明構(gòu)思，本實施例還提供了一種柵極驅(qū)動電路，該柵極驅(qū)動電路采用前述實施例所述的移位寄存器。基于前述實施例的發(fā)明構(gòu)思，本實施例還提供了一種顯示面板，該顯示面板包括采用前述實施例所述的柵極驅(qū)動電路。顯示面板可以為：手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。在本發(fā)明實施例的描述中，需要理解的是，術(shù)語“中部”、“上”、“下”、“前”、“后”、“豎直”、“水平”、“頂”、“底”“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。在本發(fā)明實施例的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語在本發(fā)明中的具體含義。雖然本發(fā)明所揭露的實施方式如上，但所述的內(nèi)容僅為便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實施的形式及細節(jié)上進行任何的修改與變化，但本發(fā)明的專利保護范圍，仍須以所附的權(quán)利要求書所界定的范圍為準。當(dāng)前第1頁12