本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存單元、移位寄存電路、驅(qū)動方法及顯示裝置。

背景技術(shù)：

近些年來顯示器的發(fā)展呈現(xiàn)出了高集成度，低成本的發(fā)展趨勢。其中,非常重要的一項技術(shù)就是集成柵極驅(qū)動電路(英文全稱：gatedriveronarray，簡稱：goa)技術(shù)。利用goa技術(shù)將柵極驅(qū)動電路集成在顯示面板的陣列基板上，從而可以省掉柵極驅(qū)動集成電路部分，以從材料成本和制作工藝兩方面降低產(chǎn)品成本。這種利用goa技術(shù)集成在陣列基板上的柵極開關(guān)電路也稱為goa電路或移位寄存單元電路，該柵極開關(guān)電路中的每個移位寄存單元稱為goa模塊或移位寄存單元。

現(xiàn)有移位寄存單元電路在開機(jī)時所有的輸出信號均為低電平，因此移位寄存單元內(nèi)的薄膜晶體管(英文全稱：thinfilmtransistor，簡稱：tft)的均處于不工作狀態(tài)，進(jìn)而導(dǎo)致移位寄存單元中的上拉節(jié)點(diǎn)和下拉節(jié)點(diǎn)的狀態(tài)也無法確定，若此時直接使移位寄存單元的各個輸出信號端按照驅(qū)動時序輸入驅(qū)動信號，則可能會導(dǎo)致移位寄存單元輸出不穩(wěn)定，進(jìn)而導(dǎo)致顯示面板顯示異常。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例提供一種移位寄存單元、移位寄存電路、驅(qū)動方法及顯示裝置，用于改善開機(jī)時移位寄存單元輸出不穩(wěn)定導(dǎo)致的顯示面板顯示異常的問題。

為達(dá)到上述目的，本發(fā)明的實施例采用如下技術(shù)方案：

第一方面，提供一種移位寄存單元，包括：輸入模塊、復(fù)位模塊、控制模塊、輸出模塊以及節(jié)點(diǎn)復(fù)位模塊；

所述輸入模塊連接第一電平端、輸入信號端以及第一節(jié)點(diǎn)；所述復(fù)位模塊連接第二電平端、復(fù)位信號端以及所述第一節(jié)點(diǎn)；所述控制模塊連接第一時鐘信號端、輸出信號端、第三電平端、所述第一節(jié)點(diǎn)以及第二節(jié)點(diǎn)；所述輸出模塊連接第二時鐘信號端、所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)、所述第三電平端以及所述輸出信號端；所述節(jié)點(diǎn)復(fù)位模塊連接掃描信號端、所述輸出信號端、所述第二節(jié)點(diǎn)以及所述第三電平端；

其中，在預(yù)復(fù)位階段時，所述節(jié)點(diǎn)復(fù)位模塊用于在所述掃描信號端的掃描信號的控制下將所述第三電平端的電壓傳輸至第二節(jié)點(diǎn)以及將所述掃描信號在所述輸出信號端輸出；所述復(fù)位模塊用于在復(fù)位信號端的復(fù)位信號的控制下將所述第二電平端的電壓傳輸至所述第一節(jié)點(diǎn)；輸入模塊用于在所述輸入信號端的輸入信號的控制下將所述第一電平端的電壓傳輸至所述第一節(jié)點(diǎn)；

在復(fù)位階段時，所述控制模塊用于在所述第一節(jié)點(diǎn)的電壓、所述輸出信號端的電壓以及所述第一時鐘信號端的第一時鐘信號的控制下將所述第一時鐘信號端的第一時鐘信號傳輸至第二節(jié)點(diǎn)以及在所述第二節(jié)點(diǎn)的電壓的控制下將所述第三電平端的電壓傳輸至第一節(jié)點(diǎn)；所述輸出模塊用于在所述第二節(jié)點(diǎn)的電壓的控制下將所述第三電平端的電壓傳輸至所述信號輸出端。

可選的，所述輸入模塊包括：第一晶體管；所述第一晶體管的第一極連接所述第一電平端，所述第一晶體管的第二極連接所述第一節(jié)點(diǎn)；所述第一晶體管的柵極連接所述信號輸入端；

所述復(fù)位模塊包括：第二晶體管；所述第二晶體管的第一極連接所述第二電平端，所述第二晶體管的第二極連接所述第一節(jié)點(diǎn)，所述第二晶體管的柵極連接所述復(fù)位信號端；

所述控制模塊包括：第三晶體管、第四晶體管、第五晶體管、第六晶體管以及第一電容；所述第三晶體管的第一極連接所述第一時鐘信號端，所述第三晶體管的第二極連接所述第二節(jié)點(diǎn)，所述第三晶體管的柵極連接所述第一時鐘信號端；所述第四晶體管的第一極連接所述第一節(jié)點(diǎn)，所述第四晶體管的第二極連接所述第三電平端，所述第四晶體管的柵極連接所述第二節(jié)點(diǎn)；所述第五晶體管的第一極連接所述第一節(jié)點(diǎn)，所述第五晶體管的第二極連接所述第三電平端，所述第五晶體管的柵極連接所述第一節(jié)點(diǎn)；所述第六晶體管的第一極連接所述第二節(jié)點(diǎn)，所述第六晶體管的第二極連接所述第三電平端，所述第六晶體管的柵極連接所述輸出信號端；所述第一電容的第一極連接所述第二節(jié)點(diǎn)，所述第一電容的第二極連接所述第三電平端；

所述輸出模塊包括：第七晶體管、第八晶體管和第二電容；所述第七晶體管的第一極連接所述輸出信號端，所述第七晶體管的第二極連接所述第三電平端，所述第七晶體管的柵極連接所述第二節(jié)點(diǎn)；所述第八晶體管的第一極連接所述第二時鐘信號端，所述第八晶體管的第二極連接所述信號輸出端，所述第八晶體管的柵極連接所述第一節(jié)點(diǎn)；所述第二電容的第一極連接所述第一節(jié)點(diǎn)，所述第二電容的第二極連接所述信號輸出端；

所述節(jié)點(diǎn)復(fù)位模塊包括：第九晶體管的第十晶體管；所述第九晶體管的第一極連接所述信號輸出端，所述第九晶體管的第二極連接所述掃描信號端，所述第九晶體管的柵極連接所述掃描信號端；所述第十晶體管的第一極連接所述第二節(jié)點(diǎn)，所述第十晶體管的第二極連接所述第三電平端，所述第十晶體管的柵極連接所述掃描信號端。

可選的，所述移位寄存單元的各個晶體管均為n型晶體管，所述第一電平為高電平，所述第二電平為低電平；

或者；

所述移位寄存單元的各個晶體管均為p型晶體管，所述第一電平為低電平，所述第二電平為高電平。

第二方面，提供一種移位寄存單元的驅(qū)動方法，所述移位寄存單元包括：輸入模塊、復(fù)位模塊、控制模塊、輸出模塊、與所述輸入模塊、所述復(fù)位模塊、所述控制模塊以及所述輸出模塊均連接的第一節(jié)點(diǎn)、與所述控制模塊和所述輸出模塊連接的第二節(jié)點(diǎn)、以及與所述控制模塊和所述輸出模塊連接的輸出信號端；第一節(jié)點(diǎn)用于在輸入模塊的控制下通過控制所述控制模塊使所述輸出模塊在所述輸出信號端輸出上拉信號；第二節(jié)點(diǎn)用于在控制模塊的控制下使所述輸出模塊在所述輸出信號端輸出下拉信號，所述復(fù)位模塊用于對第一節(jié)點(diǎn)和輸出信號端進(jìn)行復(fù)位；所述驅(qū)動方法包括：

在復(fù)位階段，所述第二節(jié)點(diǎn)為第一電平，所述控制模塊在所述第二節(jié)點(diǎn)的電壓的控制下，將第二電平信號傳輸至第一節(jié)點(diǎn)和所述輸出信號端；

在正常工作階段，所述移位寄存單元正常工作。

可選的，所述移位寄存單元還包括：連接所述第二節(jié)點(diǎn)和所述輸出信號端的節(jié)點(diǎn)復(fù)位模塊；

在所述復(fù)位階段之前，所述方法還包括，

在預(yù)復(fù)位階段，在所述節(jié)點(diǎn)復(fù)位模塊的控制下使所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)均為第二電平。

可選的，所述第二節(jié)點(diǎn)為第一電平，所述控制模塊在所述第二節(jié)點(diǎn)的電壓的控制下，將第二電平信號傳輸至第一節(jié)點(diǎn)和所述輸出信號端，包括：

所述控制模塊在第一節(jié)點(diǎn)的電壓和輸出信號端的電壓控制下將第一電平傳輸至第二節(jié)點(diǎn)以及在所述第二節(jié)點(diǎn)的電壓的控制下將第二電平傳輸至第一節(jié)點(diǎn)和所述信號輸出端。

可選的，所述在預(yù)復(fù)位階段，在所述節(jié)點(diǎn)復(fù)位模塊的控制下使所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)均為第二電平，包括：

所述節(jié)點(diǎn)復(fù)位模塊將第一電平傳輸至所述輸出信號端以及將第二電平傳輸至所述第二節(jié)點(diǎn)；所述復(fù)位模塊和所述輸入模塊將第二電平傳輸至所述第一節(jié)點(diǎn)。

可選的，所述在正常工作階段，所述移位寄存單元正常工作，包括：

第一階段，輸入模塊將第一電平傳輸至所述第一節(jié)點(diǎn)；控制模塊在第一節(jié)點(diǎn)的電壓的控制下將第二電平傳輸至第二節(jié)點(diǎn)；

第二階段，輸出模塊在第一節(jié)點(diǎn)的電壓的控制下將第一電平傳輸至輸出信號端；

第三階段，復(fù)位模塊第二電平傳輸至第一節(jié)點(diǎn)；控制模塊在第一節(jié)點(diǎn)的電壓以及輸出信號端的電壓的控制下將第一電平傳輸至第二節(jié)點(diǎn)以及在所述第二節(jié)點(diǎn)的電壓的控制下將第二電平傳輸至第一節(jié)點(diǎn)；輸出模塊在所述第二節(jié)點(diǎn)的電壓的控制下將第二電平傳輸至所述信號輸出端。

第三方面，提供一種移位寄存電路，包括m個級聯(lián)的權(quán)利要求1或2所述的移位寄存單元；

其中，第1級移位寄存單元的輸入信號端連接起始信號端，所述第1級移位寄存單元的輸出信號端連接第2級移位寄存單元的信號輸入端，所述第1級移位寄存單元的復(fù)位信號端連接第2級移位寄存單元的信號輸出端；

第m級移位寄存單元的輸入信號端連接第m-1級移位寄存單元的輸出信號端，第m級移位寄存單元的輸出信號端連接第m-1級移位寄存單元的復(fù)位信號端；

第n級移位寄存單元的輸入信號端連接第n-1級移位寄存單元的信號輸出端，第n級移位寄存單元的信號輸出端連接第n+1級移位寄存單元的信號輸入端，第n級移位寄存單元的復(fù)位信號端連接第n+1級移位寄存單元的信號輸出端；

m、n為大于1的整數(shù)且m大于n。

第四方面，提供一種移位寄存電路的驅(qū)動方法，用于驅(qū)動第四方面所述的移位寄存電路，所述方法包括:

在預(yù)復(fù)位階段，向所述移位寄存電路的第1級移位寄存單元的掃描信號輸入端輸入第一電平；

在復(fù)位階段，第一時鐘信號端輸入第一時鐘信號、第二時鐘信號端輸入第二時鐘信號；

在正常工作階段，所述移位寄存單元正常工作。

第五方面，提供一種顯示裝置，包括：第三方面所述的移位寄存電路。

本發(fā)明實施例提供的移位寄存單元包括：輸入模塊、復(fù)位模塊、控制模塊、輸出模塊以及節(jié)點(diǎn)復(fù)位模塊；其中，在預(yù)復(fù)位階段時，節(jié)點(diǎn)復(fù)位模塊用于在掃描信號端的掃描信號的控制下將第三電平端的電壓傳輸至第二節(jié)點(diǎn)以及將掃描信號在輸出信號端輸出；復(fù)位模塊用于在復(fù)位信號端的復(fù)位信號的控制下將第二電平端的電壓傳輸至第一節(jié)點(diǎn)；輸入模塊用于在輸入信號端的輸入信號的控制下將第一電平端的電壓傳輸至第一節(jié)點(diǎn)；在復(fù)位階段時，控制模塊用于在第一節(jié)點(diǎn)的電壓、輸出信號端的電壓以及第一時鐘信號端的第一時鐘信號的控制下將第一時鐘信號端的第一時鐘信號傳輸至第二節(jié)點(diǎn)以及在第二節(jié)點(diǎn)的電壓的控制下將第三電平端的電壓傳輸至第一節(jié)點(diǎn)；輸出模塊用于在第二節(jié)點(diǎn)的電壓的控制下將第三電平端的電壓傳輸至信號輸出端；因為本發(fā)明實施例提供的移位寄存單元可以在顯示器開機(jī)時通過節(jié)點(diǎn)復(fù)位模塊、復(fù)位模塊以及輸入模塊實現(xiàn)在預(yù)復(fù)位階段以及復(fù)位階段時對應(yīng)的功能，進(jìn)而對第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及信號輸出端的電壓進(jìn)行復(fù)位，因此本發(fā)明實施例可以避免移位寄存單元在正常工作之前輸出的工作信號，進(jìn)而改善開機(jī)時寄存器輸出不穩(wěn)定導(dǎo)致的顯示面板顯示異常的問題。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實施例提供的移位寄存單元的示意性結(jié)構(gòu)圖之一；

圖2為本發(fā)明實施例提供的移位寄存單元電路；

圖3為本發(fā)明實施例提供的移位寄存單元的示意性結(jié)構(gòu)圖之二；

圖4為本發(fā)明實施例提供的移位寄存單元的驅(qū)動方法的步驟流程圖之一；

圖5為本發(fā)明實施例提供的移位寄存單元的示意性結(jié)構(gòu)圖之三；

圖6為本發(fā)明實施例提供的移位寄存單元的驅(qū)動方法的步驟流程圖之二；

圖7為本發(fā)明實施例提供的移位寄存單元的信號時序狀態(tài)示意圖；

圖8為本發(fā)明實施例提供的移位寄存電路的示意性結(jié)構(gòu)圖；

圖9為本發(fā)明實施例提供的移位寄存電路的驅(qū)動方法的步驟流程圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明所有實施例中采用的晶體管均可以為薄膜晶體管(英文名稱：thinfilmtransistor，簡稱：tft)或場效應(yīng)管或金屬-氧化物-半導(dǎo)體晶體管(英文名稱：metal-oxide-semiconductor，簡稱：mos管)其他特性相同的器件，根據(jù)在電路中的作用本發(fā)明的實施例所采用的晶體管主要為開關(guān)晶體管。由于這里采用的開關(guān)晶體管的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本發(fā)明實施例中，為區(qū)分晶體管除柵極之外的兩極，將其中源極稱為第一極，漏極稱為第二極。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號輸入端為源極、信號輸出端為漏極。此外本發(fā)明實施例所采用的開關(guān)晶體管包括p型開關(guān)晶體管和n型開關(guān)晶體管兩種，其中，p型開關(guān)晶體管在柵極為低電平時導(dǎo)通，在柵極為高電平時截止，n型開關(guān)晶體管在柵極為高電平時導(dǎo)通，在柵極為低電平時截止。

還需要說明的是，為了便于清楚描述本發(fā)明實施例的技術(shù)方案，在本發(fā)明的實施例中，采用了“第一”、“第二”等字樣對功能和作用基本相同的相同項或相似項進(jìn)行區(qū)分，本領(lǐng)域技術(shù)人員可以理解“第一”、“第二”等字樣并不是在對數(shù)量和執(zhí)行次序進(jìn)行限定。

本發(fā)明的實施例提供一種移位寄存單元，參照圖1所示，該移位寄存單元包括：輸入模塊11、復(fù)位模塊12、控制模塊13、輸出模塊14以及節(jié)點(diǎn)復(fù)位模塊15。

以下參照圖1所示對移位寄存單元中各個功能模塊的連接關(guān)系進(jìn)行詳細(xì)說明。

輸入模塊11連接第一電平端v1、輸入信號端input以及第一節(jié)點(diǎn)a。

復(fù)位模塊12連接第二電平端v2、復(fù)位信號端reset以及第一節(jié)點(diǎn)a。

控制模塊13連接第一時鐘信號端clk1、輸出信號端output、第三電平端v3、第一節(jié)點(diǎn)a以及第二節(jié)點(diǎn)b。

輸出模塊14連接第二時鐘信號端clk2、第一節(jié)點(diǎn)a以及輸出信號端output、第三電平端v3、第二節(jié)點(diǎn)b。

節(jié)點(diǎn)復(fù)位模塊15連接掃描信號端en、輸出信號端output、第二節(jié)點(diǎn)b以及第三電平端v3。

進(jìn)一步的，以下對上述各功能模塊在移位寄存單元中所起的作用進(jìn)行詳細(xì)說明。

在預(yù)復(fù)位階段時，節(jié)點(diǎn)復(fù)位模塊15用于在掃描信號端en的掃描信號的控制下將第三電平端v3的電壓傳輸至第二節(jié)點(diǎn)b以及將所述掃描信號在所述輸出信號端output輸出；所述復(fù)位模塊12用于在復(fù)位信號端reset的復(fù)位信號的控制下將第二電平端v2的電壓傳輸至第一節(jié)點(diǎn)a；輸入模塊11用于在輸入信號端input的輸入信號的控制下將第一電平端v1的電壓傳輸至第一節(jié)點(diǎn)a。

在復(fù)位階段時，控制模塊13用于在第一節(jié)點(diǎn)a的電壓、輸出信號端output的電壓以及第一時鐘信號端clk1的第一時鐘信號的控制下將第一時鐘信號端clk1的第一時鐘信號傳輸至第二節(jié)點(diǎn)b以及在第二節(jié)點(diǎn)b的電壓的控制下將第三電平端v3的電壓傳輸至第一節(jié)點(diǎn)a；輸出模塊14用于在第二節(jié)點(diǎn)b的電壓的控制下將第三電平端v3的電壓傳輸至信號輸出端output。

在復(fù)位階段之后，本發(fā)明實施例提供的移位寄存單元還用于輸出柵極驅(qū)動信號，本發(fā)明實施例進(jìn)一步對移位寄存單元輸出柵極驅(qū)動信號階段時，移位寄存單元中各功能模塊的作用進(jìn)行詳細(xì)說明。具體的，移位寄存單元輸出柵極驅(qū)動信號階段具體包括：第一時間段、第二時間段以及第三時間段。

在第一時間段時，輸入單元11用于在輸入信號端input的輸入信號的控制下將第一電平端v1的電壓傳輸至第一節(jié)點(diǎn)a；控制單元13用于在第一節(jié)點(diǎn)a的電壓的控制下將第三電平端v3的電壓傳輸至第二節(jié)點(diǎn)b。

在第二時間段時，輸出單元14用于在第一節(jié)點(diǎn)a的電壓的控制下將第二時鐘信號端clk2的電壓在信號輸出端output輸出作為柵極驅(qū)動信號。

第三時間段，復(fù)位單元13用于在復(fù)位信號端reset的復(fù)位信號的控制下將第二電平端v2的電壓傳輸至第一節(jié)點(diǎn)a；控制單元13用于用于在第一節(jié)點(diǎn)a的電壓、輸出信號端output的電壓以及第一時鐘信號端clk1輸出的第一時鐘信號的控制下將第一時鐘信號端clk1的第一時鐘信號傳輸至第二節(jié)點(diǎn)b以及在第二節(jié)點(diǎn)b的電壓的控制下將第三電平端v3的電壓傳輸至第一節(jié)點(diǎn)a；輸出單元14用于在第二節(jié)點(diǎn)b的電壓的控制下將第三電平端v3的電壓傳輸至信號輸出端output。

本發(fā)明實施例提供的移位寄存單元包括：輸入模塊、復(fù)位模塊、控制模塊、輸出模塊以及節(jié)點(diǎn)復(fù)位模塊；其中，在預(yù)復(fù)位階段時，節(jié)點(diǎn)復(fù)位模塊用于在掃描信號端的掃描信號的控制下將第三電平端的電壓傳輸至第二節(jié)點(diǎn)以及將掃描信號在輸出信號端輸出；復(fù)位模塊用于在復(fù)位信號端的復(fù)位信號的控制下將第二電平端的電壓傳輸至第一節(jié)點(diǎn)；輸入模塊用于在輸入信號端的輸入信號的控制下將第一電平端的電壓傳輸至第一節(jié)點(diǎn)；在復(fù)位階段時，控制模塊用于在第一節(jié)點(diǎn)的電壓、輸出信號端的電壓以及第一時鐘信號端的第一時鐘信號的控制下將第一時鐘信號端的第一時鐘信號傳輸至第二節(jié)點(diǎn)以及在第二節(jié)點(diǎn)的電壓的控制下將第三電平端的電壓傳輸至第一節(jié)點(diǎn)；輸出模塊用于在第二節(jié)點(diǎn)的電壓的控制下將第三電平端的電壓傳輸至信號輸出端；因為本發(fā)明實施例提供的移位寄存單元可以在顯示器開機(jī)時通過節(jié)點(diǎn)復(fù)位模塊、復(fù)位模塊以及輸入模塊實現(xiàn)在預(yù)復(fù)位階段以及復(fù)位階段時對應(yīng)的功能，進(jìn)而對第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及信號輸出端的電壓進(jìn)行復(fù)位，因此本發(fā)明實施例可以避免移位寄存單元在正常工作之前輸出的工作信號，進(jìn)而改善開機(jī)時寄存器輸出不穩(wěn)定導(dǎo)致的顯示面板顯示異常的問題。

進(jìn)一步的，本發(fā)明實施例還提供了一種上述移位寄存單元的具體電路。具體的參照圖2所示，輸入模塊11包括：第一晶體管t1；

第一晶體管t1的第一極連接第一電平端v1，第一晶體管t1的第二極連接第一節(jié)點(diǎn)a；第一晶體管t1的柵極連接信號輸入端input。

復(fù)位模塊12包括：第二晶體管t2；

第二晶體管t2的第一極連接第二電平端v2，第二晶體管t2的第二極連接第一節(jié)點(diǎn)a，第二晶體管t2的柵極連接復(fù)位信號端reset。

控制模塊13包括：第三晶體管t3、第四晶體管t4、第五晶體管t5、第六晶體管t6以及第一電容c1；

第三晶體管t3的第一極連接第一時鐘信號端clk1，第三晶體管t3的第二極連接第二節(jié)點(diǎn)b，第三晶體管t3的柵極連接第一時鐘信號端clk1；

第四晶體管t4的第一極連接第一節(jié)點(diǎn)a，第四晶體管t4的第二極連接第三電平端v3，第四晶體管t4的柵極連接第二節(jié)點(diǎn)b；

第五晶體管t5的第一極連接第一節(jié)點(diǎn)a，第五晶體管t5的第二極連接第三電平端v3，第五晶體管t5的柵極連接第一節(jié)點(diǎn)a；

第六晶體管t6的第一極連接第二節(jié)點(diǎn)b，第六晶體管t6的第二極連接第三電平端v3，第六晶體管t6的柵極連接輸出信號端output；

第一電容c1的第一極連接第二節(jié)點(diǎn)b，第一電容c1的第二極連接第三電平端v3。

輸出模塊14包括：第七晶體管t7、第八晶體管t8和第二電容c2；

第七晶體管t7的第一極連接輸出信號端output，第七晶體管t7的第二極連接第三電平端v3，第七晶體管t7的柵極連接第二節(jié)點(diǎn)b；

第八晶體管t8的第一極連接第二時鐘信號端clk2，第八晶體管t8的第二極連接信號輸出端output，第八晶體管t8的柵極連接第一節(jié)點(diǎn)a；

第二電容c2的第一極連接第一節(jié)點(diǎn)a，第二電容c2的第二極連接信號輸出端output。

節(jié)點(diǎn)復(fù)位模塊15包括：第九晶體管t9的第十晶體管t10；

第九晶體管t9的第一極連接信號輸出端output，第九晶體管t9的第二極連接掃描信號端en，第九晶體管t9的柵極連接掃描信號端en；

第十晶體管t10的第一極連接第二節(jié)點(diǎn)b，第十晶體管t10的第二極連接第三電平端v3，第十晶體管t10的柵極連接掃描信號端en。

本發(fā)明再一實施例提供一種移位寄存單元的驅(qū)動方法。參照圖3所示，移位寄存單元包括：輸入模塊31、復(fù)位模塊32、控制模塊33、輸出模塊34、與輸入模塊31、復(fù)位模塊32、控制模塊33以及輸出模塊34均連接的第一節(jié)點(diǎn)pu、與控制模塊33和輸出模塊34連接的第二節(jié)點(diǎn)pd、以及與控制模塊33和輸出模塊34連接的輸出信號端output。

其中，第一節(jié)點(diǎn)pu用于在輸入模塊31的控制下通過控制控制模塊33使輸出模塊34在輸出信號端output輸出上拉信號；第二節(jié)點(diǎn)pd用于在控制模塊33的控制下使輸出模塊34在輸出信號端output輸出下拉信號，復(fù)位模塊32用于對第一節(jié)點(diǎn)pu和輸出信號端output進(jìn)行復(fù)位。

其中，上拉信號以及下拉信號用于控制通過與該移位寄存單元的輸出信號端連接的晶體管的導(dǎo)通/截止?fàn)顟B(tài)。具體的，當(dāng)移位寄存單元的輸出信號端輸出上拉信號時，通過柵線與該移位寄存單元的輸出信號端連接的晶體管處于導(dǎo)通狀態(tài)，當(dāng)移位寄存單元的輸出信號端輸出下拉信號時，通過柵線與該移位寄存單元的輸出信號端連接的晶體管處于截止?fàn)顟B(tài)。具體的，當(dāng)通過柵線與該移位寄存單元的輸出信號端連接的晶體管為n型晶體管時，上拉信號為高電平、下拉信號為低電平；當(dāng)通過柵線與該移位寄存單元的輸出信號端連接的晶體管為p型晶體管時，上拉信號為低電平、下拉信號為高電平。

具體的，參照圖4所示，上述移位寄存單元的驅(qū)動方法包括：

s41、在復(fù)位階段，第二節(jié)點(diǎn)為第一電平，控制模塊在第二節(jié)點(diǎn)的電壓的控制下，將第二電平傳輸至第一節(jié)點(diǎn)和輸出信號端。

可選的，上述步驟s41的控制過程可以為：控制模塊43在第一節(jié)點(diǎn)pu的電壓以及輸出信號端output的電壓控制下將第一電平傳輸至第二節(jié)點(diǎn)pd以及在第二節(jié)點(diǎn)pd的電壓的控制下將第二電平傳輸至第一節(jié)點(diǎn)pu和信號輸出端output。

s42、在正常工作階段，移位寄存單元正常工作。

可選的，上述步驟s42的控制過程可以為：

第一階段，輸入模塊31將第一電平傳輸至第一節(jié)點(diǎn)pu；控制模塊33在第一節(jié)點(diǎn)pu的電壓的控制下將第二電平傳輸至第二節(jié)點(diǎn)pd。

第二階段，輸出模塊34在第一節(jié)點(diǎn)pu的電壓的控制下將第一電平傳輸至輸出信號端output。

第三階段，復(fù)位模塊32將第二電平傳輸至第一節(jié)點(diǎn)pu；控制模塊33在第一節(jié)點(diǎn)pu的電壓以及輸出信號端output的電壓的控制下將第一電平傳輸至第二節(jié)點(diǎn)pd以及在第二節(jié)點(diǎn)pd的電壓的控制下將第二電平傳輸至第一節(jié)點(diǎn)pu；輸出模塊34在第二節(jié)點(diǎn)pd的電壓的控制下將第二電平傳輸至信號輸出端output。

需要說明的是，在上述實施例中，若移位寄存單元中各個晶體管均為n型晶體管，則上述實施例中的第一電平為高電平，第二電平為低電平；若在移位寄存單元中各個晶體管均為p型晶體管，則移位寄存單元的驅(qū)動過程中需要將信號調(diào)節(jié)為相位相反為信號，即在移位寄存單元中各個晶體管均為p型晶體管時，上述實施例中的第一電平為低電平，第二電平為高電平。

本發(fā)明實施例提供的移位寄存單元的驅(qū)動方法，包括：復(fù)位階段和正常工作階段；其中，在復(fù)位階段，第二節(jié)點(diǎn)為第一電平，控制模塊在第二節(jié)點(diǎn)的電壓的控制下，將第二電平傳輸至第一節(jié)點(diǎn)和輸出信號端；在正常工作階段，移位寄存單元正常工作，因為本發(fā)明實施例提供的移位寄存單元的驅(qū)動方法可以在以為移位寄存單元正常工作之前，使移位寄存單元的第二節(jié)點(diǎn)為第一電平，并控制模塊在第二節(jié)點(diǎn)的電壓的控制下，將第二電平傳輸至第一節(jié)點(diǎn)和輸出信號端，即可以在開機(jī)時首先可以對第一節(jié)點(diǎn)和第二節(jié)點(diǎn)進(jìn)行復(fù)位，使移位寄存單元輸出非工作信號，所以本發(fā)明實施例提供的移位寄存單元的驅(qū)動方法可以避免移位寄存單元在正常工作之前輸出的工作信號，進(jìn)而改善開機(jī)時寄存器輸出不穩(wěn)定導(dǎo)致的顯示面板顯示異常的問題。

進(jìn)一步的，參照圖5所示，圖4所示的移位寄存單元還包括：連接第二節(jié)點(diǎn)pd和輸出信號端output的節(jié)點(diǎn)復(fù)位模塊35。

參照圖6所示，在復(fù)位階段之前，方法還包括，

s61、在預(yù)復(fù)位階段，在節(jié)點(diǎn)復(fù)位模塊35的控制下使第一節(jié)點(diǎn)pu和第二節(jié)點(diǎn)pd均為第二電平。

可選的，上述在預(yù)復(fù)位階段，在節(jié)點(diǎn)復(fù)位模塊的控制下使第一節(jié)點(diǎn)和第二節(jié)點(diǎn)均為第二電平，具體控制過程可以為：

節(jié)點(diǎn)復(fù)位模塊35將第一電平傳輸至輸出信號端output以及將第二電平傳輸至第二節(jié)點(diǎn)pd；復(fù)位模塊12和輸入模塊11將第二電平傳輸至第一節(jié)點(diǎn)pu。

進(jìn)一步的以下，參照圖7所示的時序狀態(tài)示意圖，對將圖6所示的移位寄存單元驅(qū)動方法應(yīng)用于圖2所示的移位寄存單元時移位寄存單元的工作原理進(jìn)行說明。其中，以圖2所示的移位寄存單元中所有晶體管均為柵極高電平導(dǎo)通的n型晶體管為例進(jìn)行說明；圖7中示出了第一電平端v1的電壓信號、第二電平端的電壓信號v2、掃描信號端en的掃描信號、輸入信號端input的輸入信號、第一時鐘信號端clk1的第一時鐘信號、第二時鐘信號端clk2的第二時鐘信號、輸出信號端output的輸出信號、第一節(jié)點(diǎn)a的電壓以及第二節(jié)點(diǎn)b的電壓的時序狀態(tài)。其中，第二電平端v2、第三電平端v3提供穩(wěn)定的低電平。示例性的，第二電平端v2、第三電平端v3可以接地。如圖7所示，提供三個階段的時序狀態(tài)，包括:階段1(預(yù)復(fù)位階段)；階段2(復(fù)位階段)；階段3(正常工作階段),其中，第三階段3又包括：第一時間段(t31)、第二時間段(t32)以及第三時間段(t33)。

階段1(預(yù)復(fù)位階段)時，掃描信號端en輸入高電平，因此第九晶體管t9和第十晶體管t10導(dǎo)通。信號輸出端output通過第九晶體管t9連接掃描信號端en，因此信號輸出端output輸出掃描信號端en的高電平；第二節(jié)點(diǎn)b通過第十晶體管t10連接第三電平端v3，因此第三電平端v3將第二節(jié)點(diǎn)b的電壓復(fù)位為低電平。此外，復(fù)位信號端reset輸入高電平，輸入信號端input輸入高電平，因此第一晶體管t1和第二晶體管t2導(dǎo)通，第一節(jié)點(diǎn)a通過第一晶體管t1連接第一電平端、通過第二晶體管t2連接第二電平端v2，且此階段中第一電平端v1和第二電平端v2均為低電平，因此階段將第一節(jié)點(diǎn)a的電壓復(fù)位為低電平。還需要說明的是，當(dāng)m個移位寄存單元級聯(lián)形成移位寄存電路時，上述移位寄存單元的工作原理與移位寄存電路中的第2至m-1級移位寄存單元對應(yīng)。第1級移位寄存單元和第m級移位寄存單元的工作原理略有不同，其不同之處在于，在階段1時，第1級移位寄存單元的輸入信號端input輸入低電平，第m級移位寄存單元的復(fù)位信號端reset輸入低電平；但是，由于此階段中第一電平端v1和第二電平端v2均為低電平,所以即使復(fù)位信號端reset或輸入信號端input輸入低電平，依然可以將第一節(jié)點(diǎn)a的電壓復(fù)位為低電平，所以此階段中也可以將第1級移位寄存單元和第m級移位寄存單元的第一節(jié)點(diǎn)a的電壓復(fù)位為低電平。

階段2(復(fù)位階段)時，第一時鐘信號端clk1開始輸出第一時鐘信號，第二時鐘信號端clk2開始輸出第二時鐘信號。第一時鐘信號、第二時鐘信號的占空比均為50％，第一時鐘信號和第二時鐘信號相位相反。

當(dāng)?shù)谝粫r鐘信號端clk1的第一時鐘信號為高電平，第二時鐘信號端clk2的第二時鐘信號為低電平時，第三晶體管t3導(dǎo)通，第二節(jié)點(diǎn)b通過第三晶體管t3連接第一時鐘信號端clk1，第一時鐘信號端clk1將第二節(jié)點(diǎn)b的電壓拉為高電平。第二節(jié)點(diǎn)b為高電平，因此第四晶體管t4導(dǎo)通，第一節(jié)點(diǎn)a通過第四晶體管t4連接第三電平端v3，第三電平端v3將第一節(jié)點(diǎn)a的電壓拉為低電平；第七晶體管t7導(dǎo)通，信號輸出端output通過第七晶體管t7連接第三電平端v3，第三電平端v3將信號輸出端output的電壓拉為低電平。此外，當(dāng)控制模塊包括第一電容c1時，第一電容c1充電。

當(dāng)?shù)诙r鐘信號端clk2的第二時鐘信號為高電平，第一時鐘信號端clk1的第一時鐘信號為低電平時，第二節(jié)點(diǎn)b保持高電平，第一節(jié)點(diǎn)a保持低電平，第八晶體管t8截止，第二時鐘信號端clk2輸出的第二時鐘信號無法通過第八晶體管t8進(jìn)入goa模塊中，因此當(dāng)?shù)诙r鐘信號端clk2的第二時鐘信號為高電平時，輸出信號端output仍保持低電平。此外，當(dāng)控制模塊包括第一電容c1時，由于在第一時鐘信號端clk1的第一時鐘信號為高電平時，第一電容c1充電，且在第二時鐘信號端clk2的第二時鐘信號為高電平時，第一電容c1沒有放電路徑，因此可以更好的使第二節(jié)點(diǎn)b保持高電平。

由于第二階段可以將第一節(jié)點(diǎn)的電壓拉為低電平、將第二節(jié)點(diǎn)的電壓拉為高電平，這樣可保證信號輸出端output輸出穩(wěn)定的低電平，因此本發(fā)明實施例提供的goa模塊、goa模塊的驅(qū)動方法可以改善開機(jī)時goa電路輸出不穩(wěn)定導(dǎo)致的顯示面板顯示異常的問題。

此外，第二階段中包含時鐘信號的周期的數(shù)量可以根據(jù)實際需求設(shè)定為任意數(shù)量，本發(fā)明實施例中對第二階段中包含時鐘信號的周期的數(shù)量不做限定。

階段3(正常工作階段)的第一時間段t31時，信號輸入端input輸出高電平、第一電平端v1輸出高電平，第一晶體管t1導(dǎo)通，第一節(jié)點(diǎn)a通過第一晶體管t1連接第一電平端，第一電平端v1將第一節(jié)點(diǎn)a拉為高電平。同時對第二電容c2進(jìn)行充電。因為第一節(jié)點(diǎn)a為高電平，因此第五晶體管t5以及第八晶體管t8導(dǎo)通，第二節(jié)點(diǎn)b通過第五晶體管t5連接第三電平端v3，第三電平端v3將第二節(jié)點(diǎn)拉為低電平；此階段第一時鐘信號端clk1的第一時鐘信號為高電平、第二時鐘信號端clk2的第二時鐘信號為低電平，因此輸出信號端輸出低電平。

階段3(正常工作階段)的第二時間段t32時，信號輸入端input輸出低電平，第一晶體管t1截止，第一時鐘信號端clk1的第一時鐘信號為低電平，第四晶體管t4截止，第二電容c2沒有放電路徑，因此第二電容c2保持第一節(jié)點(diǎn)a為高電平。又因為第二時鐘信號端clk2的第二時鐘信號為高電平，因此，第二電容c2第二極的電壓升高，由于電容的自舉效應(yīng)，第二電容c2第一極(即第一節(jié)點(diǎn))的電壓進(jìn)一步升高，第八晶體管t8被導(dǎo)通的更加充分。信號輸出端output通過第八晶體管t8連接第二時鐘信號端，并輸出第二時鐘信號端clk2的高電平。

階段3(正常工作階段)的第三時間段t33時，復(fù)位信號端reset輸入高電平，因此第二晶體管t2導(dǎo)通，第一節(jié)點(diǎn)a通過第二晶體管t2連接第二電平端v2，第一節(jié)點(diǎn)a被拉為低電平。第一時鐘信號端clk1的第一時鐘信號為高電平時，第三晶體管t3導(dǎo)通，第二節(jié)點(diǎn)b通過第三晶體管t3連接第一時鐘信號端clk1，第一時鐘信號端clk1將第二節(jié)點(diǎn)b的電壓拉為高電平。由于第二節(jié)點(diǎn)b為高電平，因此第四晶體管t4和第七晶體管t7導(dǎo)通，第一節(jié)點(diǎn)a通過第四晶體管t4連接第三電平端v3，第一節(jié)點(diǎn)a的電壓進(jìn)一步拉低，輸出信號端output通過第七晶體管t7連接第三電平端v3，輸出信號端輸出低電平。

其中，以第一時間段t31開始到本級移位寄存單元的輸入信號端input再次輸入高電平作為本級移位寄存單元的一個完整工作周期，則在上述第三時間段t33之后本級移位寄存單元的一個工作周期中還可能若干階段，這是由移位寄存電路掃描的行數(shù)所決定的，但在第三時間段t33之后本級goa模塊的輸入信號端input再次輸入的高電平之前，本級移位寄存單元的輸出信號端output保持低電平(輸出非工作信號)。

進(jìn)一步的，上述實施例中的移位寄存單元中所有晶體管還可以均為低電平導(dǎo)通的p型晶體管，若所有晶體管均為p型晶體管，則只需要重新調(diào)整移位寄存單元各個輸入信號的時序狀態(tài)即可。

再進(jìn)一步的，上述移位寄存單元中也可以同時采用n型晶體管和p型晶體管，此時需保證移位寄存單元中通過同一個時序信號或電壓控制的晶體管需要采用相同的類型，當(dāng)然這都是本領(lǐng)域的技術(shù)人員依據(jù)本發(fā)明的實施例可以做出的合理變通方案，因此均應(yīng)為本發(fā)明的保護(hù)范圍，然而考慮到晶體管的制程工藝，由于不同類型的晶體管的有源層摻雜材料不相同，因此移位寄存單元中采用統(tǒng)一類型的晶體管更有利于簡化移位寄存單元的制程工藝。

此外，還需要說明的是，上述實施例中以將圖6所示的移位寄存單元的驅(qū)動方法應(yīng)用于圖2所示移位寄存單元為例對對其工作原理進(jìn)行說明，但本發(fā)明并不限定于此。在實際使用中，任一移位寄存單元只要符合上述移位寄存單元的限定條件則均可以將上述實施提供的移位寄存單元的驅(qū)動方法應(yīng)用于該移位寄存單元。

本發(fā)明再一實施例提供一種移位寄存電路，參照圖8所示，該移位寄存電路包括m個級聯(lián)的上述實施例提供的移位寄存單元；

其中，第1級移位寄存單元的輸入信號端連接起始信號端，第1級移位寄存單元的輸出信號端連接第2級移位寄存單元的信號輸入端，第1級移位寄存單元的復(fù)位信號端連接第2級移位寄存單元的信號輸出端；

第m級移位寄存單元的輸入信號端連接第m-1級移位寄存單元的輸出信號端，第m級移位寄存單元的輸出信號端連接第m-1級移位寄存單元的復(fù)位信號端；

第n級移位寄存單元的輸入信號端連接第n-1級移位寄存單元的信號輸出端，第n級移位寄存單元的信號輸出端連接第n+1級移位寄存單元的信號輸入端，第n級移位寄存單元的復(fù)位信號端連接第n+1級移位寄存單元的信號輸出端；

m、n為大于1的整數(shù)且m大于n。

具體的，參照圖8所示，第1級移位寄存單元的輸入信號端連接起始信號端stv，第1級移位寄存單元的輸出信號端連接第二級移位寄存單元的輸入信號端以及柵線g1，第1級移位寄存單元的復(fù)位信號端連接第2級移位寄存單元的輸出信號端；第n級移位寄存單元的輸入信號端連接n-1級移位寄存單元的信號輸出端，第n級移位寄存單元的輸出信號端連接第n+1級移位寄存單元的信號輸入端，第n級移位寄存單元的復(fù)位信號端連接第n+1級移位寄存單元的輸出信號端，第m級移位寄存單元(最后一級移位寄存單元)的輸入信號端連接第m-1級移位寄存單元的輸出信號端，第m級移位寄存單元的輸出信號端連接第m-1級移位寄存單元的輸入信號端以及柵線gm。

此外，每一個移位寄存單元都包括一個第一時鐘信號端clk1和一個第二時鐘信號端clk2。參照圖8所示，通過兩個系統(tǒng)的時鐘信號clock1、clock2向每個移位寄存單元連接的兩個時鐘信號端提供時鐘信號，其中第2n-1級移位寄存單元的clk1輸入clock1，第2n-1級移位寄存單元的clk2輸入clock2，第2n級移位寄存單元的clk1輸入clock2，第2n級移位寄存單元的clk2輸入clock1。

其中，系統(tǒng)時鐘的時序狀態(tài)參照圖7中第一時鐘信號端clk1的第一時鐘信號和第二時鐘信號端clk2的第二時鐘信號；其中，clock1與clock2的相位相反，clock1與clock2均為占空比為50％的時鐘信號。

本發(fā)明在一實施例提供一種移位寄存電路的驅(qū)動方法，該移位寄存電路的驅(qū)動方法用于驅(qū)動圖8所示的移位寄存電路，具體的，參照圖9所示，方法包括:

s91、在預(yù)復(fù)位階段，向移位寄存電路的第1級移位寄存單元的掃描信號輸入端輸入第一電平。

向移位寄存電路的第1級移位寄存單元的掃描信號輸入端輸入第一電平，則第1級移位寄存單元的節(jié)點(diǎn)復(fù)位單元會將第一電平傳輸至第1級移位寄存單元的輸出信號端，第1級移位寄存單元的輸出信號端再將第一電平傳輸至第2級移位寄存單元的信號輸入端，并繼續(xù)對低電平進(jìn)行傳遞，進(jìn)而使移位寄存電路中所有移位寄存單元的輸出信號端均輸出第一電平。

此外，移位寄存電路中每一個移位寄存單元的其他控制過程以及原理可以參照上述任一提供的移位寄存單元的驅(qū)動方法，本發(fā)明再此不再贅述。

s92、在復(fù)位階段，第一時鐘信號端輸入第一時鐘信號、第二時鐘信號端輸入第二時鐘信號。

s93、在正常工作階段，移位寄存單元正常工作。

同樣，移位寄存電路中每一個移位寄存單元的其他控制過程以及原理可以參照上述任一提供的移位寄存單元的驅(qū)動方法，本發(fā)明再此不再贅述。

本發(fā)明一實施例提供一種顯示裝置，包括上述實施例中提供的移位寄存電路。

另外，顯示裝置可以為：電子紙、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求的保護(hù)范圍為準(zhǔn)。