本發(fā)明構(gòu)思的示例性實(shí)施方式總體涉及顯示設(shè)備。更具體地，本發(fā)明構(gòu)思的示例性實(shí)施方式涉及發(fā)射控制驅(qū)動(dòng)器以及具有該發(fā)射控制驅(qū)動(dòng)器的顯示設(shè)備。
背景技術(shù)：
：通常，傳統(tǒng)平板顯示設(shè)備包括顯示面板和面板驅(qū)動(dòng)器。顯示面板包括多條數(shù)據(jù)線、多條掃描線、多條發(fā)射控制線以及多個(gè)像素。面板驅(qū)動(dòng)器包括向數(shù)據(jù)線提供數(shù)據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器、向掃描線提供掃描信號(hào)的掃描驅(qū)動(dòng)器以及向發(fā)射控制線提供發(fā)射控制信號(hào)的發(fā)射控制驅(qū)動(dòng)器。發(fā)射控制驅(qū)動(dòng)器包括分別向發(fā)射控制線輸出發(fā)射控制信號(hào)的多個(gè)級(jí)。每一級(jí)包括多個(gè)晶體管和電容器。當(dāng)施加至發(fā)射控制驅(qū)動(dòng)器的電源電壓的電壓電平增加以驅(qū)動(dòng)大型顯示設(shè)備時(shí)，晶體管的閾值電壓隨時(shí)間顯著改變。最終，發(fā)射控制信號(hào)不可再被輸出。技術(shù)實(shí)現(xiàn)要素：示例性實(shí)施方式提供能夠更穩(wěn)定地輸出發(fā)射控制信號(hào)的發(fā)射控制驅(qū)動(dòng)器。示例性實(shí)施方式提供具有該發(fā)射控制驅(qū)動(dòng)器的顯示設(shè)備。根據(jù)一些示例性實(shí)施方式，發(fā)射控制驅(qū)動(dòng)器可包括被配置為分別輸出多個(gè)發(fā)射控制信號(hào)的多個(gè)級(jí)。每一級(jí)可包括：輸入電路，被配置為接收來(lái)自先前級(jí)中的一個(gè)的先前發(fā)射控制信號(hào)或接收垂直啟動(dòng)信號(hào)，并且被配置為響應(yīng)于第一時(shí)鐘信號(hào)而控制第一節(jié)點(diǎn)的電壓和第二節(jié)點(diǎn)的電壓；穩(wěn)定電路，被配置為響應(yīng)于第二節(jié)點(diǎn)的電壓以及第二時(shí)鐘信號(hào)而穩(wěn)定第一節(jié)點(diǎn)的電壓；電壓調(diào)整電路，連接在第二節(jié)點(diǎn)與第三節(jié)點(diǎn)之間，該電壓調(diào)整電路被配置為對(duì)第二節(jié)點(diǎn)的電壓升壓并且被配置為控制第二節(jié)點(diǎn)的升壓電壓；以及輸出電路，被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓以及第三節(jié)點(diǎn)的電壓而控制發(fā)射控制信號(hào)。在示例性實(shí)施方式中，電壓調(diào)整電路可包括：節(jié)點(diǎn)晶體管，包括被配置為接收第一電源電壓的柵電極、連接至第二節(jié)點(diǎn)的第一電極以及連接至第四節(jié)點(diǎn)的第二電極；第一電壓調(diào)整晶體管，包括連接至第四節(jié)點(diǎn)的柵電極、被配置為接收第三時(shí)鐘信號(hào)的第一電極以及連接至第五節(jié)點(diǎn)的第二電極；電壓調(diào)整電容器，包括連接至第四節(jié)點(diǎn)的第一電極以及連接至第五節(jié)點(diǎn)的第二電極；以及第二電壓調(diào)整晶體管，包括被配置為接收第二時(shí)鐘信號(hào)的柵電極、連接至第五節(jié)點(diǎn)的第一電極以及連接至第三節(jié)點(diǎn)的第二電極。在示例性實(shí)施方式中，第三時(shí)鐘信號(hào)可與第二時(shí)鐘信號(hào)基本相同。在示例性實(shí)施方式中，第三時(shí)鐘信號(hào)的對(duì)應(yīng)于第一邏輯電平的電壓可低于第二時(shí)鐘信號(hào)的對(duì)應(yīng)于第一邏輯電平的電壓。在示例性實(shí)施方式中，每一級(jí)可進(jìn)一步包括負(fù)載降低電路，該負(fù)載降低電路包括節(jié)點(diǎn)電容器，節(jié)點(diǎn)電容器具有被配置為接收第一時(shí)鐘信號(hào)的第一電極以及連接至第二節(jié)點(diǎn)的第二電極。在示例性實(shí)施方式中，穩(wěn)定電路可包括：第一穩(wěn)定晶體管，包括連接至第二節(jié)點(diǎn)的柵電極、被配置為接收第二電源電壓的第一電極以及連接至第六節(jié)點(diǎn)的第二電極；第二穩(wěn)定晶體管，包括連接至第二節(jié)點(diǎn)的柵電極、連接至第六節(jié)點(diǎn)的第一電極、以及第二電極；以及第三穩(wěn)定晶體管，包括被配置為接收第二時(shí)鐘信號(hào)的柵電極、連接至第二穩(wěn)定晶體管的第二電極的第一電極以及連接至第一節(jié)點(diǎn)的第二電極。在示例性實(shí)施方式中，每一級(jí)可進(jìn)一步包括第一漏電流阻擋電路，該第一漏電流阻擋電路被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓而將第六節(jié)點(diǎn)的電壓控制為第一邏輯電平。在示例性實(shí)施方式中，輸出電路可包括：第一輸出電路，被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓而將發(fā)射控制信號(hào)控制為第一邏輯電平；以及第二輸出電路，被配置為響應(yīng)于第三節(jié)點(diǎn)的電壓而將發(fā)射控制信號(hào)控制為第二邏輯電平。在示例性實(shí)施方式中，每一級(jí)可進(jìn)一步包括：第一保持電路，被配置為響應(yīng)于第一時(shí)鐘信號(hào)而使第二節(jié)點(diǎn)的電壓維持處于第一邏輯電平；以及第二保持電路，被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓而使第三節(jié)點(diǎn)的電壓維持處于第二邏輯電平。在示例性實(shí)施方式中，第二保持電路可包括：第一保持晶體管，包括連接至第一節(jié)點(diǎn)的柵電極、被配置為接收第二電源電壓的第一電極以及連接至第七節(jié)點(diǎn)的第二電極；以及第二保持晶體管，包括連接至第一節(jié)點(diǎn)的柵電極、連接至第七節(jié)點(diǎn)的第一電極以及連接至第三節(jié)點(diǎn)的第二電極。在示例性實(shí)施方式中，每一級(jí)可進(jìn)一步包括第二漏電流阻擋電路，該第二漏電流阻擋電路被配置為響應(yīng)于第三節(jié)點(diǎn)的電壓而將第七節(jié)點(diǎn)的電壓控制為第一邏輯電平。在示例性實(shí)施方式中，第一輸出電路可包括：第一輸出晶體管，該第一輸出晶體管包括連接至第一節(jié)點(diǎn)的柵電極、被配置為接收第一電源電壓的第一電極以及連接至發(fā)射控制信號(hào)輸出至的輸出端子的第二電極。第二輸出電路可包括第二輸出晶體管，該第二輸出晶體管包括連接至第三節(jié)點(diǎn)的柵電極、被配置為接收第三電源電壓的第一電極以及連接至輸出端子的第二電極。在示例性實(shí)施方式中，第三電源電壓可高于第二電源電壓。在示例性實(shí)施方式中，第一輸出晶體管的第一寬長(zhǎng)比可小于第二輸出晶體管的第二寬長(zhǎng)比。在示例性實(shí)施方式中，電壓調(diào)整電路可包括：第一電壓調(diào)整晶體管，包括連接至第二節(jié)點(diǎn)的柵電極、被配置為接收第三時(shí)鐘信號(hào)的第一電極以及連接至第五節(jié)點(diǎn)的第二電極；電壓調(diào)整電容器，包括連接至第二節(jié)點(diǎn)的第一電極以及連接至第五節(jié)點(diǎn)的第二電極；以及第二電壓調(diào)整晶體管，包括被配置為接收第二時(shí)鐘信號(hào)的柵電極、連接至第五節(jié)點(diǎn)的第一電極以及連接至第三節(jié)點(diǎn)的第二電極。在示例性實(shí)施方式中，第三時(shí)鐘信號(hào)的對(duì)應(yīng)于第一邏輯電平的電壓可低于第二時(shí)鐘信號(hào)的對(duì)應(yīng)于第一邏輯電平的電壓。在示例性實(shí)施方式中，輸入電路可包括：第一輸入電路，被配置為響應(yīng)于第一時(shí)鐘信號(hào)而向第一節(jié)點(diǎn)施加先前發(fā)射控制信號(hào)或垂直啟動(dòng)信號(hào)；以及第二輸入電路，被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓而向第二節(jié)點(diǎn)施加第一時(shí)鐘信號(hào)。根據(jù)一些示例性實(shí)施方式，發(fā)射控制驅(qū)動(dòng)器可包括被配置為輸出多個(gè)發(fā)射控制信號(hào)和多個(gè)進(jìn)位信號(hào)的多個(gè)級(jí)。每一級(jí)可包括：輸入電路，被配置為接收來(lái)自先前級(jí)中的一個(gè)的先前進(jìn)位信號(hào)或接收垂直啟動(dòng)信號(hào)，并且被配置為響應(yīng)于第一時(shí)鐘信號(hào)而控制第一節(jié)點(diǎn)的電壓和第二節(jié)點(diǎn)的電壓；穩(wěn)定電路，被配置為響應(yīng)于第二節(jié)點(diǎn)的電壓以及第二時(shí)鐘信號(hào)而穩(wěn)定第一節(jié)點(diǎn)的電壓；電壓調(diào)整電路，連接在第二節(jié)點(diǎn)與第三節(jié)點(diǎn)之間，該電壓調(diào)整電路被配置為對(duì)第二節(jié)點(diǎn)的電壓升壓，并且被配置為控制第二節(jié)點(diǎn)的升壓電壓；輸出電路，被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓以及第三節(jié)點(diǎn)的電壓而控制發(fā)射控制信號(hào)；以及進(jìn)位輸出電路，被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓以及第三節(jié)點(diǎn)的電壓而控制進(jìn)位信號(hào)。在示例性實(shí)施方式中，穩(wěn)定電路可包括：第一穩(wěn)定晶體管，包括連接至第二節(jié)點(diǎn)的柵電極、被配置為接收第二電源電壓的第一電極以及連接至第六節(jié)點(diǎn)的第二電極；第二穩(wěn)定晶體管，包括連接至第二節(jié)點(diǎn)的柵電極、連接至第六節(jié)點(diǎn)的第一電極、以及第二電極；以及第三穩(wěn)定晶體管，包括被配置為接收第二時(shí)鐘信號(hào)的柵電極、連接至第二穩(wěn)定晶體管的第二電極的第一電極以及連接至第一節(jié)點(diǎn)的第二電極。在示例性實(shí)施方式中，每一級(jí)可進(jìn)一步包括第三漏電流阻擋電路，該第三漏電流阻擋電路被配置為響應(yīng)于進(jìn)位信號(hào)而向第六節(jié)點(diǎn)施加進(jìn)位信號(hào)。在示例性實(shí)施方式中，輸出電路可包括：第一輸出電路，被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓而將發(fā)射控制信號(hào)控制為第一邏輯電平；以及第二輸出電路，被配置為響應(yīng)于第三節(jié)點(diǎn)的電壓而將發(fā)射控制信號(hào)控制為第二邏輯電平。第二輸出電路可包括：第三輸出晶體管，包括連接至第三節(jié)點(diǎn)的柵電極、接收第二電源電壓的第一電極以及連接至第八節(jié)點(diǎn)的第二電極；以及第四輸出晶體管，包括連接至第三節(jié)點(diǎn)的柵電極、連接至第八節(jié)點(diǎn)的第一電極以及連接至發(fā)射控制信號(hào)輸出至的輸出端子的第二電極。在示例性實(shí)施方式中，進(jìn)位輸出電路可包括：第一進(jìn)位輸出電路，被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓而將進(jìn)位信號(hào)控制為第一邏輯電平；以及第二進(jìn)位輸出電路，被配置為響應(yīng)于第三節(jié)點(diǎn)的電壓而將進(jìn)位信號(hào)控制為第二邏輯電平。在示例性實(shí)施方式中，每一級(jí)可進(jìn)一步包括第三漏電流阻擋電路，該第三漏電流阻擋電路被配置為響應(yīng)于進(jìn)位信號(hào)而向第八節(jié)點(diǎn)施加進(jìn)位信號(hào)。根據(jù)一些示例性實(shí)施方式，顯示設(shè)備可包括：顯示面板，包括多條掃描線、多條發(fā)射控制線、多條數(shù)據(jù)線以及多個(gè)像素；數(shù)據(jù)驅(qū)動(dòng)器，被配置為經(jīng)由數(shù)據(jù)線向像素提供數(shù)據(jù)信號(hào)；掃描驅(qū)動(dòng)器，被配置為經(jīng)由掃描線向像素提供掃描信號(hào)；發(fā)射控制驅(qū)動(dòng)器，包括多個(gè)級(jí)，該多個(gè)級(jí)被配置為分別輸出多個(gè)發(fā)射控制信號(hào)并且被配置為經(jīng)由發(fā)射控制線向像素提供發(fā)射控制信號(hào)；以及控制器，被配置為控制數(shù)據(jù)驅(qū)動(dòng)器、掃描驅(qū)動(dòng)器和發(fā)射控制驅(qū)動(dòng)器。發(fā)射控制驅(qū)動(dòng)器的每一級(jí)可包括：輸入電路，被配置為接收來(lái)自先前級(jí)中的一個(gè)的先前發(fā)射控制信號(hào)或接收垂直啟動(dòng)信號(hào)，并且被配置為響應(yīng)于第一時(shí)鐘信號(hào)而控制第一節(jié)點(diǎn)的電壓和第二節(jié)點(diǎn)的電壓；穩(wěn)定電路，被配置為響應(yīng)于第二節(jié)點(diǎn)的電壓以及第二時(shí)鐘信號(hào)而穩(wěn)定第一節(jié)點(diǎn)的電壓；電壓調(diào)整電路，連接在第二節(jié)點(diǎn)與第三節(jié)點(diǎn)之間，該電壓調(diào)整電路被配置為對(duì)第二節(jié)點(diǎn)的電壓升壓，并且被配置為控制第二節(jié)點(diǎn)的升壓電壓；以及輸出電路，被配置為響應(yīng)于第一節(jié)點(diǎn)的電壓和第三節(jié)點(diǎn)的電壓而控制發(fā)射控制信號(hào)。在示例性實(shí)施方式中，電壓調(diào)整電路可包括：第一電壓調(diào)整晶體管，包括連接至第二節(jié)點(diǎn)的柵電極、被配置為接收第三時(shí)鐘信號(hào)的第一電極以及連接至第五節(jié)點(diǎn)的第二電極；電壓調(diào)整電容器，包括連接至第二節(jié)點(diǎn)的第一電極以及連接至第五節(jié)點(diǎn)的第二電極；以及第二電壓調(diào)整晶體管，包括被配置為接收第二時(shí)鐘信號(hào)的柵電極、連接至第五節(jié)點(diǎn)的第一電極以及連接至第三節(jié)點(diǎn)的第二電極。在示例性實(shí)施方式中，第三時(shí)鐘信號(hào)的對(duì)應(yīng)于第一邏輯電平的電壓可低于第二時(shí)鐘信號(hào)的對(duì)應(yīng)于第一邏輯電平的電壓。在示例性實(shí)施方式中，控制器可被配置為感測(cè)通過(guò)發(fā)射控制驅(qū)動(dòng)器的電力端子流動(dòng)的電流的大小，并且基于感測(cè)的大小調(diào)整第三時(shí)鐘信號(hào)的電壓。在示例性實(shí)施方式中，發(fā)射控制驅(qū)動(dòng)器的每一級(jí)可進(jìn)一步包括負(fù)載降低電路，該負(fù)載降低電路包括節(jié)點(diǎn)電容器，節(jié)點(diǎn)電容器具有被配置為接收第一時(shí)鐘信號(hào)的第一電極以及連接至第二節(jié)點(diǎn)的第二電極。因此，根據(jù)示例性實(shí)施方式的發(fā)射控制驅(qū)動(dòng)器包括電壓調(diào)整電路，該電壓調(diào)整電路將每一級(jí)中的節(jié)點(diǎn)的電壓控制為高電平電壓，由此降低晶體管的負(fù)載。在發(fā)射控制驅(qū)動(dòng)器中，彼此串聯(lián)連接的兩個(gè)晶體管位于每一級(jí)的其中出現(xiàn)漏電流的部分中，并且隨后高電平電壓施加至兩個(gè)晶體管之間的節(jié)點(diǎn)，由此防止或降低漏電流。因此，發(fā)射控制驅(qū)動(dòng)器可穩(wěn)定地維持每一級(jí)中的節(jié)點(diǎn)的電壓，并且防止由晶體管的閾值電壓的變化或偏差而造成的發(fā)射控制信號(hào)的異常脈沖。此外，大型顯示設(shè)備可通過(guò)包括改善可靠性的發(fā)射控制驅(qū)動(dòng)器而被更穩(wěn)定地驅(qū)動(dòng)。附圖說(shuō)明在下文中將參考附圖更完全地描述示例性實(shí)施方式，在附圖中示出各種實(shí)施方式。圖1是示出根據(jù)一個(gè)示例性實(shí)施方式的顯示設(shè)備的框圖。圖2是示出包括在圖1的顯示設(shè)備中的像素的實(shí)例的電路圖。圖3是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的一個(gè)實(shí)例的框圖。圖4是示出包括在圖3的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的一個(gè)實(shí)例的電路圖。圖5是用于描述圖4的級(jí)的操作的時(shí)序圖。圖6是示出包括在圖3的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的另一實(shí)例的電路圖。圖7是用于描述圖6的級(jí)的操作的時(shí)序圖。圖8是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的另一實(shí)例的框圖。圖9是示出包括在圖8的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的一個(gè)實(shí)例的電路圖。圖10是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的又一實(shí)例的框圖。圖11是示出包括在圖10的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的一個(gè)實(shí)例的電路圖。圖12a和圖12b是用于描述圖11的級(jí)的效果的波形。圖13是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的又一實(shí)例的框圖。圖14是示出包括在圖13的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的一個(gè)實(shí)例的電路圖。圖15a和圖15b是用于描述圖14的級(jí)的效果的波形。圖16是示出包括在圖13的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的另一實(shí)例的電路圖。圖17是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的又一實(shí)例的框圖。圖18是示出包括在圖17的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的一個(gè)實(shí)例的電路圖。圖19a和圖19b是用于描述圖18的級(jí)的效果的波形。圖20是示出包括在圖17的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的另一實(shí)例的電路圖。具體實(shí)施方式在下文中將參考附圖更完全地描述示例性實(shí)施方式，在附圖中示出各種實(shí)施方式。各個(gè)附圖不必按比例繪制。所有數(shù)值都是近似的，并且可改變。特定材料和組合物的所有實(shí)例都是非限制性的，并且僅是示例性的?？墒褂闷渌线m的材料和組合物來(lái)代替。圖1是示出根據(jù)一個(gè)示例性實(shí)施方式的顯示設(shè)備的框圖。參考圖1，顯示設(shè)備1000可包括顯示面板100、掃描驅(qū)動(dòng)器200、發(fā)射控制驅(qū)動(dòng)器300、數(shù)據(jù)驅(qū)動(dòng)器400以及控制器500。顯示面板100可顯示圖像。顯示面板100可包括多條掃描線sl1至sln、多條數(shù)據(jù)線dl1至dlm、多條發(fā)射控制線em1至emn以及多個(gè)像素px。例如，顯示面板100可包括n*m個(gè)像素px，因?yàn)橄袼豴x布置在與掃描線sl1至sln和數(shù)據(jù)線dl1至dlm的交點(diǎn)相對(duì)應(yīng)的位置處。掃描驅(qū)動(dòng)器200可基于第一控制信號(hào)cnt1經(jīng)由掃描線sl1至sln向像素px提供掃描信號(hào)。發(fā)射控制驅(qū)動(dòng)器300可基于第二控制信號(hào)cnt2經(jīng)由發(fā)射控制線em1至emn向像素px提供發(fā)射控制信號(hào)。發(fā)射控制驅(qū)動(dòng)器300可包括分別輸出發(fā)射控制信號(hào)的多個(gè)級(jí)。發(fā)射控制驅(qū)動(dòng)器300的每一級(jí)可包括第一輸入電路、第二輸入電路、第一輸出電路、穩(wěn)定電路、電壓調(diào)整電路以及第二輸出電路。每一級(jí)的電壓調(diào)整電路可控制節(jié)點(diǎn)的升壓電壓以降低該級(jí)中的晶體管的負(fù)載。在一個(gè)示例性實(shí)施方式中，發(fā)射控制驅(qū)動(dòng)器300的每一級(jí)也可包括降低節(jié)點(diǎn)的升壓電壓的負(fù)載降低電路。另外，在發(fā)射控制驅(qū)動(dòng)器300的每一級(jí)中，彼此串聯(lián)連接的兩個(gè)晶體管位于每一級(jí)的其中出現(xiàn)漏電流的部分中，并且隨后高電平電壓施加在兩個(gè)晶體管之間以防止或降低漏電流。因此，發(fā)射控制驅(qū)動(dòng)器300可通過(guò)降低這些晶體管的負(fù)載來(lái)防止其晶體管的閾值電壓的改變，并且因此可更穩(wěn)定地輸出發(fā)射控制信號(hào)。在下文中，將參考圖4、圖6、圖9、圖11、圖14、圖16、圖18以及圖20更詳細(xì)地描述發(fā)射控制驅(qū)動(dòng)器300的級(jí)的結(jié)構(gòu)。數(shù)據(jù)驅(qū)動(dòng)器400可接收第三控制信號(hào)ctl3并且輸出圖像數(shù)據(jù)odata。數(shù)據(jù)驅(qū)動(dòng)器400可將輸出圖像數(shù)據(jù)odata轉(zhuǎn)換為模擬式數(shù)據(jù)信號(hào)，并且基于第三控制信號(hào)ctl3經(jīng)由數(shù)據(jù)線dl1至dlm向像素px提供數(shù)據(jù)信號(hào)?？刂破?00可控制掃描驅(qū)動(dòng)器200、發(fā)射控制驅(qū)動(dòng)器300以及數(shù)據(jù)驅(qū)動(dòng)器400?？刂破?00可從顯示設(shè)備1000外部或之外的源(例如，系統(tǒng)板)接收輸入圖像數(shù)據(jù)idata和控制信號(hào)cnt?？刂破?00可生成第一控制信號(hào)ctl1至第三控制信號(hào)ctl3以控制掃描驅(qū)動(dòng)器200、發(fā)射控制驅(qū)動(dòng)器400以及數(shù)據(jù)驅(qū)動(dòng)器500。更具體地，用于控制掃描驅(qū)動(dòng)器200的第一控制信號(hào)ctl1以及用于控制發(fā)射控制驅(qū)動(dòng)器300的第二控制信號(hào)ctl2可分別包括垂直啟動(dòng)信號(hào)、時(shí)鐘信號(hào)等。用于控制數(shù)據(jù)驅(qū)動(dòng)器400的第三控制信號(hào)ctl3可包括水平啟動(dòng)信號(hào)、負(fù)載信號(hào)等?？刂破?00可基于輸入圖像數(shù)據(jù)idata而生成適于顯示面板100的操作條件的輸出圖像數(shù)據(jù)odata，并且可向數(shù)據(jù)驅(qū)動(dòng)器400提供輸出圖像數(shù)據(jù)odata。在一個(gè)示例性實(shí)施方式中，控制器500可感測(cè)通過(guò)發(fā)射控制驅(qū)動(dòng)器300的電力端子流動(dòng)的電流的大小，并且可基于感測(cè)的電流大小來(lái)調(diào)整提供至發(fā)射控制驅(qū)動(dòng)器300的發(fā)射控制時(shí)鐘信號(hào)的電壓電平。例如，控制器500可使用查詢表(lut)來(lái)確定發(fā)射控制時(shí)鐘信號(hào)的電壓，在該查詢表中，存儲(chǔ)有通過(guò)電力端子流動(dòng)的電流的大小與發(fā)射控制時(shí)鐘信號(hào)的電壓電平之間的關(guān)系。控制器500可以在嵌入式電源管理集成電路(pmic)中調(diào)整發(fā)射控制時(shí)鐘信號(hào)的電壓，并且向發(fā)射控制驅(qū)動(dòng)器300提供發(fā)射控制時(shí)鐘信號(hào)。圖2是示出包括在圖1的顯示設(shè)備中的像素的實(shí)例的電路圖。參考圖2，像素pxij可包括有機(jī)發(fā)光二極管oled、驅(qū)動(dòng)晶體管t1、電容器cst、開(kāi)關(guān)晶體管t2以及發(fā)射控制晶體管t3。驅(qū)動(dòng)晶體管t1可包括連接至開(kāi)關(guān)晶體管t2的第二電極的柵電極、連接至發(fā)射控制晶體管t3的第二電極的第一電極以及連接至oled的第一電極的第二電極。開(kāi)關(guān)晶體管t2可包括連接至掃描線sli的柵電極、連接至數(shù)據(jù)線dli的第一電極以及連接至驅(qū)動(dòng)晶體管t1的柵電極的第二電極。因此，開(kāi)關(guān)晶體管t2可響應(yīng)于掃描信號(hào)而向驅(qū)動(dòng)晶體管t1的柵電極提供數(shù)據(jù)信號(hào)。電容器cst可包括連接至驅(qū)動(dòng)晶體管t1的柵電極的第一電極以及連接至驅(qū)動(dòng)晶體管t1的第二電極的第二電極。電容器cst可向施加至驅(qū)動(dòng)晶體管t1的柵電極的數(shù)據(jù)信號(hào)充電，并且可在開(kāi)關(guān)晶體管t2斷開(kāi)之后維持驅(qū)動(dòng)晶體管t1的柵電極的充電電壓。發(fā)射控制晶體管t3可包括連接至發(fā)射控制線emi的柵電極、接收第一發(fā)射電壓elvdd的第一電極以及連接至驅(qū)動(dòng)晶體管t1的第一電極的第二電極。因此，發(fā)射控制晶體管t3可響應(yīng)于來(lái)自發(fā)射控制線emi的發(fā)射控制信號(hào)而控制通過(guò)驅(qū)動(dòng)晶體管t1流動(dòng)的驅(qū)動(dòng)電流的流動(dòng)。oled可包括連接至驅(qū)動(dòng)晶體管t1的第二電極的第一電極以及接收第二發(fā)射電壓elvss的第二電極。oled可基于驅(qū)動(dòng)電流而發(fā)光。盡管圖2的示例性實(shí)施方式描述了像素pxij包括三個(gè)晶體管和一個(gè)電容器，但是像素pxij可利用各種結(jié)構(gòu)以各種方式來(lái)實(shí)現(xiàn)。例如，像素可進(jìn)一步包括用于響應(yīng)于初始化控制信號(hào)而初始化驅(qū)動(dòng)晶體管和電容器的電極的晶體管。圖3是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的一個(gè)實(shí)例的框圖。參考圖3，發(fā)射控制驅(qū)動(dòng)器300a可包括多個(gè)級(jí)stg1至stgn。級(jí)stg1至stgn中的每一個(gè)可輸出發(fā)射控制信號(hào)。級(jí)stg1至stgn中的每一個(gè)可包括輸入端子in、第一時(shí)鐘端子ct1、第二時(shí)鐘端子ct2、第一電力端子vt1、第二電力端子vt2以及輸出端子out。具有不同定時(shí)的第一發(fā)射控制時(shí)鐘信號(hào)gck1和第二發(fā)射控制時(shí)鐘信號(hào)gck2可施加至每一級(jí)的第一時(shí)鐘端子ct1和第二時(shí)鐘端子ct2。例如，第二發(fā)射控制時(shí)鐘信號(hào)gck2可以是與第一發(fā)射控制時(shí)鐘信號(hào)gck1反相的信號(hào)。在相鄰級(jí)中，第一發(fā)射控制時(shí)鐘信號(hào)gck1和第二發(fā)射控制時(shí)鐘信號(hào)gck2可以相反順序施加。例如，在奇數(shù)級(jí)(例如，stg1、stg3等)中，第一發(fā)射控制時(shí)鐘信號(hào)gck1可施加至第一時(shí)鐘端子ct1作為第一時(shí)鐘信號(hào)，并且第二發(fā)射控制時(shí)鐘信號(hào)gck2可施加至第二時(shí)鐘端子ct2作為第二時(shí)鐘信號(hào)。相對(duì)地，在偶數(shù)級(jí)(例如，stg2、stg4等)中，第二發(fā)射控制時(shí)鐘信號(hào)gck2可施加至第一時(shí)鐘端子ct1作為第一時(shí)鐘信號(hào)，并且第一發(fā)射控制時(shí)鐘信號(hào)gck1可施加至第二時(shí)鐘端子ct2作為第二時(shí)鐘信號(hào)。垂直啟動(dòng)信號(hào)stv或從先前級(jí)中的一個(gè)輸出的先前發(fā)射控制信號(hào)可施加至輸入端子in。例如，垂直啟動(dòng)信號(hào)stv施加至第一級(jí)stg1的輸入端子in。先前發(fā)射控制信號(hào)可分別施加至緊接后續(xù)級(jí)src2至srcn的每個(gè)輸入端子in。發(fā)射控制信號(hào)可分別經(jīng)由級(jí)stg1至stgn的輸出端子out而輸出至發(fā)射控制線。對(duì)應(yīng)于第一邏輯電平的第一電源電壓vgh可提供至級(jí)stg1至stgn的第一電力端子vt1。例如，第一電源電壓vgh可對(duì)應(yīng)于高電平電壓。對(duì)應(yīng)于第二邏輯電平的第二電源電壓vgl可提供至級(jí)stg1至stgn的第二電力端子vt2。例如，第二電源電壓vgl可對(duì)應(yīng)于低電平電壓。圖4是示出包括在圖3的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的一個(gè)實(shí)例的電路圖。參考圖4，發(fā)射控制驅(qū)動(dòng)器的級(jí)stga可包括第一輸入電路310、第二輸入電路315、第一輸出電路320、第二輸出電路325、穩(wěn)定電路330、電壓調(diào)整電路340、第一保持電路350以及第二保持電路355。第一輸入電路310可響應(yīng)于第一時(shí)鐘信號(hào)clk1而將先前發(fā)射控制信號(hào)em(i-1)或垂直啟動(dòng)信號(hào)stv施加至第一節(jié)點(diǎn)n1。在一個(gè)示例性實(shí)施方式中，第一輸入電路310可包括第一輸入晶體管m1。第一輸入晶體管m1可包括連接至第一時(shí)鐘端子的柵電極、連接至輸入端子的第一電極以及連接至第一節(jié)點(diǎn)n1的第二電極。此處，施加至第一時(shí)鐘端子的第一時(shí)鐘信號(hào)clk1與奇數(shù)級(jí)中的第一發(fā)射控制時(shí)鐘信號(hào)gck1相對(duì)應(yīng)并且與偶數(shù)級(jí)中的第二發(fā)射控制時(shí)鐘信號(hào)gck2相對(duì)應(yīng)。第二輸入電路315可響應(yīng)于第一節(jié)點(diǎn)n1的電壓而向第二節(jié)點(diǎn)n2施加第一時(shí)鐘信號(hào)clk1。在一個(gè)示例性實(shí)施方式中，第二輸入電路315可包括彼此串聯(lián)連接以降低漏電流并降低晶體管的負(fù)載的第二輸入晶體管m4-1和第三輸入晶體管m4-2。第二輸入晶體管m4-1可包括連接至第一節(jié)點(diǎn)n1的柵電極、連接至第一時(shí)鐘端子的第一電極以及連接至第三輸入晶體管m4-2的第一電極的第二電極。第三輸入晶體管m4-2可包括連接至第一節(jié)點(diǎn)n1的柵電極、連接至第二輸入晶體管m4-1的第二電極的第一電極以及連接至第二節(jié)點(diǎn)n2的第二電極。當(dāng)?shù)诙?jié)點(diǎn)n2的電壓對(duì)應(yīng)于高電平電壓時(shí)，第二輸入電路315可降低從第二節(jié)點(diǎn)n2流動(dòng)至第一時(shí)鐘端子的漏電流。第一輸出電路320可響應(yīng)于第一節(jié)點(diǎn)n1的電壓而將發(fā)射控制信號(hào)em(i)控制為第一邏輯電平。在一個(gè)示例性實(shí)施方式中，第一輸出電路320可包括第一輸出晶體管m10。第一輸出晶體管m10可包括連接至第一節(jié)點(diǎn)n1的柵電極、接收第一電源電壓vgh的第一電極以及連接至發(fā)射控制信號(hào)em(i)輸出至的輸出端子的第二電極。第二輸出電路325可響應(yīng)于第三節(jié)點(diǎn)n3的電壓而將發(fā)射控制信號(hào)em(i)控制為第二邏輯電平。在一個(gè)示例性實(shí)施方式中，第二輸出電路325可包括第二輸出晶體管m9。第二輸出晶體管m9可包括連接至第三節(jié)點(diǎn)n3的柵電極、接收第二電源電壓vgl的第一電極以及連接至輸出端子的第二電極。穩(wěn)定電路330可響應(yīng)于第二節(jié)點(diǎn)n2的電壓以及第二時(shí)鐘信號(hào)clk2而將第一節(jié)點(diǎn)n1的電壓穩(wěn)定為第二邏輯電平。因此，發(fā)射控制信號(hào)em(i)可被穩(wěn)定。此處，第二時(shí)鐘信號(hào)clk2與奇數(shù)級(jí)中的第二發(fā)射控制時(shí)鐘信號(hào)gck2相對(duì)應(yīng)并且與偶數(shù)級(jí)中的第一發(fā)射控制時(shí)鐘信號(hào)gck1相對(duì)應(yīng)。穩(wěn)定電路330可包括彼此串聯(lián)連接的第一穩(wěn)定晶體管m2和第三穩(wěn)定晶體管m3。第一穩(wěn)定晶體管m2可包括連接至第二節(jié)點(diǎn)n2的柵電極、接收第二電源電壓vgl的第一電極以及連接至第三穩(wěn)定晶體管m3的第一電極的第二電極。第三穩(wěn)定晶體管m3可包括接收第二時(shí)鐘信號(hào)clk2的柵電極、連接至第一穩(wěn)定晶體管m2的第二電極的第一電極以及連接至第一節(jié)點(diǎn)n1的第二電極。電壓調(diào)整電路340可連接在第二節(jié)點(diǎn)n2與第三節(jié)點(diǎn)n3之間，以便對(duì)第二節(jié)點(diǎn)n2的電壓升壓并且控制第二節(jié)點(diǎn)n2的升壓電壓。在一個(gè)示例性實(shí)施方式中，電壓調(diào)整電路340可包括節(jié)點(diǎn)晶體管m11、第一電壓調(diào)整晶體管m7、第二電壓調(diào)整晶體管m6以及電壓調(diào)整電容器c2。節(jié)點(diǎn)晶體管m11可包括接收第一電源電壓vgh的柵電極、連接至第二節(jié)點(diǎn)n2的第一電極以及連接至第四節(jié)點(diǎn)n4的第二電極。節(jié)點(diǎn)晶體管m11可位于第二節(jié)點(diǎn)n2與第四節(jié)點(diǎn)n4之間，該第四節(jié)點(diǎn)的電壓通過(guò)電壓調(diào)整電容器c2升壓以降低第二節(jié)點(diǎn)n2的電壓。第一電壓調(diào)整晶體管m7可包括連接至第四節(jié)點(diǎn)n4的柵電極、接收第二時(shí)鐘信號(hào)clk2的第一電極以及連接至第五節(jié)點(diǎn)n5的第二電極。電壓調(diào)整電容器c2可包括連接至第四節(jié)點(diǎn)n4的第一電極以及連接至第五節(jié)點(diǎn)n5的第二電極。第二電壓調(diào)整晶體管m6可包括接收第二時(shí)鐘信號(hào)clk2的柵電極、連接至第五節(jié)點(diǎn)n5的第一電極以及連接至第三節(jié)點(diǎn)n3的第二電極。第一保持電路350可響應(yīng)于第一時(shí)鐘信號(hào)clk1而使第二節(jié)點(diǎn)n2的電壓維持處于第一邏輯電平。在一個(gè)示例性實(shí)施方式中，第一保持電路350可包括第三保持晶體管m5。第三保持晶體管m5可包括接收第一時(shí)鐘信號(hào)clk1的柵電極、接收第一電源電壓vgh的第一電極以及連接至第二節(jié)點(diǎn)n2的第二電極。第二保持電路355可響應(yīng)于第一節(jié)點(diǎn)n1的電壓而使第三節(jié)點(diǎn)n3的電壓維持處于第二邏輯電平。在一個(gè)示例性實(shí)施方式中，第二保持電路355可包括第四保持晶體管m8。第四保持晶體管m8可包括連接至第一節(jié)點(diǎn)n1的柵電極、接收第二電源電壓vgl的第一電極以及連接至第三節(jié)點(diǎn)n3的第二電極。此外，級(jí)stga可進(jìn)一步包括用于維持第一輸出晶體管m10的柵電極的電壓的第一電容器360以及用于維持第二輸出晶體管m9的柵電極的電壓的第二電容器365。圖5是用于描述圖4的級(jí)的操作的時(shí)序圖。參考圖4和圖5，包括在電壓調(diào)整電路340中的節(jié)點(diǎn)晶體管m11可位于第二節(jié)點(diǎn)n2與第四節(jié)點(diǎn)n4之間，以降低第二節(jié)點(diǎn)n2的電壓并且降低連接至第二節(jié)點(diǎn)n2的晶體管的負(fù)載(即，第一穩(wěn)定晶體管m2、第三保持晶體管m5、第二輸入晶體管m4-1以及第三輸入晶體管m4-2)。在第一周期p1期間，從先前級(jí)輸出的先前發(fā)射控制信號(hào)em(i-1)可處于高電平。第一輸入電路310可響應(yīng)于第一時(shí)鐘信號(hào)clk1而將設(shè)定為處于其高電平的先前發(fā)射控制信號(hào)em(i-1)施加至第一節(jié)點(diǎn)n1。因此，第一節(jié)點(diǎn)n1的電壓可被設(shè)為處于高電平。另外，發(fā)射控制信號(hào)em(i)可通過(guò)第一輸出電路320而維持處于高電平。在第二周期p2期間，先前發(fā)射控制信號(hào)em(i-1)可從其高電平轉(zhuǎn)換為低電平。第一輸入電路310可響應(yīng)于時(shí)鐘信號(hào)clk1而將低電平的先前發(fā)射控制信號(hào)em(i-1)施加至第一節(jié)點(diǎn)n1。因此，節(jié)點(diǎn)n1的電壓可被設(shè)為處于低電平。第二節(jié)點(diǎn)n2和第四節(jié)點(diǎn)n4的電壓可被第一保持晶體管350設(shè)為高電平。因?yàn)榈谝浑妷赫{(diào)整晶體管m7向第五節(jié)點(diǎn)n5施加低電平的第二時(shí)鐘信號(hào)clk2，所以第五節(jié)點(diǎn)n5的電壓可被設(shè)為處于低電平。因?yàn)榈诙妷赫{(diào)整晶體管m6通過(guò)第二時(shí)鐘信號(hào)clk2的低電平而斷開(kāi)，所以第三節(jié)點(diǎn)n3的電壓可被設(shè)為處于低電平。因此，第二輸出晶體管m9可斷開(kāi)，并且發(fā)射控制信號(hào)em(i)可維持處于高電平。在第三周期p3期間，第二時(shí)鐘信號(hào)clk2可從高電平轉(zhuǎn)換為低電平，并且此后再次從低電平轉(zhuǎn)換為高電平。因此，由于電壓調(diào)整電容器c2的耦合，第四節(jié)點(diǎn)n4的電壓通過(guò)第二時(shí)鐘信號(hào)clk2的電位的變化而自舉升壓(boot-strap)。此時(shí)，第四節(jié)點(diǎn)n4的電壓對(duì)應(yīng)于升壓高電平。然而，因?yàn)楦唠娖诫妷菏┘又凉?jié)點(diǎn)晶體管m11的柵電極并且升壓高電平電壓施加至節(jié)點(diǎn)晶體管m11的第二電極，所以第二節(jié)點(diǎn)n2的電壓可不增加。此后，當(dāng)?shù)诙r(shí)鐘信號(hào)clk2從高電平轉(zhuǎn)換為低電平時(shí)，因?yàn)榈谝徽{(diào)整晶體管m7向第五節(jié)點(diǎn)n5施加第二時(shí)鐘信號(hào)clk2，所以第四節(jié)點(diǎn)n4的升壓電壓可降低。第三節(jié)點(diǎn)n3的電壓可以是高電平，因?yàn)榈诙妷赫{(diào)整晶體管m6響應(yīng)于第二時(shí)鐘信號(hào)clk2而向第三節(jié)點(diǎn)n3施加第五節(jié)點(diǎn)n5的電壓。因此，第二輸出晶體管m9可向輸出端子施加第二電源電壓vgl，并且因此發(fā)射控制信號(hào)em(i)可在第三周期p3期間維持處于低電平。在第四周期p4期間，第一節(jié)點(diǎn)n1的電壓維持處于高電平并且第三節(jié)點(diǎn)n3的電壓維持處于低電平。因此，發(fā)射控制信號(hào)em(i)可維持處于高電平。圖6是示出包括在圖3的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的另一實(shí)例的電路圖。參考圖6，發(fā)射控制驅(qū)動(dòng)器的級(jí)stgb可包括第一輸入電路310、第二輸入電路315、第一輸出電路320、第二輸出電路325、穩(wěn)定電路330、電壓調(diào)整電路341、第一保持電路350、第二保持電路355以及負(fù)載降低電路370。根據(jù)本示例性實(shí)施方式的級(jí)stgb與在圖4中描述的示例性實(shí)施方式的級(jí)基本相同，除了添加負(fù)載降低電路370以外(對(duì)應(yīng)地，省去晶體管m11)。因此，相同參考標(biāo)號(hào)將用于指代與在圖4的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。電壓調(diào)整電路341可連接在第二節(jié)點(diǎn)n2與第三節(jié)點(diǎn)n3之間，以便對(duì)第二節(jié)點(diǎn)n2的電壓升壓并且控制第二節(jié)點(diǎn)n2的升壓電壓。在一個(gè)示例性實(shí)施方式中，電壓調(diào)整電路341可包括第一電壓調(diào)整晶體管m7-1、第二電壓調(diào)整晶體管m6以及電壓調(diào)整電容器c2-1。第一電壓調(diào)整晶體管m7-1可包括連接至第二節(jié)點(diǎn)n2的柵電極、接收第二時(shí)鐘信號(hào)clk2的第一電極以及連接至第五節(jié)點(diǎn)n5的第二電極。電壓調(diào)整電容器c2-1可包括連接至第二節(jié)點(diǎn)n2的第一電極以及連接至第五節(jié)點(diǎn)n5的第二電極。第二電壓調(diào)整晶體管m6可包括接收第二時(shí)鐘信號(hào)clk2的柵電極、連接至第五節(jié)點(diǎn)n5的第一電極以及連接至第三節(jié)點(diǎn)n3的第二電極。負(fù)載降低電路370可降低第二節(jié)點(diǎn)n2的負(fù)載。負(fù)載降低電路370可包括節(jié)點(diǎn)電容器c4。節(jié)點(diǎn)電容器c4可包括接收第一時(shí)鐘信號(hào)clk1的第一電極以及連接至第二節(jié)點(diǎn)n2的第二電極。在包括串聯(lián)電容器的電路中，跨每個(gè)電容器的電壓降可取決于每個(gè)電容器的電容而不同。因此，第二節(jié)點(diǎn)n2的升壓電壓的大小可通過(guò)節(jié)點(diǎn)電容器c4的電容與電壓調(diào)整電容器c2-1的電容的比值來(lái)確定。圖7是用于描述圖6的級(jí)的操作的時(shí)序圖。參考圖6和圖7，包括在負(fù)載降低電路370中的節(jié)點(diǎn)電容器c4可降低第二節(jié)點(diǎn)n2的電壓，由此降低連接至第二節(jié)點(diǎn)n2的晶體管(即，第一穩(wěn)定晶體管m2、第三保持晶體管m5、第二輸入晶體管m4-1以及第三輸入晶體管m4-2)的負(fù)載。根據(jù)本示例性實(shí)施方式的級(jí)stgb的操作與在圖5中描述的示例性實(shí)施方式的級(jí)的操作基本相同，除了因?yàn)榧?jí)不包括節(jié)點(diǎn)晶體管，升壓電壓通過(guò)電壓調(diào)整電容器施加至第二節(jié)點(diǎn)以外。因此，相同參考標(biāo)號(hào)將用于指代與在圖5的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。第一時(shí)鐘信號(hào)clk1和第二時(shí)鐘信號(hào)clk2以及第一電源電壓vgh的高電平電壓被設(shè)為38v，并且第一時(shí)鐘信號(hào)clk1和第二時(shí)鐘信號(hào)clk2以及第二電源電壓vgl的低電平電壓被設(shè)為-2v。在這種情況下，根據(jù)節(jié)點(diǎn)電容器c4的電容與電壓調(diào)整電容器c2-1的電容的比值，施加至第二節(jié)點(diǎn)n2的升壓電壓從第一升壓電壓2h降低至第二升壓電壓2h'。具體地，在級(jí)不包括節(jié)點(diǎn)電容器c4的情況下，施加至第二節(jié)點(diǎn)n2的第一升壓電壓2h測(cè)量為72v。另一方面，在節(jié)點(diǎn)電容器c4的電容等于電壓調(diào)整電容器c2-1的電容的情況下，施加至第二節(jié)點(diǎn)n2的第二升壓電壓2h'測(cè)量為50.1v。在節(jié)點(diǎn)電容器c4的電容是電壓調(diào)整電容器c2-1的電容的兩倍的情況下，施加至第二節(jié)點(diǎn)n2的第二升壓電壓2h'測(cè)量為42.1v。[表1]表示節(jié)點(diǎn)電容器c4的電容與電壓調(diào)整電容器c2-1的電容的比值與第二節(jié)點(diǎn)的升壓電壓之間的關(guān)系。[表1]比值(c4/c2)2h'0.258.9150.11.545.8242.1因此，考慮到第二節(jié)點(diǎn)n2的升壓電壓，節(jié)點(diǎn)電容器c4可實(shí)現(xiàn)為具有適當(dāng)尺寸/電容。例如，第二節(jié)點(diǎn)n2的升壓電壓可確定為使得當(dāng)?shù)谝还?jié)點(diǎn)n1的電壓對(duì)應(yīng)于低電平時(shí)穩(wěn)定電路正常操作，以便基本上消除發(fā)射控制信號(hào)em(i)中的波動(dòng)。此外，施加至第二節(jié)點(diǎn)n2的升壓電壓可確定為使得連接至第二節(jié)點(diǎn)n2的晶體管的負(fù)載足夠小。圖8是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的另一實(shí)例的框圖。參考圖8，發(fā)射控制驅(qū)動(dòng)器300c可包括多個(gè)級(jí)stg1至stgn。級(jí)stg1至stgn中的每一個(gè)可輸出發(fā)射控制信號(hào)。級(jí)stg1至stgn中的每一個(gè)可包括輸入端子in、第一時(shí)鐘端子ct1、第二時(shí)鐘端子ct2、第三時(shí)鐘端子ct3、第一電力端子vt1、第二電力端子vt2以及輸出端子out。根據(jù)本示例性實(shí)施方式的發(fā)射控制驅(qū)動(dòng)器300c與在圖3中描述的示例性實(shí)施方式的驅(qū)動(dòng)器300a基本相同，除了添加第三時(shí)鐘端子ct3以外。因此，相同參考標(biāo)號(hào)將用于指代與在圖3的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。具有不同定時(shí)的第一發(fā)射控制時(shí)鐘信號(hào)gck1和第二發(fā)射控制時(shí)鐘信號(hào)gck2可施加至每一級(jí)的第一時(shí)鐘端子ct1和第二時(shí)鐘端子ct2。例如，第二發(fā)射控制時(shí)鐘信號(hào)gck2可以是與第一發(fā)射控制時(shí)鐘信號(hào)gck1反相的信號(hào)。在相鄰級(jí)中，第一發(fā)射控制時(shí)鐘信號(hào)gck1和第二發(fā)射控制時(shí)鐘信號(hào)gck2可以相反順序施加。例如，在奇數(shù)級(jí)(例如，stg1、stg3等)中，第一發(fā)射控制時(shí)鐘信號(hào)gck1可施加至第一時(shí)鐘端子ct1作為第一時(shí)鐘信號(hào)，并且第二發(fā)射控制時(shí)鐘信號(hào)gck2可施加至第二時(shí)鐘端子ct2作為第二時(shí)鐘信號(hào)。相對(duì)地，在偶數(shù)級(jí)(例如，stg2、stg4等)中，第二發(fā)射控制時(shí)鐘信號(hào)gck2可施加至第一時(shí)鐘端子ct1作為第一時(shí)鐘信號(hào)，并且第一發(fā)射控制時(shí)鐘信號(hào)gck1可施加至第二時(shí)鐘端子ct2作為第二時(shí)鐘信號(hào)。具有不同定時(shí)的第三發(fā)射控制信號(hào)gck3和第四發(fā)射控制時(shí)鐘信號(hào)gck4中的一個(gè)可施加至每一級(jí)的第三時(shí)鐘端子ct3。第三發(fā)射控制時(shí)鐘信號(hào)gck3的波形可與第一發(fā)射控制時(shí)鐘信號(hào)gck1的波形基本相同。第三發(fā)射控制時(shí)鐘信號(hào)gck3的高電平電壓可低于第一發(fā)射控制時(shí)鐘信號(hào)gck1的高電平電壓。第四發(fā)射控制時(shí)鐘信號(hào)gck4的波形可與第二發(fā)射控制時(shí)鐘信號(hào)gck2的波形基本相同。第四發(fā)射控制時(shí)鐘信號(hào)gck4的高電平電壓可低于第二發(fā)射控制時(shí)鐘信號(hào)gck2的高電平電壓。此外，在奇數(shù)級(jí)(例如，stg1、stg3等)中，第四發(fā)射控制時(shí)鐘信號(hào)gck4可施加至第三時(shí)鐘端子ct3作為第三時(shí)鐘信號(hào)。相對(duì)地，在偶數(shù)級(jí)(例如，stg2、stg4等)中，第三發(fā)射控制時(shí)鐘信號(hào)gck3可施加至第三時(shí)鐘端子ct3作為第三時(shí)鐘信號(hào)。圖9是示出包括在圖8的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的一個(gè)實(shí)例的電路圖。參考圖9，發(fā)射控制驅(qū)動(dòng)器300c的級(jí)stgc可包括第一輸入電路310、第二輸入電路315、第一輸出電路320、第二輸出電路325、穩(wěn)定電路330、電壓調(diào)整電路342、第一保持電路350以及第二保持電路355。根據(jù)本示例性實(shí)施方式的級(jí)stgc與在圖4中描述的示例性實(shí)施方式的級(jí)stga基本相同，除了包括在電壓調(diào)整電路342中的第一電壓調(diào)整晶體管m7-2連接至第三時(shí)鐘端子以外。因此，相同參考標(biāo)號(hào)將用于指代與在圖4的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。電壓調(diào)整電路342可連接在第二節(jié)點(diǎn)n2與第三節(jié)點(diǎn)n3之間，以由此對(duì)第二節(jié)點(diǎn)n2的電壓升壓并且控制第二節(jié)點(diǎn)n2的升壓電壓。在一個(gè)示例性實(shí)施方式中，電壓調(diào)整電路342可包括第一電壓調(diào)整晶體管m7-2、第二電壓調(diào)整晶體管m6以及電壓調(diào)整電容器c2-2。第一電壓調(diào)整晶體管m7-2可包括連接至第二節(jié)點(diǎn)n2的柵電極、接收第三時(shí)鐘信號(hào)clk3的第一電極以及連接至第五節(jié)點(diǎn)n5的第二電極。電壓調(diào)整電容器c2-1可包括連接至第二節(jié)點(diǎn)n2的第一電極以及連接至第五節(jié)點(diǎn)n5的第二電極。第二電壓調(diào)整晶體管m6可包括接收第二時(shí)鐘信號(hào)clk2的柵電極、連接至第五節(jié)點(diǎn)n5的第一電極以及連接至第三節(jié)點(diǎn)n3的第二電極。第三時(shí)鐘信號(hào)clk3的波形可與第二時(shí)鐘信號(hào)clk2的波形基本相同。第三時(shí)鐘信號(hào)clk3的高電平電壓可低于第二時(shí)鐘信號(hào)clk2的高電平電壓。由于電壓調(diào)整電容器c2-2的耦合，第二節(jié)點(diǎn)n2的電壓可通過(guò)第三時(shí)鐘信號(hào)clk3的電位的變化而自舉升壓。因此，第二節(jié)點(diǎn)n2的升壓電壓電平可通過(guò)第三時(shí)鐘信號(hào)clk3的電壓電平調(diào)整。在一個(gè)示例性實(shí)施方式中，可感測(cè)通過(guò)發(fā)射控制驅(qū)動(dòng)器的第二電力端子流動(dòng)的電流的大小，并且可基于電流的大小來(lái)調(diào)整第三時(shí)鐘信號(hào)clk3的電壓。包括在級(jí)中的晶體管的特性(例如，閾值電壓)可隨時(shí)間改變，改變通過(guò)電力端子流動(dòng)的電流的大小。因此，可基于感測(cè)電流的大小來(lái)調(diào)整第三時(shí)鐘信號(hào)clk3的電壓，以改進(jìn)級(jí)的可靠性。例如，如果感測(cè)電流的大小相對(duì)大，則第三時(shí)鐘信號(hào)clk3的電壓可被設(shè)為相對(duì)低電壓，因?yàn)榫w管的閾值電壓下降。另一方面，如果感測(cè)電流的大小相對(duì)小，則第三時(shí)鐘信號(hào)clk3的電壓可被設(shè)為相對(duì)高電壓，因?yàn)榫w管的閾值電壓增加。盡管圖9的示例性實(shí)施方式描述電壓調(diào)整電路包括第一電壓調(diào)整晶體管、第二電壓調(diào)整晶體管和電壓調(diào)整電容器，但是電壓調(diào)整電路進(jìn)一步包括節(jié)點(diǎn)晶體管。圖10是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的又一實(shí)例的框圖。參考圖10，發(fā)射控制驅(qū)動(dòng)器300d可包括多個(gè)級(jí)stg1至stgn。級(jí)stg1至stgn中的每一個(gè)可輸出發(fā)射控制信號(hào)。級(jí)stg1至stgn中的每一個(gè)可包括輸入端子in、第一時(shí)鐘端子ct1、第二時(shí)鐘端子ct2、第一電力端子vt1、第二電力端子vt2、第三電力端子vt3以及輸出端子out。根據(jù)本示例性實(shí)施方式的發(fā)射控制驅(qū)動(dòng)器300d與在圖3中描述的示例性實(shí)施方式的驅(qū)動(dòng)器300a基本相同，除了第三電力端子vt3添加至每一級(jí)以外。因此，相同參考標(biāo)號(hào)將用于指代與在圖3的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。對(duì)應(yīng)于第一邏輯電平的第一電源電壓vgh可提供至級(jí)stg1至stgn的第一電力端子vt1。例如，第一電源電壓vgh可對(duì)應(yīng)于高電平電壓。對(duì)應(yīng)于第二邏輯電平的第二電源電壓vgl1可提供至級(jí)stg1至stgn的第二電力端子vt2。例如，第二電源電壓vgl1可對(duì)應(yīng)于第一低電平電壓。對(duì)應(yīng)于第二邏輯電平的第三電源電壓vgl2可提供至級(jí)stg1至stgn的第三電力端子vt3。例如，第三電源電壓vgl2可與高于第一低電平的第二低電平相對(duì)應(yīng)。圖11是示出包括在圖10的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的一個(gè)實(shí)例的電路圖。參考圖11，發(fā)射控制驅(qū)動(dòng)器300d的級(jí)stgd可包括第一輸入電路310、第二輸入電路315、第一輸出電路320、第二輸出電路326、穩(wěn)定電路331、電壓調(diào)整電路340、第一保持電路350、第二保持電路356、第一漏電流阻擋電路381以及第二漏電流阻擋電路382。根據(jù)本示例性實(shí)施方式的第一輸入電路310、第二輸入電路315、電壓調(diào)整電路340以及第一保持電路350與在圖4中描述的示例性實(shí)施方式的第一輸入電路、第二輸入電路、電壓調(diào)整電路以及第一保持電路基本相同。因此，相同參考標(biāo)號(hào)將用于指代與在圖4的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。第一輸出電路320可響應(yīng)于第一節(jié)點(diǎn)n1的電壓而將發(fā)射控制信號(hào)em(i)控制為第一邏輯電平。在一個(gè)示例性實(shí)施方式中，第一輸出電路320可包括第一輸出晶體管m10。第一輸出晶體管m10可包括連接至第一節(jié)點(diǎn)n1的柵電極、接收第一電源電壓vgh的第一電極以及連接至發(fā)射控制信號(hào)em(i)輸出至的輸出端子的第二電極。第二輸出電路326可響應(yīng)于第三節(jié)點(diǎn)n3的電壓而將發(fā)射控制信號(hào)em(i)控制為第二邏輯電平。在一個(gè)示例性實(shí)施方式中，第二輸出電路326可包括第二輸出晶體管m9。第二輸出晶體管m9可包括連接至第三節(jié)點(diǎn)n3的柵電極、接收第三電源電壓vgl2的第一電極以及連接至輸出端子的第二電極。級(jí)stgd可接收都與第二邏輯電平相對(duì)應(yīng)的第二電源電壓vgl1和第三電源電壓vgl2以防止漏電流。在一個(gè)示例性實(shí)施方式中，第三電源電壓vgl2可高于第二電源電壓vgl1。穩(wěn)定電路331和第二保持電路356可將第一節(jié)點(diǎn)n1和第三節(jié)點(diǎn)n3的電壓設(shè)為第二電源電壓vgl1。相對(duì)地，第二輸出電路326可將發(fā)射控制信號(hào)em(i)設(shè)為第三電源電壓vgl2。因此，當(dāng)?shù)诙娫措妷簐gl1(即，第一低電平電壓)施加至第一輸出晶體管m10的柵電極時(shí)，高于第二電源電壓vgl1的第三電源電壓vgl2(即，第二低電平電壓)施加至第一輸出晶體管m10的第二電極。因此，從第一電極流動(dòng)至第一輸出晶體管m10的第二電極的漏電流可降低。此外，當(dāng)?shù)诙娫措妷簐gl1施加至第二輸出晶體管m9的柵電極時(shí)，大于第二電源電壓vgl1的第三電源電壓vgl2施加至第二輸出晶體管m9的第一電極。因此，從第二電極流動(dòng)至第二輸出晶體管m9的第一電極的漏電流可降低。在一個(gè)示例性實(shí)施方式中，第一輸出晶體管m10的第一寬長(zhǎng)比可小于第二輸出晶體管m9的第二寬長(zhǎng)比。第二電源電壓vgl1可施加至穩(wěn)定電路331和第二保持電路356，并且第三電源電壓vgl2可施加至第二輸出電路326以防止或降低通過(guò)第一輸出晶體管m10流動(dòng)的漏電流。因此，第一輸出晶體管m10可實(shí)現(xiàn)為小尺寸。例如，第一輸出晶體管m10的第一寬長(zhǎng)比可等于或小于第二輸出晶體管m9的第二寬長(zhǎng)比的30％。更具體地，第一輸出晶體管m10的寬度可大約為120微米，并且第二輸出晶體管m9的寬度可大約為450微米。穩(wěn)定電路331可響應(yīng)于第二節(jié)點(diǎn)n2的電壓和第二時(shí)鐘信號(hào)clk2而穩(wěn)定發(fā)射控制信號(hào)em(i)。在一個(gè)示例性實(shí)施方式中，穩(wěn)定電路331可包括第一穩(wěn)定晶體管m2-1、第二穩(wěn)定晶體管m2-2以及第三穩(wěn)定晶體管m3。第一穩(wěn)定晶體管m2-1可包括連接至第二節(jié)點(diǎn)n2的柵電極、接收第二電源電壓vgl1的第一電極以及連接至第六節(jié)點(diǎn)n6的第二電極。第二穩(wěn)定晶體管m2-2可包括連接至第二節(jié)點(diǎn)n2的柵電極、連接至第六節(jié)點(diǎn)n6的第一電極、以及第二電極。第三穩(wěn)定晶體管m3可包括接收第二時(shí)鐘信號(hào)clk2的柵電極、連接至第二穩(wěn)定晶體管m2-2的第二電極的第一電極以及連接至第一節(jié)點(diǎn)n1的第二電極。第一漏電流阻擋電路381可響應(yīng)于第一節(jié)點(diǎn)n1的電壓而將第六節(jié)點(diǎn)n6的電壓控制為第一邏輯電平。在一個(gè)示例性實(shí)施方式中，第一漏電流阻擋電路381可包括第一阻擋晶體管m13。第一阻擋晶體管m13可包括連接至第一節(jié)點(diǎn)n1的柵電極、接收第一電源電壓vgh的第一電極以及連接至第六節(jié)點(diǎn)n6的第二電極。從以上內(nèi)容，穩(wěn)定電路331包括彼此串聯(lián)連接的多個(gè)晶體管。因此，當(dāng)?shù)谝还?jié)點(diǎn)n1的電壓對(duì)應(yīng)于高電平電壓時(shí)，穩(wěn)定電路331可降低從第一節(jié)點(diǎn)n1流動(dòng)至第二電源電壓vgl1提供至的第二電力端子的漏電流。此外，當(dāng)?shù)谝还?jié)點(diǎn)n1的電壓對(duì)應(yīng)于高電平電壓時(shí)，第一漏電流阻擋電路381可將第六節(jié)點(diǎn)n6的電壓設(shè)為高電平電壓以防止漏電流從第一節(jié)點(diǎn)n1流動(dòng)至第二電力端子。第二保持電路356可響應(yīng)于第一節(jié)點(diǎn)n1的電壓而使第三節(jié)點(diǎn)n3的電壓維持為第二邏輯電平。在一個(gè)示例性實(shí)施方式中，第二保持電路356可包括第一保持晶體管m8-1和第二保持晶體管m8-2。第一保持晶體管m8-1可包括連接至第一節(jié)點(diǎn)n1的柵電極、接收第二電源電壓vgl1的第一電極以及連接至第七節(jié)點(diǎn)n7的第二電極。第二保持晶體管m8-2可包括連接至第一節(jié)點(diǎn)n1的柵電極、連接至第七節(jié)點(diǎn)n7的第一電極以及連接至第三節(jié)點(diǎn)n3的第二電極。第二漏電流阻擋電路382可響應(yīng)于第三節(jié)點(diǎn)n3的電壓而將第七節(jié)點(diǎn)n7的電壓控制為第一邏輯電平。在一個(gè)示例性實(shí)施方式中，第二漏電流阻擋電路382可包括第二阻擋晶體管m12。第二阻擋晶體管m12可包括連接至第三節(jié)點(diǎn)n3的柵電極、接收第一電源電壓vgh的第一電極以及連接至第七節(jié)點(diǎn)n7的第二電極。如可看到的，第二保持電路356包括彼此串聯(lián)連接的多個(gè)晶體管。因此，當(dāng)?shù)谌?jié)點(diǎn)n3的電壓對(duì)應(yīng)于高電平電壓時(shí)，第二保持電路356可降低從第三節(jié)點(diǎn)n3流動(dòng)至第二電源電壓vgl1提供至的第二電力端子的漏電流。此外，當(dāng)?shù)谌?jié)點(diǎn)n3的電壓對(duì)應(yīng)于高電平電壓時(shí)，第二漏電流阻擋電路382可將第二保持電路356中的第七節(jié)點(diǎn)n7的電壓設(shè)為高電平電壓以防止漏電流從第三節(jié)點(diǎn)n3流動(dòng)至第二電力端子。盡管圖11的示例性實(shí)施方式描述了漏電流阻擋電路向穩(wěn)定電路或/和保持電路施加高電平電壓，但是實(shí)施方式不限于此。例如，級(jí)的其中出現(xiàn)漏電流的每個(gè)部分可包括彼此串聯(lián)連接的兩個(gè)晶體管，其中，漏電流阻擋電路向每個(gè)部分中的兩個(gè)晶體管之間的節(jié)點(diǎn)施加高電平電壓。圖12a和圖12b是用于描述圖11的級(jí)的效果的波形。參考圖12a和圖12b，彼此串聯(lián)連接的兩個(gè)晶體管位于級(jí)的其中出現(xiàn)漏電流的每個(gè)部分(例如，穩(wěn)定電路、第二保持電路)中，并且隨后漏電流阻擋電路向兩個(gè)晶體管之間的節(jié)點(diǎn)施加高電平電壓，由此防止或降低漏電流。如圖12a所示，對(duì)于級(jí)不包括漏電流阻擋電路的情況，當(dāng)晶體管的閾值電壓小于或等于0v時(shí)，發(fā)射控制信號(hào)有波動(dòng)或者發(fā)射控制信號(hào)被異常輸出。因此，當(dāng)晶體管的閾值電壓在反方向上移動(dòng)時(shí)，發(fā)射控制信號(hào)有波動(dòng)或者發(fā)射控制信號(hào)被異常輸出。因此，由顯示設(shè)備顯示的圖像有斑點(diǎn)或者顯示設(shè)備異常顯示圖像。另一方面，如圖12b所示，對(duì)于穩(wěn)定電路和第二保持電路中的每一個(gè)包括彼此串聯(lián)連接的兩個(gè)晶體管并且漏電流阻擋電路向兩個(gè)相應(yīng)晶體管之間的節(jié)點(diǎn)施加高電平電壓的情況，當(dāng)晶體管的閾值電壓小于或等于-3v時(shí)，發(fā)射控制信號(hào)有波動(dòng)。因此，如[表2]所示，當(dāng)晶體管的閾值電壓大于或等于-2v時(shí)，發(fā)射控制信號(hào)被穩(wěn)定輸出。[表2]此處，ref表示不包括漏電流阻擋電路的級(jí)，stgd表示在圖11中描述的級(jí)，vth表示級(jí)中的晶體管的閾值電壓，emhigh表示發(fā)射控制信號(hào)的對(duì)應(yīng)于高電平的電壓，并且emlow表示發(fā)射控制信號(hào)的對(duì)應(yīng)于低電平的電壓。圖13是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的又一實(shí)例的框圖。參考圖13，發(fā)射控制驅(qū)動(dòng)器300e可包括多個(gè)級(jí)stg1至stgn。級(jí)stg1至stgn中的每一個(gè)可輸出發(fā)射控制信號(hào)。級(jí)stg1至stgn中的每一個(gè)可包括輸入端子in、第一時(shí)鐘端子ct1、第二時(shí)鐘端子ct2、第一電力端子vt1、第二電力端子vt2、輸出端子out以及進(jìn)位端子carry。根據(jù)本示例性實(shí)施方式的發(fā)射控制驅(qū)動(dòng)器300e與在圖3中描述的示例性實(shí)施方式的驅(qū)動(dòng)器300a基本相同，除了添加進(jìn)位端子carry以外。因此，相同參考標(biāo)號(hào)將用于指代與在圖3的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。垂直啟動(dòng)信號(hào)stv或從先前級(jí)中的一個(gè)輸出的先前進(jìn)位信號(hào)可施加至級(jí)stg1至stgn的輸入端子in。例如，垂直啟動(dòng)信號(hào)stv施加至第一級(jí)stg1的輸入端子in。緊接先前發(fā)射控制信號(hào)可分別施加至其他級(jí)src2至srcn的每個(gè)輸入端子in。發(fā)射控制信號(hào)可分別經(jīng)由級(jí)stg1至stgn的輸出端子out而輸出至發(fā)射控制線。每個(gè)進(jìn)位信號(hào)可經(jīng)由進(jìn)位端子carry而輸出至下一級(jí)。圖14是示出包括在圖13的發(fā)射控制驅(qū)動(dòng)器300e中的級(jí)的一個(gè)實(shí)例的電路圖。參考圖14，發(fā)射控制驅(qū)動(dòng)器的級(jí)stge可包括第一輸入電路310、第二輸入電路315、第一輸出電路320、第二輸出電路325、穩(wěn)定電路331、電壓調(diào)整電路340、第一保持電路350、第二保持電路356、第一進(jìn)位輸出電路390、第二進(jìn)位輸出電路395以及第三漏電流阻擋電路383。根據(jù)本示例性實(shí)施方式的第一輸入電路310、第二輸入電路315、第一輸出電路320、第二輸出電路325、電壓調(diào)整電路340以及第一保持電路350與在圖4中描述的示例性實(shí)施方式的第一輸入電路、第二輸入電路、第一輸出電路、第二輸出電路、電壓調(diào)整電路以及第一保持電路基本相同。因此，相同參考標(biāo)號(hào)將用于指代與在圖4的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。第一進(jìn)位輸出電路390可響應(yīng)于第一節(jié)點(diǎn)n1的電壓而將進(jìn)位信號(hào)cr(i)控制為第一邏輯電平。在一個(gè)示例性實(shí)施方式中，第一進(jìn)位輸出電路390可包括第一進(jìn)位晶體管m14。第一進(jìn)位晶體管m14可包括連接至第一節(jié)點(diǎn)n1的柵電極、接收第一電源電壓vgh的第一電極以及連接至進(jìn)位信號(hào)cr(i)輸出至的進(jìn)位端子的第二電極。第二進(jìn)位輸出電路395可響應(yīng)于第三節(jié)點(diǎn)n3的電壓而將進(jìn)位信號(hào)cr(i)控制為第二邏輯電平。在一個(gè)示例性實(shí)施方式中，第二進(jìn)位輸出電路395可包括第二進(jìn)位晶體管m15。第二進(jìn)位晶體管m15可包括連接至第三節(jié)點(diǎn)n3的柵電極、接收第二電源電壓vgl的第一電極以及連接至進(jìn)位端子的第二電極。級(jí)stge可輸出發(fā)射控制信號(hào)em(i)和進(jìn)位信號(hào)cr(i)。級(jí)stge可向緊接后續(xù)級(jí)輸出進(jìn)位信號(hào)cr(i)作為輸入信號(hào)而不是當(dāng)前級(jí)的發(fā)射控制信號(hào)em(i)或反饋信號(hào)，由此降低發(fā)射控制信號(hào)的上升時(shí)間和下降時(shí)間并且更穩(wěn)定地輸出發(fā)射控制信號(hào)em(i)。在這種情況下，第一進(jìn)位晶體管m14和第二進(jìn)位晶體管m15的尺寸可小于第一輸出晶體管m10和第二輸出晶體管m9的尺寸，因?yàn)檫M(jìn)位信號(hào)cr(i)用作下一級(jí)的輸入信號(hào)或反饋信號(hào)。例如，第一進(jìn)位輸出晶體管m14和第二進(jìn)位輸出晶體管m15的寬度可大約為90微米。穩(wěn)定電路331可響應(yīng)于第二節(jié)點(diǎn)n2的電壓和第二時(shí)鐘信號(hào)clk2而穩(wěn)定發(fā)射控制信號(hào)em(i)。在一個(gè)示例性實(shí)施方式中，穩(wěn)定電路331可包括第一穩(wěn)定晶體管m2-1、第二穩(wěn)定晶體管m2-2以及第三穩(wěn)定晶體管m3。第一穩(wěn)定晶體管m2-1可包括連接至第二節(jié)點(diǎn)n2的柵電極、接收第二電源電壓vgl1的第一電極以及連接至第六節(jié)點(diǎn)n6的第二電極。第二穩(wěn)定晶體管m2-2可包括連接至第二節(jié)點(diǎn)n2的柵電極、連接至第六節(jié)點(diǎn)n6的第一電極、以及第二電極。第三穩(wěn)定晶體管m3可包括接收第二時(shí)鐘信號(hào)clk2的柵電極、連接至第二穩(wěn)定晶體管m2-2的第二電極的第一電極以及連接至第一節(jié)點(diǎn)n1的第二電極。第三漏電流阻擋電路383可響應(yīng)于進(jìn)位信號(hào)cr(i)而向第六節(jié)點(diǎn)n6施加進(jìn)位信號(hào)cr(i)。在一個(gè)示例性實(shí)施方式中，第三漏電流阻擋電路383可包括第三阻擋晶體管m16。第三阻擋晶體管m16可包括連接至進(jìn)位端子的柵電極、連接至進(jìn)位端子的第一電極以及連接至第六節(jié)點(diǎn)n6的第二電極。因此，穩(wěn)定電路331包括彼此串聯(lián)連接的多個(gè)晶體管。因此，當(dāng)?shù)谝还?jié)點(diǎn)n1的電壓對(duì)應(yīng)于高電平電壓時(shí)，穩(wěn)定電路331可降低從第一節(jié)點(diǎn)n1流動(dòng)至第二電源電壓vgl1提供至的第二電力端子的漏電流。此外，當(dāng)進(jìn)位信號(hào)的電壓對(duì)應(yīng)于高電平電壓時(shí)，第三漏電流阻擋電路383可將穩(wěn)定電路331中的第六節(jié)點(diǎn)n6的電壓設(shè)為高電平電壓，以降低或防止漏電流從第一節(jié)點(diǎn)n1流動(dòng)至第二電力端子。第二保持電路356可響應(yīng)于第一節(jié)點(diǎn)n1的電壓而將第三節(jié)點(diǎn)n3的電壓維持為第二邏輯電平。在一個(gè)示例性實(shí)施方式中，第二保持電路356可包括第一保持晶體管m8-1和第二保持晶體管m8-2。第一保持晶體管m8-1可包括連接至第一節(jié)點(diǎn)n1的柵電極、接收第二電源電壓vgl的第一電極、以及第二電極。第二保持晶體管m8-2可包括連接至第一節(jié)點(diǎn)n1的柵電極、連接至第一保持晶體管m8-1的第二電極的第一電極以及連接至第三節(jié)點(diǎn)n3的第二電極。第二保持電路356包括彼此串聯(lián)連接的兩個(gè)晶體管，以降低當(dāng)?shù)谌?jié)點(diǎn)n3的電壓對(duì)應(yīng)于高電平時(shí)，從第三節(jié)點(diǎn)n3流動(dòng)至第二電力端子的漏電流。圖15a和圖15b是用于描述圖14的級(jí)的效果的波形。參考圖15a和圖15b，彼此串聯(lián)連接的兩個(gè)晶體管位于其中出現(xiàn)漏電流的穩(wěn)定電路中，并且隨后漏電流阻擋電路向兩個(gè)晶體管之間的節(jié)點(diǎn)施加高電平電壓，由此防止或降低漏電流。如圖15a所示，對(duì)于其中級(jí)不包括第三漏電流阻擋電路的情況，當(dāng)晶體管的閾值電壓小于或等于0v時(shí)，發(fā)射控制信號(hào)有波動(dòng)或者發(fā)射控制信號(hào)被異常輸出。因此，當(dāng)晶體管的閾值電壓在反方向上移動(dòng)時(shí)，發(fā)射控制信號(hào)有波動(dòng)或者發(fā)射控制信號(hào)被異常輸出。因此，由顯示設(shè)備顯示的圖像有斑點(diǎn)或者顯示設(shè)備異常顯示圖像。另一方面，如圖15b所示，對(duì)于其中穩(wěn)定電路包括彼此串聯(lián)連接的兩個(gè)晶體管并且漏電流阻擋電路向兩個(gè)晶體管之間的第六節(jié)點(diǎn)施加高電平電壓的情況，當(dāng)晶體管的閾值電壓大于或等于-4v時(shí)，發(fā)射控制信號(hào)被穩(wěn)定輸出。圖16是示出包括在圖13的發(fā)射控制驅(qū)動(dòng)器300e中的級(jí)的另一實(shí)例的電路圖。參考圖16，發(fā)射控制驅(qū)動(dòng)器的級(jí)stgf可包括第一輸入電路310、第二輸入電路315、第一輸出電路320、第二輸出電路327、穩(wěn)定電路331、電壓調(diào)整電路340、第一保持電路350、第二保持電路356、第一進(jìn)位輸出電路390、第二進(jìn)位輸出電路395以及第三漏電流阻擋電路384。根據(jù)本示例性實(shí)施方式的級(jí)stgf與在圖14中描述的示例性實(shí)施方式的級(jí)stge基本相同，除了第二輸出電路327的結(jié)構(gòu)以外。因此，相同參考標(biāo)號(hào)將用于指代與在圖14的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。第二輸出電路327可響應(yīng)于第三節(jié)點(diǎn)n3的電壓而將發(fā)射控制信號(hào)em(i)控制為第二邏輯電平。在一個(gè)示例性實(shí)施方式中，第二輸出電路327可包括第三輸出晶體管m9-1和第四輸出晶體管m9-2。第三輸出晶體管m9-1可包括連接至第三節(jié)點(diǎn)n3的柵電極、接收第二電源電壓vgl的第一電極以及連接至第八節(jié)點(diǎn)n8的第二電極。第四輸出晶體管m9-2可包括連接至第三節(jié)點(diǎn)n3的柵電極、連接至第八節(jié)點(diǎn)n8的第一電極以及連接至發(fā)射控制信號(hào)em(i)輸出至的輸出端子的第二電極。第三漏電流阻擋電路384可響應(yīng)于進(jìn)位信號(hào)cr(i)而向第八節(jié)點(diǎn)n8施加進(jìn)位信號(hào)cr(i)。在一個(gè)示例性實(shí)施方式中，第三漏電流阻擋電路384可包括第三阻擋晶體管m16。第三阻擋晶體管m16可包括連接至進(jìn)位端子的柵電極、連接至進(jìn)位端子的第一電極以及連接至第八節(jié)點(diǎn)n8(以及第六節(jié)點(diǎn)n6)的第二電極。因此，當(dāng)?shù)谌?jié)點(diǎn)n3的電壓對(duì)應(yīng)于低電平電壓并且發(fā)射控制信號(hào)的電壓對(duì)應(yīng)于高電平電壓時(shí)，第三漏電流阻擋電路384可將第二輸出電路327中的第八節(jié)點(diǎn)n8的電壓設(shè)為高電平電壓，以防止漏電流從輸出端子流動(dòng)至第二電源電壓vgl提供至的第二電力端子。圖17是示出包括在圖1的顯示設(shè)備中的發(fā)射控制驅(qū)動(dòng)器的又一實(shí)例的框圖。參考圖17，發(fā)射控制驅(qū)動(dòng)器300g可包括多個(gè)級(jí)stg1至stgn。級(jí)stg1至stgn中的每一個(gè)可輸出發(fā)射控制信號(hào)。級(jí)stg1至stgn中的每一個(gè)可包括輸入端子in、第一時(shí)鐘端子ct1、第二時(shí)鐘端子ct2、第一電力端子vt1、第二電力端子vt2、第三電力端子vt3、輸出端子out以及進(jìn)位端子carry。根據(jù)本示例性實(shí)施方式的發(fā)射控制驅(qū)動(dòng)器300g與在圖13中描述的示例性實(shí)施方式的驅(qū)動(dòng)器300e基本相同，除了添加第三電力端子vt3以外。因此，相同參考標(biāo)號(hào)將用于指代與在圖13的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。對(duì)應(yīng)于第一邏輯電平的第一電源電壓vgh可提供至級(jí)stg1至stgn的第一電力端子vt1。例如，第一電源電壓vgh可對(duì)應(yīng)于高電平電壓。對(duì)應(yīng)于第二邏輯電平的第二電源電壓vgl可提供至級(jí)stg1至stgn的第二電力端子vt2。例如，第二電源電壓vgl1可對(duì)應(yīng)于第一低電平。對(duì)應(yīng)于第二邏輯電平的第三電源電壓vgl2可提供至級(jí)stg1至stgn的第三電力端子vt3。例如，第三電源電壓vgl2可與高于第一低電平的第二低電平相對(duì)應(yīng)。圖18是示出包括在圖17的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的一個(gè)實(shí)例的電路圖。參考圖18，發(fā)射控制驅(qū)動(dòng)器的級(jí)stgg可包括第一輸入電路310、第二輸入電路315、第一輸出電路320、第二輸出電路326、穩(wěn)定電路331、電壓調(diào)整電路340、第一保持電路350、第二保持電路356、第一進(jìn)位輸出電路390、第二進(jìn)位輸出電路395以及第三漏電流阻擋電路383。根據(jù)本示例性實(shí)施方式的級(jí)stgg與在圖14中描述的示例性實(shí)施方式的級(jí)stge基本相同，除了第二輸出電路326連接至第三電源電壓vgl2提供至的第三電力端子以外。因此，相同參考標(biāo)號(hào)將用于指代與在圖14的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。級(jí)stgg可接收都與第二邏輯電平相對(duì)應(yīng)的第二電源電壓vgl1和第三電源電壓vgl2以防止漏電流。在一個(gè)示例性實(shí)施方式中，第三電源電壓vgl2可高于第二電源電壓vgl1。因此，穩(wěn)定電路331和第二保持電路356可將第一節(jié)點(diǎn)n1和第三節(jié)點(diǎn)n3的電壓設(shè)為第二電源電壓vgl1(即，第一低電平)。相對(duì)地，第二輸出電路326可將發(fā)射控制信號(hào)em(i)設(shè)為第三電源電壓vgl2(即，第二低電平)。因此，當(dāng)?shù)诙娫措妷簐gl1(即，第一低電平)施加至第一輸出晶體管m10的柵電極時(shí)，高于第二電源電壓vgl1的第三電源電壓vgl2(即，第二低電平)施加至第一輸出晶體管m10的第二電極。因此，從第一電極流動(dòng)至第一輸出晶體管m10的第二電極的漏電流可降低。此外，當(dāng)?shù)诙娫措妷簐gl1施加至第二輸出晶體管m9的柵電極時(shí)，大于第二電源電壓vgl1的第三電源電壓vgl2施加至第二輸出晶體管m9的第一電極。因此，從第二電極流動(dòng)至第二輸出晶體管m9的第一電極的漏電流可降低。在一個(gè)示例性實(shí)施方式中，第一輸出晶體管m10的第一寬長(zhǎng)比可小于第二輸出晶體管m9的第二寬長(zhǎng)比。由于以上描述了第一輸出晶體管m10和第二輸出晶體管m9的尺寸，所以將省略冗余描述。圖19a和圖19b是用于描述圖18的級(jí)的效果的波形。參考圖19a和圖19b，彼此串聯(lián)連接的兩個(gè)晶體管位于其中出現(xiàn)漏電流的穩(wěn)定電路中，并且隨后漏電流阻擋電路向兩個(gè)晶體管之間的節(jié)點(diǎn)施加高電平進(jìn)位信號(hào)，由此防止或降低漏電流。如圖19a所示，對(duì)于其中級(jí)不包括第三漏電流阻擋電路的情況，當(dāng)晶體管的閾值電壓小于或等于-1v時(shí)，發(fā)射控制信號(hào)有波動(dòng)或者發(fā)射控制信號(hào)被異常輸出。另一方面，如圖19b所示，對(duì)于其中穩(wěn)定電路包括彼此串聯(lián)連接的兩個(gè)晶體管并且漏電流阻擋電路向兩個(gè)晶體管之間的節(jié)點(diǎn)施加高電平電壓的情況，當(dāng)晶體管的閾值電壓大于或等于-3v時(shí)，發(fā)射控制信號(hào)被穩(wěn)定輸出。因此，如[表3]所示，當(dāng)晶體管的閾值電壓大于或等于-2v時(shí)，發(fā)射控制信號(hào)被穩(wěn)定輸出。[表3]此處，ref表示不包括漏電流阻擋電路的級(jí)，stgg表示在圖18中描述的級(jí)，vth表示級(jí)中的晶體管的閾值電壓，emhigh表示高電平電壓的發(fā)射控制信號(hào)，并且emlow表示低電平電壓的發(fā)射控制信號(hào)。圖20是示出包括在圖17的發(fā)射控制驅(qū)動(dòng)器中的級(jí)的另一實(shí)例的電路圖。參考圖20，發(fā)射控制驅(qū)動(dòng)器的級(jí)stgh可包括第一輸入電路310、第二輸入電路315、第一輸出電路320、第二輸出電路326、穩(wěn)定電路331、電壓調(diào)整電路340、第一保持電路350、第二保持電路356、第一進(jìn)位輸出電路390、第二進(jìn)位輸出電路395、第二漏電流阻擋電路382以及第三漏電流阻擋電路383。根據(jù)本示例性實(shí)施方式的級(jí)stgh與在圖18中描述的示例性實(shí)施方式的級(jí)stgg基本相同，除了添加第二漏電流阻擋電路382以外。因此，相同參考標(biāo)號(hào)將用于指代與在圖18的先前示例性實(shí)施方式中描述的那些相同或相似的部件，并且將省去與以上元件有關(guān)的任何重復(fù)說(shuō)明。第二漏電流阻擋電路382可響應(yīng)于第三節(jié)點(diǎn)n3的電壓而將第七節(jié)點(diǎn)n7的電壓控制為第一邏輯電平。在一個(gè)示例性實(shí)施方式中，第二漏電流阻擋電路382可包括第二阻擋晶體管m12。第二阻擋晶體管m12可包括連接至第三節(jié)點(diǎn)n3的柵電極、接收第一電源電壓vgh的第一電極以及連接至第七節(jié)點(diǎn)n7的第二電極。當(dāng)?shù)谌?jié)點(diǎn)n3的電壓對(duì)應(yīng)于高電平電壓時(shí)，第二漏電流阻擋電路382可將第二保持電路356中的第七節(jié)點(diǎn)n7的電壓設(shè)為高電平電壓以防止漏電流從第三節(jié)點(diǎn)n3流動(dòng)至第二電力端子vgl2。盡管已參考圖描述了根據(jù)示例性實(shí)施方式的發(fā)射控制驅(qū)動(dòng)器以及具有該發(fā)射控制驅(qū)動(dòng)器的顯示設(shè)備，但是本領(lǐng)域技術(shù)人員將容易了解，在本質(zhì)上不偏離本發(fā)明構(gòu)思的新穎教導(dǎo)和優(yōu)勢(shì)的情況下，可對(duì)示例性實(shí)施方式進(jìn)行多種修改。例如，盡管示例性實(shí)施方式描述了每一級(jí)包括n溝道金屬氧化物半導(dǎo)體(nmos)類型的晶體管，但是各種實(shí)施方式不限于該類型的晶體管。例如，每一級(jí)可代替地包括p溝道金屬氧化物半導(dǎo)體(pmos)類型的晶體管。本發(fā)明構(gòu)思可應(yīng)用至具有顯示設(shè)備的電子設(shè)備。例如，本發(fā)明構(gòu)思可應(yīng)用至蜂窩電話、智能電話、智能平板電腦、個(gè)人數(shù)字助理(pda)等。以上是對(duì)示例性實(shí)施方式的說(shuō)明，而不應(yīng)解釋為限制性的。盡管已描述了幾個(gè)示例性實(shí)施方式，但本領(lǐng)域技術(shù)人員將容易理解，在本質(zhì)上不背離本發(fā)明構(gòu)思的新穎教導(dǎo)和優(yōu)點(diǎn)的前提下，可對(duì)示例性實(shí)施方式進(jìn)行多種修改。因此，所有這種修改旨在包括在由權(quán)利要求所限定的本發(fā)明構(gòu)思的范圍內(nèi)。因此，應(yīng)理解，上述是各種示例性實(shí)施方式的說(shuō)明，且不被解釋為限于所公開(kāi)的具體示例性實(shí)施方式，并且對(duì)所公開(kāi)的示例性實(shí)施方式以及其他示例性實(shí)施方式的修改旨在包括在所附權(quán)利要求的范圍內(nèi)。因此，以上描述的實(shí)施方式以及其他實(shí)施方式的各種特征能以任何方式混合和匹配，以得到與本發(fā)明相符的另外的實(shí)施方式。當(dāng)前第1頁(yè)12