本發(fā)明涉及顯示技術領域，尤其涉及一種像素電路及其驅動方法、顯示裝置。

背景技術：

有機電致發(fā)光二極管(Organic Light Emitting Diode，OLED)顯示器是目前研究領域的熱點之一，與液晶顯示器(Liquid Crystal Display，LCD)相比，OLED具有低能耗、生產(chǎn)成本低、自發(fā)光、寬視角及相應速度快等優(yōu)點。其中，像素電路設計是OLED顯示器核心技術內容，具有重要的研究意義。

在像素電路每一幀的畫面顯示階段，由于在實際工作過程中，晶體管并不能完全保證無損耗的關閉，而晶體管無法完全關閉時，會出現(xiàn)漏電的情況。顯示面板的顯示區(qū)包括多個像素電路，如圖1所示，在像素電路的發(fā)光階段，由于第二晶體管M2無法完全關閉，導致由驅動晶體管M3流向發(fā)光器件的電流會有一部分漏到M3-M5-M2通路中，導致流經(jīng)發(fā)光器件的電流不穩(wěn)定，從而影響發(fā)光器件的發(fā)光亮度，使得發(fā)光器件在發(fā)光時容易出現(xiàn)閃爍現(xiàn)象。

技術實現(xiàn)要素：

本發(fā)明的實施例提供一種像素電路及其驅動方法、顯示裝置，可降低像素電路中的漏電流。

為達到上述目的，本發(fā)明的實施例采用如下技術方案：

第一方面，提供一種像素電路，包括：初始化模塊、數(shù)據(jù)寫入與補償模塊、驅動模塊、發(fā)光單元、以及漏電流消除模塊；所述初始化模塊，分別連接所述驅動模塊、第一信號端、第一電壓端、以及初始電壓端，用于在所述第一信號端的控制下，將所述初始電壓端和所述第一電壓端的信號輸入至所述驅動模塊，對所述驅動模塊進行初始化；所述數(shù)據(jù)寫入與補償模塊，分別連接所述驅動模塊、掃描信號端、以及數(shù)據(jù)電壓端，用于在所述掃描信號端的控制下，將數(shù)據(jù)電壓端的信號寫入至所述驅動模塊，并對所述驅動模塊進行閾值電壓的補償；所述驅動模塊，還連接所述發(fā)光單元以及所述第二電壓端，用于在開啟狀態(tài)下將所述第二電壓端的信號輸出至所述發(fā)光單元，以驅動所述發(fā)光單元進行發(fā)光；所述發(fā)光單元，還連接所述第一電壓端、使能信號端、第三電壓端，用于在所述使能信號端的控制下，將所述第一電壓端的信號輸入至所述驅動模塊，控制所述驅動模塊開啟，并在所述使能信號端和所述第三電壓端的控制下進行發(fā)光；所述漏電流消除模塊，分別連接所述初始化模塊、所述驅動模塊、以及所述使能信號端，用于在所述使能信號端的控制下，使所述初始化模塊在關閉狀態(tài)下無信號向所述初始電壓端輸出。

優(yōu)選的，所漏電流消除模塊包括第一晶體管；所述第一晶體管的柵極連接所述使能信號端，第一極連接所述驅動模塊，第二極連接所述初始化模塊。

優(yōu)選的，所述驅動模塊包括存儲電容和驅動晶體管；所述存儲電容的第一端連接所述初始化模塊、所述數(shù)據(jù)寫入與補償模塊、以及所述發(fā)光單元，第二端連接所述驅動晶體管的柵極；所述驅動晶體管的第一極連接所述第二電壓端，第二極連接所述發(fā)光單元、以及所述數(shù)據(jù)寫入與補償模塊。

進一步優(yōu)選的，所述初始化模塊包括第二晶體管、第三晶體管和第四晶體管；所述第二晶體管的柵極連接所述第一信號端，第一極連接所述第一電壓端，第二極連接所述存儲電容的第一端；所述第三晶體管的柵極連接所述第一信號端，第一極連接所述第一信號端，第二極連接所述第四晶體管的柵極；所述第四晶體管的第一極連接所述初始電壓端，第二極連接所述存儲電容的第二端。

優(yōu)選的，所述數(shù)據(jù)寫入與補償模塊包括第五晶體管和第六晶體管；所述第五晶體管的柵極連接所述掃描信號端，第一極連接所述數(shù)據(jù)電壓端，第二極連接所述存儲電容的第一端；所述第六晶體管的柵極連接所述掃描信號端，第一極連接所述驅動晶體管的第二極，第二極連接所述存儲電容的第二端。

優(yōu)選的，所述漏電流消除模塊包括第一晶體管；所述發(fā)光單元包括第七晶體管、第八晶體管、以及發(fā)光器件；所述第七晶體管的柵極連接所述使能信號端，第一極連接所述第一電壓端，第二極連接所述存儲電容的第一端；所述第八晶體管的柵極連接所述使能信號端，第一極連接所述驅動晶體管的第二極，第二極連接所述發(fā)光器件的陽極；所述發(fā)光器件的陰極連接所述第三電壓端；所述第七晶體管和所述第八晶體管為P型晶體管，所述第一晶體管為N型晶體管。

或者，所述第七晶體管和所述第八晶體管為N型晶體管，所述第一晶體管為P型晶體管。

優(yōu)選的，所述漏電流消除模塊包括第一晶體管；所述第一晶體管的柵極連接所述使能信號端，第一極連接所述第四晶體管的第二極，第二極連接所述第四晶體管的柵極。

第二方面，提供一種顯示裝置，包括第一方面所述的像素電路。

第三方面，提供一種像素電路的驅動方法，在一圖像幀內所述驅動方法包括：在一幀的初始化階段，初始化模塊在第一信號端的控制下，將初始電壓端和第一電壓端的信號輸入至驅動模塊，對所述驅動模塊進行初始化；在一幀的數(shù)據(jù)寫入階段，數(shù)據(jù)寫入與補償模塊在掃描信號端的控制下，將數(shù)據(jù)電壓端的信號寫入至所述驅動模塊，并對所述驅動模塊進行閾值電壓的補償；漏電流消除模塊在使能信號端的控制下，使所述初始化模塊在關閉狀態(tài)下無信號向所述初始電壓端輸出；在一幀的發(fā)光階段，發(fā)光單元在所述使能信號端的控制下，將所述第一電壓端的信號輸入至所述驅動模塊，控制所述驅動模塊開啟，并在所述使能信號端和所述第三電壓端的控制下進行發(fā)光。

優(yōu)選的，在第一晶體管為N型晶體管，其余晶體管均為P型晶體管時，所述漏電流消除模塊在使能信號端的控制下，使所述初始化模塊在關閉狀態(tài)下無信號向所述初始電壓端輸出，具體包括：使能信號端控制第一晶體管開啟，存儲電容第二端的電壓經(jīng)所述第一晶體管輸入至第四晶體管的柵極，使所述第四晶體管的柵極和第二極的電壓均等于所述存儲電容第二端的電壓。

本發(fā)明實施例提供一種像素電路及其驅動方法、顯示裝置，通過在像素電路中增加與初始化模塊連接的漏電流消除模塊，在初始化模塊關閉階段，在漏電流消除模塊的控制下，使初始化模塊無信號向初始電壓端輸出，即在發(fā)光階段，流向發(fā)光器件的電流不會漏到其他通路中，從而可以保證流向發(fā)光單元內的電路的穩(wěn)定性，避免發(fā)光單元在發(fā)光過程中出現(xiàn)閃爍(flicker)問題，并且可以一定程度上降低像素電路的功耗。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有技術提供的一種像素電路的結構示意圖；

圖2為本發(fā)明實施例提供的一種像素電路的結構示意圖；

圖3為圖2所示像素電路的各個模塊的一種具體結構示意圖；

圖4為用于驅動圖3所示的像素電路時采用的各個信號的時序圖；

圖5-7為圖3所示的像素電路對應不同情況時的等效電路圖；

圖8為本發(fā)明實施例提供的一種像素電路驅動方法流程示意圖。

附圖標記

10-初始化模塊；20-數(shù)據(jù)寫入與補償模塊；30-驅動模塊；40-發(fā)光單元；50-漏電流消除模塊。

具體實施方式

下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

本發(fā)明實施例提供一種像素電路，如圖2所示，包括初始化模塊10、數(shù)據(jù)寫入與補償模塊20、驅動模塊30、發(fā)光單元40、以及漏電流消除模塊50。

具體的，初始化模塊10，分別連接驅動模塊30、第一信號端S1、第一電壓端V1、以及初始電壓端Vinit，用于在第一信號端S1的控制下，將初始電壓端Vinit和第一電壓端V1的信號輸入至驅動模塊30，對驅動模塊30進行初始化。

數(shù)據(jù)寫入與補償模塊20，分別連接驅動模塊30、掃描信號端S2、以及數(shù)據(jù)電壓端Vdata，用于在掃描信號端S2的控制下，將數(shù)據(jù)電壓端Vdata的信號寫入至驅動模塊30，并對驅動模塊30進行閾值電壓的補償。

驅動模塊30，還連接發(fā)光單元40以及第二電壓端V2，用于在開啟狀態(tài)下將第二電壓端V2的信號輸出至發(fā)光單元40，以驅動發(fā)光單元40進行發(fā)光。

發(fā)光單元40，還連接第一電壓端V1、使能信號端EM、第三電壓端V3，用于在使能信號端EM的控制下，將第一電壓端V1的信號輸入至驅動模塊30，控制驅動模塊30開啟，并在使能信號端EM和第三電壓端V3的控制下進行發(fā)光。

漏電流消除模塊50，分別連接初始化模塊10、驅動模塊30、以及使能信號端EM，用于在使能信號端EM的控制下，使初始化模塊10在關閉狀態(tài)下無信號向初始電壓端Vinit輸出。

由于單個像素中的發(fā)光器件(例如有機發(fā)光二極管)在發(fā)光階段的電流大小僅為nA級，因此即使很小的漏電也會對發(fā)光階段產(chǎn)生嚴重的影響。本發(fā)明實施例提供一種像素電路，通過在像素電路中增加與初始化模塊10連接的漏電流消除模塊50，初始化模塊10關閉階段，在漏電流消除模塊50的控制下，使初始化模塊10無信號向初始電壓端Vinit輸出，即在發(fā)光階段，流向發(fā)光器件的電流不會漏到其他通路中，從而可以保證流向發(fā)光單元40內的電路的穩(wěn)定性，避免發(fā)光單元40在發(fā)光過程中出現(xiàn)閃爍(flicker)問題，并且可以一定程度上降低像素電路的功耗。

進一步具體的，如圖3所示，漏電流消除模塊50包括第一晶體管T1。

第一晶體管T1的柵極連接使能信號端EM，第一極連接驅動模塊30，第二極連接初始化模塊10。

需要說明的是，所述漏電流消除模塊50還可以包括并聯(lián)的多個第一晶體管T1。上述僅僅是對漏電流消除模塊50的舉例說明，其它與該漏電流消除模塊50功能相同的結構在此不再一一贅述，但都應當屬于本發(fā)明的保護范圍。

如圖3所示，驅動模塊30包括存儲電容Cst和驅動晶體管Td。

存儲電容Cst的第一端連接初始化模塊10、數(shù)據(jù)寫入與補償模塊20、以及發(fā)光單元40，第二端連接驅動晶體管Td的柵極。

驅動晶體管Td的第一極連接第二電壓端V2，第二極連接發(fā)光單元40、以及數(shù)據(jù)寫入與補償模塊20。

需要說明的是，所述驅動模塊30還可以包括并聯(lián)的多個驅動晶體管Td。上述僅僅是對驅動模塊30的舉例說明，其它與該驅動模塊30功能相同的結構在此不再一一贅述，但都應當屬于本發(fā)明的保護范圍。

如圖3所示，初始化模塊10包括第二晶體管T2、第三晶體管T3和第四晶體管T4。

第二晶體管T2的柵極連接第一信號端S1，第一極連接第一電壓端V1，第二極連接存儲電容Cst的第一端。

第三晶體管T3的柵極連接第一信號端S1，第一極連接第一信號端S1，第二極連接第四晶體管T4的柵極。

第四晶體管T4的第一極連接初始電壓端Vinit，第二極連接存儲電容Cst的第二端。

需要說明的是，所述初始化模塊10還可以包括與第二晶體管T2并聯(lián)的多個開關晶體管、和/或與第三晶體管T3并聯(lián)的多個開關晶體管、和/或與第四晶體管T4并聯(lián)的多個開關晶體管。上述僅僅是對初始化模塊10的舉例說明，其它與初始化模塊10功能相同的結構在此不再一一贅述，但都應當屬于本發(fā)明的保護范圍。

進一步具體的，如圖3所示，漏電流消除模塊50包括第一晶體管T1。

第一晶體管T1的柵極連接使能信號端EM，第一極連接第四晶體管T4的第二極，第二極連接第四晶體管T4的柵極。

如圖3所示，數(shù)據(jù)寫入與補償模塊20包括第五晶體管T5和第六晶體管T6。

第五晶體管T5的柵極連接掃描信號端S2，第一極連接數(shù)據(jù)電壓端Vdata，第二極連接存儲電容Cst的第一端。

第六晶體管T6的柵極連接掃描信號端S2，第一極連接驅動晶體管Td的第二極，第二極連接存儲電容Cst的第二端。

需要說明的是，所述數(shù)據(jù)寫入與補償模塊20還可以包括與第五晶體管T5并聯(lián)的多個開關晶體管、和/或與第六晶體管T6并聯(lián)的多個開關晶體管。上述僅僅是對數(shù)據(jù)寫入與補償模塊20的舉例說明，其它與數(shù)據(jù)寫入與補償模塊20功能相同的結構在此不再一一贅述，但都應當屬于本發(fā)明的保護范圍。

如圖3所示，漏電流消除模塊50包括第一晶體管T1；發(fā)光單元40包括第七晶體管T7、第八晶體管T8、以及發(fā)光器件L。

第七晶體管T7的柵極連接使能信號端EM，第一極連接第一電壓端V1，第二極連接存儲電容Cst的第一端。

第八晶體管T8的柵極連接使能信號端EM，第一極連接驅動晶體管Td的第二極，第二極連接發(fā)光器件L的陽極。

發(fā)光器件L的陰極連接第三電壓端V3。

其中，第七晶體管T7和第八晶體管T8為P型晶體管，第一晶體管T1為N型晶體管。

即，像素電路中的第七晶體管T7和第八晶體管T8在低電壓的控制下導通，第一晶體管T1在高電壓的控制下導通。

或者，第七晶體管T7和第八晶體管T8為N型晶體管，第一晶體管T1為P型晶體管。

即，像素電路中的第七晶體管T7和第八晶體管T8在高電壓的控制下導通，第一晶體管T1在低電壓的控制下導通。

綜上，本發(fā)明實施例提供的像素電路，發(fā)光單元40中的第七晶體管T7和第八晶體管T8導通時，漏電流消除模塊50內的第一晶體管T1截止；發(fā)光單元40中的第七晶體管T7和第八晶體管T8截止時，漏電流消除模塊50內的第一晶體管T1導通。

需要說明的是，所述發(fā)光單元40還可以包括與第七晶體管T7并聯(lián)的多個開關晶體管、和/或與第八晶體管T8并聯(lián)的多個開關晶體管。上述僅僅是對發(fā)光單元40的舉例說明，其它與發(fā)光單元40功能相同的結構在此不再一一贅述，但都應當屬于本發(fā)明的保護范圍。

基于上述對各模塊具體電路的描述，以下結合圖3和圖4對上述像素驅動電路的具體驅動過程進行詳細的說明。

需要說明的是，第一、本發(fā)明實施例對各個模塊以及單元中的晶體管的類型不做限定，即上述驅動晶體管Td、第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、以及第八晶體管T8可以是為N型晶體管或者P型晶體管，但第七晶體管T7和第八晶體管T8的類型與第一晶體管T1的類型相反。本發(fā)明以下實施例均是以驅動晶體管Td、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、以及第八晶體管T8為P型晶體管，第一晶體管T1為N型晶體管為例進行的說明。

其中，上述晶體管的第一極可以是漏極、第二極可以是源極；或者，第一極可以是源極、第二極可以是漏極。本發(fā)明實施例對此不作限制。

此外，根據(jù)晶體管導電方式的不同，可以將上述像素電路中的晶體管分為增強型晶體管和耗盡型晶體管。本發(fā)明實施例對此不作限制。

第二、本發(fā)明實施例均是以第二電壓端V2輸入高電平，第三電壓端V3輸入低電平，或將第三電壓端V3接地處理為例進行的說明，并且，這里的高、低僅表示輸入的電壓之間的相對大小關系。

如圖4所示，該像素電路的每一幀顯示過程可以分為初始化階段P1、數(shù)據(jù)寫入與補償階段P2和發(fā)光階段P3。具體的：

復位階段P1，第一信號端S1輸入低電平信號，使能信號端EM以及掃描信號端S2輸入高電平信號，基于此，圖3所示的像素電路的等效電路圖如圖5所示，第一晶體管T1、第二晶體管T2、第三晶體管T3和第四晶體管T4均導通，第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8和驅動晶體管Td均截止(處于截止狀態(tài)的晶體管以打“×”表示)。

其中，第二晶體管T2導通，第一電壓端V1的電壓寫入到存儲電容Cst的第一端；第三晶體管T3和第四晶體管T4導通，初始電壓端Vini的電壓寫入到存儲電容Cst的第二端，對存儲電容Cst兩端的電壓進行初始化。此處，初始電壓端Vini的電壓應高于驅動晶體管Td的開啟電壓，當初始電壓端Vini的電壓寫入到存儲電容Cst的第二端后，驅動晶體管Td應保持截止狀態(tài)。

數(shù)據(jù)寫入階段P2，掃描信號端S2輸入低電平信號，第一信號端S1以及使能信號端EM輸入高電平信號，基于此，圖3所示的像素電路的等效電路圖如圖6所示，第一晶體管T1、第五晶體管T5、第六晶體管T6和驅動晶體管Td均打開，第二晶體管T2、第三晶體管T3、第四晶體管T4、第七晶體管T7和第八晶體管T8均截止。

其中，第五晶體管T5導通，數(shù)據(jù)電壓端Vdata的電壓寫入到存儲電容Cst的第一端，存儲電容Cst的第一端的電壓由V1變?yōu)閂data，變化量為ΔV1＝V1-Vdata，基于此，存儲電容Cst的第二端的電壓變?yōu)閂init-ΔV1，此時，存儲電容Cst的第二端的電壓控制驅動晶體管Td開啟。在驅動晶體管Td和第六晶體管T6均導通時，第二電壓端V2的電壓經(jīng)驅動晶體管Td和第六晶體管T6寫入到存儲電容Cst的第二端，由于驅動晶體管Td中存在閾值電壓Vth，因此此時存儲電容Cst的第二端的電壓變?yōu)閂2+Vth，存儲電容Cst的第二端的電壓上升，高于控制驅動晶體管Td的開啟電壓，控制驅動晶體管Td截止。

在此基礎上，第一晶體管T1導通，存儲電容Cst的第二端(驅動晶體管Td柵極)的電壓寫入到第四晶體管T4的第二極，并經(jīng)第一晶體管T1寫入到第四晶體管T4的柵極，使得第四晶體管T4的柵極和第二極發(fā)生短接，即第四晶體管T4的柵-源電壓Vgs＝0。其中，根據(jù)晶體管的特性，P型晶體管傳輸?shù)碗娢粫r沒有閾值電壓的損失，N型晶體管傳輸高電位電壓時沒有閾值電壓的損失。

此時，在第三晶體管T3的作用下，可以很好的避免第一信號端S1上的信號經(jīng)第一晶體管T1寫入到驅動晶體管的柵極Td，對驅動晶體管Td柵極電位產(chǎn)生影響，從而影響顯示階段的顯示。

發(fā)光階段P3，使能信號端EM輸入低電平信號，第一信號端S1、以及掃描信號端S2輸入高電平信號，基于此，圖3所示的像素電路的等效電路圖如圖7所示，第七晶體管T7、第八晶體管T8和驅動晶體管Td均打開，第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5和第六晶體管T6均截止。

其中，第七晶體管T7導通，第一電壓端V1的電壓寫入到存儲電容Cst的第一端，存儲電容Cst第一端的電壓由Vdata變?yōu)閂1，變化量為ΔV2＝Vdata-V1，基于此，存儲電容Cst的第二端的電壓變?yōu)閂1+Vth-ΔV2＝V1+Vth–Vdata+V1，此時，存儲電容Cst的第二端的電壓降低，控制驅動晶體管Td開啟。在驅動晶體管Td和第八晶體管T8均導通時，第二電壓端V2的電壓經(jīng)驅動晶體管Td和第八晶體管T8寫入到發(fā)光器件L的陽極。第三電壓端V3的電壓寫入到發(fā)光器件L的陰極，此時發(fā)光器件L開啟進行畫面顯示。

在發(fā)光階段P3中，驅動晶體管Td開啟后，當驅動晶體管Td的柵-源電壓Vgs減去驅動晶體管Td的閾值電壓Vth得到的值小于等于驅動晶體管Td的漏-源電壓Vds時，即Vgs-Vth≤Vds時，驅動晶體管Td能夠處于飽和開啟狀態(tài)，此時流過驅動晶體管Td的驅動電流I為：

其中，K＝W/L×C×u，W/L為驅動晶體管Td的寬長比，C為溝道絕緣層電容，u為溝道載流子遷移率。

上述參數(shù)只與驅動晶體管Td結構有關，因此，流過驅動晶體管Td的電流只與數(shù)據(jù)電壓端Vdata輸出的用于實現(xiàn)顯示的數(shù)據(jù)電壓和第一電壓端V1輸出的電壓有關，與驅動晶體管Td的閾值電壓Vth無關，從而消除了驅動晶體管Td的閾值電壓Vth對發(fā)光器件L發(fā)光亮度的影響，提高了發(fā)光器件L亮度的均一性。

在此基礎上，在發(fā)光階段P3中，由于第四晶體管T4的柵-源電壓Vgs＝0，而第四晶體管T4上又無閾值電壓的損失，即閾值電壓Vth＝0，此時，流經(jīng)第四晶體管T4的電流I為：

這樣一來，在Td-T6-T4通路上則不會有漏電流產(chǎn)生，從而可減小發(fā)光器件L在發(fā)光過程中產(chǎn)生的flicker，并提高了顯示面板(panel)的效率，可在一定程度上降低功耗。

其中，像素電路工作電壓(V1/S1/Vinit/Vdata)取值范圍決定了驅動晶體管Td柵極的電壓范圍，現(xiàn)有像素電路中，驅動晶體管Td柵極電壓范圍可能為負值可能為正值，此設計對于部分像素電路只能優(yōu)化部分灰階的漏電情況。

具體的，驅動晶體管Td柵極電壓為正值時，柵極吸引負電荷，吸引的負電荷的絕對值越大(小于反向擊穿電壓)，源電極和漏電極之間的電流會越小，因此，在驅動晶體管Td柵極電壓為正值時，流經(jīng)驅動晶體管Td的電流本身就很小，漏電流更小，優(yōu)化效果不明顯。

驅動晶體管Td柵極電壓為負值時，柵極吸引正電荷，吸引的正電荷的絕對值越大，源電極和漏電極之間的電流會越大，因此，在驅動晶體管Td柵極電壓為負值時，流經(jīng)驅動晶體管Td的電流較大，漏電流對發(fā)光器件產(chǎn)生的影響越大，本發(fā)明實施例提供的像素電路可也對漏電流進行消除。

本發(fā)明實施例還提供一種顯示裝置，包括上述像素電路。

本發(fā)明實施例提供一種顯示裝置，包括如上所述的任意一種像素電路。所述顯示裝置可以包括多個像素單元陣列，每一個像素單元包括如上所述的任意一個像素電路。本發(fā)明實施例提供的顯示裝置具有與本發(fā)明前述實施例提供的像素電路相同的有益效果，由于像素電路在前述實施例中已經(jīng)進行了詳細說明，此處不再贅述。

本發(fā)明實施例還提供一種像素電路的驅動方法，如圖8所示，該驅動方法包括：

S10、在一幀的初始化階段P1，初始化模塊10在第一信號端S1的控制下，將初始電壓端Vinit和第一電壓端V1的信號輸入至驅動模塊30，對驅動模塊30進行初始化。

S20、在一幀的數(shù)據(jù)寫入階段P2，數(shù)據(jù)寫入與補償模塊20在掃描信號端S2的控制下，將數(shù)據(jù)電壓端Vdata的信號寫入至驅動模塊30，并對驅動模塊30進行閾值電壓的補償。

漏電流消除模塊50在使能信號端EM的控制下，使初始化模塊10在關閉狀態(tài)下無信號向初始電壓端Vinit輸出。

S30、在一幀的發(fā)光階段P3，發(fā)光單元40在使能信號端EM的控制下，將第一電壓端V1的信號輸入至驅動模塊30，控制驅動模塊30開啟，并在使能信號端EM和第三電壓端V3的控制下進行發(fā)光。

由于單個像素中的發(fā)光器件(例如有機發(fā)光二極管)在發(fā)光階段的電流大小僅為nA級，因此即使很小的漏電也會對發(fā)光階段產(chǎn)生嚴重的影響。本發(fā)明實施例提供一種像素電路的驅動方法，通過在像素電路中增加與初始化模塊10連接的漏電流消除模塊50，在初始化模塊10關閉階段，在漏電流消除模塊50的控制下，使初始化模塊10無信號向初始電壓端Vinit輸出，即在發(fā)光階段，流向發(fā)光器件的電流不會漏到其他通路中，從而可以保證流向發(fā)光單元40內的電路的穩(wěn)定性，避免發(fā)光單元40在發(fā)光過程中出現(xiàn)閃爍(flicker)問題，并且可以一定程度上降低像素電路的功耗。

優(yōu)選的，在第一晶體管T1為N型晶體管，其余晶體管均為P型晶體管時，漏電流消除模塊50在使能信號端EM的控制下，使初始化模塊10在關閉狀態(tài)下無信號向初始電壓端Vinit輸出，具體包括：

使能信號端EM控制第一晶體管T1開啟，存儲電容Cst第二端的電壓經(jīng)第一晶體管T1輸入至第四晶體管T4的柵極，使第四晶體管T4的柵極和第二極的電壓均等于存儲電容Cst第二端的電壓。

即，使能信號端EM控制第一晶體管T1開啟，使第四晶體管T4的柵-源電壓Vgs＝0。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應以所述權利要求的保護范圍為準。