本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置。

背景技術(shù)：

隨著顯示技術(shù)的飛速發(fā)展，顯示面板越來越向著高集成度和低成本的方向發(fā)展。其中，陣列基板行驅(qū)動(dòng)(Gate Driver on Array，GOA)技術(shù)將薄膜晶體管(Thin Film Transistor，TFT)柵極開關(guān)電路集成在顯示面板的陣列基板上以形成對(duì)顯示面板的掃描驅(qū)動(dòng)，從而可以省去柵極集成電路(Integrated Circuit，IC)的綁定(Bonding)區(qū)域以及扇出(Fan-out)區(qū)域的布線空間，不僅可以在材料成本和制備工藝兩方面降低產(chǎn)品成本，而且可以使顯示面板做到兩邊對(duì)稱和窄邊框的美觀設(shè)計(jì)；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高產(chǎn)能和良率。

一般的柵極驅(qū)動(dòng)電路均是由多個(gè)級(jí)聯(lián)的移位寄存器組成，通過各級(jí)移位寄存器實(shí)現(xiàn)依次向顯示面板上的各行柵線輸入掃描信號(hào)。目前，在移位寄存器將高電位的掃描信號(hào)的輸出完成后，移位寄存器則進(jìn)入低電位維持階段，具體為：下拉節(jié)點(diǎn)的電位為高電位，輸出下拉晶體管在下拉節(jié)點(diǎn)的信號(hào)的控制下將低電位的參考信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以使驅(qū)動(dòng)信號(hào)輸出端處于低電位的狀態(tài)；節(jié)點(diǎn)下拉晶體管在下拉節(jié)點(diǎn)的信號(hào)的控制下將低電位的參考信號(hào)提供給上拉節(jié)點(diǎn)，使上拉節(jié)點(diǎn)變?yōu)榈碗娢?，使上拉?jié)點(diǎn)處于低電位的狀態(tài)，以降低驅(qū)動(dòng)信號(hào)輸出端的輸出噪聲。然而在低電位維持階段，節(jié)點(diǎn)下拉晶體管的閾值電壓會(huì)正向漂移，導(dǎo)致節(jié)點(diǎn)下拉晶體管不能完全開啟，甚至可能會(huì)導(dǎo)致節(jié)點(diǎn)下拉晶體管截止，從而造成上拉節(jié)點(diǎn)不能穩(wěn)定的保持低電位，進(jìn)而導(dǎo)致移位寄存器的驅(qū)動(dòng)信號(hào)輸出端輸出產(chǎn)生噪聲，甚至可能會(huì)造成顯示出現(xiàn)異常。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供了一種移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，用以解決現(xiàn)有技術(shù)中在低電位保持階段，上拉節(jié)點(diǎn)不能穩(wěn)定的保持低電位，進(jìn)而導(dǎo)致移位寄存器的驅(qū)動(dòng)信號(hào)輸出端輸出產(chǎn)生噪聲，甚至可能會(huì)造成顯示出現(xiàn)異常的問題。

因此，本發(fā)明實(shí)施例提供了一種移位寄存器，包括：輸入模塊、電壓耦合模塊、閾值電壓寫入模塊、第一輸出模塊以及第二輸出模塊；其中，

所述輸入模塊分別與輸入信號(hào)端、第一參考信號(hào)端、第一節(jié)點(diǎn)以及第二節(jié)點(diǎn)相連；所述輸入模塊用于在所述輸入信號(hào)端的控制下將所述輸入信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)，在所述輸入信號(hào)端的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；

所述電壓耦合模塊分別與第一時(shí)鐘信號(hào)端以及所述第二節(jié)點(diǎn)相連；所述電壓耦合模塊用于在所述第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第二節(jié)點(diǎn)與所述第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；

所述閾值電壓寫入模塊分別與第一復(fù)位信號(hào)端、所述第一參考信號(hào)端、所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)相連；所述閾值電壓寫入模塊用于在所述第一復(fù)位信號(hào)端的控制下導(dǎo)通所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)，以及在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；

所述第一輸出模塊分別與所述第一時(shí)鐘信號(hào)端、所述第一節(jié)點(diǎn)以及所述移位寄存器的驅(qū)動(dòng)信號(hào)輸出端相連；所述第一輸出模塊用于在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述第一時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端，以及在所述第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；

所述第二輸出模塊分別與第二時(shí)鐘信號(hào)端、第二參考信號(hào)端、所述第二節(jié)點(diǎn)以及所述驅(qū)動(dòng)信號(hào)輸出端相連；所述第二輸出模塊用于在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端，以及在所述第二時(shí)鐘信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述電壓耦合模塊包括：第一電容；其中，

所述第一電容的第一端與所述第二節(jié)點(diǎn)相連，第二端與所述第一時(shí)鐘信號(hào)端相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述閾值電壓寫入模塊包括：第一開關(guān)晶體管與第二開關(guān)晶體管；其中，

所述第一開關(guān)晶體管的柵極與所述第一復(fù)位信號(hào)端相連，源極與所述第一節(jié)點(diǎn)相連，漏極與所述第二節(jié)點(diǎn)相連；

所述第二開關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極與所述第一參考信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述輸入模塊包括：第三開關(guān)晶體管與第四開關(guān)晶體管；其中，

所述第三開關(guān)晶體管的柵極和漏極均與所述輸入信號(hào)端相連，源極與所述第一節(jié)點(diǎn)相連；

所述第四開關(guān)晶體管的柵極與所述輸入信號(hào)端相連，源極與所述第一參考信號(hào)端相連，漏極與所述第二節(jié)點(diǎn)相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一輸出模塊包括：第五開關(guān)晶體管與第二電容；其中，

所述第五開關(guān)晶體管的柵極與所述第一節(jié)點(diǎn)相連，源極與所述第一時(shí)鐘信號(hào)端相連，漏極與所述驅(qū)動(dòng)信號(hào)輸出端相連；

所述第二電容的第一端與所述第一節(jié)點(diǎn)相連，第二端與所述驅(qū)動(dòng)信號(hào)輸出端相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二輸出模塊包括：第六開關(guān)晶體管與第七開關(guān)晶體管；其中，

所述第六開關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極與所述第二參考信號(hào)端相連，漏極與所述驅(qū)動(dòng)信號(hào)輸出端相連；

所述第七開關(guān)晶體管的柵極與所述第二時(shí)鐘信號(hào)端相連，源極與所述第二參考信號(hào)端相連，漏極與所述驅(qū)動(dòng)信號(hào)輸出端相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，還包括：電位穩(wěn)定模塊；其中，

所述電位穩(wěn)定模塊分別與第二復(fù)位信號(hào)端、所述第二參考信號(hào)端以及所述驅(qū)動(dòng)信號(hào)輸出端相連；所述電位穩(wěn)定模塊用于在所述第二復(fù)位信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述電位穩(wěn)定模塊包括：第八開關(guān)晶體管；其中，

所述第八開關(guān)晶體管的柵極與所述第二復(fù)位信號(hào)端相連，源極與所述第二參考信號(hào)端相連，漏極與所述驅(qū)動(dòng)信號(hào)輸出端相連。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的N個(gè)本發(fā)明實(shí)施例提供的上述任一種移位寄存器；其中，N為大于或等于4的整數(shù)；

第1級(jí)移位寄存器的輸入信號(hào)端與第一幀觸發(fā)信號(hào)端相連；

第2級(jí)移位寄存器的輸入信號(hào)端與第二幀觸發(fā)信號(hào)端相連；

第n級(jí)移位寄存器的輸入信號(hào)端分別與第n-2級(jí)移位寄存器的驅(qū)動(dòng)信號(hào)輸出端相連；

第n-2級(jí)移位寄存器的第一復(fù)位信號(hào)端分別與第n+1級(jí)移位寄存器的驅(qū)動(dòng)信號(hào)輸出端相連；其中，n為大于或等于3且小于或等于N-1的整數(shù)。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述任一種柵極驅(qū)動(dòng)電路。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種本發(fā)明實(shí)施例提供的上述任一種移位寄存器的驅(qū)動(dòng)方法，包括：第一階段、第二階段、第三階段、第四階段、第五階段以及第六階段；其中，

在所述第一階段，所述輸入模塊在所述輸入信號(hào)端的控制下將所述輸入信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)，在所述輸入信號(hào)端的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；所述第一輸出模塊在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述第一時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；所述第二輸出模塊在所述第二時(shí)鐘信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；

在所述第二階段，所述第一輸出模塊在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述第一時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端，以及在所述第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；所述輸入模塊在所述輸入信號(hào)端的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；

在所述第三階段，所述第一輸出模塊在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述第一時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端，以及在所述第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；所述電壓耦合模塊在所述第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第二節(jié)點(diǎn)與所述第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；

在所述第四階段，所述閾值電壓寫入模塊在所述第一復(fù)位信號(hào)端的控制下導(dǎo)通所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)，以及在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；所述第二輸出模塊在所述第二時(shí)鐘信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；

在所述第五階段，所述電壓耦合模塊在所述第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第二節(jié)點(diǎn)與所述第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；所述第二輸出模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；所述閾值電壓寫入模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；

在所述第六階段，所述電壓耦合模塊在所述第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第二節(jié)點(diǎn)與所述第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；所述第二輸出模塊在所述第二時(shí)鐘信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端。

本發(fā)明有益效果如下：

本發(fā)明實(shí)施例提供的移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，包括：輸入模塊、電壓耦合模塊、閾值電壓寫入模塊、第一輸出模塊以及第二輸出模塊；其中，輸入模塊用于在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)，在輸入信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；電壓耦合模塊用于在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)與第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；閾值電壓寫入模塊用于在第一復(fù)位信號(hào)端的控制下導(dǎo)通第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，以及在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的信號(hào)的控制下將第一時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；第二輸出模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第二時(shí)鐘信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。因此，可以通過上述四個(gè)模塊的相互配合，可以補(bǔ)償?shù)诙?jié)點(diǎn)的電壓，以保證在移位寄存器輸出驅(qū)動(dòng)信號(hào)的有效脈沖信號(hào)之后，可以使第一節(jié)點(diǎn)的電位處于無效電位的穩(wěn)定狀態(tài)，從而降低驅(qū)動(dòng)信號(hào)輸出端的輸出噪聲，進(jìn)而可以避免顯示出現(xiàn)異常。

附圖說明

圖1a為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖之一；

圖1b為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖之二；

圖2a為圖1a所示的移位寄存器的具體結(jié)構(gòu)示意圖；

圖2b為圖1b所示的移位寄存器的具體結(jié)構(gòu)示意圖；

圖3a為圖2a所示的移位寄存器的輸入輸出時(shí)序圖；

圖3b為圖2b所示的移位寄存器的輸入輸出時(shí)序圖；

圖4a為圖2b所示的移位寄存器的仿真模擬示意圖之一；

圖4b為圖2b所示的移位寄存器的仿真模擬示意圖之二；

圖5為本發(fā)明實(shí)施例提供的移位寄存器的驅(qū)動(dòng)方法的流程圖；

圖6為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的，技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置的具體實(shí)施方式進(jìn)行詳細(xì)地說明。應(yīng)當(dāng)理解，下面所描述的優(yōu)選實(shí)施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。并且在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。

本發(fā)明實(shí)施例提供了一種移位寄存器，如圖1a和圖1b所示，包括：輸入模塊1、電壓耦合模塊2、閾值電壓寫入模塊3、第一輸出模塊4以及第二輸出模塊5；其中，

輸入模塊1分別與輸入信號(hào)端Input、第一參考信號(hào)端VSS1、第一節(jié)點(diǎn)A以及第二節(jié)點(diǎn)B相連；輸入模塊1用于在輸入信號(hào)端Input的控制下將輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A，在輸入信號(hào)端Input的控制下將第一參考信號(hào)端VSS1的信號(hào)提供給第二節(jié)點(diǎn)B；

電壓耦合模塊2分別與第一時(shí)鐘信號(hào)端CLK以及第二節(jié)點(diǎn)B相連；電壓耦合模塊2用于在第二節(jié)點(diǎn)B處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)B與第一時(shí)鐘信號(hào)端CLK之間的電壓差穩(wěn)定；

閾值電壓寫入模塊3分別與第一復(fù)位信號(hào)端RST1、第一參考信號(hào)端VSS1、第一節(jié)點(diǎn)A以及第二節(jié)點(diǎn)B相連；閾值電壓寫入模塊3用于在第一復(fù)位信號(hào)端RST1的控制下導(dǎo)通第一節(jié)點(diǎn)A與第二節(jié)點(diǎn)B，以及在第二節(jié)點(diǎn)B的信號(hào)的控制下將第一參考信號(hào)端VSS1的信號(hào)提供給第一節(jié)點(diǎn)A；

第一輸出模塊4分別與第一時(shí)鐘信號(hào)端CLK、第一節(jié)點(diǎn)A以及移位寄存器的驅(qū)動(dòng)信號(hào)輸出端Output相連；第一輸出模塊4用于在第一節(jié)點(diǎn)A的信號(hào)的控制下將第一時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，以及在第一節(jié)點(diǎn)A處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)A與驅(qū)動(dòng)信號(hào)輸出端Output之間的電壓差穩(wěn)定；

第二輸出模塊5分別與第二時(shí)鐘信號(hào)端CLKB、第二參考信號(hào)端VSS2、第二節(jié)點(diǎn)B以及驅(qū)動(dòng)信號(hào)輸出端Output相連；第二輸出模塊5用于在第二節(jié)點(diǎn)B的信號(hào)的控制下將第二參考信號(hào)端VSS2的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，以及在第二時(shí)鐘信號(hào)端CLKB的控制下將第二參考信號(hào)端VSS2的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output。

本發(fā)明實(shí)施例提供的上述移位寄存器，包括：輸入模塊、電壓耦合模塊、閾值電壓寫入模塊、第一輸出模塊以及第二輸出模塊；其中，輸入模塊用于在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)，在輸入信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；電壓耦合模塊用于在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)與第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；閾值電壓寫入模塊用于在第一復(fù)位信號(hào)端的控制下導(dǎo)通第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，以及在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的信號(hào)的控制下將第一時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；第二輸出模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第二時(shí)鐘信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。因此，本發(fā)明實(shí)施例提供的上述移位寄存器通過上述四個(gè)模塊的相互配合，可以補(bǔ)償?shù)诙?jié)點(diǎn)的電壓，以保證在移位寄存器輸出驅(qū)動(dòng)信號(hào)的有效脈沖信號(hào)之后，可以使第一節(jié)點(diǎn)的電位處于無效電位的穩(wěn)定狀態(tài)，從而降低驅(qū)動(dòng)信號(hào)輸出端的輸出噪聲，進(jìn)而可以避免顯示出現(xiàn)異常。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在輸入信號(hào)端的有效脈沖信號(hào)為高電位時(shí)，輸入信號(hào)端的有效脈沖信號(hào)的電壓幅度、第一時(shí)鐘信號(hào)的電壓幅度以及第二時(shí)鐘信號(hào)的電壓幅度均可以相等。當(dāng)然，輸入信號(hào)端的有效脈沖信號(hào)的電壓幅度、第一時(shí)鐘信號(hào)的電壓幅度以及第二時(shí)鐘信號(hào)的電壓幅度中也可以至少兩個(gè)不相等。在實(shí)際應(yīng)用中，輸入信號(hào)端的有效脈沖信號(hào)的電壓幅度、第一時(shí)鐘信號(hào)端的信號(hào)的電壓幅度以及第二時(shí)鐘信號(hào)端的信號(hào)的電壓幅度需要根據(jù)實(shí)際應(yīng)用情況來設(shè)計(jì)確定，在此不作限定。

進(jìn)一步地，在驅(qū)動(dòng)信號(hào)輸出端Output輸出掃描信號(hào)的有效脈沖信號(hào)完成之后，為了進(jìn)一步保證驅(qū)動(dòng)信號(hào)輸出端Output的電位能夠及時(shí)與輸入信號(hào)端Input的有效脈沖信號(hào)的電位相反，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖1b所示，還包括：電位穩(wěn)定模塊6；其中，

電位穩(wěn)定模塊6分別與第二復(fù)位信號(hào)端RST2、第二參考信號(hào)端VSS2以及驅(qū)動(dòng)信號(hào)輸出端Output相連；電位穩(wěn)定模塊6用于在第二復(fù)位信號(hào)端RST2的控制下將第二參考信號(hào)端VSS2的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output。

下面結(jié)合具體實(shí)施例，對(duì)本發(fā)明進(jìn)行詳細(xì)說明。需要說明的是，本實(shí)施例中是為了更好的解釋本發(fā)明，但不限制本發(fā)明。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a和圖2b所示，閾值電壓寫入模塊3具體可以包括：第一開關(guān)晶體管M1與第二開關(guān)晶體管M2；其中，

第一開關(guān)晶體管M1的柵極與第一復(fù)位信號(hào)端RST1相連，源極與第一節(jié)點(diǎn)A相連，漏極與第二節(jié)點(diǎn)B相連；

第二開關(guān)晶體管M2的柵極與第二節(jié)點(diǎn)B相連，源極與第一參考信號(hào)端VSS1相連，漏極與第一節(jié)點(diǎn)A相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第一復(fù)位信號(hào)端的有效脈沖信號(hào)為高電位時(shí)，第一開關(guān)晶體管可以為N型開關(guān)晶體管；或者，在第一復(fù)位信號(hào)端的有效脈沖信號(hào)為低電位時(shí)，第一開關(guān)晶體管可以為P型開關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖2b所示，第一開關(guān)晶體管M1與第二開關(guān)晶體管M2可以為N型開關(guān)晶體管。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第一開關(guān)晶體管在第一復(fù)位信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，導(dǎo)通第一節(jié)點(diǎn)與第二節(jié)點(diǎn)。第二開關(guān)晶體管在第二節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

以上僅是舉例說明移位寄存器中閾值電壓寫入模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，閾值電壓寫入模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a和圖2b所示，電壓耦合模塊2具體可以包括：第一電容C1；其中，

第一電容C1的第一端與第二節(jié)點(diǎn)B相連，第二端與第一時(shí)鐘信號(hào)端CLK相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，由于第一電容的自舉作用，可以保持第一電容兩端的電壓差穩(wěn)定，即保持第二節(jié)點(diǎn)與第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定。

以上僅是舉例說明移位寄存器中電壓耦合模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，電壓耦合模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a和圖2b所示，輸入模塊1具體可以包括：第三開關(guān)晶體管M3與第四開關(guān)晶體管M4；其中，

第三開關(guān)晶體管M3的柵極和漏極均與輸入信號(hào)端Input相連，源極與第一節(jié)點(diǎn)A相連；

第四開關(guān)晶體管M4的柵極與輸入信號(hào)端Input相連，源極與第一參考信號(hào)端VSS1相連，漏極與第二節(jié)點(diǎn)B相連

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖2b所示，第三開關(guān)晶體管M3與第四開關(guān)晶體管M4可以為N型開關(guān)晶體管。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第四開關(guān)晶體管在輸入信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)。第三開關(guān)晶體管在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；其中，在實(shí)際應(yīng)用中，由于第三開關(guān)晶體管的柵極和漏極均與輸入信號(hào)端相連，第三開關(guān)晶體管的柵極的電壓與輸入信號(hào)端的有效脈沖信號(hào)的電壓幅度V_Input相等，在第三開關(guān)晶體管的柵極與其源極之間的柵源電壓V_gs(M3)大于第三開關(guān)晶體管的閾值電壓V_th(M3)，即V_gs(M3)>V_th(M3)時(shí)第三開關(guān)晶體管才能處于導(dǎo)通狀態(tài)并將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)，直至在第一節(jié)點(diǎn)的電壓V_A＝V_Input-V_th(M3)時(shí)，第三開關(guān)晶體管才會(huì)截止。

以上僅是舉例說明移位寄存器中輸入模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，輸入模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a和圖2b所示，第一輸出模塊4具體可以包括：第五開關(guān)晶體管M5與第二電容C2；其中，

第五開關(guān)晶體管M5的柵極與第一節(jié)點(diǎn)A相連，源極與第一時(shí)鐘信號(hào)端CLK相連，漏極與驅(qū)動(dòng)信號(hào)輸出端Output相連；

第二電容C2的第一端與第一節(jié)點(diǎn)A相連，第二端與驅(qū)動(dòng)信號(hào)輸出端Output相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖2b所示，第五開關(guān)晶體管可以為N型開關(guān)晶體管。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第五開關(guān)晶體管在第一節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將第一時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，由于第二電容的自舉作用，可以保持第二電容兩端的電壓差穩(wěn)定，即保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定。

以上僅是舉例說明移位寄存器中第一輸出模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第一輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a和圖2b所示，第二輸出模塊5具體可以包括：第六開關(guān)晶體管M6與第七開關(guān)晶體管M7；其中，

第六開關(guān)晶體管M6的柵極與第二節(jié)點(diǎn)B相連，源極與第二參考信號(hào)端VSS2相連，漏極與驅(qū)動(dòng)信號(hào)輸出端Output相連；

第七開關(guān)晶體管M7的柵極與第二時(shí)鐘信號(hào)端CLKB相連，源極與第二參考信號(hào)端VSS2相連，漏極與驅(qū)動(dòng)信號(hào)輸出端Output相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖2b所示，第六開關(guān)晶體管M6與第七開關(guān)晶體管M7可以為N型開關(guān)晶體管。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第六開關(guān)晶體管在第二節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。第七開關(guān)晶體管在第二時(shí)鐘信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。

以上僅是舉例說明移位寄存器中第二輸出模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第二輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2b所示，電位穩(wěn)定模塊6具體可以包括：第八開關(guān)晶體管M8；其中，

第八開關(guān)晶體管M8的柵極與第二復(fù)位信號(hào)端RST2相連，源極與第二參考信號(hào)端VSS2相連，漏極與驅(qū)動(dòng)信號(hào)輸出端Output相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第二復(fù)位信號(hào)端的有效脈沖信號(hào)為高電位時(shí)，第八開關(guān)晶體管可以為N型開關(guān)晶體管；或者，在第二復(fù)位信號(hào)端的有效脈沖信號(hào)為低電位時(shí)，第八開關(guān)晶體管可以為P型開關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2b所示，第八開關(guān)晶體管可以為N型開關(guān)晶體管。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第八開關(guān)晶體管在第二復(fù)位信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。

以上僅是舉例說明移位寄存器中電位穩(wěn)定模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，電位穩(wěn)定模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在輸入信號(hào)端的有效脈沖信號(hào)為高電位時(shí)，第一參考信號(hào)端的電位為低電位，第二參考信號(hào)端的電位為低電位。其中，第一參考信號(hào)端的電壓大于或等于第二參考信號(hào)端的電壓。在第一參考信號(hào)端的電壓大于第二參考信號(hào)端的電壓時(shí)，可以防止移位寄存器漏電。在實(shí)際應(yīng)用中，第一參考信號(hào)端的的電壓和第二參考信號(hào)端的電壓需要根據(jù)實(shí)際應(yīng)用情況來設(shè)計(jì)確定，在此不作限定。

進(jìn)一步地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第一參考信號(hào)端的與第二參考信號(hào)端為同一信號(hào)端。這樣第一參考信號(hào)端的電壓等于第二參考信號(hào)端的電壓。并且還可以進(jìn)一步減少信號(hào)線的設(shè)置，簡(jiǎn)化制備工藝。

較佳地，為了簡(jiǎn)化制備工藝，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a和圖2b所示，所有開關(guān)晶體管均可以為N型開關(guān)晶體管，在此不作限定。

進(jìn)一步的，在具體實(shí)施時(shí)，N型開關(guān)晶體管在高電位作用下導(dǎo)通，在低電位作用下截止；P型開關(guān)晶體管在高電位作用下截止，在低電位作用下導(dǎo)通。

需要說明的是，本發(fā)明上述實(shí)施例中提到的開關(guān)晶體管可以是非晶硅薄膜晶體管(a-Si TFT)，也可以是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具體實(shí)施中，這些晶體管的源極和漏極根據(jù)晶體管類型以及輸入信號(hào)的不同，其功能可以互換，在此不做具體區(qū)分。

下面結(jié)合電路時(shí)序圖對(duì)本發(fā)明實(shí)施例提供的上述移位寄存器的工作過程作以描述。其中，以第一參考信號(hào)端的電壓等于第二參考信號(hào)端的電壓為例。下述描述中以1表示高電位信號(hào)，0表示低電位信號(hào)，其中，1和0代表其邏輯電位，僅是為了更好的解釋本發(fā)明實(shí)施例提供的上述移位寄存器的工作過程，而不是在具體實(shí)施時(shí)施加在各開關(guān)晶體管的柵極上的電位。

實(shí)施例一、

以圖2a所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過程作以描述，其中，在圖2a所示的移位寄存器中，所有開關(guān)晶體管均為N型開關(guān)晶體管，各N型開關(guān)晶體管在高電位作用下導(dǎo)通，在低電位作用下截止；第一參考信號(hào)端VSS1的電位為低電位，對(duì)應(yīng)的輸入輸出時(shí)序圖如圖3a所示，具體地，選取如圖3a所示的輸入輸出時(shí)序圖中的第一階段T1、第二階段T2、第三階段T3、第四階段T4、第五階段T5以及第六階段T6六個(gè)階段。

在第一階段T1，Input＝1，RST1＝0，CLK＝0，CLKB＝1。

由于Input＝1，因此第三開關(guān)晶體管M3與第四開關(guān)晶體管M4均導(dǎo)通。由于第三開關(guān)晶體管M3導(dǎo)通并將高電位的輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A，并且由于第三開關(guān)晶體管M3的柵極和漏極均與輸入信號(hào)端Input相連，以及第三開關(guān)晶體管M3的柵極的電壓與輸入信號(hào)端Input的電壓V_Input相等，在第三開關(guān)晶體管M3的柵極與其源極之間的柵源電壓V_gs(M3)大于第三開關(guān)晶體管M3的閾值電壓V_th(M3)，即V_gs(M3)>V_th(M3)時(shí)第三開關(guān)晶體管M3處于導(dǎo)通狀態(tài)并將輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A，直至第一節(jié)點(diǎn)A處于高電位時(shí)的電壓V_A＝V_Input-V_th(M3)時(shí)，第三開關(guān)晶體管M3才會(huì)截止，從而使第一節(jié)點(diǎn)A的電位為高電位，且第一節(jié)點(diǎn)A的電壓V_A＝V_Input-V_th(M3)。由于第一節(jié)點(diǎn)A的電位為高電位，因此第五開關(guān)晶體管M5導(dǎo)通并將低電位的第一時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此第二電容C2充電，驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位，即驅(qū)動(dòng)信號(hào)輸出端Output輸出低電位的驅(qū)動(dòng)信號(hào)。由于第四開關(guān)晶體管M4導(dǎo)通并將低電位的第一參考信號(hào)端VSS1的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B的電位為低電位。由于第二節(jié)點(diǎn)B的電位為低電位，因此第二開關(guān)晶體管M2與第六開關(guān)晶體管M6均截止。由于CLKB＝1，因此第七開關(guān)晶體管M7導(dǎo)通并將低電位的第二參考信號(hào)端VSS2的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，進(jìn)一步保證驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位。由于RST1＝0，因此第一開關(guān)晶體管M1截止。

在第二階段T2，Input＝1，RST1＝0，CLK＝1，CLKB＝0。

由于Input＝1，因此第四開關(guān)晶體管M4導(dǎo)通。由于第四開關(guān)晶體管M4導(dǎo)通并將低電位的第一參考信號(hào)端VSS1的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B的電位為低電位。由于CLK＝1，且第二節(jié)點(diǎn)B的電位為低電位，因此第一電容C1充電，第二開關(guān)晶體管M2與第六開關(guān)晶體管M6均截止。雖然第三開關(guān)晶體管M3的柵極與輸入信號(hào)端Input相連，但是由于第二電容C2的自舉作用保持第一節(jié)點(diǎn)A為具有電壓V_A＝V_Input-V_th(M3)的高電位，因此第三開關(guān)晶體管M3截止，使得第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A的電位保持為高電位，因此第五開關(guān)晶體管M5導(dǎo)通并將高電位的第一時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output的電位為高電位，即驅(qū)動(dòng)信號(hào)輸出端Output輸出高電位的驅(qū)動(dòng)信號(hào)。由于第二電容C2的自舉作用，為了保持第一節(jié)點(diǎn)A與驅(qū)動(dòng)信號(hào)輸出端Output之間的電壓差穩(wěn)定，使得第一節(jié)點(diǎn)A的電位被進(jìn)一步拉高，保證了第五開關(guān)晶體管M5完全導(dǎo)通，以將高電位的第一時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output。由于RST1＝0，因此第一開關(guān)晶體管M1截止。由于CLKB＝0，因此第七開關(guān)晶體管M7截止。

在第三階段T3，Input＝0，RST1＝0，CLK＝1，CLKB＝0。

由于Input＝0，因此第三開關(guān)晶體管M3與第四開關(guān)晶體管M4均截止，因此第一節(jié)點(diǎn)A與第二節(jié)點(diǎn)B均處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于第二電容C2的自舉作用可以保持其兩端的電壓差穩(wěn)定，因此可以保持第一節(jié)點(diǎn)A為具有電壓V_A＝V_Input-V_th(M3)的高電位。由于第一節(jié)點(diǎn)A的電位保持為高電位，因此第五開關(guān)晶體管M5導(dǎo)通并將高電位的第一時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output的電位為高電位，即驅(qū)動(dòng)信號(hào)輸出端Output輸出高電位的驅(qū)動(dòng)信號(hào)。由于第二電容C2的自舉作用，為了保持第一節(jié)點(diǎn)A與驅(qū)動(dòng)信號(hào)輸出端Output之間的電壓差穩(wěn)定，使得第一節(jié)點(diǎn)A的電位被進(jìn)一步拉高，保證了第五開關(guān)晶體管M5完全導(dǎo)通，以將高電位的第一時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output。由于第一電容C1的自舉作用可以保持兩端的電壓差穩(wěn)定，因此第二節(jié)點(diǎn)B的電位保持為低電位。由于第二節(jié)點(diǎn)B的電位為低電位，因此第二開關(guān)晶體管M2與第六開關(guān)晶體管M6均截止。由于RST1＝0，因此第一開關(guān)晶體管M1截止。由于CLKB＝0，因此第七開關(guān)晶體管M7截止。

在第四階段T4，Input＝0，RST1＝1，CLK＝0，CLKB＝1。

由于Input＝0，因此第三開關(guān)晶體管M3與第四開關(guān)晶體管M4均截止。由于RST1＝1，因此第一開關(guān)晶體管M1導(dǎo)通。由于第一開關(guān)晶體管M1導(dǎo)通，因此第一節(jié)點(diǎn)A與第二節(jié)點(diǎn)B導(dǎo)通，使得第二節(jié)點(diǎn)B的電位為高電位。由于第二節(jié)點(diǎn)B的電位為高電位，因此第二開關(guān)晶體管M2導(dǎo)通并將低電位的第一參考信號(hào)端VSS1的信號(hào)提供給第一節(jié)點(diǎn)A，以及使第二開關(guān)晶體管M2的柵極與漏極相連形成二極管結(jié)構(gòu)，從而使第一節(jié)點(diǎn)A的高電位通過形成二極管結(jié)構(gòu)的第二開關(guān)晶體管M2進(jìn)行放電，直至第二開關(guān)晶體管M2的柵源電壓V_gs(M2)等于第二開關(guān)晶體管M2的閾值電壓V_th(M2)，即V_gs(M2)＝V_th(M2)時(shí)第二開關(guān)晶體管M2截止，使得第一節(jié)點(diǎn)A與第二節(jié)點(diǎn)B均為具有電壓V_th(M2)的低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第五開關(guān)晶體管M5截止。由于第二節(jié)點(diǎn)B的電位為低電位，因此第二開關(guān)晶體管M2與第六開關(guān)晶體管M6均截止。由于CLKB＝1，因此第七開關(guān)晶體管M7導(dǎo)通并將低電位的第二參考信號(hào)端VSS2的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位，即驅(qū)動(dòng)信號(hào)輸出端Output輸出低電位的驅(qū)動(dòng)信號(hào)。由于第一節(jié)點(diǎn)A與第二節(jié)點(diǎn)B均為具有電壓V_th(M2)的低電位，因此第一電容C1兩端的電壓差為V_th(M2)以及第二電容C2兩端的電壓差為V_th(M2)。

在第五階段T5，Input＝0，RST1＝0，CLK＝1，CLKB＝0。

由于Input＝0，因此第三開關(guān)晶體管M3與第四開關(guān)晶體管M4均截止，因此第一節(jié)點(diǎn)A與第二節(jié)點(diǎn)B均處于浮接狀態(tài)。由于第二節(jié)點(diǎn)B處于浮接狀態(tài)，且CLK＝1與第一電容C1的自舉作用，為了保持其兩端的電壓差穩(wěn)定，因此第二節(jié)點(diǎn)B的電位被拉高到具有電壓V_th(M2)+V_comp的高電位，因此第二節(jié)點(diǎn)B的電位為高電位。由于第二節(jié)點(diǎn)B的電位為高電位，因此第二開關(guān)晶體管M2與第六開關(guān)晶體管M6均導(dǎo)通。由于第二開關(guān)晶體管M2導(dǎo)通并將低電位的第一參考信號(hào)端VSS1的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A為低電位，由于第一節(jié)點(diǎn)A為低電位，因此第五開關(guān)晶體管M5截止。由于第六開關(guān)晶體管M6導(dǎo)通并將低電位的第二參考信號(hào)端VSS2的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位，即驅(qū)動(dòng)信號(hào)輸出端Output輸出低電位的驅(qū)動(dòng)信號(hào)。由于RST1＝0，因此第一開關(guān)晶體管M1截止。由于CLKB＝0，因此第七開關(guān)晶體管M7截止。

在第六階段T6，Input＝0，RST1＝0，CLK＝0，CLKB＝1。

由于Input＝0，因此第三開關(guān)晶體管M3與第四開關(guān)晶體管M4均截止，因此第一節(jié)點(diǎn)A與第二節(jié)點(diǎn)B均處于浮接狀態(tài)。由于第二節(jié)點(diǎn)B處于浮接狀態(tài)，且CLK＝0與第一電容C1的自舉作用，為了保持其兩端的電壓差穩(wěn)定，因此第二節(jié)點(diǎn)B的電位為具有電壓V_th(M2)的低電位，因此第二節(jié)點(diǎn)B的電位為低電位，第二開關(guān)晶體管M2與第六開關(guān)晶體管M6均截止。由于CLKB＝1，因此第七開關(guān)晶體管M7導(dǎo)通并將低電位的第二參考信號(hào)端VSS2的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位，即驅(qū)動(dòng)信號(hào)輸出端Output輸出低電位的驅(qū)動(dòng)信號(hào)。由于RST1＝0，因此第一開關(guān)晶體管M1截止。

在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第六階段T6之后，一直重復(fù)執(zhí)行第五階段T5與第六階段T6的工作過程，直至下一幀開始。

實(shí)施例二、

以圖2b所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過程作以描述，其中，在圖2b所示的移位寄存器中，所有開關(guān)晶體管均為N型開關(guān)晶體管，各N型開關(guān)晶體管在高電位作用下導(dǎo)通，在低電位作用下截止；第一參考信號(hào)端VSS1的電位為低電位，對(duì)應(yīng)的輸入輸出時(shí)序圖如圖3b所示，具體地，選取如圖3b所示的輸入輸出時(shí)序圖中的第一階段T1、第二階段T2、第三階段T3、第四階段T4、第五階段T5以及第六階段T6六個(gè)階段。

在第一階段T1，Input＝1，RST1＝0，RST2＝0，CLK＝0，CLKB＝1。由于RST2＝0，因此第八開關(guān)晶體管M8截止。其余具體工作過程與實(shí)施例一中的第一階段T1的工作過程相同，在此不作贅述。

在第二階段T2，Input＝1，RST1＝0，RST2＝0，CLK＝1，CLKB＝0。由于RST2＝0，因此第八開關(guān)晶體管M8截止。其余具體工作過程與實(shí)施例一中的第二階段T2的工作過程相同，在此不作贅述。

在第三階段T3，Input＝0，RST1＝0，RST2＝0，CLK＝1，CLKB＝0。由于RST2＝0，因此第八開關(guān)晶體管M8截止。其余具體工作過程與實(shí)施例一中的第三階段T3的工作過程相同，在此不作贅述。

在第四階段T4，前半時(shí)間段，Input＝0，RST1＝1，RST2＝0，CLK＝0，CLKB＝1。由于RST2＝0，因此第八開關(guān)晶體管M8截止。其余具體工作過程與實(shí)施例一中的第四階段T4的工作過程相同，在此不作贅述。

后半時(shí)間段，Input＝0，RST1＝1，RST2＝1，CLK＝0，CLKB＝1。由于RST2＝1，因此第八開關(guān)晶體管M8導(dǎo)通并將低電位的第二參考信號(hào)端VSS2的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，進(jìn)一步保證驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位。其余具體工作過程與實(shí)施例一中的第四階段T4的工作過程相同，在此不作贅述。

在第五階段T5，前半時(shí)間段，Input＝0，RST1＝0，RST2＝1，CLK＝1，CLKB＝0。由于RST2＝1，因此第八開關(guān)晶體管M8導(dǎo)通并將低電位的第二參考信號(hào)端VSS2的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，進(jìn)一步保證驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位。其余具體工作過程與實(shí)施例一中的第五階段T5的工作過程相同，在此不作贅述。

后半時(shí)間段，Input＝0，RST1＝0，RST2＝0，CLK＝1，CLKB＝0。由于RST2＝0，因此第八開關(guān)晶體管M8截止。其余具體工作過程與實(shí)施例一中的第五階段T5的工作過程相同，在此不作贅述。

在第六階段T6，Input＝0，RST1＝0，RST2＝0，CLK＝0，CLKB＝1。由于RST2＝0，因此第八開關(guān)晶體管M8截止。其余具體工作過程與實(shí)施例一中的第六階段T6的工作過程相同，在此不作贅述。

在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第六階段T6之后，一直重復(fù)執(zhí)行第五階段T5的后半時(shí)間段與第六階段T6的工作過程，直至下一幀開始。

在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第四階段，由于形成二極管結(jié)構(gòu)的第二開關(guān)晶體管M2可以將第二開關(guān)晶體管M2的閾值電壓Vth(M2)寫入到第二節(jié)點(diǎn)，從而在第五階段通過第一電容的自舉作用使第二節(jié)點(diǎn)的電位被拉高后，第二節(jié)點(diǎn)的電壓同樣被拉高電壓V_comp，使得第二節(jié)點(diǎn)的電壓為：V_th(M2)+V_comp，使得第二開關(guān)晶體管M2的Vgs(M2)＝V_comp，從而可以保持第二開關(guān)晶體管始終處于導(dǎo)通狀態(tài)，以將低電位的第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)，保持第一節(jié)點(diǎn)的電位為低電位，進(jìn)而減低驅(qū)動(dòng)信號(hào)輸出端的輸出噪聲，避免顯示異常，提高顯示裝置的顯示穩(wěn)定性。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在其工作過程的第四階段中，電壓V_comp滿足公式：其中V_CLK代表第一時(shí)鐘信號(hào)端的電壓幅度，c1代表第一電容的電容值，Cpd＝c1+Cgs(M1)+Cgs(M2)+Cgd(M2)+Cgd(M4)+Cgs(M6)+Cgd(M6)，Cgs(M1)代表第一開關(guān)晶體管的柵極與源極之間的寄生電容，Cgs(M2)代表第二開關(guān)晶體管的柵極與源極之間的寄生電容，Cgd(M2)代表第二開關(guān)晶體管的柵極與漏極之間的寄生電容，Cgd(M4)代表第四開關(guān)晶體管的柵極與漏極之間的寄生電容，Cgs(M6)代表第六開關(guān)晶體管的柵極與源極之間的寄生電容，Cgd(M6)代表第六開關(guān)晶體管的柵極與漏極之間的寄生電容。

下面以圖2b所示的移位寄存器的具體結(jié)構(gòu)以及電壓步長(zhǎng)為2V為例，仿真模擬在工作過程中第二開關(guān)晶體管M2的閾值電壓Vth(M2)向右漂移對(duì)應(yīng)第二節(jié)點(diǎn)的電壓的關(guān)系。第二開關(guān)晶體管M2的閾值電壓Vth(M2)向右漂移的仿真模擬結(jié)果如圖4a所示，橫坐標(biāo)代表電壓，縱坐標(biāo)代表電流。其中，S1、S2、S3、S4、S5、S6以及S7分別代表第二開關(guān)晶體管M2的閾值電壓Vth(M2)向右漂移0V、2V、4V、6V、8V、10V以及12V的仿真模擬曲線。與圖4a中S1-S7對(duì)應(yīng)的第一節(jié)點(diǎn)以及第二節(jié)點(diǎn)的電壓仿真模擬圖為圖4b所示，橫坐標(biāo)代表時(shí)間，縱坐標(biāo)代表電壓。其中，S0代表第二開關(guān)晶體管M2的閾值電壓Vth(M2)向右漂移0V、2V、4V、6V、8V、10V以及12V時(shí)第一節(jié)點(diǎn)的電壓。S1’-S7’分別代表第二開關(guān)晶體管M2的閾值電壓Vth(M2)向右漂移0V、2V、4V、6V、8V、10V以及12V時(shí)第二節(jié)點(diǎn)的電壓。從圖4a和圖4b中，可以看出，隨著第二開關(guān)晶體管M2的閾值電壓Vth(M2)的增加，第二節(jié)點(diǎn)的電壓也會(huì)相應(yīng)增加，從而可以補(bǔ)償?shù)诙_關(guān)晶體管M2的閾值電壓Vth(M2)的漂移。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種本發(fā)明提供的上述任一種移位寄存器的驅(qū)動(dòng)方法，如圖5所示，包括：第一階段、第二階段、第三階段、第四階段、第五階段以及第六階段；其中，

S501、在第一階段，輸入模塊在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)，在輸入信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一輸出模塊在第一節(jié)點(diǎn)的信號(hào)的控制下將第一時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；第二輸出模塊在第二時(shí)鐘信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；

S502、在第二階段，第一輸出模塊在第一節(jié)點(diǎn)的信號(hào)的控制下將第一時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；輸入模塊在輸入信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；

S503、在第三階段，第一輸出模塊在第一節(jié)點(diǎn)的信號(hào)的控制下將第一時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；電壓耦合模塊在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)與第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；

S504、在第四階段，閾值電壓寫入模塊在第一復(fù)位信號(hào)端的控制下導(dǎo)通第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，以及在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二輸出模塊在第二時(shí)鐘信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；

S505、在第五階段，電壓耦合模塊在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)與第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；第二輸出模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；閾值電壓寫入模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；

S506、在第六階段，電壓耦合模塊在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)與第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；第二輸出模塊在第二時(shí)鐘信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。

本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法，可以補(bǔ)償?shù)诙?jié)點(diǎn)的電壓，以保證在移位寄存器輸出驅(qū)動(dòng)信號(hào)的有效脈沖信號(hào)之后，可以使第一節(jié)點(diǎn)的電位處于無效電位的穩(wěn)定狀態(tài)，從而降低驅(qū)動(dòng)信號(hào)輸出端的輸出噪聲，進(jìn)而可以避免顯示出現(xiàn)異常。

進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法中，在各移位寄存器還包括電位穩(wěn)定模塊時(shí)，

第四階段具體包括：前半時(shí)間段，閾值電壓寫入模塊在第一復(fù)位信號(hào)端的控制下導(dǎo)通第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，以及在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二輸出模塊在第二時(shí)鐘信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；

后半時(shí)間段，閾值電壓寫入模塊在第一復(fù)位信號(hào)端的控制下導(dǎo)通第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，以及在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二輸出模塊在第二時(shí)鐘信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；電位穩(wěn)定模塊在第二復(fù)位信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；

第五階段具體包括：前半時(shí)間段，電壓耦合模塊在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)與第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；第二輸出模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；閾值電壓寫入模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；電位穩(wěn)定模塊在第二復(fù)位信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；

后半時(shí)間段，電壓耦合模塊在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)與第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；第二輸出模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；閾值電壓寫入模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供一種柵極驅(qū)動(dòng)電路，如圖6所示，包括：級(jí)聯(lián)的N個(gè)本發(fā)明實(shí)施例提供的上述任一種移位寄存器SR(1)、SR(2)、SR(3)…SR(n)、SR(n-1)、SR(n+1)；其中，N為大于或等于4的整數(shù)；

第1級(jí)移位寄存器SR(1)的輸入信號(hào)端Input與第一幀觸發(fā)信號(hào)端STV1相連；

第2級(jí)移位寄存器SR(2)的輸入信號(hào)端Input與第二幀觸發(fā)信號(hào)端STV2相連；

第n級(jí)移位寄存器SR(n)的輸入信號(hào)端Input分別與第n-2級(jí)移位寄存器SR(n-2)的驅(qū)動(dòng)信號(hào)輸出端Output相連；

第n-2級(jí)移位寄存器SR(n-2)的第一復(fù)位信號(hào)端RST1分別與第n+1級(jí)移位寄存器SR(n+1)的驅(qū)動(dòng)信號(hào)輸出端Output相連；其中，n為大于或等于3且小于或等于N-1的整數(shù)。

進(jìn)一步地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法中，在各移位寄存器還包括電位穩(wěn)定模塊時(shí)，第n-2級(jí)移位寄存器的第二復(fù)位信號(hào)端分別與第n+2級(jí)移位寄存器的驅(qū)動(dòng)信號(hào)輸出端相連。

進(jìn)一步地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法中，第一參考信號(hào)端與第二參考信號(hào)端為同一信號(hào)端。

具體地，上述柵極驅(qū)動(dòng)電路中的每個(gè)移位寄存器的具體結(jié)構(gòu)與本發(fā)明上述移位寄存器在功能和結(jié)構(gòu)上均相同，重復(fù)之處不再贅述。該柵極驅(qū)動(dòng)電路可以應(yīng)用于液晶顯示面板中，也可以應(yīng)用于有機(jī)電致發(fā)光顯示面板中，在此不作限定。

具體地，在本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路中，如圖6所示，第6k+1級(jí)移位寄存器的第一時(shí)鐘信號(hào)端CLK與第6k+4級(jí)移位寄存器的第二時(shí)鐘信號(hào)端CLKB均與同一時(shí)鐘端即第一時(shí)鐘端ck1相連；第6k+2級(jí)移位寄存器的第一時(shí)鐘信號(hào)端CLK與第6k+5級(jí)移位寄存器的第二時(shí)鐘信號(hào)端CLKB均與同一時(shí)鐘端即第二時(shí)鐘端ck2相連；第6k+3級(jí)移位寄存器的第一時(shí)鐘信號(hào)端CLK與第6k+6級(jí)移位寄存器的第二時(shí)鐘信號(hào)端CLKB均與同一時(shí)鐘端即第三時(shí)鐘端ck3相連；第6k+4級(jí)移位寄存器的第一時(shí)鐘信號(hào)端CLK與第6k+1級(jí)移位寄存器的第二時(shí)鐘信號(hào)端CLKB均與同一時(shí)鐘端即第四時(shí)鐘端ck4相連；第6k+5級(jí)移位寄存器的第一時(shí)鐘信號(hào)端CLK與第6k+2級(jí)移位寄存器的第二時(shí)鐘信號(hào)端CLKB均與同一時(shí)鐘端即第五時(shí)鐘端ck5相連；第6k+6級(jí)移位寄存器的第一時(shí)鐘信號(hào)端CLK與第6k+3級(jí)移位寄存器的第二時(shí)鐘信號(hào)端CLKB均與同一時(shí)鐘端即第六時(shí)鐘端ck6相連；其中，k為大于或等于0的整數(shù)。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述任一種柵極驅(qū)動(dòng)電路。該顯示裝置可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。對(duì)于該顯示裝置的其它必不可少的組成部分均為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對(duì)本發(fā)明的限制。該顯示裝置的實(shí)施可以參見上述移位寄存器的實(shí)施例，重復(fù)之處不再贅述。

本發(fā)明實(shí)施例提供的移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，包括：輸入模塊、電壓耦合模塊、閾值電壓寫入模塊、第一輸出模塊以及第二輸出模塊；其中，輸入模塊用于在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)，在輸入信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；電壓耦合模塊用于在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)與第一時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定；閾值電壓寫入模塊用于在第一復(fù)位信號(hào)端的控制下導(dǎo)通第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，以及在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的信號(hào)的控制下將第一時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；第二輸出模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第二時(shí)鐘信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。因此，可以通過上述四個(gè)模塊的相互配合，可以補(bǔ)償?shù)诙?jié)點(diǎn)的電壓，以保證在移位寄存器輸出驅(qū)動(dòng)信號(hào)的有效脈沖信號(hào)之后，可以使第一節(jié)點(diǎn)的電位處于無效電位的穩(wěn)定狀態(tài)，從而降低驅(qū)動(dòng)信號(hào)輸出端的輸出噪聲，進(jìn)而可以避免顯示出現(xiàn)異常。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。