本實(shí)用新型涉及顯示屏控制技術(shù)領(lǐng)域，尤其是一種全彩LED顯示屏控制系統(tǒng)。

背景技術(shù)：

作為大型平板顯示設(shè)備的LED顯示屏以其使用壽命長(zhǎng)、維護(hù)費(fèi)用低、功耗低等特點(diǎn)在顯示領(lǐng)域占有重要的位置。近年來(lái)，帶有紅、藍(lán)、綠三基色以及灰度顯示效果的全彩LED顯示屏以其豐富多彩的顯示效果而備受業(yè)界關(guān)注，然而它對(duì)控制系統(tǒng)性能的要求也提出了更高要求。目前，大部分LED顯示屏控制系統(tǒng)采用的是8位或16位的微處理器，其運(yùn)算速度、內(nèi)存容量和通訊方式等方面存在著很大的局限性，很難實(shí)現(xiàn)高難度的圖文動(dòng)態(tài)特技顯示和灰度顯示等在信息容量和處理速度上要求很高的顯示技術(shù)。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)上述問(wèn)題，本實(shí)用新型提供一種性能穩(wěn)定、可靠，滿足全彩LED顯示屏需求的控制系統(tǒng)。

為了解決上述技術(shù)問(wèn)題，本實(shí)用新型的技術(shù)方案為：

一種全彩LED顯示屏控制系統(tǒng)，主要由上位機(jī)、接口模塊、控制模塊和存儲(chǔ)模塊組成，上位機(jī)通過(guò)接口模塊連接控制模塊，控制模塊連接存儲(chǔ)模塊，控制全彩LED顯示屏的顯示輸出，其中，所述控制模塊包括時(shí)鐘模塊、電源模塊和微處理器，時(shí)鐘模塊、電源模塊與微處理器連接，

所述控制模塊還包括可編程控制器FPGA和信號(hào)緩沖模塊，微處理器連接FPGA，F(xiàn)PGA連接信號(hào)緩沖模塊，微處理器通過(guò)FPGA，經(jīng)由信號(hào)緩沖模塊，控制全彩LED顯示屏的顯示輸出。

優(yōu)選的，所述的微處理器采用32位RISC處理器芯片STM32F103ZET6，所述的可編程控制器FPGA選擇EP1C6Q240C8。

優(yōu)選的，所述的存儲(chǔ)模塊為FLASH非易失性存儲(chǔ)器。

進(jìn)一步的，可編程控制器FPGA外部擴(kuò)展靜態(tài)隨機(jī)存儲(chǔ)器SRAM。

上位機(jī)可以通過(guò)串行接口與控制模塊連接，上位機(jī)與控制模塊之間使用集成電路芯片ST3232對(duì)上位機(jī)輸出的電平信號(hào)進(jìn)行轉(zhuǎn)換，輸入控制模塊；也可以通過(guò)網(wǎng)絡(luò)與控制模塊連接，微處理器通過(guò)FSMC總線擴(kuò)展以太網(wǎng)控制芯片DM9000A。

本實(shí)用新型采用微處理器組合FPGA的方式，增強(qiáng)LED顯示屏控制系統(tǒng)的信息容量、處理速度等方面的性能，使系統(tǒng)得以滿足全彩LED顯示屏對(duì)于控制系統(tǒng)的要求，上位機(jī)可以選擇通過(guò)串行接口或者網(wǎng)絡(luò)與控制模塊進(jìn)行通信，F(xiàn)PGA片外擴(kuò)展SRAM，更加快了系統(tǒng)數(shù)據(jù)流通的速度。

附圖說(shuō)明

圖1為全彩LED顯示屏控制系統(tǒng)的組成示意圖；

圖2為微處理器、可編程控制器FPGA、信號(hào)緩沖模塊的硬件連接圖；

圖3為FLASH存儲(chǔ)器與微處理器的硬件連接圖；

圖4為以太網(wǎng)控制芯片DM9000A與微處理器的硬件連接圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明。顯然，所描述的實(shí)施例僅僅是本實(shí)用新型的一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域及相關(guān)領(lǐng)域的普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，都應(yīng)屬于本實(shí)用新型保護(hù)的范圍。

一種全彩LED顯示屏控制系統(tǒng)，如圖1所示，主要由上位機(jī)、接口模塊、控制模塊和存儲(chǔ)模塊組成，上位機(jī)通過(guò)接口模塊連接控制模塊，控制模塊連接存儲(chǔ)模塊，控制全彩LED顯示屏的顯示輸出，其中所述控制模塊包括時(shí)鐘模塊、電源模塊和微處理器，時(shí)鐘模塊、電源模塊與微處理器連接，所述控制模塊還包括可編程控制器FPGA和信號(hào)緩沖模塊，微處理器連接FPGA，F(xiàn)PGA連接信號(hào)緩沖模塊，微處理器通過(guò)FPGA，經(jīng)由信號(hào)緩沖模塊，控制全彩LED顯示屏的顯示輸出。

上位機(jī)可以編輯顯示信息，對(duì)下位機(jī)即控制模塊進(jìn)行管理和控制，控制模塊則是整個(gè)系統(tǒng)的核心。系統(tǒng)工作時(shí)，上位機(jī)將要顯示的文字、圖片或動(dòng)畫(huà)等信息轉(zhuǎn)換為具有特定格式的數(shù)據(jù)信息，通過(guò)通信接口發(fā)送給控制模塊，控制模塊接收數(shù)據(jù)信息并進(jìn)行相應(yīng)的處理，最后將處理后的帶灰度的數(shù)據(jù)傳輸?shù)饺蔐ED顯示屏進(jìn)行顯示。控制LED顯示屏的顯示刷新，在數(shù)據(jù)傳輸和處理上都有很高的要求，若單靠微處理器來(lái)完成，勢(shì)必對(duì)微處理器造成很大的壓力，達(dá)不到好的顯示效果；若采用單片機(jī)控制，又需要擴(kuò)展大量的外圍資源，不便進(jìn)行升級(jí)、修改和維護(hù)?？删幊炭刂破鱂PGA具有豐富的I/O接口及內(nèi)部資源，與微處理器進(jìn)行分工合作，能夠大幅度提升整個(gè)系統(tǒng)的性能。FPGA具有靈活的在線編程能力和較高的集成度并且能夠在短時(shí)間內(nèi)處理和傳輸大量數(shù)據(jù)，使其可以控制較大區(qū)域的全彩LED顯示屏的刷新工作。系統(tǒng)采用FPGA來(lái)完成對(duì)全彩LED顯示屏的掃描、顯示畫(huà)面的刷新，主要完成灰度數(shù)據(jù)讀取、上屏數(shù)據(jù)的產(chǎn)生與傳輸、位移和鎖存時(shí)鐘的產(chǎn)生、行選信號(hào)的產(chǎn)生、灰度控制信號(hào)的產(chǎn)生等功能。由于FPGA具有集成度高、在線可編程、方便實(shí)現(xiàn)復(fù)雜時(shí)序邏輯功能等特點(diǎn)，將這些功能集中到一片F(xiàn)PGA中去實(shí)現(xiàn)，充分發(fā)揮了可編程控制器可反復(fù)編程配置的優(yōu)點(diǎn)，不僅使得控制系統(tǒng)硬件的開(kāi)發(fā)變得非常靈活、易于修改、縮短了系統(tǒng)開(kāi)發(fā)周期，而且方便系統(tǒng)日后的升級(jí)。

由于FPGA引腳輸出為3.3V，全彩LED顯示屏電路需要5V電壓驅(qū)動(dòng)，因此FPGA的輸出信號(hào)不能直接連接到全彩LED顯示屏，必須增加一級(jí)信號(hào)緩沖模塊，可以選擇三態(tài)輸出八路收發(fā)器74HC245作為緩沖器，外接5V工作電壓將輸出電平拉升至5V。

從處理速度、所承擔(dān)任務(wù)的復(fù)雜程序、簡(jiǎn)化硬件、節(jié)約成本幾個(gè)角度考慮，所述的微處理器采用32位RISC處理器芯片STM32F103ZET6，它具有Cortex-M3內(nèi)核，具有低功少門(mén)數(shù)、短中斷延遲、低調(diào)試成本等優(yōu)點(diǎn)；內(nèi)置512K的閃存存儲(chǔ)器，用于存放程序和數(shù)據(jù)，64K的靜態(tài)隨機(jī)存儲(chǔ)器，節(jié)省了外圍電路，不但大大節(jié)約了系統(tǒng)成本，而且提高了系統(tǒng)的可靠性及穩(wěn)定性?？紤]到功能需求及成本，可編程控制器FPGA選擇EP1C6Q240C8，工作電壓3.3V，內(nèi)核電壓1.5V，支持8位、16位、32位數(shù)據(jù)位寬，內(nèi)嵌兩個(gè)鎖相環(huán)電路，具備良好的時(shí)鐘管理能力，最大用戶可用I/O引腳數(shù)185個(gè)。微處理器、可編程控制器FPGA、信號(hào)緩沖模塊的連接如圖2所示。

LED顯示屏控制系統(tǒng)需要存儲(chǔ)模塊來(lái)存放文本、圖像數(shù)據(jù)信息、要求掉電后數(shù)據(jù)不丟失，而且應(yīng)具有較大的容量，因此選擇FLASH非易失性存儲(chǔ)器，它可在系統(tǒng)進(jìn)行擦寫(xiě)，具有容量大、功耗低、擦寫(xiě)速度快等特點(diǎn)。此外，由于程序可以直接在FLASH中運(yùn)行，因此節(jié)省了引導(dǎo)加載步驟，減少高成本RAM的容量，降低了系統(tǒng)功耗。綜合系統(tǒng)需求，優(yōu)選NAND型FLASH存儲(chǔ)器K9F1G08UOM，容量128M，8位數(shù)據(jù)寬度，工作電壓2.7V-3.6V，擦寫(xiě)次數(shù)為10萬(wàn)次，F(xiàn)LASH存儲(chǔ)器與微處理器的連接如圖3所示。

靜態(tài)隨機(jī)存儲(chǔ)器SRAM不具備掉電保持?jǐn)?shù)據(jù)的特性，但其存取速度遠(yuǎn)高于FLASH存儲(chǔ)器，且讀寫(xiě)方便，使用非常靈活，本系統(tǒng)中可編程控制器FPGA外擴(kuò)靜態(tài)隨機(jī)存儲(chǔ)器SRAM用作數(shù)據(jù)緩存。依據(jù)存儲(chǔ)數(shù)據(jù)的容量和上屏數(shù)據(jù)讀取速度的要求，選擇CMOS型靜態(tài)隨機(jī)存儲(chǔ)器IS61LV25616，256K存儲(chǔ)容量，16位數(shù)據(jù)寬度，工作電壓3.3V，最高讀寫(xiě)速度10ns?？删幊炭刂破鱂PGA外擴(kuò)兩片靜態(tài)隨機(jī)存儲(chǔ)器SRAM，利用乒乓邏輯，組成數(shù)據(jù)緩沖區(qū)，更加快系統(tǒng)數(shù)據(jù)流通的速度。

上位機(jī)可以通過(guò)串行接口與控制模塊連接，上位機(jī)與控制模塊之間使用集成電路芯片ST3232對(duì)上位機(jī)輸出的電平信號(hào)進(jìn)行轉(zhuǎn)換，輸入控制模塊；也可以通過(guò)網(wǎng)絡(luò)與控制模塊連接，微處理器通過(guò)內(nèi)部集成的靜態(tài)存儲(chǔ)器控制器FSMC總線擴(kuò)展以太網(wǎng)控制芯片DM9000A，DM9000A集成度高、體積小，功耗低，兼容性好，圖4為其硬件電路圖，以太網(wǎng)控制芯片DM9000A輸出連接RJ45接頭HR911105A。